KR100443837B1 - Liquid Crystal Display Device - Google Patents
Liquid Crystal Display Device Download PDFInfo
- Publication number
- KR100443837B1 KR100443837B1 KR10-2002-0054035A KR20020054035A KR100443837B1 KR 100443837 B1 KR100443837 B1 KR 100443837B1 KR 20020054035 A KR20020054035 A KR 20020054035A KR 100443837 B1 KR100443837 B1 KR 100443837B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- liquid crystal
- length
- link electrode
- link
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 링크전극의 길이에 따른 저항차를 보상하기 위한 액정표시소자에 관한 것이다.The present invention relates to a liquid crystal display device for compensating for the difference in resistance along the length of the link electrode.
본 발명의 액정표시소자는 상부기판과 하부기판 사이에 다수개의 액정셀들이 형성되는 제1 영역과, 제1 영역에 형성되는 신호라인들로부터 신장된 패드부가 위치하는 제2 영역과, 신호라인들과 패드부 사이에 접속되는 링크전극이 위치하는 제3 영역과, 제1 영역을 사이에 두고 제3 영역과 대면되게 형성되는 제4 영역을 구비하며, 제4 영역에는 링크전극의 길이에 따른 저항차를 보상하기 위해 링크전극의 길이에 따라 서로 다른 길이를 가지는 보상부를 형성하는 것을 특징으로 한다.The liquid crystal display of the present invention includes a first region in which a plurality of liquid crystal cells are formed between an upper substrate and a lower substrate, a second region in which a pad portion extended from signal lines formed in the first region is located, and signal lines. And a third region in which the link electrode connected between the pad portion is located, and a fourth region formed to face the third region with the first region therebetween, wherein the fourth region has a resistance according to the length of the link electrode. In order to compensate for the difference, a compensation part having a different length according to the length of the link electrode may be formed.
Description
본 발명은 액정표시소자에 관한 것으로, 특히 링크전극의 길이에 따른 저항차를 보상하기 위한 액정표시소자에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device for compensating for the resistance difference according to the length of the link electrode.
통상, 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지는 반면, 시야각이 좁은 단점을 갖는 평판 표시장치이다. 이러한 액정표시장치는 노트북 PC, 사무 자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.In general, liquid crystal displays have the advantages of small size, thinness, and low power consumption, while having a disadvantage of having a narrow viewing angle. Such liquid crystal displays are used as notebook PCs, office automation devices, audio / video devices, and the like. In particular, an active matrix type liquid crystal display device using a thin film transistor (hereinafter referred to as "TFT") as a switch element is suitable for displaying a dynamic image.
액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 화소들이 게이트 라인들과 데이터 라인들의 교차부들 각각에 배열되어진 화소매트릭스(PictureElement Matrix 또는 Pixel Matrix)에 텔레비전 신호와 같은 비디오 신호에 해당하는 화상을 표시하게 된다. 화소들 각각은 데이터 라인으로부터의 데이터 신호의 전압레벨에 따라 투과 광량을 조절하는 액정셀을 포함한다. 박막트랜지스터는 게이트 라인들과 데이터 라인들의 교차부에 설치되어 게이트 라인으로부터의 스캔신호에 응답하여 액정셀 쪽으로 전송될 데이터 신호를 절환하게 된다.An active matrix type liquid crystal display device displays pixels corresponding to a video signal such as a television signal on a pixel matrix (PictureElement Matrix or Pixel Matrix) in which pixels are arranged at intersections of gate lines and data lines, respectively. do. Each of the pixels includes a liquid crystal cell that adjusts the amount of transmitted light according to the voltage level of the data signal from the data line. The thin film transistor is installed at the intersection of the gate lines and the data lines to switch the data signal to be transmitted toward the liquid crystal cell in response to the scan signal from the gate line.
도 1 및 도 2를 참조하면, 종래 액정패널(2)은 상부기판(6)과 하부기판(4) 사이에 다수개의 액정셀들(14)이 형성되는 제1 영역과, 구동 집적회로들(도시하지 않음)과 접속되는 패드부(10,12)가 형성되는 제2 영역과, 제1 및 제2 영역 사이에 형성되어 패드부(10,12)와 제1 영역의 신호라인(D,G)을 연결하기 위한 링크전극(GLK,DLK)이 형성되는 제3 영역과, 액정패널(2)의 불량유무를 검출하기 위한 제4 영역을 구비하게 된다.1 and 2, a conventional liquid crystal panel 2 includes a first region in which a plurality of liquid crystal cells 14 are formed between an upper substrate 6 and a lower substrate 4, and driving integrated circuits ( A second region in which the pad portions 10 and 12 are connected to each other, and is formed between the first and second regions, and the signal lines D and G of the pad portions 10 and 12 and the first region. ) And a third region in which the link electrodes GLK and DLK are formed, and a fourth region for detecting the defect of the liquid crystal panel 2.
제1 영역의 하부기판(4) 상에는 비디오신호가 인가되는 데이터라인들(D1 내지 Dm)과 게이트신호가 인가되는 게이트라인들(G1 내지 Gn)이 서로 교차하여 배치되고, 그 교차부에 액정셀(14)들을 스위칭하기 위한 박막트랜지스터(8)와, 박막트랜지스터(8)에 접속되는 액정셀(14)들이 형성된다. 상부기판(6)에는 블랙매트릭스에 의해 셀영역별로 분리되어 도포된 칼라필터들과, 칼라필터들의 표면에 공통전극이 형성된다. 이러한 상/하부기판(6,4)은 스페이서에 의해 이격되어 셀갭이 마련되고, 그 셀갭에는 액정물질로 채워져 있다.On the lower substrate 4 of the first region, the data lines D1 to Dm to which the video signal is applied and the gate lines G1 to Gn to which the gate signal is applied are arranged to cross each other, and the liquid crystal cell at the intersection thereof. Thin film transistors 8 for switching the 14 and liquid crystal cells 14 connected to the thin film transistors 8 are formed. The upper substrate 6 is formed with color filters separated and applied to each cell region by a black matrix, and a common electrode is formed on the surface of the color filters. The upper and lower substrates 6 and 4 are spaced apart by spacers to provide a cell gap, and the cell gap is filled with a liquid crystal material.
제2 영역에는 하부기판(4)의 가장자리 영역에 게이트패드부(10)와 데이터패드부(12)가 마련된다.In the second area, the gate pad part 10 and the data pad part 12 are provided in the edge area of the lower substrate 4.
게이트패드부(10)는 게이트 구동집적회로(도시하지 않음)로부터 공급되는 게이트신호를 제3 영역에 형성되는 게이트링크(GLK)를 통해 제1 영역의 게이트라인들(G1 내지 Gn)에 공급한다. 데이터패드부(12)는 데이터 구동 집적회로(도시하지 않음)로부터 공급되는 데이터신호를 제3 영역에 형성되는 데이터링크(DLK)를 통해 제1 영역의 데이터라인들(D1 내지 Dm)에 공급한다.The gate pad unit 10 supplies a gate signal supplied from a gate driving integrated circuit (not shown) to the gate lines G1 to Gn in the first region through the gate link GLK formed in the third region. . The data pad unit 12 supplies a data signal supplied from a data driving integrated circuit (not shown) to the data lines D1 to Dm of the first region through the data link DLK formed in the third region. .
제3 영역과 제4 영역은 상부기판(4)과 하부기판(6)을 합착하기 위한 실재가 도포되는 영역이다.The third region and the fourth region are regions to which an actual material for bonding the upper substrate 4 and the lower substrate 6 is applied.
제3 영역에는 제2 영역의 패드부(10,12)와 제1 영역의 신호라인(G,D)을 연결하기 위한 링크전극(GLK,DLK)이 위치하게 된다. 링크전극(GLK,DLK) 중 게이트링크(GLK)는 게이트 패드부(10)와 게이트라인(G1 내지 Gn)들의 연결부로서 게이트 패드부(10) 및 게이트라인(G1 내지 Gn)들과 함께 형성된다. 데이터링크(DLK)는 데이터패드부(12)와 데이터라인들(D1 내지 Dm)의 연결부로서 데이터패드(12) 및 데이터라인들(D1 내지 Dm)과 함께 형성된다.In the third region, the link electrodes GLK and DLK are connected to connect the pad portions 10 and 12 of the second region and the signal lines G and D of the first region. Among the link electrodes GLK and DLK, the gate link GLK is a connection portion of the gate pad part 10 and the gate lines G1 to Gn and is formed together with the gate pad part 10 and the gate lines G1 to Gn. . The data link DLK is formed together with the data pad 12 and the data lines D1 to Dm as a connection portion between the data pad unit 12 and the data lines D1 to Dm.
제4 영역에는 액정패널(2)의 불량유무를 검출하기 위한 검사패드부가 형성된다. 이 검사패드부는 제1 영역의 신호라인들 각각과 접속되는 제1 및 제2 검사패드(18,22)와, 제1 및 제2 검사패드들(18,22) 각각과 접속되는 제1 및 제2 정전기방지회로들(16,20)을 구비한다. 여기서, 제1 및 제2 정전기방지회로(16,20)는 각각 제1 및 제2 검사패드(18,22)와 제1 및 제2 쇼팅라인(SL1,SL2) 사이에 접속된다. 이러한 제1 및 제2 정전기방지회로(16,20)는 제1 및 제2 검사패드(18,22)를 통해 정전기가 유입되는 경우 구동되어 액정패널(2) 내부로 정전기가 유입되지 않고 제1및 제2 쇼팅라인(SL1,SL2)을 통해 바이패스되게 함으로써 액정패널(2) 내의 제1 영역을 정전기로부터 보호하게 된다.In the fourth region, an inspection pad part is formed to detect whether the liquid crystal panel 2 is defective. The test pad part includes first and second test pads 18 and 22 connected to signal lines of the first area, and first and second test pads 18 and 22 connected to each of the first and second test pads 18 and 22. 2 anti-static circuits (16, 20). Here, the first and second antistatic circuits 16 and 20 are connected between the first and second test pads 18 and 22 and the first and second shorting lines SL1 and SL2, respectively. The first and second antistatic circuits 16 and 20 are driven when static electricity flows through the first and second test pads 18 and 22 to prevent static electricity from flowing into the liquid crystal panel 2. And bypassing the second shorting lines SL1 and SL2 to protect the first region in the liquid crystal panel 2 from static electricity.
종래 액정표시소자에서는 고해상도의 화상을 구현하기 위해 액정셀의 수가 증가되어 게이트라인(G) 및 데이터라인(D)들의 폭 및 간격이 미세해지게 된다. 또한, 소형액정표시장치에서는 소형화를 위해 구동회로의 집적도가 높아짐에 따라 패드부(10,12) 간의 간격이 현저하게 줄어들게 된다.In the conventional liquid crystal display device, the number of liquid crystal cells is increased to realize a high resolution image, and thus the width and spacing of the gate lines G and the data lines D become minute. In addition, in the small liquid crystal display device, as the integration degree of the driving circuit increases for miniaturization, the distance between the pad portions 10 and 12 is significantly reduced.
이에 따라, 제2 영역의 패드부(10,12)와 제1 영역의 신호라인(G,D) 사이에 접속되는 제3 영역의 링크전극(LK)은 도 3a 내지 도 3c에 도시된 바와 같이 그의 위치에 따라 서로 다른 길이를 가지도록 설정된다. 즉, 상대적으로 좁은 간격을 갖는 패드부들(10,12)과 상대적으로 넓은 간격을 갖는 신호라인(G,D)을 접속시키기 위해서 링크전극(LK)은 그의 위치에 따라 서로 다른 길이를 가지게 되는 반면에 동일한 폭 및 두께를 가지게 된다. 이로 인하여 링크전극(LK)에 걸리는 저항은 그의 길이차에 따라 미세하나마 차이를 가지게 된다. 특히, 도 3a에 도시된 상대적으로 길이가 짧은 중앙링크전극(LKc)과 도 3b 및 도 3c에 도시된 상대적으로 길이가 긴 외곽링크전극(LKe) 간의 저항차가 크게 나타나게 된다. 즉, 하나의 구동집적회로에 대응되는 중앙링크전극(LKc)의 저항값은 도 4에 도시된 바와 같이 상대적으로 적으며, 중앙링크전극(LKc)으로부터 멀어질수록 저항값이 커지게 되어 외곽링크전극(LKe1,LKen)의 저항값이 상대적으로 크다. 이러한 중앙링크전극(LKc)과 외곽링크전극(LKe1,LKen) 간의 저항차이는 약 6배이상 차이가 발생하게 된다.Accordingly, the link electrode LK of the third region, which is connected between the pad portions 10 and 12 of the second region and the signal lines G and D of the first region, is shown in FIGS. 3A to 3C. It is set to have different lengths according to its position. That is, in order to connect the pad portions 10 and 12 having relatively narrow spacing and the signal lines G and D having relatively wide spacing, the link electrodes LK have different lengths according to their positions. Have the same width and thickness. As a result, the resistance applied to the link electrode LK has a minute difference depending on the length difference thereof. In particular, the resistance difference between the relatively short central link electrode LKc shown in FIG. 3A and the relatively long outer link electrode LKe shown in FIGS. 3B and 3C is large. That is, the resistance value of the center link electrode LKc corresponding to one driving integrated circuit is relatively small as shown in FIG. 4, and the resistance value increases as the distance from the center link electrode LKc increases. The resistance values of the electrodes LKe1 and LKen are relatively large. The difference in resistance between the center link electrode LKc and the outer link electrodes LKe1 and LKen is about 6 times or more.
하나의 구동집적회로에 대응되는 중앙링크전극(LKc)과 외곽링크전극(LKe) 간의 저항차이로 인해 도 5에 도시된 바와 같이 패드에 서로 다른 구동신호(CR)가 인가되어 구동집적회로의 출력편차가 발생하게 된다. 이 출력편차로 인해 게이트라인(G)과 데이터라인(D)에 인가되는 게이트신호 및 데이터신호가 왜곡되어 화질이 저하되는 문제점이 있다.Due to the difference in resistance between the center link electrode LKc and the outer link electrode LKe corresponding to one driving integrated circuit, different driving signals CR are applied to the pads as shown in FIG. 5 to output the driving integrated circuit. Deviation will occur. Due to the output deviation, the gate signal and the data signal applied to the gate line G and the data line D are distorted, thereby degrading image quality.
이러한 문제점을 해결하기 위해 제3 영역내에 링크전극(GLK,DLK) 저항의 선폭과 길이 등을 조절하여 링크전극(GLK,DLK) 간의 저항차를 보상하게 된다. 그러나, 구동집적회로의 수가 증가하고 대면적화가 되면서 패드부들(10,12)의 간격은 좁아짐으로써 패드부(10,12)와 접속되는 링크전극(GLK,DLK) 간의 간격도 좁아짐으로써 제3 영역에 형성되는 링크전극(GLK,DLK) 간의 저항차를 보상하기 위한 보상마진영역을 확보하기 어렵다. 이러한 제3 영역의 공간적인 한계에 의해 링크전극(GLK,DLK) 간의 저항편차를 보상하기 어려운 문제점이 있다.In order to solve this problem, the line width and the length of the resistance of the link electrodes GLK and DLK are adjusted in the third region to compensate for the resistance difference between the link electrodes GLK and DLK. However, as the number of driving integrated circuits increases and the area becomes larger, the spacing between the pad portions 10 and 12 becomes smaller, so that the spacing between the pad portions 10 and 12 and the link electrodes GLK and DLK connected to each other becomes smaller. It is difficult to secure a compensation margin area for compensating for the difference in resistance between the link electrodes GLK and DLK formed in the interconnection. Due to the spatial limitation of the third region, it is difficult to compensate the resistance deviation between the link electrodes GLK and DLK.
따라서, 본 발명의 목적은 링크전극의 길이에 따른 저항차를 보상하기 위한 액정표시소자를 제공하는데 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device for compensating for a difference in resistance along the length of a link electrode.
도 1은 종래 영역별로 분류한 액정표시소자를 나타내는 평면도.1 is a plan view illustrating a liquid crystal display device classified according to a conventional region.
도 2는 도 1에 도시된 액정표시소자를 상세히 나타내는 평면도.FIG. 2 is a plan view showing in detail the liquid crystal display shown in FIG.
도 3a 내지 도 3c는 종래 액정표시소자의 링크부와 패드부를 부분적으로 확대하여 나타내는 평면도.3A to 3C are plan views partially showing a link part and a pad part of a conventional liquid crystal display device.
도 4는 종래 링크전극과 그에 따른 저항과의 관계를 나타내는 도면.4 is a view showing a relationship between a conventional link electrode and a resistance thereof.
도 5는 종래 링크전극과 그에 따른 구동집적회로와의 출력관계를 나타내는 도면.5 is a diagram showing an output relationship between a conventional link electrode and a driving integrated circuit according to the related art.
도 6은 본 발명에 따른 액정표시소자를 영역별로 나타내는 도면.6 is a view showing the liquid crystal display according to the present invention region by region.
도 7은 도 6에 도시된 액정표시소자의 제1 실시 예를 상세히 나타내는 평면도.FIG. 7 is a plan view showing in detail a first embodiment of the liquid crystal display shown in FIG.
도 8은 도 6에 도시된 액정표시소자의 제2 실시 예를 상세히 나타내는 평면도.FIG. 8 is a plan view showing a second embodiment of the liquid crystal display shown in FIG. 6 in detail; FIG.
도 9는 도 7 및 도 8에 도시된 보상부를 상세히 나타내는 도면.9 is a view illustrating in detail the compensator shown in FIGS. 7 and 8.
도 10은 본 발명에 따른 링크전극과 그에 따른 구동집적회로와의 출력관계를 나타내는 도면.10 is a view showing an output relationship between a link electrode and a driving integrated circuit according to the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2,32 : 액정패널 4,34 :하부기판2,32 Liquid crystal panel 4,34 Lower substrate
6,36 : 상부기판 8,38 : 박막트랜지스터6,36: Upper substrate 8,38: Thin film transistor
10,40 : 게이트패드 12,42 : 데이터패드10,40: Gate pad 12,42: Data pad
14,44 : 액정셀 16,20,46,50 : 정전기방지회로14,44: liquid crystal cell 16,20,46,50: antistatic circuit
18,22,48,52 : 검사패드 60 : 보상부18,22,48,52: test pad 60: compensation unit
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자는 상부기판과 하부기판 사이에 다수개의 액정셀들이 형성되는 제1 영역과, 제1 영역에 형성되는 신호라인들로부터 신장된 패드부가 위치하는 제2 영역과, 신호라인들과 패드부 사이에 접속되는 링크전극이 위치하는 제3 영역과, 제1 영역을 사이에 두고 제3 영역과 대면되게 형성되는 제4 영역을 구비하며, 제4 영역에는 링크전극의 길이에 따른 저항차를 보상하기 위해 링크전극의 길이에 따라 서로 다른 길이를 가지는 보상부를 형성하는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display according to the present invention includes a first region in which a plurality of liquid crystal cells are formed between an upper substrate and a lower substrate, and a pad portion extended from signal lines formed in the first region. A second region, a third region in which the link electrode connected between the signal lines and the pad portion is located, and a fourth region formed to face the third region with the first region therebetween, and the fourth region. In order to compensate for the resistance difference according to the length of the link electrode is characterized in that for forming a compensation having a different length according to the length of the link electrode.
상기 제3 영역과 제4 영역에는 상부기판과 하부기판을 합착하기 위한 실재가 형성되는 것을 특징으로 한다.The third region and the fourth region are characterized in that the material for bonding the upper substrate and the lower substrate is formed.
상기 제4 영역에는 보상부와 접속되는 검사패드와, 검사패드와 쇼팅라인 사이에 접속되는 정전기방지회로를 구비하는 것을 특징으로 한다.The fourth region may include a test pad connected to the compensator and an antistatic circuit connected between the test pad and the shorting line.
상기 제4 영역에는 신호라인과 보상부를 사이에 형성되는 검사패드와, 보상부와 쇼팅라인 사이에 형성되는 정전기방지회로를 구비하는 것을 특징으로 한다.The fourth region may include an inspection pad formed between the signal line and the compensation unit, and an antistatic circuit formed between the compensation unit and the shorting line.
상기 보상부는 펄스형태로 형성되는 것을 특징으로 한다.The compensation unit is characterized in that formed in the form of a pulse.
상기 보상부는 구형파 펄스의 형태로 형성되는 것을 특징으로 한다.The compensator is formed in the shape of a square wave pulse.
상대적으로 길이가 긴 링크전극과 대응되는 펄스의 주기는 상대적으로 짧으며, 상대적으로 길이가 짧은 링크전극과 대응되는 펄스의 주기는 상대적으로 길게 형성되는 것을 특징으로 한다.The period of the pulse corresponding to the link electrode having a relatively long length is relatively short, and the period of the pulse corresponding to the link electrode having a relatively short length is formed to be relatively long.
상기 링크전극의 길이에 따라 보상부의 두께 및 폭 중 적어도 하나가 다른 크기를 갖도록 형성되는 것을 특징으로 한다.At least one of the thickness and the width of the compensator may be formed to have a different size according to the length of the link electrode.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 6 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 10.
도 6 및 도 7을 참조하면, 본 발명에 따른 액정표시소자의 액정패널(32)은 상부기판(36)과 하부기판(34) 사이에 다수개의 액정셀들(44)이 형성되는 제1 영역과, 구동 집적회로들(도시하지 않음)과 접속되는 패드부(40,42)가 형성되는 제2 영역과, 제1 및 제2 영역 사이에 형성되어 패드부(40,42)와 제1 영역의 신호라인(G,D)을 연결하기 위한 링크전극(GLK,DLK)이 형성되는 제3 영역과, 액정패널(32)의 불량유무를 검출하기 위한 제4 영역을 구비하게 된다.6 and 7, the liquid crystal panel 32 of the liquid crystal display according to the present invention includes a first region in which a plurality of liquid crystal cells 44 are formed between the upper substrate 36 and the lower substrate 34. And a second region in which the pad portions 40 and 42 are connected to the driving integrated circuits (not shown), and formed between the first and second regions, and the pad portions 40 and 42 and the first region. And a third region in which the link electrodes GLK and DLK are formed to connect the signal lines G and D, and a fourth region for detecting the defect of the liquid crystal panel 32.
제1 영역의 하부기판(34) 상에는 비디오신호가 인가되는 데이터라인들(D1 내지 Dm)과 게이트신호가 인가되는 게이트라인들(G1 내지 Gn)이 서로 교차하여 배치되고, 그 교차부에 액정셀(44)들을 스위칭하기 위한 박막트랜지스터(38)와, 박막트랜지스터(38)에 접속되는 액정셀(44)들이 형성된다. 상부기판(36)에는 블랙매트릭스에 의해 셀영역별로 분리되어 도포된 칼라필터들과, 칼라필터들의 표면에 공통전극이 형성된다. 이러한 상/하부기판(36,34)은 스페이서에 의해 이격되어 셀갭이 마련되고, 그 셀갭에는 액정물질로 채워져 있다.On the lower substrate 34 of the first region, the data lines D1 to Dm to which the video signal is applied and the gate lines G1 to Gn to which the gate signal is applied are arranged to cross each other, and the liquid crystal cell at the intersection thereof. Thin film transistors 38 for switching the 44 and liquid crystal cells 44 connected to the thin film transistors 38 are formed. The upper substrate 36 is formed with color filters separated and applied to each cell region by a black matrix, and a common electrode is formed on the surface of the color filters. The upper and lower substrates 36 and 34 are spaced apart by spacers to form a cell gap, and the cell gap is filled with a liquid crystal material.
제2 영역에는 하부기판(34)의 가장자리 영역에 게이트패드부(40)와 데이터패드부(42)가 마련된다.In the second area, the gate pad part 40 and the data pad part 42 are provided in the edge area of the lower substrate 34.
게이트패드부(40)는 게이트 구동집적회로(도시하지 않음)로부터 공급되는 게이트신호를 제3영역에 형성되는 게이트링크(GLK)를 통해 제1 영역의 게이트라인들(G1 내지 Gn)에 공급한다. 데이터패드부(42)는 데이터 구동 집적회로(도시하지 않음)로부터 공급되는 데이터신호를 제3 영역에 형성되는 데이터링크(DLK)를 통해 제1 영역의 데이터라인들(D1 내지 Dm)에 공급한다.The gate pad part 40 supplies a gate signal supplied from a gate driving integrated circuit (not shown) to the gate lines G1 to Gn in the first region through the gate link GLK formed in the third region. . The data pad part 42 supplies a data signal supplied from a data driving integrated circuit (not shown) to the data lines D1 to Dm in the first area through a data link DLK formed in the third area. .
제3 영역과 제4 영역은 상부기판(36)과 하부기판(34)을 합착하기 위한 실재가 도포되는 영역이다.The third region and the fourth region are regions to which an actual material for bonding the upper substrate 36 and the lower substrate 34 is applied.
제3 영역에는 제2 영역의 패드부(40,42)와 제1 영역의 신호라인(G,D)을 연결하기 위한 링크전극(GLK,DLK)이 위치하게 된다. 링크전극(GLK,DLK) 중 게이트링크(GLK)는 게이트 패드부(40)와 게이트라인(G1 내지 Gn)들의 연결부로서 게이트 패드부(40) 및 게이트라인(G1 내지 Gn)들과 함께 형성된다. 데이터링크(DLK)는 데이터패드부(42)와 데이터라인들(D1 내지 Dm)의 연결부로서 데이터패드(42) 및 데이터라인들(D1 내지 Dm)과 함께 형성된다.In the third region, the link electrodes GLK and DLK for connecting the pad portions 40 and 42 of the second region and the signal lines G and D of the first region are positioned. The gate link GLK of the link electrodes GLK and DLK is formed as a connection portion between the gate pad portion 40 and the gate lines G1 through Gn, and is formed together with the gate pad portion 40 and the gate lines G1 through Gn. . The data link DLK is formed together with the data pad 42 and the data lines D1 to Dm as a connection portion between the data pad part 42 and the data lines D1 to Dm.
제4 영역에는 액정패널(32)의 불량유무를 검출하기 위한 검사패드부가 형성된다. 이 검사패드부는 제1 영역의 신호라인들(G,D) 각각과 접속되는 제1 및 제2 검사패드(48,52)와, 제1 및 제2 검사패드들(48,52) 각각과 접속되는 제1 및 제2 정전기방지회로들(46,50)을 구비한다. 여기서, 제1 및 제2 정전기방지회로(46,50)는 각각 제1 및 제2 검사패드(48,52)와 제1 및 제2 쇼팅라인(SL1,SL2) 사이에 접속된다. 이러한 제1 및 제2 정전기방지회로(46,50)는 제1 및 제2 검사패드(48,52)를 통해 정전기가 유입되는 경우 구동되어 액정패널(32) 내부로 정전기가 유입되지 않고 제1 및 제2 쇼팅라인(SL1,SL2)을 통해 바이패스되게 함으로써 액정패널(32) 내의 제1 영역을 정전기로부터 보호하게 된다.In the fourth region, an inspection pad part for detecting a defect of the liquid crystal panel 32 is formed. The test pad part is connected to the first and second test pads 48 and 52 and the first and second test pads 48 and 52 respectively connected to the signal lines G and D of the first area. First and second antistatic circuits 46 and 50. Here, the first and second antistatic circuits 46 and 50 are connected between the first and second test pads 48 and 52 and the first and second shorting lines SL1 and SL2, respectively. The first and second antistatic circuits 46 and 50 may be driven when static electricity is introduced through the first and second test pads 48 and 52 to prevent static electricity from flowing into the liquid crystal panel 32. And bypassing the second shorting lines SL1 and SL2 to protect the first region in the liquid crystal panel 32 from static electricity.
이러한 제4 영역은 제1 영역을 사이에 두고 제3 영역의 반대편에 형성되는 영역으로써, 검사패드부가 반복적으로 형성됨으로써 상대적으로 공간적인 여유가많다. 즉, 신호라인(G,D)과 접속되는 검사패드부는 상대적으로 좁은 간격을 갖는 패드부(40,42)들보다 상대적으로 넓은 간격을 사이에 두고 형성됨으로써 제4 영역은 상대적으로 잉여영역이 많다. 이에 따라, 제4 영역에는 링크전극(LK)의 길이에 따른 저항차를 보상하기 위한 보상부(60)가 형성된다.The fourth region is formed on the opposite side of the third region with the first region interposed therebetween. As a result, the test pad portion is repeatedly formed, thereby providing a relatively large amount of space. That is, the test pad part connected to the signal lines G and D is formed with a relatively wider gap than the pad parts 40 and 42 having a relatively narrow gap, so that the fourth area has a relatively large excess area. . Accordingly, a compensation part 60 is formed in the fourth region to compensate for the resistance difference according to the length of the link electrode LK.
보상부(60)는 제1 영역의 게이트라인들(G1 내지 Gn)과 제1 검사패드(48) 사이에 형성되며, 제1 영역의 데이터라인들(D1 내지 Dm)과 제2 검사패드(52) 사이에 형성된다. 또는 도 8에 도시된 바와 같이 게이트링크(GLK)측의 보상부(60)는 제1 검사패드(48)와 제1 정전기방지회로(65) 사이에 형성되며, 데이터링크(DLK)측의 보상부는 제2 검사패드(52)와 제2 정전기방지회로(50) 사이에 형성된다.The compensator 60 is formed between the gate lines G1 to Gn and the first test pad 48 in the first region, and the data lines D1 to Dm and the second test pad 52 in the first region. Formed between). Alternatively, as illustrated in FIG. 8, the compensator 60 on the gate link GLK side is formed between the first test pad 48 and the first antistatic circuit 65 and compensates on the data link DLK side. The part is formed between the second test pad 52 and the second antistatic circuit 50.
이러한 보상부(60)는 도 9에 도시된 바와 같이 하나의 구동 집적회로와 대응되는 링크전극(LK)의 길이에 따라 서로 다른 길이를 갖도록 형성된다. 즉, 보상부(60)의 길이는 외곽링크전극(LKe1,LKen)에서 중앙링크전극(LKc)쪽으로 갈수록 길이가 길어지도록 형성된다. 외곽링크전극(LKe1,LKen)과 연결되는 제1 신호라인(G1,D1) 및 제k 신호라인(Gk,Dk)의 제1 보상부(601,60k)는 상대적으로 길이가 길며, 중앙링크전극(LKc)과 연결되는 제k/2 신호라인(Gk/2,Dk/2)의 제k/2보상부(60K/2)는 상대적으로 길이가 짧다.As shown in FIG. 9, the compensator 60 is formed to have a different length according to the length of the link electrode LK corresponding to one driving integrated circuit. That is, the length of the compensator 60 is formed to be longer from the outer link electrodes LKe1 and LKen toward the center link electrode LKc. The first compensation lines 601 and 60k of the first signal lines G1 and D1 and the k-th signal lines Gk and Dk connected to the outer link electrodes LKe1 and LKen are relatively long, and the center link electrode The k / 2th compensation part 60K / 2 of the k / 2th signal line Gk / 2 and Dk / 2 connected to the LKc has a relatively short length.
이러한 보상부(60)는 링크전극(LK)의 길이에 따라 서로 다른 길이를 갖기 위해서 한정된 신호라인(G,D)과 검사패드(48,52) 사이에 또는 검사패드(48,52)와 정전기방지회로(46,50) 사이에 펄스형태로 형성된다. 구형파, 삼각파 또는 정현파 등의 펄스형태로 형성되는 보상부(60)는 링크전극(LK)의 길이에 따라 펄스의 주기를 달리하여 링크전극(LK)의 길이에 따른 저항차를 보상하게 된다.The compensator 60 is disposed between the signal lines G and D and the test pads 48 and 52 which are limited to have different lengths according to the length of the link electrode LK, or between the test pads 48 and 52 and the static electricity. The prevention circuits 46 and 50 are formed in a pulse form. The compensator 60 formed in the form of a pulse such as a square wave, a triangular wave, or a sinusoidal wave compensates for the resistance difference according to the length of the link electrode LK by varying the period of the pulse according to the length of the link electrode LK.
이와 같이, 링크전극(LK)의 길이에 따라 보상부(60)의 길이를 다르게 하는 방법이외에도, 제4 영역의 공간여유도가 상대적으로 높음에 따라 보상부(60)의 길이는 동일하게 하는 반면에 링크전극(LK)의 길이에 따라 보상부(60)의 폭을 다르게 한다. 일반적으로, 저항은 폭에 반비례하게 되므로 외곽링크전극(LKe1,LKen)에서 중앙링크전극(LKc)쪽으로 갈수록 보상부(60)의 폭을 좁게 한다. 또는 보상부(60)의 길이는 동일하게 하는 반면에 링크전극(LK)의 길이에 따라 보상부(60)의 두께를 다르게 한다. 일반적으로 저항은 두께에 반비례하게 되므로 외곽링크전극(LKe1,LKen)에서 중앙링크전극(LKc)쪽으로 갈수록 보상부(60)의 길이를 좁게 한다.As described above, in addition to the method of varying the length of the compensator 60 according to the length of the link electrode LK, the length of the compensator 60 is the same as the space margin of the fourth region is relatively high. The width of the compensator 60 is varied according to the length of the link electrode LK. In general, since the resistance is inversely proportional to the width, the width of the compensator 60 is narrowed from the outer link electrodes LKe1 and LKen toward the center link electrode LKc. Alternatively, while the length of the compensator 60 is the same, the thickness of the compensator 60 is changed according to the length of the link electrode LK. In general, since the resistance is inversely proportional to the thickness, the length of the compensator 60 is narrowed from the outer link electrodes LKe1 and LKen toward the center link electrode LKc.
이와 같이, 상대적으로 공간적인 여유가 많은 제4 영역에 보상부(60)를 형성하여 링크전극(GLK,DLK)에 따른 저항차를 보상하게 된다. 링크전극(GLK,DLK)에 따른 저항차를 보상함으로써 도 10에 도시된 바와 같이 패드부(40,42)에 동일한 신호가 인가된다. 이에 따라, 패드부(40,42)와 링크전극(GLK,DLK)을 통해 연결되는 신호라인(G,D)에 인가되는 게이트신호 및 데이터신호의 왜곡을 방지할 수 있어 화질불량을 방지할 수 있다.As such, the compensation unit 60 is formed in the fourth region having a relatively large amount of space to compensate for the resistance difference due to the link electrodes GLK and DLK. The same signal is applied to the pad portions 40 and 42 by compensating the resistance difference according to the link electrodes GLK and DLK. Accordingly, distortion of the gate signals and data signals applied to the signal lines G and D connected through the pad parts 40 and 42 and the link electrodes GLK and DLK can be prevented, thereby preventing image quality defects. have.
상술한 바와 같이, 본 발명에 따른 액정표시소자는 상대적으로 잉여영역이 많은 검사패드영역에 링크전극의 길이에 따른 저항차를 보상하기 위한 보상부를 형성한다. 이 보상부는 링크전극의 길이에 따라 보상부의 길이를 다르게 함으로써 링크전극의 길이에 따른 저항차를 보상하게 된다. 이러한 보상에 의해 신호라인에 동일한 구동신호가 인가됨으로써 화질불량을 방지할 수 있다.As described above, the liquid crystal display according to the present invention forms a compensation unit for compensating for the resistance difference according to the length of the link electrode in the test pad region having a relatively large surplus region. The compensator compensates for the resistance difference according to the length of the link electrode by varying the length of the compensator according to the length of the link electrode. By this compensation, the same driving signal is applied to the signal line, thereby preventing image quality defects.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054035A KR100443837B1 (en) | 2002-09-07 | 2002-09-07 | Liquid Crystal Display Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054035A KR100443837B1 (en) | 2002-09-07 | 2002-09-07 | Liquid Crystal Display Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040022771A KR20040022771A (en) | 2004-03-18 |
| KR100443837B1 true KR100443837B1 (en) | 2004-08-11 |
Family
ID=37326491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0054035A KR100443837B1 (en) | 2002-09-07 | 2002-09-07 | Liquid Crystal Display Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100443837B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101375845B1 (en) | 2009-09-15 | 2014-03-19 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of fabricating thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960011495A (en) * | 1994-09-30 | 1996-04-20 | 가네꼬 히사시 | Thin film transistor type liquid crystal display device and manufacturing method thereof |
| KR960011489A (en) * | 1994-09-08 | 1996-04-20 | 카나이 쯔또무 | LCD Display |
| JPH10153791A (en) * | 1996-11-25 | 1998-06-09 | Hitachi Ltd | Liquid crystal display device with bent wiring electrode |
| JP2000162628A (en) * | 1998-11-26 | 2000-06-16 | Matsushita Electric Ind Co Ltd | Liquid crystal display element |
| JP2002040462A (en) * | 2000-07-26 | 2002-02-06 | Kyocera Corp | Liquid crystal display device |
| KR20020030699A (en) * | 2000-10-17 | 2002-04-25 | 구본준, 론 위라하디락사 | Liquid Crystal Display for Equivalent Resistance Wiring |
| KR20040013534A (en) * | 2002-08-07 | 2004-02-14 | 삼성전자주식회사 | A liquid crystal display and a driving integrated circuit for the same |
-
2002
- 2002-09-07 KR KR10-2002-0054035A patent/KR100443837B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960011489A (en) * | 1994-09-08 | 1996-04-20 | 카나이 쯔또무 | LCD Display |
| KR960011495A (en) * | 1994-09-30 | 1996-04-20 | 가네꼬 히사시 | Thin film transistor type liquid crystal display device and manufacturing method thereof |
| JPH10153791A (en) * | 1996-11-25 | 1998-06-09 | Hitachi Ltd | Liquid crystal display device with bent wiring electrode |
| JP2000162628A (en) * | 1998-11-26 | 2000-06-16 | Matsushita Electric Ind Co Ltd | Liquid crystal display element |
| JP2002040462A (en) * | 2000-07-26 | 2002-02-06 | Kyocera Corp | Liquid crystal display device |
| KR20020030699A (en) * | 2000-10-17 | 2002-04-25 | 구본준, 론 위라하디락사 | Liquid Crystal Display for Equivalent Resistance Wiring |
| KR20040013534A (en) * | 2002-08-07 | 2004-02-14 | 삼성전자주식회사 | A liquid crystal display and a driving integrated circuit for the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101375845B1 (en) | 2009-09-15 | 2014-03-19 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of fabricating thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040022771A (en) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229510B1 (en) | Liquid crystal display having different common voltages | |
| US7129923B2 (en) | Active matrix display device | |
| US20050225688A1 (en) | Liquid crystal display | |
| JPH11153811A (en) | Liquid crystal display device | |
| JP2006330634A (en) | Liquid crystal display apparatus | |
| US7298448B2 (en) | Liquid crystal display with a uniform common voltage and method thereof | |
| KR20020056621A (en) | Test pad for testing liquid crystal display device | |
| KR100481608B1 (en) | Liquid crystal display | |
| US20200168173A1 (en) | Active matrix substrate and display panel | |
| US6704084B2 (en) | Liquid-crystal display wherein a common potential is supplied to an alignment film | |
| KR101174156B1 (en) | Flat panel display | |
| US8035760B2 (en) | Liquid crystal display | |
| US6762814B2 (en) | In-plane switching mode liquid crystal display device and method of fabricating the same | |
| KR100443837B1 (en) | Liquid Crystal Display Device | |
| US20090152730A1 (en) | Interconnected structure for TFT-array substrate | |
| JP2007156221A (en) | Display and electronic apparatus | |
| US10073310B2 (en) | Liquid crystal display device | |
| JP3912850B2 (en) | Liquid crystal display | |
| US20090027367A1 (en) | Circuit of liquid crystal display device for generating common voltages and method thereof | |
| KR100966438B1 (en) | Liquid crystal display panel of decreasing resistance of storage wiring | |
| JP3293163B2 (en) | LCD panel | |
| KR100487433B1 (en) | Array Substrate in Liquid Crystal Display Device | |
| US11347122B2 (en) | Display apparatus | |
| WO2024000471A1 (en) | Display substrate and display apparatus | |
| KR101296634B1 (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 16 |