KR100440896B1 - Quantization decoding apparatus - Google Patents
Quantization decoding apparatus Download PDFInfo
- Publication number
- KR100440896B1 KR100440896B1 KR10-1998-0061224A KR19980061224A KR100440896B1 KR 100440896 B1 KR100440896 B1 KR 100440896B1 KR 19980061224 A KR19980061224 A KR 19980061224A KR 100440896 B1 KR100440896 B1 KR 100440896B1
- Authority
- KR
- South Korea
- Prior art keywords
- quantization
- value
- input
- bit
- stage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Abstract
본 발명은 신호원의 통계적 특성을 알수 없는 심볼 시퀀스를 양자화하여 전송하는 임베디드 양자화 시스템에서, M(M : 양의 정수) 스테이지의 트리 구조로 된 양자화 부호화기들에 의해 양자화 되어 전송되어 오는 입력 비트열을 복호화 하는 장치에 관한 것으로, 상기 M스테이지의 양자화 복호화기들이 트리 구조로 구성되어 있으며, L(1≤L≤M)번째 스테이지의 양자화된 비트열이 입력되면, 입력 비트가 0인지 또는 1인지 판별하고, 입력 비트에 대응한 양자화 대표값을 양자화 구간의 중간값으로 결정하여 출력하는 제 1 양자화 대표값 생성부; 상기 입력 비트에 대응되는 판별 신호를 생성하는 비트 판별부; 상기 비트 판별부의 판별 신호에 의거하여 상기 입력 비트들중에서 비트1이 전송되어올 확률θ을 수학식 1로 연산하여 출력하는 확률값 연산부; M스테이지의 양자화 복호화기들이 트리 구조로 구성되어 있으며, L번째 스테이지의 양자화된 비트열이 입력되면, 입력 비트값을 판별하고, 상기 입력 비트값에 따라 상기 확률θ을 수학식 5 또는 수학식에 대입하여 상기 양자화된 비트에 대응되는 대표값(ζt,l)을 생성하는 제 2 양자화 대표값 생성부; 상기 입력 비트열의 비트 수를 카운트하는 카운터; 상기 카운트값이 기설정값보다 작거나 같으면, 상기 제 1 양자화 대표값 생성부가 작동되도록 제어하고, 상기 카운트값이 기설정값보다 크면, 상기 제 2 양자화 대표값 생성부가 작동되도록 제어하는 제어부를 구비하여 구성함을 특징으로 한다.The present invention relates to an input bit string that is quantized and transmitted by quantization encoders having a tree structure of M (M: positive integer) stages in an embedded quantization system for quantizing and transmitting a symbol sequence whose statistical characteristics of a signal source are unknown. The quantization decoders of the M stage are configured in a tree structure, and if the quantized bit string of the L (1≤L≤M) th stage is input, the input bit is 0 or 1; A first quantization representative value generator for discriminating and determining and outputting a quantization representative value corresponding to the input bit as an intermediate value of the quantization interval; A bit discriminating unit generating a discriminating signal corresponding to the input bit; A probability value calculating unit for calculating and outputting a probability θ by which Equation 1 is transmitted from among the input bits based on the determination signal of the bit discriminating unit by Equation 1; The quantization decoders of the M stages have a tree structure, and when the quantized bit string of the L-th stage is input, the input bit value is determined, and the probability θ is expressed in Equation 5 or Equation according to the input bit value. A second quantization representative value generator configured to substitute the quantized bits to generate a representative value ζ t, l ; A counter for counting the number of bits in the input bit stream; And a control unit to control the first quantization representative value generator to operate when the count value is less than or equal to a preset value, and to control the second quantization representative value generator to operate when the count value is greater than a preset value. It is characterized by the configuration.
Description
본 발명은 신호원의 통계적 특성을 알수 없는 데이터 시퀀스를 압축하여 전송하는데 이용되는 임베디드 양자화 시스템의 양자화 복호화 장치에 관한 것이다.The present invention relates to a quantization decoding apparatus of an embedded quantization system used for compressing and transmitting a data sequence whose statistical characteristics of a signal source are unknown.
일반적으로 신호원의 통계적 특성을 알수 없는 데이터 시퀀스를 압축하여 전송하는데 이용되는 임베디드(embedded) 양자화 시스템은 데이터 시퀀스를 처음에는 거칠게 양자화하고, 비트를 더 사용할수 있을때 양자화 결과를 원래의 시퀀스에 보다 가깝게 근사화 시키는 작용을 한다.In general, an embedded quantization system used to compress and transmit a sequence of data whose statistical characteristics are not known is roughly quantized at first, and when more bits are available, the quantization result is closer to the original sequence. It acts as an approximation.
도 1 및 도 2에는 이와 같은 임베디드 양자화 시스템의 일예를 설명하기 위한 M(M : 양의 정수)스테이지, 예를들어 3 스테이지의 트리 구조가 도시된다.1 and 2 illustrate an M (M: positive integer) stage, for example, a three-stage tree structure for explaining an example of such an embedded quantization system.
도 1에서, U와 V는 원 시퀀스의 심볼 범위를 나타내고, ζt는 양자화기Qt의 문턱값이다.In Figure 1, U and V represent the symbol range of the original sequence, ζ t is the threshold of the quantizer Q t .
도 1a를 참조하면, N개의 심볼이 순차적으로 입력되면, 각 심볼들은 양자화기Q0에 의해 양자화된다. 이때, 양자화기Q0의 문턱값은 도 1a에 도시된 바와 같이 ζ0이고, 입력 심볼이 문턱값ζ0보다 작을 경우에는, 예를들어 0, 입력 심볼이 문턱값ζ0보다 클 경우에는, 예를들어 1로 맵핑하여 전송한다.Referring to FIG. 1A, when N symbols are sequentially input, each symbol is quantized by the quantizer Q0. At this time, the threshold of the quantizer Q0 is ζ 0 , as shown in FIG. 1A, and when the input symbol is smaller than the threshold ζ 0 , for example, 0, and the input symbol is larger than the threshold ζ 0 , For example, map to 1 and send.
이와 같은 과정에 의해 N개 심볼에 대한 첫 번째 스테이지(stage)의 양자화가 완료된 상태에서, 비트를 더 사용할수 있으면, 다시 N개의 심볼에 대한 두 번째단의 양자화를 수행한다. 도 1b를 참조하면, 두 번째 스테이지의 양자화기는 Q1과 Q2로 구성된다. 양자화기Q1의 문턱값은 도 1b에 도시된 바와 같이 ζ1이고, 입력 심볼이 문턱값ζ1보다 작을 경우에는, 예를들어 0, 입력 심볼이 문턱값ζ1보다 클 경우에는, 예를들어 1로 맵핑하여 전송한다. 또한 양자화기Q2의 문턱값은 ζ2이고, 입력 심볼이 문턱값ζ2보다 작을 경우에는, 예를들어 0, 입력 심볼이 문턱값ζ2보다 클 경우에는, 예를들어 1로 맵핑하여 전송한다.In this state, in the state where the first stage quantization of the N symbols is completed, if more bits are available, the second stage quantization of the N symbols is performed again. Referring to FIG. 1B, the quantizer of the second stage consists of Q1 and Q2. The threshold of the quantizer Q1 is ζ 1 as shown in FIG. 1B, for example, when the input symbol is smaller than the threshold ζ 1 , for example, 0, and when the input symbol is larger than the threshold ζ 1 , for example. Map to 1 and send. In addition, the threshold value of the quantizer Q2 is a ζ 2, and the input symbols is smaller than the threshold ζ 2, for example, 0, if the input symbol is larger than the threshold ζ 2, for example, and transmits the map to the 1 .
이와 같은 과정에 의해 N개 심볼에 대한 두 번째 스테이지의 양자화가 완료된 상태에서, 비트를 더 사용할수 있으면, 다시 N개의 심볼에 대한 세번째단의 양자화를 수행한다. 도 1c를 참조하면, 세 번째 스테이지의 양자화기는 Q3, Q4, Q5, Q6으로 구성된다. 양자화기Q3의 문턱값은 ζ3이고, 입력 심볼이 문턱값ζ3보다 작을 경우에는, 예를들어 0, 입력 심볼이 문턱값ζ3보다 클 경우에는, 예를들어 1로 맵핑하여 전송한다. 또한 양자화기Q4의 문턱값은 ζ4이고, 입력 심볼이 문턱값ζ4보다 작을 경우에는, 예를들어 0, 입력 심볼이 문턱값ζ4보다 클 경우에는, 예를들어 1로 맵핑하여 전송한다. 양자화기Q5와 양자화기Q6에 있어서, 각각의 문턱값 ζ5와 ζ6에 의거하여 입력 심볼에 대한 비트값을 결정하는 전송한다.In this state, in the state where the second stage quantization of the N symbols is completed, if the bits are further available, the third stage quantization of the N symbols is performed again. Referring to Figure 1c, the third stage of the quantizer is composed of Q3, Q4, Q5, Q6. The threshold value of the quantizer Q3 is ζ 3, and the input symbol is smaller than the threshold value ζ3, for example if 0, the input symbol is the threshold ζ is greater than 3, for example, and transmits the map to the first. In addition, when the threshold of the quantizer Q4 is ζ 4 and the input symbol is smaller than the threshold ζ 4 , for example, 0, and when the input symbol is larger than the threshold ζ 4 , the threshold is mapped to 1 and transmitted. . In quantizer Q5 and quantizer Q6, the bit values for the input symbols are determined based on the respective threshold values ζ 5 and ζ 6 .
따라서, 만약, K(1≤K≤N)번째 심볼이 문턱값 ζ1와 ζ4사이에 존재한 값이라면, 첫 번째 스테이지에서는 비트0를 전송하고, 두 번째 스테이지에서는 비트1을 전송하며, 세 번째 스테이지에서는 비트0을 전송하게 된다.Therefore, if the K (1≤K≤N) th symbol is a value present between the thresholds ζ 1 and ζ 4 , bit 0 is transmitted in the first stage, bit 1 is transmitted in the second stage, and three In the first stage, bit 0 is transmitted.
이와같이 양자화 부호화기에 의해 양자화된 심볼들은 양자화 복호화기에 의해 원래의 심볼에 근접한 양자화 대표값으로 복원된다. 예를들어 양자화 부호화기가 3단의 양자화 과정을 거치고, 입력되는 심볼이 문턱값 ζ1와 ζ4사이에 존재한 값이라면, 양자화 부호화기에서 복호화기로 전송되는 데이터는 010이다.In this way, the symbols quantized by the quantization encoder are reconstructed by the quantization decoder to a quantization representative value close to the original symbol. For example, if the quantization coder undergoes a three-step quantization process and an input symbol exists between thresholds ζ 1 and ζ 4 , the data transmitted from the quantization coder to the decoder is 010.
한편, 양자화 복호화기에서는, K번째 심볼에 대해 양자화 부호화기로부터 0만이 제공되면, U와 ζ0와 사이의 중간값A0을 갖는 심볼을 생성하여 복원한다(도 2a 참조). 그러나, K번째 심볼에 대해 양자화 부호화기로부터 01이 제공되면 ζ1와 ζ0와 사이의 중간값A2를 갖는 심볼을 생성한다(도 2b 참조). 또한, K번째 심볼에 대해 양자화 부호화기로부터 010이 제공되면 ζ1와 ζ4와 사이의 중간값A3을 갖는 심볼을 생성한다(도 2c 참조).On the other hand, in the quantization decoder, if only 0 is provided from the quantization encoder for the K-th symbol, a symbol having an intermediate value A0 between U and ζ 0 is generated and restored (see FIG. 2A). However, if 01 is provided from the quantization encoder for the K-th symbol, a symbol having an intermediate value A2 between ζ 1 and ζ 0 is generated (see FIG. 2B). In addition, if 010 is provided from the quantization encoder for the K-th symbol, a symbol having an intermediate value A3 between ζ 1 and ζ 4 is generated (see FIG. 2C).
이상에서 알수 있는 것은 양자화 부호화기에서, 소정 심볼에 대한 양자화 횟수가 적을수록 전송되는 데이터량은 적은 반면, 양자화 횟수가 많을수록 양자화 복호화기에서는 보다 정확한 복원을 할수 있게 된다.As can be seen, in the quantization encoder, the smaller the number of quantizations for a given symbol is, the smaller the amount of data is transmitted, whereas the larger the number of quantizations, the more accurate reconstruction is possible in the quantization decoder.
이와 같은 임베디드 양자화 시스템에 있어서, 특히 양자화 복호화기는 양자화 대표값을 소정 양자화 구간의 중간값으로 하고 있다. 양자화 복호화기에서 소정 심볼을 복원하기 위한 양자화 대표값을 소정 양자화 구간의 중간값으로 하는 것은 신호원의 통계적 특성을 알수 없기 때문이지만, 이것으로 인하여 양자화 오차가 매우 심한 문제점이 있다.In such an embedded quantization system, in particular, the quantization decoder uses a quantization representative value as an intermediate value of a predetermined quantization interval. In the quantization decoder, the quantization representative value for reconstructing a predetermined symbol is set as an intermediate value of a predetermined quantization interval because the statistical characteristics of the signal source are unknown, but there is a problem in that the quantization error is very severe.
따라서, 본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 양자화 부호화기로부터 전송되어 오는 비트열의 초기에서는 심볼을 복원하기 위한 양자화 대표값을 소정 양자화 구간의 중간값으로 복원하면서, 각 시퀀스의 통계적 특성를 추정하고, 추정된 통계적 특성에 의거하여 양자화 복호화를 수행함으로서, 양자화 오차를 줄일수 있는 임베디드 양자화 시스템의 양자화 복호화 장치를 제공함에 그 목적이 있다.Accordingly, the present invention is to solve the above-described problems of the prior art, and at the beginning of the bit stream transmitted from the quantization encoder, the quantization representative value for restoring the symbol is restored to the intermediate value of the predetermined quantization interval, and the statistical value of each sequence is obtained. An object of the present invention is to provide a quantization decoding apparatus of an embedded quantization system capable of reducing quantization error by estimating characteristics and performing quantization decoding based on the estimated statistical characteristics.
상기 목적을 달성하기 위한 본 발명은, 신호원의 통계적 특성을 알수 없는심볼 시퀀스를 양자화하여 전송하는 임베디드 양자화 시스템에서, M(M : 양의 정수) 스테이지의 트리 구조로 된 양자화 부호화기들에 의해 양자화 되어 전송되어 오는 입력 비트열을 복호화 하는 장치로서: 상기 M스테이지의 양자화 복호화기들이 트리 구조로 구성되어 있으며, L(1≤L≤M)번째 스테이지의 양자화된 비트열이 입력되면, 입력 비트가 0인지 또는 1인지 판별하고, 입력 비트에 대응한 양자화 대표값을 양자화 구간의 중간값으로 결정하여 출력하는 제 1 양자화 대표값 생성부; 상기 입력 비트에 대응되는 판별 신호를 생성하는 비트 판별부; 상기 비트 판별부의 판별 신호에 의거하여 상기 입력 비트들중에서 비트1이 전송되어올 확률θ을 수학식 1로 연산하여 출력하는 확률값 연산부; M스테이지의 양자화 복호화기들이 트리 구조로 구성되어 있으며, L번째 스테이지의 양자화된 비트열이 입력되면, 입력 비트값을 판별하고, 상기 입력 비트값에 따라 상기 확률θ을 수학식 5 또는 수학식에 대입하여 상기 양자화된 비트에 대응되는 대표값(ζt,l)을 생성하는 제 2 양자화 대표값 생성부; 상기 입력 비트열의 비트 수를 카운트하는 카운터; 상기 카운트값이 기설정값보다 작거나 같으면, 상기 제 1 양자화 대표값 생성부가 작동되도록 제어하고, 상기 카운트값이 기설정값보다 크면, 상기 제 2 양자화 대표값 생성부가 작동되도록 제어하는 제어부를 구비하여 구성함을 특징으로 한다.The present invention for achieving the above object, in the embedded quantization system for quantizing and transmitting a symbol sequence of which the statistical characteristics of the signal source is unknown, the quantization by the quantization coders of a tree structure of M (M: positive integer) stage A device for decoding an input bit stream, which is transmitted and transmitted: A quantization decoder of the M stage has a tree structure, and when the quantized bit string of the L (1? L? M) stage is input, the input bit is A first quantization representative value generator configured to determine whether it is 0 or 1 and determine and output a quantization representative value corresponding to the input bit as an intermediate value of the quantization interval; A bit discriminating unit generating a discriminating signal corresponding to the input bit; A probability value calculating unit for calculating and outputting a probability θ by which Equation 1 is transmitted from among the input bits based on the determination signal of the bit discriminating unit by Equation 1; The quantization decoders of the M stages have a tree structure, and when the quantized bit string of the L-th stage is input, the input bit value is determined, and the probability θ is expressed in Equation 5 or Equation according to the input bit value. A second quantization representative value generator configured to substitute the quantized bits to generate a representative value ζ t, l ; A counter for counting the number of bits in the input bit stream; And a control unit to control the first quantization representative value generator to operate when the count value is less than or equal to a preset value, and to control the second quantization representative value generator to operate when the count value is greater than a preset value. It is characterized by the configuration.
도 1 및 도 2는 다단의 트리 구조로 된 임베디드 양자화 시스템의 양자화 부호화 및 복호화 과정을 설명하기 위한 도면,1 and 2 are diagrams for explaining a quantization encoding and decoding process of an embedded quantization system having a multi-stage tree structure;
도 3은 본 발명의 실시예에 따른 양자화 복호화 장치를 도시한 도면.3 is a diagram illustrating a quantization decoding apparatus according to an embodiment of the present invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
305 : 비트 판별부 310 : 확률값 연산부305: Bit discrimination unit 310: Probability value calculator
315 : 카운터 320 : 제어부315: counter 320: control unit
325 : 제 1 양자화 대표값 생성부 330 : 제 2 양자화 대표값 생성부325: First quantization representative value generator 330: Second quantization representative value generator
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
통상, 양자화 부호화기에 입력되는 심볼을 L(L≤M)번째 스테이지에서 양자화할 때, 비트 1이 발생될 확률은 수학식 1과 같이 연산될수 있다.In general, when a symbol input to a quantization encoder is quantized in an L (L? M) stage, a probability that bit 1 is generated may be calculated as in Equation 1.
여기에서, θ는 심볼을 L번째 스테이지의 소정 양자화기에서 양자화할 때, 비트 1이 발생될 확률이고, n은 이전에 양자화된 심볼수를 나타내며, b는 이전에 처리된 심볼중 비트1로 양자화된 심볼수를 나타낸다. 또한 △는 확률 연산 초기에 확률이 특정값으로 지나치게 기울어지는 것을 방지하기 위해 기설정된 상수이다.Where θ is the probability that bit 1 will be generated when the symbol is quantized in a given quantizer in the L-th stage, n is the number of previously quantized symbols, b is quantized to bit 1 of the previously processed symbols Indicates the number of symbols taken. In addition, Δ is a predetermined constant to prevent the inclination of the probability excessively to a specific value at the beginning of the probability calculation.
비트 0이 양자화 복호화기에 입력되었을 때, 생성되는 대표값(t,l)과, 비트 1이 양자화 복호화기에 입력되었을 때 생성되는 대표값(t,r)은 수학식 2와 수학식 3과 같이 나타낼수 있다.When bit 0 is input to the quantization decoder, t, l) and a representative value generated when bit 1 is input to the quantization decoder. t, r) may be represented as in Equation 2 and Equation 3.
U는 가장 낮은 심볼값, V는 가장 높은 심볼값, ξ는 문턱값, f(x) 는 확률 밀도 함수이다. 여기에서, 확률 밀도 함수f(x) 를 알고 있다면, 대표값t,l 과, 대표값t,r 를 쉽게 연산할수 있지만, 현실적으로 이를 알수 없다. 따라서, 본 발명에서는 수학식 1에 나타난 확률 함수를 이용하여 확률 밀도 함수를 수학식 4와 같이 추정한다.U is the lowest symbol value, V is the highest symbol value, ξ is a threshold value, and f (x) is a probability density function. Where the probability density function f (x) is known, t, l and representative values We can easily compute t, r, but we don't really know it. Therefore, in the present invention, the probability density function is estimated using Equation 4 as shown in Equation 4.
여기에서, P는 심볼이 L번째 스테이지의 소정 양자화기에 의해 양자화될 확률이다. 수학식 4를 수학식 2 및 수학식 3에 적용하면, 수학식 5와 수학식 6이 얻어진다.Where P is the probability that a symbol is quantized by a predetermined quantizer in the L-th stage. When equation (4) is applied to equations (2) and (3), equations (5) and (6) are obtained.
따라서, 본원 발명에서는 양자화된 비트가 전송되면, 수학식 5와 수학식 6에 의거하여 양자화된 비트를 소정 대표값으로 맵핑하여 복호화를 수행한다는데 그 특징점이 있는 것이다.Therefore, in the present invention, when the quantized bits are transmitted, decoding is performed by mapping the quantized bits to predetermined representative values based on Equations 5 and 6, respectively.
도 3 에는 본 발명의 실시예에 따른 양자화 복호화 장치에 대한 블록 구성도가 도시된다. 도 3에서, 양자화 복호화 장치는 비트 판별부(305), 확률값연산부(310), 카운터(315), 제어부(320), 제 1 양자화 대표값 생성부(325), 제 2 양자화 대표값 생성부(330)를 포함한다.3 is a block diagram illustrating a quantization decoding apparatus according to an embodiment of the present invention. In FIG. 3, the quantization decoding apparatus includes a bit discriminator 305, a probability value calculator 310, a counter 315, a controller 320, a first quantization representative value generator 325, and a second quantization representative value generator ( 330).
L번째 스테이지의 소정 양자화기에 의해 양자화된 입력 비트열들은 비트 판별부(305)와, 카운터(315)와, 제 1 양자화 대표값 생성부(325), 제 2 양자화 대표값 생성부(330)에 제공된다.The input bit streams quantized by the predetermined quantizer of the L-th stage are transmitted to the bit discriminator 305, the counter 315, the first quantization representative value generator 325, and the second quantization representative value generator 330. Is provided.
카운터(315)는 L번째 스테이지의 소정 양자화기에 의해 양자화된 입력 비트열의 비트수를 카운트하여 카운트값을 제어부(320)에 제공한다. 첫 번째 스테이지(L=1)의 양자화된 입력 비트를 복호화할 경우, 제어부(320)는 카운터(315)로부터 제공되는 카운트값이 기설정값R에 도달하였는지를 체크하여, 양자화 초기 상태인지 또는 초기 상태를 지난 상태인지를 판별한다. 제어부(315)는 카운트값이 기설정값R보다 작거나 같으면, 제 1 양자화 대표값 생성부(325)가 작동 되도록 제어한다.The counter 315 counts the number of bits of the input bit string quantized by the predetermined quantizer of the L-th stage and provides the count value to the controller 320. When decoding the quantized input bit of the first stage (L = 1), the control unit 320 checks whether the count value provided from the counter 315 has reached the preset value R to determine whether it is an initial state or an initial state of quantization. Determine if the state has passed. The controller 315 controls the first quantization representative value generator 325 to operate when the count value is less than or equal to the preset value R.
제 1 양자화 대표값 생성부(325)는 첫 번째 스테이지의 양자화 복호화기로 구성된다. 첫번째 스테이지의 양자화된 비트열이 입력되면, 입력 비트가 0인지 또는 1인지 판별하고, 입력 비트에 대응한 양자화 대표값을 양자화 구간의 중간값으로 결정하여 출력한다.The first quantization representative value generator 325 is configured as a quantization decoder of the first stage. When the quantized bit string of the first stage is input, it is determined whether the input bit is 0 or 1, and the quantization representative value corresponding to the input bit is determined as an intermediate value of the quantization section and output.
제어부(315)는 첫 번째 스테이지의 양자화 부호화기로부터의 비트열을 복호화하는 경우, 카운트값이 기설정값R보다 크면, 제 2 양자화 대표값 생성부(330)가 작동 되도록 제어한다. 또한 두 번째 스테이지 이후(L≥2)의 양자화 부호화기들로부터의 비트열을 복호화할경우에는 카운트가 시작되면 곧바로 제 2 양자화 대표값생성부(330)가 작동 되도록 제어한다.The controller 315 controls the second quantization representative value generator 330 to operate when the count value is greater than the predetermined value R when decoding the bit string from the quantization encoder of the first stage. In addition, when decoding the bit strings from the quantization encoders after the second stage (L≥2), the second quantization representative value generator 330 is controlled to operate as soon as the count starts.
한편, 비트 판별부(305)는 입력 비트가 비트1인지 또는 비트0인지를 판별하여 판별 신호를 확률값 연산부(310)에 제공한다. 확률값 연산부(310)는 비트 판별부(305)로부터 입력되는 판별 신호에 의거하여, 수학식 1에 따른 확률θ를 연산한다. 이때 수학식 1에서, θ를 양자화 부호화기에 입력되는 심볼을 L번째 스테이지에서 양자화할 때, 비트 1이 발생될 확률로 정의하였지만, 이것을 양자화 복호화기측에서 본다면, L번째 스테이지의 소정 양자화기들에 의해 양자화되어 전송되어 오는 비트열들중에서 비트1이 전송되어올 확률과 같은 것이라 할수 있다. 또한, n은 L번째 스테이지의 양자화기로 부터 현재까지 전송되어온 총비트수이고, b는 현재까지 전송되어온 비트들중 비트1의 갯수를 나타낸다고 할수 있다.Meanwhile, the bit discrimination unit 305 determines whether the input bit is bit 1 or bit 0 and provides the determination signal to the probability value calculating unit 310. The probability value calculator 310 calculates the probability θ according to Equation 1 based on the discrimination signal input from the bit discriminator 305. In Equation 1, θ is defined as a probability that bit 1 is generated when the symbol input to the quantization coder is quantized in the L-th stage. However, when it is viewed from the quantization decoder, it is quantized by predetermined quantizers in the L-th stage. It is the same as the probability that bit 1 will be transmitted among the transmitted bit strings. In addition, n is the total number of bits transmitted to the present from the quantizer of the L-th stage, b can be said to represent the number of bits 1 of the bits transmitted so far.
확률값 연산부(310)의 확률값θ는 제 2 양자화 대표값 생성부(330)에 제공된다. 제 2 양자화 대표값 생성부(330)는 M스테이지의 양자화 복호화기들이 트리 구조로 구성되어 있으며, L번째 스테이지의 양자화된 비트열이 입력되면, L번째 스테이지의 양자화 복호화기들이 작동된다. L번째 스테이지의 양자화된 비트열이 입력되면, 입력 비트가 0인지 또는 1인지 판별한다. 판별 결과, 비트0이 입력되면, 확률값 연산부(310)로부터 제공되는 θ를 수학식 5에 대입하여, 대표값(ζt,l)을 생성하여 출력한다. 이때, 수학식 5의 U,V는 제 2 양자화 대표값 생성부(330)내에 미리 저장되어 있다. 또한 비트1이 입력되면, θ를 수학식 6에 대입하여, 대표값(ζt,r)을 생성하여 출력한다.The probability value θ of the probability value calculator 310 is provided to the second quantization representative value generator 330. In the second quantization representative value generator 330, the quantization decoders of the M stages have a tree structure. When the quantized bit strings of the Lth stage are input, the quantization decoders of the Lth stage are operated. When the quantized bit string of the L-th stage is input, it is determined whether the input bit is zero or one. As a result of the determination, when bit 0 is inputted, θ provided from the probability value calculating unit 310 is substituted into Equation 5 to generate and output the representative value ζ t, l . In this case, U and V of Equation 5 are stored in advance in the second quantization representative value generator 330. When bit 1 is input, θ is substituted into Equation 6 to generate and output representative values ζ t, r .
한편, 제어부(320)는 카운터(315)로부터 제공되는 카운트값으로부터 L번째 스테이지에 대한 양자화 복호화가 완료 되었는지를 판단한다.On the other hand, the controller 320 determines whether the quantization decoding for the L-th stage is completed from the count value provided from the counter 315.
L번째 스테이지의 양자화 복호화가 완료되었으면, 제어부(320)는 제 2 양자화 대표값 생성부(330)를 제어하여, L번째 스테이지에서 최종적으로 생성된 확률θ을 확률값 연산부(310)로부터 제공받은후 이를 저장한다. 그런후, 제어부(320)는 L+1번째 스테이지의 양자화 복호화가 시작되면, 최종적으로 생성된 확률θ를 제 2 대표값 생성부(330)에 제공한다.When the quantization decoding of the L-th stage is completed, the controller 320 controls the second quantization representative value generator 330 to receive the probability θ finally generated in the L-th stage from the probability value calculator 310, and then executes it. Save it. After that, when the quantization decoding of the L + 1th stage is started, the controller 320 provides the second representative value generator 330 with the finally generated probability θ.
이에 따라, 제 2 양자화 대표값 생성부(330)는 L+1번째 스테이지의 비트열이 입력되면, L번째 스테이지에서 최종적으로 생성된 확률θ를 이용하여 L+1번째 스테이지의 비트열을 양자화 복호화하기 위한 각 대표값을 초기화한다.Accordingly, when the bit string of the L + 1st stage is input, the second quantization representative value generator 330 quantizes the bit string of the L + 1st stage by using the probability θ finally generated in the Lth stage. Initialize each representative value.
이상, 설명한 바와 같이, 본 발명은 양자화 부호화기로부터 전송되어 오는 비트열의 초기에서는 심볼을 복원하기 위한 양자화 대표값을 소정 양자화 구간의 중간값으로 복원하면서, 각 시퀀스의 통계적 특성를 추정하고, 추정된 통계적 특성에 의거하여 양자화 복호화를 수행하고, 또한 L번째 스테이지에서 추정된 통계적 특성을 이용하여 L+1번째 스테이지의 양자화 대표값을 초기화함으로서, 양자화 오차를 줄일수 있는 효과가 있다.As described above, the present invention estimates statistical characteristics of each sequence while restoring a quantization representative value for restoring a symbol to an intermediate value of a predetermined quantization interval at the beginning of a bit string transmitted from a quantization encoder. By performing the quantization decoding based on the method and initializing the quantization representative value of the L + 1th stage by using the statistical characteristics estimated in the Lth stage, the quantization error can be reduced.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0061224A KR100440896B1 (en) | 1998-12-30 | 1998-12-30 | Quantization decoding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0061224A KR100440896B1 (en) | 1998-12-30 | 1998-12-30 | Quantization decoding apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044724A KR20000044724A (en) | 2000-07-15 |
| KR100440896B1 true KR100440896B1 (en) | 2004-09-18 |
Family
ID=19567979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0061224A KR100440896B1 (en) | 1998-12-30 | 1998-12-30 | Quantization decoding apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100440896B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100813193B1 (en) * | 2004-02-13 | 2008-03-13 | 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. | Method and device for quantizing a data signal |
-
1998
- 1998-12-30 KR KR10-1998-0061224A patent/KR100440896B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100813193B1 (en) * | 2004-02-13 | 2008-03-13 | 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. | Method and device for quantizing a data signal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044724A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7756350B2 (en) | Lossless encoding and decoding of digital data | |
| Sayood et al. | Use of residual redundancy in the design of joint source/channel coders | |
| US9323601B2 (en) | Adaptive, scalable packet loss recovery | |
| US7406411B2 (en) | Bit error concealment methods for speech coding | |
| EP0771120A3 (en) | Video encoding and decoding apparatus | |
| EP1129450B1 (en) | Low bit-rate coding of unvoiced segments of speech | |
| US8909521B2 (en) | Coding method, coding apparatus, coding program, and recording medium therefor | |
| JPS5921039B2 (en) | Adaptive predictive coding method | |
| EP1187338A2 (en) | Method and apparatus for performing variable-size vector entropy coding | |
| KR19980702044A (en) | Digital information coding method and apparatus | |
| USRE40968E1 (en) | Encoding and decoding apparatus of LSP (line spectrum pair) parameters | |
| US9781433B2 (en) | Systems, methods, and apparatus for real-time video encoding | |
| EP1921752A1 (en) | Adaptive arithmetic encoding and decoding of digital data | |
| EP0658982B1 (en) | System for bi-level symbol coding-decoding with saved storage and method for the same | |
| US4574383A (en) | Decoder of adaptive differential pulse code modulation | |
| KR100440896B1 (en) | Quantization decoding apparatus | |
| WO2005033860A2 (en) | A fast codebook selection method in audio encoding | |
| CN101156318B (en) | Predictor | |
| KR100417602B1 (en) | Quantization decoding apparatus | |
| TW200306079A (en) | Data compression and expansion of a digital information signal | |
| US5555273A (en) | Audio coder | |
| US7742926B2 (en) | Digital audio signal compression method and apparatus | |
| Hahn et al. | Distortion-limited vector quantization | |
| KR100195698B1 (en) | Dpcm encoding method | |
| JPH06112836A (en) | Quantizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120702 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |