KR100438547B1 - Physical link dualization system and method in sonet frame header - Google Patents
Physical link dualization system and method in sonet frame header Download PDFInfo
- Publication number
- KR100438547B1 KR100438547B1 KR10-2001-0069190A KR20010069190A KR100438547B1 KR 100438547 B1 KR100438547 B1 KR 100438547B1 KR 20010069190 A KR20010069190 A KR 20010069190A KR 100438547 B1 KR100438547 B1 KR 100438547B1
- Authority
- KR
- South Korea
- Prior art keywords
- link
- frame header
- data
- board
- active
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
- H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 SONET 프레임 헤더를 이용한 물리 링크 이중화 구현 시스템 및 방법에 관한 것으로, 특히 종래 기술에서는 데이터 전송 경로 외의 별도의 상태 정보 전송 경로를 따로 두어야 하므로 백보드의 에지핀이 그만큼 할당되어야 하며, 송신측에서 데이터와 상태 정보를 별도로 전송하므로 수신측에서는 데이터와 상태 정보가 불일치할 수 있다, 즉, 데이터와 상태 정보를 모두 정상으로 따로 전송했을 경우 수신측에서 상태 정보는 정상인데 데이터는 비정상일 수 있고, 데이터는 정상인데 상태 정보는 비정상일 수 있다는 문제점이 있었다. 따라서, 본 발명은 스탠바이일 경우, 송신측에서 프레임 헤더 에러를 발생시켜 전송하고, 수신측에서 에러를 감지하여 작업 링크를 결정하도록 구현되어 별도의 상태 정보 전송 경로가 필요없게 되므로, 에지핀의 여유가 생겨 그만큼 시스템 구성에 유연성을 가질수 있으며, 수신된 데이터를 통해 작업 링크를 결정하므로 상태 정보와 데이터의 불일치를 막을 수 있다는 효과가 있다.The present invention relates to a system and method for implementing physical link redundancy using a SONET frame header. In particular, in the prior art, a separate state information transmission path other than the data transmission path must be set aside so that an edge pin of the backboard must be allocated accordingly. Since data and status information are transmitted separately, data and status information may be inconsistent at the receiving side. That is, when both data and status information are normally transmitted separately, the status information is normal at the receiving side, but the data may be abnormal. Is normal, but the state information may be abnormal. Therefore, in the standby mode, the transmitter generates and transmits a frame header error at the transmitting side, and the receiving side detects the error to determine a working link, thus eliminating the need for a separate state information transmission path. The flexibility of the system configuration is possible, and the work link is determined based on the received data, thereby preventing inconsistency between the state information and the data.
Description
본 발명은 ATM 망에서의 물리 링크 이중화 구현 장치 및 방법에 관한 것으로, 특히 액티브/스탠바이 결정에 따라, 스탠바이일 경우 프레임 헤더에 에러를 발생시켜 전송하고, 수신부에서 상기 에러 발생에 따라 작업 링크를 결정하는 SONET 프레임 헤더를 이용한 물리 링크 이중화 구현 시스템 및 방법에 관한 것이다.The present invention relates to an apparatus and a method for implementing physical link redundancy in an ATM network. In particular, an error is generated in a frame header when a standby mode is transmitted according to an active / standby decision, and a receiver determines a working link according to the error occurrence. The present invention relates to a system and method for implementing physical link redundancy using a SONET frame header.
도 1은 종래 기술에 따른 ATM에서의 물리 링크 이중화 구현 시스템의 구성도이다.1 is a block diagram of a system for implementing physical link redundancy in an ATM according to the prior art.
도 1을 참조하면, 종래 기술에서 물리 링크 보드(100, 200)는 액티브 보드(110, 210)와 스탠바이 보드(120, 220)로 이중화되어 있으며, 이중화된 보드내의 링크 송수신부도 이중화되어 있다.Referring to FIG. 1, in the prior art, the physical link boards 100 and 200 are duplicated into the active boards 110 and 210 and the standby boards 120 and 220, and the link transceivers in the duplicated boards are also duplicated.
이중화된 링크는 작업 링크와 여유 링크로 사용되어질 수 있으며, 작업 링크와 여유 링크의 결정은 송신측 보드에서 전송된 링크 상태 정보를 가지고 수신측내에서 결정한다.The redundant link can be used as a working link and a spare link. The determination of the working link and the spare link is made at the receiving end using the link state information transmitted from the transmitting board.
도 2는 종래 기술에 따른 ATM에서의 물리 링크 이중화 구현 방법을 설명하기 위한 플로우차트이다.2 is a flowchart illustrating a method of implementing physical link redundancy in an ATM according to the prior art.
도 2를 참조하면, 상측에는 송신측 보드의 동작을 도시하고, 하측에는 수신측 보드의 동작을 도시한다.Referring to Fig. 2, the upper side shows the operation of the transmitting board, and the lower side shows the operation of the receiving board.
도 1 및 도 2를 참조하여, 종래 기술에서의 이중화 구현 방법을 상세히 설명하면 다음과 같다.Referring to Figures 1 and 2, the redundant implementation method in the prior art will be described in detail.
우선 이중화 결정부(111, 121, 211, 221)에서 ATM 셀을 통신할 보드별 액티브/스탠바이 결정이 이루어진다.First, active / standby determination for each board to communicate an ATM cell is made by the redundancy determination units 111, 121, 211, and 221.
도 1을 참조하면, 각각 상측에 도시된 보드가 각각 액티브 보드(110, 210)로 하측에 도시된 보드가 각각 스탠바이 보드(120, 220)로 결정되어 있다.Referring to FIG. 1, the boards shown above are determined as active boards 110 and 210, respectively, and the boards shown below are determined as standby boards 120 and 220, respectively.
도 2를 참조하면, 송신측에서 상측 보드는 액티브/스탠바이 여부를 판단하고(S10), 상기 판단 결과, 액티브이면, 이중화된 A, B 링크 상태 정보 신호를 ACT를 나타내는 '0'으로 전송한 후, 데이터를 전송한다(S11).Referring to FIG. 2, the transmitting board determines whether the upper board is active / standby (S10), and if the determination result is active, transmits the duplicated A and B link state information signals to '0' indicating ACT. In step S11, data is transmitted.
상기 S10의 판단 결과, 스탠바이이면, 이중화된 A, B 링크 상태 정보 신호를 Stby를 나타내는 '1'로 전송한 후, 데이터를 전송한다.As a result of the determination in S10, if the standby mode, the redundant A, B link state information signal is transmitted to '1' indicating Stby, and then data is transmitted.
그러면, 수신 단계에서는 각 이중화된 보드는 A 링크에서 링크 상태 정보 여부를 판단하여(S20), 상기 판단 결과, 0 이 수신되면, A 링크를 액티브 링크로 선택한다(S21).Then, in the receiving step, each redundant board determines whether link status information is present on the A link (S20). When 0 is received as a result of the determination, the A board is selected as the active link (S21).
그러나, 상기 S20의 판단 결과, A 링크의 상태 정보가 1일 경우, B 링크의 상태 정보 여부를 판단한다(S22).However, as a result of the determination in S20, when the state information of the A link is 1, it is determined whether the state information of the B link (S22).
상기 S22의 판단 결과, B링크의 상태 정보가 0이면 B 링크를 액티브 링크로 선택하고(S23), B링크의 상태 정보가 1이면 현재의 액티브인 링크를 유지한다(S24).As a result of the determination in S22, if the state information of the B link is 0, the B link is selected as the active link (S23). If the state information of the B link is 1, the current active link is maintained (S24).
도 1에서 좌측을 송신측으로, 우측을 수신측으로 가정하면, 수신측의 링크 A 송수신부(212)가 송신측의 액티브 보드(110)의 링크 A 송수신부(112)와 연결되고, 수신측의 링크 B 송수신부(213)가 송신측의 스탠바이 보드(120)의 링크 A 송수신부(122)와 연결되므로, 수신측의 링크 A 송수신부(212)에 전송되는 데이터의 링크 상태 정보가 0이 되므로 작업 링크로 결정되고, 수신측의 링크 B 송수신부(213)에 전송되는 데이터의 링크 상태 정보가 1이 되므로, 여유 링크가 된다.In FIG. 1, when the left side is assumed to be the transmitting side and the right side is the receiving side, the link A transceiver 212 of the receiver is connected to the link A transceiver 112 of the active board 110 of the transmitter, and the link of the receiver is connected. Since the B transceiver 213 is connected to the link A transceiver 122 of the standby board 120 on the transmitting side, the link state information of the data transmitted to the link A transceiver 212 on the receiving side becomes 0. Since the link state information of the data determined by the link and transmitted to the link B transceiver 213 on the receiving side becomes 1, the link becomes a spare link.
그리고, 스탠바이 보드(220)로 결정된 하측 보드의 링크는 동작하지 않으므로 상관없다.Since the link of the lower board determined as the standby board 220 does not operate, it does not matter.
그러나, 종래 기술에서는 데이터 전송로 외의 별도의 상태 정보 전송로를 따로 두어야 하므로 백보드의 에지핀이 그만큼 할당되어야 하며, 전송측에서 데이터와 상태 정보를 별도로 전송하므로 수신측에서는 데이터와 상태 정보가 불일치할 수 있다, 즉 데이터와 상태 정보를 모두 정상으로 별도로 전송했을 경우 수신측에서 상태 정보는 정상인데 데이터는 비정상일 수 있고, 데이터는 정상인데 상태 정보는 비정상일 수 있다는 문제점이 있었다.However, in the prior art, since a separate status information transmission path other than the data transmission path is required, the edge pins of the backboard must be allocated accordingly, and data and status information may be inconsistent at the receiving side because the transmitting side transmits data and status information separately. That is, when both data and status information are normally transmitted separately, there is a problem that the status information is normal at the receiving side, but the data may be abnormal, and the data is normal but the status information may be abnormal.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 스탠바이일 경우, 송신측에서 프레임 헤더 에러를 발생시켜 전송하고, 수신측에서 상기 프레임 헤더 에러를 감지하여 작업 링크를 결정하도록 구현되는 SONET 프레임 헤더를 이용한 물리 링크 이중화 구현 시스템 및 방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems. In the standby mode, the transmitter generates and transmits a frame header error, and the receiver detects the frame header error to determine a working link. An object of the present invention is to provide a system and method for implementing physical link redundancy using a SONET frame header.
이와 같은 목적을 달성하기 위한 본 발명의 일 실시예는, 데이터 송신시 액티브/스탠바이 여부에 따라 셀을 바이 패스시키거나 프레임 헤더 에러를 발생시킨셀을 송신하고, 데이터 수신시 상기 프레임 헤더 에러 감지 여부 및 케이블 이상 여부를 판단하여, 프레임 헤더 에러가 감지되지 않는 셀이 전송되고 케이블에 이상이 없는 링크를 작업 링크로 결정하여 데이터를 수신하는 액티브/스탠바이 보드로 이루어진 제 1, 제 2 물리 링크 보드와; 상기 제 1 물리 링크 보드의 액티브/스탠바이 보드 각각으로부터 출력된 셀을 제 2 물리 링크 보드의 액티브/스탠바이 보드 각각으로 전송하는 하나의 경로로 이루어진 4개의 링크로 구성된 것을 특징으로 한다.According to an embodiment of the present invention for achieving the above object, according to whether active or standby when transmitting data, a cell which bypasses a cell or generates a frame header error is transmitted, and when receiving data, whether to detect the frame header error. And an active / standby board configured to receive a data by determining whether the cable is abnormal and transmitting a cell in which a frame header error is not detected, and determining a link having no abnormality in the cable as a working link. ; It is characterized by consisting of four links consisting of one path for transmitting the cells output from each of the active / standby boards of the first physical link board to each of the active / standby boards of the second physical link board.
상기의 목적을 달성하기 위한 본 발명의 다른 실시 예는, 수신 보드에서 프레임 헤더 감지에 따라 신호를 발생하는 인터럽트를 인에이블시키는 제 1 단계와; 이중화된 송신 보드의 각각의 액티브/스탠바이 여부를 결정하는 제 2 단계와; 상기 제 2 단계의 판단 결과, 액티브이면 셀을 바이패스 시키고, 스탠바이이면 프레임 헤더 에러를 발생시켜 셀을 전송하는 제 3 단계와; 수신 보드에서 셀을 수신하여 인터럽트 발생 여부 및 케이블 이상 여부를 판단하여 둘 다 이상이 없는 링크 수신부와 연결되는 링크를 작업 링크로 결정하고, 상기 작업 링크를 통해 전송되는 셀을 수신하는 제 4 단계를 포함하여 구성되는 것을 특징으로 한다.Another embodiment of the present invention for achieving the above object comprises: a first step of enabling an interrupt for generating a signal in accordance with the detection of a frame header at a receiving board; A second step of determining whether each of the redundant transmission boards is active / standby; A third step of transmitting a cell by bypassing the cell if active and generating a frame header error if standby; A fourth step of receiving a cell from the receiving board to determine whether an interrupt has occurred or a cable error, determines a link that is connected to a link receiving unit that has both an error as a working link, and receives a cell transmitted through the working link. Characterized in that it comprises a.
도 1은 종래 기술에 따른 ATM에서의 물리 링크 이중화 구현 시스템의 구성도.1 is a block diagram of a system for implementing physical link redundancy in an ATM according to the prior art.
도 2는 종래 기술에 따른 ATM에서의 물리 링크 이중화 구현 방법을 설명하기 위한 플로우 차트.2 is a flowchart illustrating a method of implementing physical link redundancy in an ATM according to the prior art.
도 3은 본 발명에 따른 SONET 프레임 헤더를 이용한 물리 링크 이중화 구현 시스템의 구성도.3 is a block diagram of a system for implementing physical link redundancy using a SONET frame header according to the present invention;
도 4는 본 발명에 따른 SONET 프레임 헤더를 이용한 물리 링크 이중화 구현 방법을 설명하기 위한 플로우차트.4 is a flowchart for explaining a method for implementing physical link redundancy using a SONET frame header according to the present invention;
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
100, 200 : 물리 링크 보드 110, 210 : 액티브 보드100, 200: physical link board 110, 210: active board
120, 220 : 스탠바이 보드 111, 121, 211, 221 : 이중화 결정부120, 220: standby boards 111, 121, 211, 221: redundancy determining unit
112, 113, 122, 123, 212, 213, 222, 223 : 링크 송수신부112, 113, 122, 123, 212, 213, 222, 223: link transceiver
1, 2, 3, 4 : 데이터 전송로 1',2',3'.4' : 상태 정보 전송로1, 2, 3, 4: Data transmission path 1 ', 2', 3'.4 ': Status information transmission path
이하, 본 발명에 따른 일 실시 예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 물리 링크 이중화 보드의 시스템 구성도이다.3 is a system configuration diagram of a physical link redundancy board according to the present invention.
도 3을 참조하면, 상술한 종래 기술에 설명된 시스템 상과 동일하지만. 경로는 데이터 경로 하나만이 형성된다.Referring to FIG. 3, the same as on the system described in the prior art described above. Only one data path is formed.
또한 상기 링크 송수신부는 데이터 송신시 상기 이중화 결정부로부터 액티브/스탠바이 결정 여부에 따라 상기 경로를 통해 셀을 바이 패스시키거나, 프레임 헤더 에러를 발생시킨 셀을 송신하고, 데이터 수신시 수신 데이터 에러에 따라 발생되는 인터럽트를 인에이블시킨 후, 데이터 수신에 따라 인터럽트가 발생되지 않고, 케이블에 이상이 없는 링크를 작업 링크로 결정하여 상기 작업 링크를 통해 전송된 데이터를 수신한다.In addition, the link transceiver unit transmits a cell that bypasses a cell through the path or generates a frame header error according to whether to determine active / standby from the redundancy determination unit when transmitting data, and when receiving data, After enabling the generated interrupt, the interrupt is not generated according to the data reception, and the link having no abnormality in the cable is determined as the working link to receive the data transmitted through the working link.
도 4는 본 발명에 따른 물리 링크 이중화 구현 방법을 설명하기 위한 플로우 차트이다.4 is a flowchart illustrating a method of implementing physical link redundancy according to the present invention.
도 4를 참조하면, 본 발명에 따른 물리 링크 이중화 구현 방법은 수신 보드에서 프레임 헤더 감지에 따라 신호를 발생하는 인터럽트를 인에이블시키는 단계(S40)와; 이중화된 송신 보드의 각각의 액티브/스탠바이 여부를 결정하는 단계(S30)와; 상기 단계(S30)의 판단 결과, 액티브이면 셀을 바이패스 시키고, 스탠바이이면 프레임 헤더 에러를 발생시켜 셀을 전송하는 단계(S31, S32)와; 수신 보드에서 셀을 수신하여 인터럽트 발생 여부 및 케이블 이상 여부를 판단하여 둘 다 이상이 없는 링크 수신부와 연결되는 링크를 작업 링크로 결정하고, 상기 작업 링크를 통해 전송되는 셀을 수신하는 단계(S41~S45)로 이루어진다.4, the physical link redundancy implementation method according to the present invention includes the step of enabling an interrupt for generating a signal according to the detection of the frame header in the receiving board (S40); Determining whether each of the redundant transmission boards is active / standby (S30); As a result of the step S30, bypassing the cell if active and generating a frame header error if standby, transmitting the cell (S31 and S32); Receiving a cell at the receiving board to determine whether an interrupt has occurred or a cable error, determining a link connected to a link receiving unit having both abnormalities as a work link, and receiving a cell transmitted through the work link (S41 ~). S45).
도 4의 상측에 도시된 플로우차트는 송신측의 동작을 나타내고, 하측에 도시된 플로우차트는 수신측의 동작을 나타낸다.The flowchart shown on the upper side of FIG. 4 shows the operation of the transmitting side, and the flowchart shown on the lower side shows the operation of the receiving side.
우선 수신측 보드는 프레임 헤더 에러의 감지에 따라 신호를 발생하는 인터럽트를 인에이블 시킨다(S40).First, the receiving board enables an interrupt that generates a signal according to the detection of a frame header error (S40).
그리고, 송신측의 이중화 결정부는 보드의 액티브/스탠바이 여부를 결정한다(S30).The duplication determining unit on the transmission side determines whether the board is active or standby (S30).
상기 S30 단계의 판단 결과, 보드가 액티브이면, BIP-8 레지스터를 클리어시켜 전송한다(S31).As a result of the determination in step S30, if the board is active, the BIP-8 register is cleared and transmitted (S31).
상기 S30 단계의 판단 결과, 스탠바이이면, BIP-8 레지스터를 셋팅시켜 전송한다(S32).As a result of the determination in step S30, if the standby mode, the BIP-8 register is set and transmitted (S32).
그러면, 수신측에서는 상기 송신측으로부터 수신되는 데이터의 프레임 헤더 에러에 따른 인터럽트 발생 여부에 따라 인터럽트가 발생되지 않는 링크를 작업 링크로 사용하는데, 링크 A의 인터럽트 발생 여부를 판단하여(S41), 인터럽트가 발생하지 않았으면, 링크 A를 액티브 링크로 선택하고(S42), 링크 B의 인터럽트 발생 여부를 판단하여(S43), 인터럽트가 발생하지 않았으면 링크 B를 액티브 링크로 선택한다(S44).Then, the receiving side uses a link that does not generate an interrupt depending on whether an interrupt occurs due to a frame header error of the data received from the transmitting side as a working link, and determines whether the interruption of the link A occurs (S41). If not, the link A is selected as the active link (S42), and whether or not the interruption of the link B is generated (S43). If no interruption is generated, the link B is selected as the active link (S44).
그러나, 두 링크 모드 인터럽트가 발생하면, 현재 액티브인 링크를 유지한다(S45).However, if two link mode interrupts occur, the link that is currently active is maintained (S45).
종래 기술과 같이 상측 보드가 액티브 보드로 하측 보드가 스탠바이 보드로 결정된 경우, 상측 보드의 링크 A를 연결하는 전송로가 작업 링크가 된다.When the upper board is the active board and the lower board is the standby board as in the prior art, the transmission path connecting the link A of the upper board becomes the working link.
이상의 본 발명은 상기에 기술된 실시 예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.
이상에서 설명한 바와 같이 본 발명은 SONET 프레임 헤더를 이용하는 것에 의해 별도의 상태 정보를 서로 주고받을 필요가 없어져 에지핀의 여유가 생겨 그만큼 시스템 구성에 유연성을 가질 수 있으며 작업 링크를 수신된 데이터를 통해 직접 결정하므로 상태 정보와 데이터의 불일치를 방지하는 효과가 있다.As described above, the present invention eliminates the need to send and receive separate state information by using SONET frame headers, thereby freeing edge pins, thereby allowing flexibility in system configuration. This makes it possible to prevent inconsistencies between state information and data.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0069190A KR100438547B1 (en) | 2001-11-07 | 2001-11-07 | Physical link dualization system and method in sonet frame header |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0069190A KR100438547B1 (en) | 2001-11-07 | 2001-11-07 | Physical link dualization system and method in sonet frame header |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030037649A KR20030037649A (en) | 2003-05-14 |
| KR100438547B1 true KR100438547B1 (en) | 2004-07-03 |
Family
ID=29568383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0069190A KR100438547B1 (en) | 2001-11-07 | 2001-11-07 | Physical link dualization system and method in sonet frame header |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100438547B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459035B1 (en) * | 2001-12-11 | 2004-12-03 | 엘지전자 주식회사 | Duplexing Structure between Boards in the ATM Switching System and Operating Method thereof |
| KR100922725B1 (en) * | 2006-10-31 | 2009-10-22 | 한국전자통신연구원 | Ethernet Link Duplication Apparatus and Method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209347B1 (en) * | 1996-04-26 | 1999-07-15 | 이계철 | Duplication control method of linking assembly between node and node of atm communication network switchng system |
| KR19990061240A (en) * | 1997-12-31 | 1999-07-26 | 윤종용 | Redundancy method of communication channel between nodes |
| KR100216370B1 (en) * | 1997-06-30 | 1999-08-16 | 윤종용 | Method and apparatus with redundant structure in atm switch board |
| KR100289581B1 (en) * | 1998-12-31 | 2001-06-01 | 김진찬 | Alarm display signal cell generator of video subscriber unit in optical termination device of demand dense optical subscriber transmission device |
| KR20020052804A (en) * | 2000-12-26 | 2002-07-04 | 오길록 | Apparatus and method of equipment to process ATM layer OAM functions in the reciever for ATM subscriber interface |
-
2001
- 2001-11-07 KR KR10-2001-0069190A patent/KR100438547B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209347B1 (en) * | 1996-04-26 | 1999-07-15 | 이계철 | Duplication control method of linking assembly between node and node of atm communication network switchng system |
| KR100216370B1 (en) * | 1997-06-30 | 1999-08-16 | 윤종용 | Method and apparatus with redundant structure in atm switch board |
| KR19990061240A (en) * | 1997-12-31 | 1999-07-26 | 윤종용 | Redundancy method of communication channel between nodes |
| KR100289581B1 (en) * | 1998-12-31 | 2001-06-01 | 김진찬 | Alarm display signal cell generator of video subscriber unit in optical termination device of demand dense optical subscriber transmission device |
| KR20020052804A (en) * | 2000-12-26 | 2002-07-04 | 오길록 | Apparatus and method of equipment to process ATM layer OAM functions in the reciever for ATM subscriber interface |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030037649A (en) | 2003-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5740157A (en) | Distributed control methodology and mechanism for implementing automatic protection switching | |
| US9479430B2 (en) | Distributed protection switching architecture for point-to-point microwave radio systems | |
| JPH084257B2 (en) | (1 + N) Hitless line switching device | |
| US20050002386A1 (en) | Signal repeater and switching device, method of detecting connecting relation between signal repeater and switching device and communication system | |
| KR100216370B1 (en) | Method and apparatus with redundant structure in atm switch board | |
| US6940810B1 (en) | Protection switching of virtual connections at the data link layer | |
| KR100438547B1 (en) | Physical link dualization system and method in sonet frame header | |
| JP3459896B2 (en) | Standby path access device | |
| JPH1127282A (en) | On-line circuit monitoring system | |
| US8553530B1 (en) | Operating state control in redundancy protection systems | |
| JPS5840383B2 (en) | Line control method for data transmission equipment | |
| KR100296039B1 (en) | Method for selecting duplicated link in atm swiching system | |
| JPH09160804A (en) | Fault locating system | |
| KR100748681B1 (en) | Uni Directional Switching Control Method of Synchronous Digital Hierarchy System | |
| JP3667682B2 (en) | Information transmitter / receiver | |
| KR20010038483A (en) | Apparatus for error recovery the Inter Processor Communication path in the ATM switching system | |
| KR20020085051A (en) | System for monitoring link status in duplication system and method thereof | |
| KR100430306B1 (en) | Method for Communication Line Switching in Switching System | |
| KR100485051B1 (en) | System of Matching Between Board and Board in ATM Switching System | |
| KR100285718B1 (en) | Exchange system having dual link structure between ans and sns | |
| KR100458829B1 (en) | Device for Switching Automatically in ATM Switching System | |
| KR200180134Y1 (en) | Apparatus for Optical Interface Link in Switching System | |
| JPS6148249A (en) | Line switching device | |
| JPH04277941A (en) | Inter-rack controller | |
| KR20000042931A (en) | Method for switching duplication according to superiority of errors in board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080528 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |