KR100435277B1 - Apparatus for duplexing of system slot in compact PCI - Google Patents
Apparatus for duplexing of system slot in compact PCI Download PDFInfo
- Publication number
- KR100435277B1 KR100435277B1 KR10-2000-0063762A KR20000063762A KR100435277B1 KR 100435277 B1 KR100435277 B1 KR 100435277B1 KR 20000063762 A KR20000063762 A KR 20000063762A KR 100435277 B1 KR100435277 B1 KR 100435277B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- slot
- enumeration
- input
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
본 발명은 한 개의 입출력 슬롯을 대기 상태로 유지하다 활성화 상태의 시스템 슬롯이 비활성화 상태가 되면 활성화시켜 시스템 슬롯에서 수행하던 기능을 대행할 수 있도록 하는 콤팩트 PCI에서 시스템 슬롯의 이중화 장치에 관한 것이다.The present invention relates to a system slot redundancy apparatus in a compact PCI that maintains one input / output slot in a standby state and activates a system slot in an inactive state to perform a function performed in the system slot.
종래 콤팩트 PCI는 하나의 시스템 슬롯에 대한 내용만을 담고 있으므로, 콤팩트 PCI의 핫 스와프 처리 과정에 따른 이중화를 구현하고자 할 때, 시스템 슬롯이 비활성화 상태로 절체되면 시스템 슬롯에서 각각의 입출력 슬롯으로 보드 실렉트 신호(BD_SELn)를 공급할 수 없게 되어 입출력 슬롯의 핫 스와프 콘트롤러가 대기 상태에 놓이게 되고, 각각의 입출력 슬롯에서 보내는 이뉴머레이션 신호(/ENUM)를 받아들이지 못하게 되는 문제점이 있다.Conventional Compact PCI contains only one system slot, so if you want to implement redundancy according to the hot swap process of Compact PCI, if the system slot is switched to inactive, select the board from the system slot to each I / O slot. Since the signal BD_SELn cannot be supplied, the hot swap controller of the input / output slot is placed in a standby state, and the enumeration signal / ENUM sent from each input / output slot cannot be received.
본 발명은, 한 개의 입출력 슬롯을 대기 상태로 유지하다 활성화 상태의 시스템 슬롯이 비활성화 상태가 되면 대기 상태의 입출력 슬롯을 활성화시켜 시스템 슬롯에서 수행하던 기능을 대행시킴으로써, 시스템 슬롯을 이중화할 수 있게 된다.According to the present invention, if an input / output slot is kept in a standby state and an active system slot becomes inactive, a system slot can be doubled by activating a standby input / output slot to perform a function performed in the system slot. .
Description
본 발명은 콤팩트 PCI에서 시스템 슬롯의 이중화 장치에 관한 것으로서, 특히 한 개의 입출력 슬롯을 대기 상태로 유지하다 활성화 상태의 시스템 슬롯이 비활성화 상태가 되면 활성화시켜 시스템 슬롯에서 수행하던 기능을 대행할 수 있도록 하는 콤팩트 PCI에서 시스템 슬롯의 이중화 장치에 관한 것이다.The present invention relates to a system slot redundancy device in a compact PCI, and in particular, to maintain one I / O slot in a standby state and to activate a system slot in an inactive state to perform a function performed in a system slot. It relates to the redundancy of the system slot in the compact PCI.
일반적으로 콤팩트 PCI(Peripheral Component Interconnect)는 PCIMG(PCI Industrial Computer Manufacturers Group)에서 결정한 산업용 컴퓨터 및 텔레커뮤니케이션용 버스 방식 표준을 말하는 것으로, 8개의 슬롯(1 개의 시스템 슬롯, 7 개의 입출력 슬롯)을 사용할 수 있으며 보드를 손쉽게 교환할 수 있도록 되어 고가용성(High Availability) 시스템에 적합하다.In general, the Compact Peripheral Component Interconnect (PCI) refers to a bus-based standard for industrial computers and telecommunications as determined by the PCI Industrial Computer Manufacturers Group (PCIMG), which can use eight slots (one system slot and seven input / output slots). The boards can be easily swapped out, making them ideal for high availability systems.
전술한 바와 같은, 콤팩트 PCI 버스 방식을 기반으로 한 시스템은 기본적으로 각 보드에 대한 핫 스와프(Hot Swap) 기능을 지원하는 데, 지원하는 핫 스와프로는 베이직 핫 스와프(Basic Hot Swap), 풀 핫 스와프(Full Hot Swap), 고가용성(High Availability) 등이 있다.As described above, systems based on the compact PCI bus method basically support hot swap for each board. The supported hot swaps are Basic Hot Swap and Full Hot. Full Hot Swap, High Availability.
전술한, 베이직 핫 스와프는, 단계적{롱(long), 미디엄(medium), 쇼트(short)} 전원 핀(Staged Power Pin)과 같은 표준 콤팩트 PCI 사양의 물리적인 연결만을 포함하는 것으로, 운용 시스템은 정확한 소프트웨어적인 초기화를 포함하고, 하드웨어적인 연결 과정은 하드웨어에 의해 자동적으로 다루어진다.The basic hot swap described above includes only physical connections of standard compact PCI specifications, such as staged (long, medium, short) power pins. Including correct software initialization, the hardware connection process is handled automatically by the hardware.
풀 핫 스와프는, 베이직 핫 스와프에 비하여 삽입(Insertion)과 추출(Extraction)을 표시하기 위한 이젝터 스위치(ejector switch)와 핫 스와프 LED를 포함하고 있으며, 플랫폼(platform)은 베이직 핫 스와프와 같고 보드는 소프트웨어적인 연결 과정을 자동으로 진행하게 된다.The full hot swap includes an ejector switch and hot swap LED to indicate insertion and extraction compared to a basic hot swap, the platform is like a basic hot swap and the board The software connection process will proceed automatically.
고가용성은, 플랫폼은 각 슬롯에 있어서 보드의 개별적인 통제를 위한 핫 스와프 콘트롤러(Hot Swap Controller)를 가지고 있으며, 소프트웨어가 하드웨어적인 연결 과정을 제어할 수 있고, 시스템 소프트웨어는 운용자가 보드를 완전히 뽑을 때까지 전기적으로 보드를 이원화할 수 있다.In high availability, the platform has a Hot Swap Controller for individual control of the board in each slot, the software can control the hardware connection process, and the system software can be used when the operator pulls out the board. The board can be electrically dualized up to.
도 1 내지 도 3은 각 보드에 대한 핫 스와프 기능 지원 시 연결 처리 과정을 설명하기 위한 도로, 도 1은 핫 스와프 기능 지원 시 연결 처리 과정을 설명하기 위한 상태도이고, 도 2는 핫 스와프 기능 지원 시 나타나는 각종 신호 상태를 나타내는 도이고, 도 3은 시스템 슬롯의 전기적인 구성을 보인 도이다.1 to 3 are roads illustrating a connection processing process when a hot swap function is supported for each board, FIG. 1 is a state diagram illustrating a connection processing process when a hot swap function is supported, and FIG. 3 is a diagram illustrating various signal states, and FIG. 3 is a diagram illustrating an electrical configuration of a system slot.
이하에서는 도 1 내지 도 3을 참조하여 각 보드에 대한 핫 스와프 기능 지원 시 연결 처리 과정에 대해서 설명하기로 한다.Hereinafter, referring to FIGS. 1 to 3, a connection processing process for supporting a hot swap function for each board will be described.
우선, 운영자가 시스템 슬롯에 보드를 삽입하여 가장 길이가 긴 롱 핀(10)이 먼저 연결되어 핫 스와프 콘트롤러(25)와, PCI 브리지(30)와, CPU(35)에 그라운드 신호가 인가되면, 핫 스와프 콘트롤러(25)는 니게이트(negate) 상태의 헬씨 신호(HEALTHYn)를 PCI 브리지(30)로 인가하고, 핫 스와프 콘트롤러(25)로부터 니게이트 상태의 헬씨 신호(HEALTHYn)를 인가받은 PCI 브리지(30)는 자원을 리셋시킨다. 그리고, PCI 브리지(30)는 LED 핀을 인에이블시키고, 상태 다이오드를 점등시키고, PCI 브리지(30)의 출력 핀을 디스에이블되고, 입력 핀은 입력 금지시킨다.First, when the operator inserts a board into the system slot and the longest long pin 10 is connected first, a ground signal is applied to the hot swap controller 25, the PCI bridge 30, and the CPU 35. The hot swap controller 25 applies the healthy signal HELTHYn in the negated state to the PCI bridge 30, and the PCI bridge received the healthy signal HELTHYn in the nigate state from the hot swap controller 25. 30 resets the resource. The PCI bridge 30 then enables the LED pins, turns on the status diodes, disables the output pins of the PCI bridge 30, and disables the input pins.
이와 동시에, 연결된 롱 핀(10)을 통해 입력되는 전압 3.3V는 준비 전압 변환부(40)에 의해 준비 전압(Precharge Voltage;1.0V)으로 변환되어 콤팩트 PCI 신호들을 준비시킨다.At the same time, the voltage 3.3V input through the connected long pin 10 is converted into a precharge voltage (1.0V) by the preparation voltage converter 40 to prepare the compact PCI signals.
이후, 중간 핀인 미디엄 핀(15)이 연결되면, PCI 브리지(30)의 콤팩트 PCI에 연결되는 신호들은 백플랜(backplane)의 신호들과 접속되고, 제로 지연 버퍼(45)에서 출력되는 33㎒ 클럭이 PCI 브리지(30)의 콤팩트 PCI에 연결되는 신호들에 공급되어 지고, 이 클럭은 다시 콤팩트 PCI 백플랜을 통하여 각 입출력(I/O) 슬롯에 공급되어 진다.Then, when the medium pin 15, which is an intermediate pin, is connected, signals connected to the compact PCI of the PCI bridge 30 are connected to signals of the backplane and the 33 MHz clock output from the zero delay buffer 45. It is supplied to signals connected to the compact PCI of the PCI bridge 30, and this clock is supplied to each input / output (I / O) slot through the compact PCI backplane.
이후, 짧은 핀인 쇼트 핀(20)까지 연결이 완료되어 보드 실렉트 신호(/BD_SELn)가 인가되면, 핫 스와프 콘트롤러(25)는 백 엔드(Back End)에 전원을 업 리셋하여 인가하고, 전원 검출부(50)에서 백 엔드에 전원이 업 리셋되어 인가되는 것을 검출하면 PCI 브리지(30)와 CPU(35)에 파워 온 신호를 리셋하여 인가한다.Then, when the connection to the short pin 20, which is a short pin, is completed and the board select signal / BD_SELn is applied, the hot swap controller 25 resets the power to the back end and applies the power to the power detector. If it is detected at 50 that power is up-reset applied to the back end, the power-on signal is reset and applied to the PCI bridge 30 and the CPU 35.
전술한 바와 같이, 보드가 운용자에 의해 콤팩트 PCI의 시스템 슬롯에 물리적으로 완전히 연결되면, 시스템 슬롯은 입출력 슬롯으로 시스템 슬롯이 활성화 되었음을 알리는 보드 실렉트 신호(BD_SELn)를 그라운드처리하여 공급한다(P1/H0). 이와 같이, 시스템 슬롯이 입출력 슬롯으로 보드 실렉트 신호(BD_SELn)를 공급하여 시스템 슬롯이 활성화되었음을 입출력 슬롯에게 알리는 것은 시스템 슬롯이 활성화된 후에 입출력 슬롯이 동작할 수 있기 때문이다.As described above, when the board is physically completely connected to the system slot of the compact PCI by the operator, the system slot grounds and supplies the board select signal BD_SELn indicating that the system slot is activated to the input / output slot (P1 /). H0). As such, the system slot supplies the board select signal BD_SELn to the input / output slot to inform the input / output slot that the system slot is activated because the input / output slot may operate after the system slot is activated.
즉, 물리적으로 보드가 콤팩트 PCI의 시스템 슬롯에 완전히 연결되면, 시스템 소프트웨어는 보드가 실장(present) 상태인지 그리고 파워 온(power on) 상태인 지를 조사한다. 여기서, 시스템 슬롯에 보드가 실장되기 전에는 실장 신호가 그라운드 신호로 인식되고, 보드가 실장된 후에는 하이 신호로 인식되므로, 이를 통해 보드가 실장 상태인 지를 알 수 있다.In other words, when the board is physically fully connected to the system slot of the compact PCI, the system software checks to see if the board is present and powered on. Here, the mounting signal is recognized as a ground signal before the board is mounted in the system slot, and is recognized as a high signal after the board is mounted, thereby determining whether the board is in a mounted state.
따라서, 보드가 시스템 슬롯에 완전히 삽입되어 실장 신호를 하이 신호로 인식한 후, 파워 온 리셋 시점에서 시스템 슬롯은 입출력 슬롯으로 보드 실렉트 신호(BD_SELn)를 그라운드처리하여 공급한다.Therefore, after the board is completely inserted into the system slot to recognize the mounting signal as a high signal, the system slot grounds the board select signal BD_SELn to the input / output slot at the time of power-on reset.
전술한 바와 같이, 보드가 콤팩트 PCI의 시스템 슬롯에 물리적으로 연결이 완료되어 미디엄 핀(15)을 통해 핫 스와프 콘트롤러(25)로 입력되는 얼리 전원(early power)과 핫 스와프 콘트롤러(25)를 통해 나가는 백 엔드 전원을 비교하여 정상적으로 전원 공급이 이루어지고 있는 지를 확인하여 정상적으로 전원 공급이 이루어지고 있으면, 핫 스와프 콘트롤러(25)는 PCI 브리지(30)로 헬씨 신호(HEALTHYn)를 인가하고, 핫 스와프 콘트롤러(25)로부터 헬씨 신호(HEALTHYn)를 인가받은 PCI 브리지(30)는 출력을 인에이블하고, 프로세서 버스 방향과 PMC(PCI Mezzanic Card;PCI-to-PCI 방식을 지원하는 메인 보드 상에 올라가는 상용 보드) 모듈 방향으로 리셋 신호를 인가한다.As described above, the board is physically connected to the system slot of the compact PCI through the early power and hot swap controller 25 input to the hot swap controller 25 through the medium pin 15. By comparing the outgoing back-end power supply and checking whether the power supply is normally performed, if the power supply is normally performed, the hot swap controller 25 applies a healthy signal HELTHYn to the PCI bridge 30, and the hot swap controller The PCI bridge 30, which receives the HEALHYn signal from 25, enables the output, and the commercial board is mounted on the main board supporting the processor bus direction and the PMC (PCI-to-PCI method). ) Apply reset signal to the module.
이후, PCI 브리지(30)에 구비되어 있는 PLL(Phase Locked Loop;미도시)은 프로세서 버스, 콤팩트 PCI에 연결되는 신호들, PMC 모듈에 인가되는 클럭을 동기시키는 한편, PCI 브리지(30)는 프로세서 버스의 리셋 구성 핀을 체크하고, 파워 업 옵션(power up option;PCI 브리지의 기본 하드웨어적인 방향 설정 값)을 로드하는 데, 전술한 다중 프로세서 버스 라인은 헬씨 신호(HEALTHYn)가 인가되고 프로세서 온 리셋 신호(Processor On Resetn)가 니게이트될 때까지 구동된다.Thereafter, a PLL (Phase Locked Loop) (not shown) included in the PCI bridge 30 synchronizes a processor bus, signals connected to the compact PCI, and a clock applied to the PMC module, while the PCI bridge 30 processes the processor. Check the reset configuration pin of the bus and load the power up option (the default hardware orientation of the PCI bridge). The multiprocessor bus line described above is supplied with a healthy signal HELTHYn and a processor on reset. Driven until signal (Processor On Resetn) is negated.
이후, PCI 브리지(30)는 PLL(미도시)의 동기화를 완료하고, EEPROM(미도시)이나 CPU(35)로부터 VPD(Vital Product Data;시스템에서 하드웨어, 소프트웨어, 마이크로코드 요소와 같은 아이템을 정의해 놓은 정보로 디바이스에서의 성능과 데이터의 장애와 같은 정보의 저장을 위한 메카니즘을 제공한다)를 로드한다.The PCI bridge 30 then completes the synchronization of the PLL (not shown) and defines items such as hardware, software, and microcode elements in the VPD (Vital Product Data) system from the EEPROM (not shown) or the CPU 35. This information is then loaded to provide a mechanism for storing information such as performance on the device and data corruption.
그리고, PCI 브리지(30)는 이젝터 스위치(55)가 닫힐 때까지 기다리고 있다가, 이젝터 스위치(55)가 닫히면 입출력 슬롯으로부터 이뉴머레이션 신호(/ENUM;각각의 입출력 슬롯에 보드가 삽입되었는 지 또는 막 뽑혔는 지를 시스템 보드에게 알려주는 신호로 시스템의 구성에 대한 변화를 시스템 보드에게 알려주는 역할을 한다)를 인가받는다.The PCI bridge 30 waits until the ejector switch 55 is closed, and when the ejector switch 55 is closed, whether the board is inserted into each of the input / output slots (/ ENUM) from the input / output slot or It is a signal that tells the system board whether it has just been pulled out, which informs the system board about changes in the system configuration).
전술한, 이뉴머레이션 신호(/ENUM)는 시스템 구성 변화를 호스트에게 알려 주기 위한 신호로써, 보드의 실장시 장치 구동기의 설치와 같은 필요한 유지를 수행하며, 보드의 탈장에 앞서 장치 구동기를 정지시키는 역할도 한다. 그리고, 이뉴머레이션 신호(/ENUM)는 도 4에 도시하는 바와 같이, 인터럽트를 통해 구동되거나 정기적인 간격을 가지고 시스템 소프트웨어 의해 폴링(Polling) 형식으로 감지되는 데, 시스템 슬롯은 이뉴머레이션 신호(/ENUM)를 인터럽트 신호 라인을 통해서 받고, 입출력 슬롯은 버스 형식으로 연결된 신호 라인에 이뉴머레이션 신호(/ENUM)를 내주어 시스템 슬롯으로 보낸다.The enumeration signal (/ ENUM) described above is a signal for informing the host of a system configuration change, and performs necessary maintenance such as installation of a device driver when mounting the board, and stops the device driver prior to the board's dismounting. It also plays a role. As shown in FIG. 4, the enumeration signal / ENUM is driven through an interrupt or is detected in a polling form by the system software at regular intervals. / ENUM) is received through the interrupt signal line, and the I / O slot sends the enumeration signal (/ ENUM) to the system line connected to the signal line connected in the bus format.
이상에서 살펴본 바와 같이, 종래 하나의 시스템 슬롯을 구비하여 이루어지는 콤팩트 PCI에서 핫 스와프 기능을 지원할 때, 시스템 보드가 쇼트 핀(20)까지 연결이 완료되면 시스템 슬롯은 입출력 슬롯으로 보드 실렉트 신호(BD_SELn)를 그라운드 처리하여 공급하게 되는 데, 시스템 슬롯이 활성화 상태에서 비활성화 상태로 절체되면 시스템 슬롯에서 각각의 입출력 슬롯으로 보드 실렉트 신호(BD_SELn)를 공급할 수 없게 되어 입출력 슬롯의 핫 스와프 콘트롤러(25)가 대기 상태에 놓이게 되는 문제점이 있다.As described above, when supporting the hot swap function in the compact PCI having one system slot, when the system board is connected to the short pin 20, the system slot is a board select signal (BD_SELn) as an input / output slot. When the system slot is switched from the active state to the inactive state, the board select signal BD_SELn cannot be supplied from the system slot to each input / output slot, so that the hot swap controller 25 of the input / output slot There is a problem that is put in the standby state.
그리고, 시스템 슬롯이 활성화 상태에서 비활성화 상태로 절체되면 각각의 입출력 슬롯에서 보내는 이뉴머레이션 신호(/ENUM)를 받아들이지 못하게 되는 문제점이 있다.In addition, when a system slot is switched from an activated state to an inactive state, there is a problem in that it cannot receive an enumeration signal / ENUM sent from each input / output slot.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 한 개의 입출력 슬롯을 대기 상태로 유지하다 활성화 상태의 시스템 슬롯이 비활성화 상태가 되면 활성화시켜 시스템 슬롯에서 수행하던 기능을 대행시킴으로써, 시스템 슬롯을 이중화할 수 있도록 하는 콤팩트 PCI에서 시스템 슬롯의 이중화 장치를 제공함에 그 목적이 있다.The present invention has been made to solve the above-described problem, and maintains one input and output slot in the standby state when the activated system slot becomes inactive state by activating the function that was performed in the system slot, redundant system slot Its purpose is to provide a system slot redundancy device in a compact PCI that allows for this.
도 1은 핫 스와프 기능 지원 시 연결 처리 과정을 설명하기 위한 상태도.1 is a state diagram for explaining a connection processing process when a hot swap function is supported.
도 2는 핫 스와프 기능 지원 시 나타나는 각종 신호 상태를 나타내는 도.2 is a diagram illustrating various signal states appearing when supporting a hot swap function.
도 3은 시스템 슬롯의 전기적인 구성을 보인 도.3 illustrates an electrical configuration of a system slot.
도 4는 이뉴머레이션 신호 연결도.4 is an enumeration signal connection diagram.
도 5는 본 발명에 따른 콤팩트 PCI에서 시스템 슬롯의 이중화 장치를 나타내는 도.5 is a diagram illustrating a system slot redundancy device in compact PCI according to the present invention.
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
10. 롱핀, 15. 미디엄핀,10. long pin, 15. medium pin,
20. 쇼트핀 25, 110, 210. 핫 스와프 콘트롤러,20. Short pin 25, 110, 210. Hot swap controller,
30, 130, 230. PCI 브리지, 35. CPU,30, 130, 230, PCI bridge, 35. CPU,
40. 준비 전압 변환부, 45. 제로 지연 버퍼,40. Ready voltage converter, 45. Zero delay buffer,
50. 전원 검출부, 55. 이젝터 스위치,50. Power detector, 55. Ejector switch,
100. 호스트 슬롯, 120, 220. HSCL100. Host slot, 120, 220. HSCL
전술한 목적을 달성하기 위한 본 발명의 콤팩트 PCI에서 시스템 슬롯의 이중화 장치는, 각 보드에 대한 핫 스와프 기능을 지원하기 위해 콤팩트 PCI에 구비되어 있는 모든 슬롯에 핫 스와프 초기 신호인 보드 실렉트 신호를 그라운드 처리하여 공급하고, 자신을 제외한 모든 슬롯으로부터 보드 장착 여부를 나타내는 신호인 이뉴머레이션 신호를 인가받는 시스템 슬롯과; 상기 시스템 슬롯이 비활성화 상태로 절체되면 상기 시스템 슬롯을 대신하여 상기 모든 슬롯에 상기 보드 실렉트 신호를 그라운드 처리하여 공급하고, 자신을 제외한 모든 슬롯으로부터 상기 이뉴머레이션 신호를 인가받는 입출력 슬롯을 구비하여 이루어진다.In the compact PCI of the present invention for achieving the above object, the system slot redundancy device applies a board select signal, which is a hot swap initial signal, to all slots provided in the compact PCI to support a hot swap function for each board. A system slot which is grounded and supplied and receives an enumeration signal which is a signal indicating whether a board is mounted from all slots except itself; When the system slot is switched to the inactive state, the board select signal is grounded and supplied to all the slots in place of the system slot, and provided with an input / output slot to receive the enumeration signal from all slots except itself. Is done.
여기서, 상기 시스템 슬롯은, 상기 입출력 슬롯으로부터 인가되는 보드 실렉트 신호의 입력에 따라 상기 자신의 활성화 상태를 제어하는 핫 스와프 콘트롤러와; 자신의 활성화 상태에 따라 보드 실렉트 신호를 생성하고, 상기 콤팩트 PCI에 연결된 이뉴머레이션 신호 라인을 통해 들어오는 이뉴머레이션 신호를 인터럽트 신호 라인에 실어 PCI 브리지로 인가하며, 상기 PCI 브리지로부터 인가받은 이뉴머레이션 신호를 상기 인뉴머레이션 신호 라인에 실어주는 핫 스와프 콘트롤 로직을 구비하여 이루어지는 것을 특징으로 한다.The system slot may include: a hot swap controller for controlling its own activation state according to an input of a board select signal applied from the input / output slot; The board select signal is generated according to its own activation state, the enumeration signal coming through the enumeration signal line connected to the compact PCI is loaded on the interrupt signal line and applied to the PCI bridge, And a hot swap control logic for loading a hydration signal to the in- volution signal line.
그리고, 상기 핫 스와프 콘트롤 로직은, 반전된 활성화 상태 신호에 의거하여 상기 보드 실렉트 신호를 그라운드 처리하여 출력하는 제 1 삼 상태 버퍼와; 상기 PCI 브리지로부터 인가받은 이뉴머레이션 신호를 반전된 이뉴머레이션 신호에 의거하여 이뉴머레이션 신호 라인에 실어주는 제 2 삼 상태 버퍼와; 상기 활성화 상태 신호와 전원 인가 상태를 나타내는 헬씨 신호를 논리합하는 논리합 게이트와;상기 이뉴머레이션 신호 라인을 통해 들어오는 이뉴머레이션 신호를 반전된 논리합 게이트 출력 신호에 의거하여 인터럽트 신호 라인에 실어 상기 PCI 브리지로 인가하는 제 3 삼 상태 버퍼를 구비하여 이루어지는 것을 특징으로 한다.The hot swap control logic may include: a first third state buffer configured to ground the board select signal based on an inverted activation state signal and output the ground select signal; A second tri-state buffer configured to load an enumeration signal applied from the PCI bridge on an enumeration signal line based on an inverted enumeration signal; A logical sum gate for ORing the activation state signal and a healthy signal representing a power-up state; loading the enumeration signal received through the enumeration signal line on an interrupt signal line based on an inverted OR gate output signal; And a third tri-state buffer to be applied.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 콤팩트 PCI에서 시스템 슬롯의 이중화 장치에 대해서 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the system slot redundancy device in a compact PCI according to a preferred embodiment of the present invention.
도 5는 본 발명에 따른 콤팩트 PCI에서 시스템 슬롯의 이중화 장치를 나타내는 도로, 본 발명에 따른 콤팩트 PCI에서 시스템 슬롯의 이중화 장치는 활성화/비활성화 상태로 동작하며 각각의 입출력 슬롯을 제어하는 하나의 시스템 슬롯(100)과, 시스템 슬롯(100)이 비활성화되면 활성화되어 시스템 슬롯(100) 기능을 대행하는 입출력 슬롯(200)을 구비하여 이루어진다.5 is a diagram illustrating a system slot redundancy device in the compact PCI according to the present invention, and the system slot redundancy device in the compact PCI according to the present invention operates in an enabled / disabled state and controls one input / output slot of each system slot. 100 and an input / output slot 200 that is activated when the system slot 100 is deactivated and acts as a function of the system slot 100.
이와 같은 구성에 있어서, 시스템 슬롯(100)은 활성화 상태에서 각 보드에 대한 핫 스와프 기능을 지원하기 위해 모든 입출력 슬롯으로 보드 실렉트 신호(BD_SELn)를 그라운드 처리하여 콤팩트 PCI에 연결된 보드 실렉트 신호 라인에 공급하고, 콤팩트 PCI에 연결된 이뉴머레이션 신호 라인을 통해 각각의 입출력 슬롯에서 보내는 이뉴머레이션 신호(/ENUM)를 받아들인다. 반면에, 비활성화 상태로 절체되면 보드 실렉트 신호 라인을 통해 활성화 상태로 절체된 입출력 슬롯(200)으로부터 보드 실렉트 신호(BD_SELn)를 공급받고, 활성화 상태로 절체된 입출력 슬롯(200)으로 이뉴머레이션 신호(/ENUM)를 보낸다.In this configuration, the system slot 100 is a board select signal line connected to the compact PCI by grounding the board select signal (BD_SELn) to all input and output slots to support the hot swap function for each board in the active state It accepts the enumeration signal (/ ENUM) from each input and output slot through the enumeration signal line connected to the compact PCI. On the other hand, when the switch is in the inactive state, the board select signal BD_SELn is supplied from the input / output slot 200 switched to the active state through the board select signal line, and is transferred to the input / output slot 200 transferred to the active state. Send a migration signal (/ ENUM).
이러한, 시스템 슬롯(100)은 핫 스와프 콘트롤러(110)와, HSCL(Hot SwapControl Logic)(120)와, PCI 브리지(130)를 구비하여 이루어진다.The system slot 100 includes a hot swap controller 110, a hot swap control logic (HSCL) 120, and a PCI bridge 130.
핫 스와프 콘트롤러(110)는 보드 실렉트 신호(BD_SELn)의 입력에 따라 시스템 슬롯(100)을 활성화 상태 또는 비활성화 상태로 절체한다.The hot swap controller 110 switches the system slot 100 into an activated state or an inactivated state according to the input of the board select signal BD_SELn.
HSCL(120)은 접지된 입력 단자와 반전되어 들어오는 활성화 상태 신호(/SACT)에 의거하여 모든 입출력 슬롯으로 공급되는 보드 실렉트 신호(/BD_SELn)를 그라운드 처리하여 출력하는 제 1 삼 상태 버퍼(tri-state buffer)(121)와, PCI 브리지(130)로부터 인가받은 이뉴머레이션 신호(/ENUM)를 반전된 이뉴머레이션 신호(/ENUM)에 의거하여 이뉴머레이션 신호 라인에 실어주는 제 2 삼 상태 버퍼(123)와, EPLD(Erasable and Programmable Logic Device;미도시)로부터 인가받은 활성화 상태 신호(/SACT)와 핫 스와프 콘트롤러(110)로부터 인가받은 헬씨 신호(/HEALTHY)를 논리합하는 논리합 게이트(125)와, 이뉴머레이션 신호(/ENUM) 라인을 통해 들어오는 이뉴머레이션 신호(/ENUM)를 반전된 논리합 게이트(125) 출력 신호에 의거하여 인터럽트 신호(/interrupt) 라인에 실어주어 PCI 브리지(130)로 인가하는 제 3 삼 상태 버퍼(127)를 구비하여 이루어진다.The HSCL 120 grounds and outputs the board select signal / BD_SELn supplied to all the input / output slots based on the grounded input terminal and the inverted activation state signal / SACT. a second state that loads the enumeration signal (/ ENUM) received from the PCI bridge 130 to the enumeration signal line based on an inverted enumeration signal (/ ENUM) Logic sum gates for ORing the status buffer 123, the activation status signal / SACT applied from an erasable and programmable logic device (EPLD) and the health signal / HEALTHY applied from the hot swap controller 110. 125) and an enumeration signal (/ ENUM) coming through the enumeration signal (/ ENUM) line on the interrupt signal (/ interrupt) line based on the inverted OR gate 125 output signal. 3) authorized as It is achieved by having a state buffer (127).
전술한 바 있는, 제 1 삼 상태 버퍼(121)의 제어 신호로 사용되는 활성화 상태 신호는 시스템 슬롯(100)의 활성화 상태에 따라 EPLD(미도시)에서 공급하는 신호로 시스템 슬롯(100)이 활성화 상태이면 로우 레벨로 출력되고, 비활성화 상태이면 하이 레벨로 출력된다.As described above, the activation state signal used as the control signal of the first three state buffer 121 is a signal supplied from an EPLD (not shown) according to the activation state of the system slot 100. In the state of output, it is output in low level. In inactive state, it is output in high level.
한편, 입출력 슬롯(200)은 비활성화 상태로 동작하는 경우에는 콤팩트 PCI에 연결된 보드 실렉트 신호 라인을 통해 시스템 슬롯(100)으로부터 보드 실렉트신호(BD_SELn)를 공급받고, 콤팩트 PCI에 연결된 이뉴머레이션 신호 라인을 통해 시스템 슬롯(100)으로 이뉴머레이션 신호(/ENUM)를 보낸다. 반면에, 시스템 슬롯(100)이 활성화 상태에서 비활성화 상태로 절체되면 활성화 상태로 절체되어 시스템 슬롯(100)과 나머지 입출력 슬롯에 보드 실렉트 신호(BD_SELn)를 공급하고, 시스템 슬롯(100)과 나머지 입출력 슬롯에서 보내는 이뉴머레이션 신호(/ENUM)를 받아들인다.Meanwhile, when the input / output slot 200 is operated in an inactive state, the board select signal BD_SELn is supplied from the system slot 100 through the board select signal line connected to the compact PCI, and the enumeration connected to the compact PCI is performed. The enumeration signal (/ ENUM) is sent to the system slot 100 via the signal line. On the other hand, when the system slot 100 is switched from the active state to the inactive state, it is switched to the activated state to supply the board select signal BD_SELn to the system slot 100 and the remaining input / output slots, and the system slot 100 and the rest. Accept the enumeration signal (/ ENUM) from the I / O slot.
이러한, 입출력 슬롯(200)은 핫 스와프 콘트롤러(210)와, HSCL(220)와, PCI 브리지(230)를 구비하여 이루어진다.The input / output slot 200 includes a hot swap controller 210, an HSCL 220, and a PCI bridge 230.
핫 스와프 콘트롤러(210)는 시스템 슬롯(100)으로부터 인가되는 보드 실렉트 신호(BD_SELn)의 입력에 따라 입출력 슬롯(200)을 활성화 상태 또는 비활성화 상태로 절체한다.The hot swap controller 210 switches the input / output slot 200 to an activated state or an inactive state according to the input of the board select signal BD_SELn applied from the system slot 100.
HSCL(220)은 접지된 입력 단자와 반전되어 들어오는 활성화 상태 신호(/SACT)에 의거하여 시스템 슬롯(100)과 나머지 입출력 슬롯으로 공급되는 보드 실렉트 신호(BD_SELn)를 그라운드 처리하여 출력하는 제 1 삼 상태 버퍼(221)와, PCI 브리지(230)로부터 인가받은 이뉴머레이션 신호(/ENUM)를 반전된 이뉴머레이션 신호(/ENUM)에 의거하여 이뉴머레이션 신호 라인에 실어주는 제 2 삼 상태 버퍼(223)와, EPLD(미도시)로부터 인가받은 활성화 상태 신호(/SACT)와 핫 스와프 콘트롤러(230)로부터 인가받은 헬씨 신호(/HEALTHY)를 논리합하는 논리합 게이트(225)와, 이뉴머레이션 신호(/ENUM) 라인을 통해 들어오는 이뉴머레이션 신호(/ENUM)를 반전된 논리합 게이트(225) 출력 신호에 의거하여 인터럽트신호(/interrupt) 라인에 실어주어 PCI 브리지(230)로 인가하는 제 3 삼 상태 버퍼(227)를 구비하여 이루어진다.The HSCL 220 grounds and outputs the board select signal BD_SELn supplied to the system slot 100 and the remaining input / output slots based on the grounded input terminal and the activation state signal / SACT which is inverted. A second three state in which the three-state buffer 221 and the enumeration signal / ENUM received from the PCI bridge 230 are loaded on the enumeration signal line based on the inverted enumeration signal / ENUM. An enumeration gate 225 for ORing the buffer 223, the activation state signal / SACT applied from the EPLD (not shown) and the health signal / HEALTHY applied from the hot swap controller 230, and enumeration; A third that applies an enumeration signal (/ ENUM) coming through the signal (/ ENUM) line to the interrupt signal (/ interrupt) line based on the inverted OR gate 225 output signal and applies it to the PCI bridge 230; With three state buffer 227 Than it has done.
이하에서는 도 5를 참조하여 본 발명에 따른 콤팩트 PCI에서 시스템 슬롯의 이중화 장치에 대한 동작 설명을 한다.Hereinafter, with reference to Figure 5 will be described the operation of the system slot redundancy device in the compact PCI according to the present invention.
먼저, 시스템 슬롯(100)이 활성화 상태로 동작하고 있을 때, 시스템 슬롯(100)의 HSCL(120)에 구비되어 있는 제 1 삼 상태 버퍼(121)는 EPLD(미도시)에서 출력되어 반전된 활성화 상태 신호(/SACT)에 의거하여 입력 단자와 출력 단자 사이의 회로를 개방하여 보드 실렉트 신호(BD_SELn)를 출력한다. 즉, 활성화 상태 신호(/SACT) 라인을 통해 EPLD(미도시)로부터 입력되는 시스템 슬롯(100)이 활성화 상태임을 나타내는 로우 레벨의 활성화 상태 신호(/SACT)를 반전시켜 입력받아 입력 단자와 출력 단자 사이의 회로를 개방하여 보드 실렉트 신호(/SACT)를 출력한다.First, when the system slot 100 is operating in an activated state, the first tri-state buffer 121 provided in the HSCL 120 of the system slot 100 is output from an EPLD (not shown) and inverted activation. The board select signal BD_SELn is output by opening a circuit between the input terminal and the output terminal based on the status signal / SACT. That is, a low level activation state signal / SACT indicating that the system slot 100 input from the EPLD (not shown) through the activation state signal (/ SACT) line is inverted and received is inputted to the input terminal and the output terminal. Opens the circuit between and outputs the board select signal (/ SACT).
전술한 바와 같이, 제 1 삼 상태 버퍼(121)로부터 출력된 보드 실렉트 신호(BD_SELn)는 모든 입출력 슬롯에 구비되어 있는 핫 스와프 콘트롤러에 공급된다. 한편, HSCL(120)은 EPLD(미도시)에서 들어오는 활성화 상태 신호(/SACT)를 가지고 자신의 핫 스와프 콘트롤러(110)에 그라운드 신호를 준다.As described above, the board select signal BD_SELn output from the first three state buffer 121 is supplied to a hot swap controller provided in all input / output slots. Meanwhile, the HSCL 120 gives a ground signal to its hot swap controller 110 with the activation state signal / SACT coming from the EPLD (not shown).
전술한 바와 같이, 활성화 상태의 시스템 슬롯(100)이 모든 입출력 슬롯에 보드 실렉트 신호(BD_SELn)를 공급하던 중에 시스템 슬롯(100)이 비활성화 상태로 절체되면, 시스템 슬롯(100)은 모든 입출력 슬롯으로의 보드 실렉트 신호(BD_SELn) 공급을 중단하게 된다.As described above, if the system slot 100 is switched to the inactive state while the system slot 100 in the active state is supplying the board select signal BD_SELn to all the input / output slots, the system slot 100 is the all the input / output slots. Supply of the board select signal BD_SELn to the circuit is stopped.
한편, 비활성화 상태의 입출력 슬롯(200)에 구비되어 있는 핫 스와프 콘트롤러(210)는 시스템 슬롯(100)으로부터 입력되는 보드 실렉트 신호(BD_SELn)를 감시하고 있다가 시스템 슬롯(100)으로부터 공급되던 보드 실렉트 신호(BD_SELn)가 더 이상 입력되지 않으면 비활성화 상태이던 입출력 슬롯(200)을 활성화 상태로 절체시키고, HSCL(220)에 구비되어 있는 제 1 삼 상태 버퍼(221)는 EPLD(미도시)에서 출력되어 반전된 활성화 상태 신호(/SACT)에 의거하여 입력 단자와 출력 단자 사이의 회로를 개방하여 보드 실렉트 신호(BD_SELn)를 출력한다. 즉, 활성화 상태 신호(/SACT) 라인을 통해 EPLD(미도시)로부터 입력되는 입출력 슬롯(200)이 활성화 상태임을 나타내는 활성화 상태 신호(/SACT)를 반전시켜 입력받아 입력 단자와 출력 단자 사이의 회로를 개방하여 보드 실렉트 신호(BD_SELn)를 출력한다.Meanwhile, the hot swap controller 210 provided in the inactive input / output slot 200 monitors the board select signal BD_SELn input from the system slot 100 and is supplied from the system slot 100. When the select signal BD_SELn is no longer input, the input / output slot 200 which is in an inactive state is transferred to an active state, and the first tri-state buffer 221 provided in the HSCL 220 is configured in an EPLD (not shown). The board select signal BD_SELn is output by opening a circuit between the input terminal and the output terminal based on the output inverted activation state signal / SACT. That is, the circuit between the input terminal and the output terminal is received by inverting the activation state signal / SACT indicating that the input / output slot 200 input from the EPLD (not shown) through the activation state signal (/ SACT) line is activated. Open to output the board select signal BD_SELn.
전술한 바와 같이, 제 1 삼 상태 버퍼(221)로부터 출력된 보드 실렉트 신호(BD_SELn)는 시스템 슬롯(100)과 나머지 입출력 슬롯에 구비되어 있는 핫 스와프 콘트롤러에 공급된다. 한편, HSCL(220)은 EPLD(미도시)에서 들어오는 활성화 상태 신호(/SACT)를 가지고 자신의 핫 스와프 콘트롤러(210)에 그라운드 신호를 준다.As described above, the board select signal BD_SELn output from the first tri-state buffer 221 is supplied to a hot swap controller provided in the system slot 100 and the remaining input / output slots. Meanwhile, the HSCL 220 gives a ground signal to its hot swap controller 210 with the activation state signal / SACT coming from the EPLD (not shown).
한편, 각 입출력 슬롯은 시스템의 구성 변화를 시스템의 호스트에게 알려주기 위해 시스템 슬롯(100)으로 이뉴머레이션 신호(/ENUM)를 보내고, 시스템 슬롯(100)은 각 입출력 슬롯이 보내는 이뉴머레이션 신호(/ENUM)를 인터럽트 신호 라인을 통하여 받아들인다.Meanwhile, each input / output slot sends an enumeration signal (/ ENUM) to the system slot 100 to inform the host of the system of the configuration change, and the system slot 100 sends the enumeration signal sent by each input / output slot. Accept (/ ENUM) through the interrupt signal line.
즉, 시스템 슬롯(100)이 활성화 상태로 동작하는 경우에 시스템 슬롯(100)의HSCL(120)에 구비되어 있는 제 3 삼 상태 버퍼(127)는 이뉴머레이션 신호 라인을 통해 각각의 입출력 슬롯에서 보내는 이뉴머레이션 신호(/ENUM)를 반전된 논리합 게이트(125) 출력 신호에 의거하여 인터럽트 신호(/Interrupt) 라인에 실어주어 PCI 브리지(130)로 인가한다. 여기서, HSCL(120)은 얼리 전원으로 구동되므로 제 3 삼 상태 버퍼(127)는 전원이 안정적으로 공급된 후에 각각의 입출력 슬롯에서 보낸 이뉴머레이션 신호(/ENUM)를 PCI 브리지(130)로 인가하는 데, 인터럽트 신호 라인에 이상한 값이 실리지 않게 하기 위하여 제 3 삼 상태 버퍼(127)는 헬씨 신호(HEALTHYn)와 시스템 슬롯(100)의 활성화 상태 신호(/SACT)를 논리합하여 반전한 신호를 제어 신호로 입력받는다.That is, when the system slot 100 operates in an activated state, the third tri-state buffer 127 provided in the HSCL 120 of the system slot 100 is connected to each input / output slot through an enumeration signal line. The outgoing enumeration signal / ENUM is loaded on the interrupt signal / interrupt line based on the inverted logic sum gate 125 output signal and applied to the PCI bridge 130. Here, since the HSCL 120 is driven by early power, the third tri-state buffer 127 applies the enumeration signal (/ ENUM) sent from each input / output slot to the PCI bridge 130 after the power is stably supplied. In order to prevent an abnormal value from being displayed on the interrupt signal line, the third third state buffer 127 controls the inverted signal by logically combining the healthy signal HEALTHn and the activation state signal / SACT of the system slot 100. It is input as a signal.
전술한 바와 같이, 활성화 상태의 시스템 슬롯(100)이 콤팩트 PCI에 연결된 이뉴머레이션 신호 라인을 통해 각각의 입출력 슬롯으로부터 이뉴머레이션 신호(/ENUM)를 받아들이던 중에 시스템 슬롯(100)이 비활성화 상태로 절체되면, 시스템 슬롯(100)은 PCI 브리지(130)에서 출력되는 이뉴머레이션 신호(/ENUM)를 제 2 삼 상태 버퍼(123)를 통과시켜 콤팩트 PCI에 연결된 이뉴머레이션 신호 라인에 실어준다.As described above, the system slot 100 is in an inactive state while the active system slot 100 receives the enumeration signal (/ ENUM) from each input / output slot through an enumeration signal line connected to the compact PCI. When switched to, the system slot 100 passes the enumeration signal (/ ENUM) output from the PCI bridge 130 through the second third state buffer 123 and loads the enumeration signal line connected to the compact PCI. .
한편, 비활성화 상태의 입출력 슬롯(200)은 PCI 브리지(230)에서 출력되는 이뉴머레이션 신호(/ENUM)를 제 2 삼 상태 버퍼(223)를 통과시켜 콤팩트 PCI에 연결된 이뉴머레이션 신호 라인에 실어주고, 이뉴머레이션 신호 라인에 실린 이뉴머레이션 신호는 시스템 슬롯(100)의 HSCL(120)에 구비되어 있는 제 3 삼 상태 버퍼(127)를 통해 PCI 브리지(130)의 인터럽트 신호 라인에 실린다.Meanwhile, the input / output slot 200 in an inactive state carries an enumeration signal (/ ENUM) output from the PCI bridge 230 on the enumeration signal line connected to the compact PCI through the second third state buffer 223. In addition, the enumeration signal on the enumeration signal line is loaded on the interrupt signal line of the PCI bridge 130 through the third third state buffer 127 provided in the HSCL 120 of the system slot 100.
그리고, 시스템 슬롯(100)이 활성화 상태에서 비활성화 상태로 절체되어 비활성화 상태의 입출력 슬롯(200)이 활성화 상태로 절체되면, 콤팩트 PCI에 연결된 이뉴머레이션 신호 라인을 통해 시스템 슬롯(100)과 나머지 입출력 슬롯에서 들어오는 이뉴머레이션 신호(/ENUM)를 반전된 논리합 게이트(225) 출력 신호에 의거하여 인터럽트 신호(/Interrupt) 라인에 실어주어 PCI 브리지(230)로 인가한다.When the system slot 100 is switched from the activated state to the inactive state and the inactive input / output slot 200 is switched to the activated state, the system slot 100 and the remaining input / output through the enumeration signal line connected to the compact PCI The enumeration signal (/ ENUM) coming from the slot is loaded on the interrupt signal (/ Interrupt) line based on the inverted logic sum gate 225 output signal and applied to the PCI bridge 230.
본 발명의 콤팩트 PCI에서 시스템 슬롯의 이중화 장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.The system slot duplication apparatus in the compact PCI of the present invention is not limited to the above-described embodiments, and may be variously modified and implemented within the range permitted by the technical idea of the present invention.
이상에서 설명한 바와 같은 본 발명의 콤팩트 PCI에서 시스템 슬롯의 이중화 장치에 따르면, 한 개의 입출력 슬롯을 대기 상태로 유지하다 활성화 상태의 시스템 슬롯이 비활성화 상태가 되면 활성화시켜 시스템 슬롯에서 수행하던 기능을 대행시킴으로써, 시스템 슬롯을 이중화할 수 있게 된다.According to the redundant system of the system slot in the compact PCI of the present invention as described above, by maintaining one I / O slot in the standby state, when the active system slot becomes inactive, by acting as a substitute for the function performed in the system slot As a result, system slots can be duplicated.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0063762A KR100435277B1 (en) | 2000-10-28 | 2000-10-28 | Apparatus for duplexing of system slot in compact PCI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0063762A KR100435277B1 (en) | 2000-10-28 | 2000-10-28 | Apparatus for duplexing of system slot in compact PCI |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020032958A KR20020032958A (en) | 2002-05-04 |
| KR100435277B1 true KR100435277B1 (en) | 2004-06-11 |
Family
ID=19695963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0063762A KR100435277B1 (en) | 2000-10-28 | 2000-10-28 | Apparatus for duplexing of system slot in compact PCI |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100435277B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0962622A (en) * | 1995-08-21 | 1997-03-07 | Toshiba Corp | Computer system |
| US5664119A (en) * | 1994-07-07 | 1997-09-02 | Dell Usa, L.P. | Local proactive hot swap request/acknowledge system |
| JPH1074177A (en) * | 1996-05-24 | 1998-03-17 | Internatl Business Mach Corp <Ibm> | Secondary input and output bus having extension slot capability and hot plugging function |
| KR19990015828A (en) * | 1997-08-11 | 1999-03-05 | 윤종용 | PCI interrupt sharing device |
| KR19990079978A (en) * | 1998-04-10 | 1999-11-05 | 김영환 | PCI Hot Plug Device and Control Method Using I2C Bus |
| JP2000259546A (en) * | 1999-03-04 | 2000-09-22 | Sony Corp | Information processing device, its method and providing medium |
-
2000
- 2000-10-28 KR KR10-2000-0063762A patent/KR100435277B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5664119A (en) * | 1994-07-07 | 1997-09-02 | Dell Usa, L.P. | Local proactive hot swap request/acknowledge system |
| JPH0962622A (en) * | 1995-08-21 | 1997-03-07 | Toshiba Corp | Computer system |
| JPH1074177A (en) * | 1996-05-24 | 1998-03-17 | Internatl Business Mach Corp <Ibm> | Secondary input and output bus having extension slot capability and hot plugging function |
| KR19990015828A (en) * | 1997-08-11 | 1999-03-05 | 윤종용 | PCI interrupt sharing device |
| KR19990079978A (en) * | 1998-04-10 | 1999-11-05 | 김영환 | PCI Hot Plug Device and Control Method Using I2C Bus |
| JP2000259546A (en) * | 1999-03-04 | 2000-09-22 | Sony Corp | Information processing device, its method and providing medium |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020032958A (en) | 2002-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5875310A (en) | Secondary I/O bus with expanded slot capacity and hot plugging capability | |
| US6062480A (en) | Hot docking system and methods for detecting and managing hot docking of bus cards | |
| US6070207A (en) | Hot plug connected I/O bus for computer system | |
| EP0974085B1 (en) | Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system | |
| US5938751A (en) | Bus ring-back and voltage over-shoot reduction techniques coupled with hot-pluggability | |
| CA2367894C (en) | Hot plug control of multiprocessor based computer system | |
| EP1080418B1 (en) | Multiconfiguration backplane | |
| US7447822B2 (en) | Hot-plug control system and method | |
| US5784576A (en) | Method and apparatus for adding and removing components of a data processing system without powering down | |
| US6338107B1 (en) | Method and system for providing hot plug of adapter cards in an expanded slot environment | |
| US5848250A (en) | Processor upgrade system for a personal computer | |
| US6158015A (en) | Apparatus for swapping, adding or removing a processor in an operating computer system | |
| CN1202656A (en) | Peripheral component interconnect (PCI) architecture having hot-plugging capability for data-processing system | |
| CN105700969A (en) | Server system | |
| JPH0997125A (en) | Computer system and extension unit used therefor | |
| US6098143A (en) | Remote server management device | |
| US6170029B1 (en) | Voltage overshoot control in hot plug system | |
| US6532546B2 (en) | Computer system for dynamically scaling busses during operation | |
| US6108732A (en) | Method for swapping, adding or removing a processor in an operating computer system | |
| US6892263B1 (en) | System and method for hot swapping daughtercards in high availability computer systems | |
| US6195723B1 (en) | Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device | |
| KR100435277B1 (en) | Apparatus for duplexing of system slot in compact PCI | |
| US6549967B1 (en) | System for a PCI proxy link architecture | |
| US6801973B2 (en) | Hot swap circuit module | |
| US7222247B2 (en) | Multiple-mode computer slot initialization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090529 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |