KR100430393B1

KR100430393B1 - Apparatus for converting color space coordinate in video decoder

Info

Publication number: KR100430393B1
Application number: KR1019970012110A
Authority: KR
Inventors: 김애신
Original assignee: 엘지전자 주식회사
Priority date: 1997-04-02
Filing date: 1997-04-02
Publication date: 2004-06-16
Also published as: KR19980075794A

Abstract

PURPOSE: An apparatus for converting a color space coordinate in a video decoder is provided to perform a high speed operation in a high frequency by applying an MBA(Modified Booth Algorithm) and a Wallace tree algorithm. CONSTITUTION: The first to three coordinate value generating blocks(201-203) receive video data(A(11:0),B(11:0),C(11:0)) and coefficient data(KA(9:0),KB(9:0),KC(9:0)), and perform an MBA and a Wallace tree algorithm, respectively. The first to three coordinate value generating blocks(201-203) generate 3 coordinate values(X(11:0),Y(11:0), Z(11:0)) corresponding to original color signal components(RGB), respectively.

Description

Color space coordinate converter of video decoder

본 발명은 비디오 디코더에 관한 것으로 특히, 휘도 및 색차 성분을 원색 신호로 복원하는 비디오 디코더의 색 공간좌표 변환 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video decoder, and more particularly, to a color space coordinate conversion apparatus of a video decoder for restoring luminance and color difference components to a primary color signal.

일반적으로 비디오 압축 시스템에서 입력 비디오 소스는 적(R), 녹(G), 청(B)의 원색 성분으로 되어 있으며 이 원색 성분들(R,G,B)은 상호 관계를 갖는다.In general, in a video compression system, the input video source is composed of red (R), green (G), and blue (B) primary color components, and the primary color components R, G, and B are interrelated.

그리고, 인간 시각 시스템은 휘도와 색차 성분이 다르게 반응한다.The human visual system reacts differently to luminance and chrominance components.

따라서, 비디오 압축 시스템에서의 원색 신호간의 상호 관계와 인간 시각 시스템의 차이를 이용하여 비디오 인코더는 원색 신호(R,G,B)를 선형 변환을 통해 휘도(Y)와 색차(C1,C2)의 색 공간 좌표로 변환하고 비디오 디코더는 상기 비디오 인코더에서 변환되어 전송된 휘도(Y)/색(C1,C2) 성분을 원색 신호(R,G,B) 성분으로 변환하기 위하여 색 공간 좌표 변환을 수행한다.Therefore, by utilizing the mutual relationship between the primary colors signals in the video compression system and the differences in the human visual system, the video encoder converts the primary colors signals R, G, and B through linear conversion to adjust the luminance (Y) The video decoder performs color space coordinate conversion to convert the luminance (Y) / color (C1, C2) component converted and transmitted from the video encoder into the primary color signal (R, G, B) component. do.

종래의 색 공간좌표 변환 장치는 도1 에 도시된 바와 같이, 선택 신호(CWSEL)를 복호하여 인에이블 신호(ENX)(ENY)(ENZ)를 출력하는 디코더(101)와, 클럭(CLK)에 따라 데이타(A[11:0]) 및 계수(KAX)(KAY)(KAZ)를 입력하여 곱셈하는 연산부(102)와, 클럭(CLK)에 따라 데이타(B[11:0]) 및 계수(KBX)(KBY)(KBZ)를 입력하여 곱셈하는 연산부(103)와, 클럭(CLK)에 따라 데이타(C[11:0]) 및 계수(KCX)(KCY)(KCZ)를 입력하여 곱셈하는 연산부(104)와, 상기 연산부(102∼104)의 출력중 X 성분을 곱셈하여 X 좌표값을 산출하는 좌표값 출력부(105)와, 상기 연산부(102∼104)의 출력중 Y 성분을 곱셈하여 Y 좌표값을 산출하는 좌표값 출력부(106)와, 상기 연산부(102∼104)의 출력중 Z 성분을 곱셈하여 Z 좌표값을 산출하는 좌표값 출력부(107)로 구성된다.In the conventional color space coordinate conversion apparatus, as shown in FIG. 1, the decoder 101 decodes the selection signal CWSEL and outputs the enable signals ENX, ENY, and ENZ, and a clock CLK. The calculation unit 102 for inputting and multiplying the data A [11: 0] and the coefficients KAX (KAY) and KAZ, and the data B [11: 0] and the coefficients according to the clock CLK. Arithmetic unit 103 for multiplying by inputting KBX (KBY) (KBZ) and multiplying by multiplying data C [11: 0] and coefficients KCX (KCY) (KCZ) according to the clock CLK. Multiplying the calculation unit 104, the coordinate value output unit 105 for multiplying the X components in the outputs of the calculation units 102 to 104 and calculating the X coordinate value, and the multiplication of the Y component in the outputs of the calculation units 102 to 104. The coordinate value output part 106 which calculates a Y coordinate value, and the coordinate value output part 107 which calculates a Z coordinate value by multiplying the Z component of the output of the said calculation parts 102-104 are comprised.

상기 연산부(102)는 클럭(CLK)에 따라 데이타(A[11:0])를 래치하는 플립플롭(111)과, 클럭(CLK)에 따라 상기 플립플롭(111)의 출력 신호를 각기 래치하는 플립플롭(112∼114)과, 클럭(CLK)에 따라 계수(KA[9:0])를 입력시키는 플립플롭(115)과, 디코더(101)의 인에이블 신호(ENX)에 동작하여 클럭(CLK)에 따라 상기 플립플롭(115)의 출력중 X 성분의 계수(KAX)를 래치시키는 플립플롭(116)과, 이 플립플롭(116)의 출력과 상기 플립플롭(112)의 출력을 곱셈하는 곱셈기(117)와, 이 곱셈기(117)의 출력을 클럭(CLK)에 따라 순차 래치하여 좌표값 출력부(105)에 입력시키는 플립플롭(118)(119)와, 디코더(101)의 인에이블 신호(ENY)에 동작하여 클럭(CLK)에 따라 상기 플립플롭(115)의 출력중 Y 성분의 계수(KAY)를 래치시키는 플립플롭(120)과, 이 플립플롭(120)의 출력과 상기 플립플롭(113)의 출력을 곱셈하는 곱셈기(121)와, 이 곱셈기(121)의 출력을 클럭(CLK)에 따라 순차 래치하여 좌표값 출력부(106)에 입력시키는 플립플롭(122)(123)와, 디코더(101)의 인에이블 신호(ENZ)에 동작하여 클럭(CLK)에 따라 상기 플립플롭(115)의 출력중 Z 성분의 계수(KAZ)를 래치시키는 플립플롭(124)과, 이 플립플롭(124)의 출력과 상기 플립플롭(114)의 출력을 곱셈하는 곱셈기(125)와, 이 곱셈기(125)의 출력을 클럭(CLK)에 따라 순차 래치하여 좌표값 출력부(107)에 입력시키는 플립플롭(126)(127)으로 구성된다.The operation unit 102 may latch each of the flip-flops 111 for latching the data A [11: 0] according to the clock CLK, and the output signals of the flip-flops 111 according to the clock CLK, respectively. The flip-flops 112 to 114, the flip-flop 115 for inputting the coefficients KA [9: 0] in accordance with the clock CLK, and the enable signal ENX of the decoder 101 operate to operate the clock ( A flip-flop 116 for latching the coefficient KAX of the X component among the outputs of the flip-flop 115 and the output of the flip-flop 116 and the output of the flip-flop 112. Enables the multiplier 117, the flip-flops 118 and 119 for sequentially latching the output of the multiplier 117 according to the clock CLK and inputting it to the coordinate value output unit 105. A flip-flop 120 which operates on a signal ENY and latches the coefficient KAY of the Y component of the output of the flip-flop 115 according to the clock CLK, the output of the flip-flop 120 and the flip Multiply the output of the flop 113 Enables the multiplier 121, the flip-flops 122 and 123 for sequentially latching the output of the multiplier 121 according to the clock CLK and inputting them to the coordinate value output unit 106. A flip-flop 124 which operates on a signal ENZ and latches the coefficient KAZ of the Z component among the outputs of the flip-flop 115 according to the clock CLK, the output of the flip-flop 124 and the flip A multiplier 125 for multiplying the output of the flop 114, and flip-flops 126 and 127 for sequentially latching the output of the multiplier 125 according to a clock CLK and inputting it to the coordinate value output unit 107. It consists of.

상기 연산부(103)(104)는 연산부(102)와 동일하게 구성되어 데이타(B) (C)를 각기 입력으로 하여 X,Y,Z 성분의 값을 출력하게 된다.The computing units 103 and 104 are configured in the same manner as the computing unit 102 to output the values of the X, Y, and Z components with data B and C as inputs, respectively.

상기 좌표값 출력부(105)는 연산부(102∼104)의 X 성분 출력 신호를 곱셈하는 덧셈기(131)와, 이 덧셈기(131)의 출력 신호를 클럭(CLK)에 따라 래치하는 플립플롭(132)으로 구성한다.The coordinate value output unit 105 includes an adder 131 for multiplying the X component output signals of the calculation units 102 to 104 and a flip-flop 132 for latching the output signal of the adder 131 according to a clock CLK. ).

상기 좌표값 출력부(106)(107)는 각기 좌표값 출력부(105)와 동일하게 구성된다.The coordinate value output units 106 and 107 are configured in the same manner as the coordinate value output unit 105, respectively.

이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.Referring to the operation of the prior art as follows.

일반적으로 색 좌표계 변환은 아래 식(1)과 같이 3차원 좌표계 변환의 특성이 있다.In general, color coordinate system transformation has the characteristics of three-dimensional coordinate system transformation as shown in Equation (1) below.

------------ (1)

------------ (One)

즉, (A,B,C) 좌표계에서 (X,Y,Z) 좌표계로 변환하기 위하여 각각의 입력 데이타(A,B,C)에 대한 X 성분의 크기를 더하여 X 좌표의 성분을 구하는데, 이를 식으로 표현하면 아래와 같으며, Y,Z 성분도 X 성분을 구하는 과정과 동일한 과정을 수행하여 구하게 된다.That is, in order to convert from the (A, B, C) coordinate system to the (X, Y, Z) coordinate system, the component of the X coordinate is obtained by adding the magnitude of the X component to each input data (A, B, C). This is expressed as follows, and the Y and Z components are obtained by performing the same process as the process of obtaining the X component.

X = (KAX * A) + (KBX * B) + (KCX * C)X = (KAX * A) + (KBX * B) + (KCX * C)

Y = (KAY * A) + (KBY * B) + (KCY * C)Y = (KAY * A) + (KBY * B) + (KCY * C)

Z = (KAZ * A) + (KBZ * B) + (KCZ * C)Z = (KAZ * A) + (KBZ * B) + (KCZ * C)

종래 기술에서 좌표 변환을 위한 데이타의 입출력 상태는 제1도에 도시된 바와 같다.In the prior art, the input and output states of data for coordinate transformation are as shown in FIG.

여기서, 0gCLK0h은 디지탈 회로의 동작을 위한 클럭이고, A,B,C 각각은 입력 데이타이며, KA, KB, KC 는 변환 계수를 내부의 기억 소자에 저장하기 위한 입력 신호이다.Here, 0gCLK0h is a clock for the operation of the digital circuit, each of A, B, and C is input data, and KA, KB, and KC are input signals for storing conversion coefficients in an internal memory element.

또한, 0gCWSEL0h은 변환 계수를 X,Y,Z 성분에 대하여 각각의 고유의 기억 소자에 저장하기 위한 선택 신호이고, 0gX,Y,Z0h는 좌표 변환된 출력값으로 매 클럭(CLK)마다 하나의 값을 출력한다.In addition, 0gCWSEL0h is a selection signal for storing the conversion coefficients in each unique memory element for the X, Y, and Z components, and 0gX, Y, and Z0h are coordinate-transformed output values, one value for every clock (CLK). Output

이러한 데이타(A,B,C)의 입력에 따른 좌표 변환 동작은 다음과 같다.The coordinate transformation operation according to the input of such data A, B, and C is as follows.

디코더(101)는 선택 신호(CWSEL[1:0])를 입력으로 하여 0g010h,0g100h,0g110h값을 각기 갖는 인에이블 신호(ENX)(ENY)(ENZ)를 연산부(102∼104)에 출력하게 된다.The decoder 101 inputs the selection signals CWSEL [1: 0] to output enable signals ENX (ENY) ENZ having respective values 0g010h, 0g100h, and 0g110h to the calculation units 102 to 104. do.

이에 따라, 연산부(102∼104)는 데이타(A[11:0]),(B[11:0]),(C[11:0])를 각기 입력으로 함과 아울러 계수 데이타(KA[9:0]),(KB[9:0]),(KC[9:0])를 각기 입력으로 하여 X,Y,Z 성분을 각기 추출하고 그 각 성분의 데이타와 계수를 곱셈하여 좌표값 출력부(105∼107)에 출력하게 된다.Accordingly, the calculation units 102 to 104 use the data A [11: 0], (B [11: 0]) and (C [11: 0]) as inputs, and count data KA [9]. : 0]), (KB [9: 0]), (KC [9: 0]) are input, and X, Y, Z components are extracted, and the coordinates are output by multiplying the data and coefficients of each component. Output to the sections 105 to 107 is performed.

이러한 동작을 연산부(102)에 대하여 설명하면 다음과 같다.The operation of the operation unit 102 will be described below.

먼저, 연산부(102)는 플립플롭(111)이 클럭(CLK)에 따라 입력 데이타(A[11:0])를 래치하면 플립플롭(112∼114)이 상기 플립플롭(111)의 출력 신호를 각기 래치하고 플립플롭(115)이 클럭(CLK)에 따라 계수(KA[9:0])를 래치하게 된다.First, when the flip-flop 111 latches the input data A [11: 0] according to the clock CLK, the arithmetic unit 102 outputs the output signal of the flip-flop 111 when the flip-flop 111 latches the input data A [11: 0]. Each latch and flip-flop 115 latches the coefficients KA [9: 0] according to the clock CLK.

이때, 디코더(101)에서 0g010h값인 인에이블 신호(ENX)가 출력하면 플립플롭(116)은 상기 인에이블 신호(ENX)에 의해 동작하여 클럭(CLK)에 따라 상기 계수(KA[9:0])중 X 성분(KAX)을 래치하게 된다.At this time, when the enable signal ENX having a value of 0g010h is output from the decoder 101, the flip-flop 116 operates by the enable signal ENX, and according to the clock CLK, the coefficient KA [9: 0]. ), The X component (KAX) is latched.

이에 따라, 연산부(102)는 곱셈기(117)가 플립플롭(111)의 출력 신호를 래치한 플립플롭(112)의 출력 데이타에 플립플롭(116)의 출력 신호를 곱하면 플립플롭(118)(119)이 클럭(CLK)에 따라 상기 곱셈기(117)의 출력 신호를 래치한 후 좌표값 출력부(105)에 출력하게 된다.Accordingly, when the multiplier 117 multiplies the output data of the flip-flop 112 by which the multiplier 117 has latched the output signal of the flip-flop 111, the operation unit 102 multiplies the output signal of the flip-flop 116. 119 latches the output signal of the multiplier 117 according to the clock CLK and outputs the result to the coordinate value output unit 105.

이 후, 디코더(101)의 출력이 0g100h이 되어 인에이블 신호(ENY)가 발생되면 연산부(102)는 상기 인에이블 신호(ENY)에 의해 플립플롭(120)이 동작하여 클럭(CLK)에 따라 계수(KA[9:0])중 Y 성분(KAY)을 래치하면 곱셈기(121)가 플립플롭(113)의 출력 신호에 상기 플립플롭(120)의 출력 신호를 곱하고 플립플롭(122)(123)이 클럭(CLK)에 따라 순차 래치하여 좌표값 출력부(106)에 출력하게 된다.After that, when the output of the decoder 101 becomes 0g100h and an enable signal ENY is generated, the operation unit 102 operates the flip-flop 120 by the enable signal ENY according to the clock CLK. When the Y component KAY of the coefficients KA [9: 0] is latched, the multiplier 121 multiplies the output signal of the flip-flop 113 by the output signal of the flip-flop 120 and flips the flip-flop 122 (123). ) Is sequentially latched according to the clock CLK and output to the coordinate value output unit 106.

이 후, 디코더(101)의 출력이 0g110h이 되어 인에이블 신호(ENZ)가 발생되면 연산부(102)는 상기 인에이블 신호(ENZ)에 의해 플립플롭(124)이 동작하여 클럭(CLK)에 따라 계수(KA[9:0])중 Z 성분(KAZ)을 래치하면 곱셈기(125)가 플립플롭(114)의 출력 신호에 상기 플립플롭(124)의 출력 신호를 곱하고 플립플롭(126)(127)이 클럭(CLK)에 따라 순차 래치하여 좌표값 출력부(107)에 출력하게 된다.After that, when the output of the decoder 101 becomes 0g110h and the enable signal ENZ is generated, the operation unit 102 operates the flip-flop 124 by the enable signal ENZ, according to the clock CLK. When the Z component KAZ of the coefficients KA [9: 0] is latched, the multiplier 125 multiplies the output signal of the flip-flop 114 by the output signal of the flip-flop 124 and flips the flip-flop 126 (127). ) Is sequentially latched according to the clock CLK and output to the coordinate value output unit 107.

그리고, 연산부(103)(104)는 데이타 및 계수(B[11:0], KB[9:0])(C[11:0], KC[9:0])를 각기 입력으로 하여 디코더(101)의 출력에 따라 연산부(102)와 동일한 연산 동작을 각기 수행함에 의해 X,Y,Z 성분의 값을 좌표값 출력부(105∼107)에 입력시키게 된다.The computing units 103 and 104 respectively input data and coefficients B [11: 0], KB [9: 0] (C [11: 0], KC [9: 0]) as inputs to the decoder ( By performing the same calculation operation as that of the calculation unit 102 according to the output of 101, the values of the X, Y, and Z components are input to the coordinate value output units 105 to 107.

따라서, 좌표값 출력부(105)는 연산부(102∼104)에서 각기 출력되는 X 성분을 덧셈기(131)에서 합산한 후 클럭(CLK)에 따라 플립플롭(132)이 상기 덧셈기(131)의 출력 신호를 래치함에 의해 X 좌표의 변환값인 색 신호(C_X)를 출력하게 된다.Accordingly, the coordinate value output unit 105 adds the X components output from the calculators 102 to 104 by the adder 131, and then the flip-flop 132 outputs the adder 131 according to the clock CLK. By latching the signal, a color signal C _X , which is a converted value of the X coordinate, is output.

그리고, 좌표값 출력부(106)(107)는 좌표값 출력부(105)와 동일한 동작에 의해 연산부(102∼104)에서 입력되는 Y,Z 성분을 각기 합산함에 의해 좌표 변환값인 색 신호(C_Y)(C_Z)를 각기 출력하게 된다.The coordinate value output units 106 and 107 add the Y and Z components respectively inputted from the calculation units 102 to 104 by the same operation as the coordinate value output unit 105 to obtain a color signal as a coordinate conversion value ( Will output C _Y ) (C _Z ) respectively.

그러나, 이러한 종래 기술은 곱셈기를 이용하여 회로를 구현하므로 소비 전력, 배선수 및 회로의 크기가 커지게 되며 또한, 동작 속도가 저하되는 단점이 있다.However, since the conventional technology implements a circuit using a multiplier, the power consumption, the number of wirings, and the size of the circuit are increased, and the operation speed is lowered.

따라서, 본 발명은 종래의 문제점을 개선하기 위하여 부스 알고리즘(MBA ; Modified Booth Algorithm)과 월러스 트리(Wallace Tree) 알고리즘을 적용하여 회로를 구현함으로써 고주파에서 고속 동작 가능하도록 함과 아울러 회로의 크기를 최적화하도록 창안한 비디오 디코더의 색 공간 좌표 변환 장치를 제공함에 목적이 있다.Accordingly, the present invention implements a circuit by applying a Modified Booth Algorithm (MBA) and Wallace Tree (Wallace Tree) algorithm in order to improve the conventional problems, thereby enabling high-speed operation at high frequencies and optimizing the circuit size. It is an object of the present invention to provide an apparatus for converting color space coordinates of a video decoder devised to do so.

도 1은 종래의 색 공간 좌표 변환 장치의 회로도.1 is a circuit diagram of a conventional color space coordinate conversion device.

도 2는 본 발명에 따른 실시예의 블록도.2 is a block diagram of an embodiment according to the present invention.

도 3은 도 2에서 좌표값 생성 블록의 상세 블록도.3 is a detailed block diagram of a coordinate value generation block in FIG. 2;

도 4는 도 3에서 데이터 연산부의 상세 블록도.4 is a detailed block diagram of a data calculator of FIG. 3.

도 5는 도 4에서의 연산 과정을 보인 예시도.5 is an exemplary view showing a calculation process in FIG.

도 6은 도 3에서의 연산 과정을 보인 예시도.6 is an exemplary view showing a calculation process in FIG.

* 도면의 주요부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

201∼203 : 좌표값 생성 블록210-1∼210-3 : 데이터 연산부201 to 203: coordinate value generation block 210-1 to 210-3: data calculation unit

211,213,215,217,227,229,231 : 월러스 트리 연산기211,213,215,217,227,229,231: Wallace Tree Operator

212,214,216,218,221∼224,226,228,230,232 : 플립플롭212,214,216,218,221-224,226,228,230,232: flip flops

225 : 부스 알고리즘225: Booth Algorithm

본 발명은 상기의 목적을 달성하기 위하여 3개의 비디오 데이터와 3개의 계수 데이터를 입력으로 부스 알고리즘(MBA)과 월러스 트리 알고리즘을 각기 수행하여 원색 신호 성분에 해당하는 3개의 좌표값을 각기 생성하는 제1∼제3 좌표값 생성 블록으로 구성한다.In order to achieve the above object, the present invention performs three booth algorithms (MBA) and Wallace tree algorithms respectively by inputting three video data and three coefficient data to generate three coordinate values corresponding to the primary color signal components. It consists of a 1st-3rd coordinate value generation block.

상기 제1∼제3 좌표값 생성 블록은 각각의 비디오 데이터와 그에 해당하는 계수 데이터를 각기 입력받아 부스 알고리즘 및 월러스 트리 알고리즘을 수행하여 각각의 비디오 데이터 성분을 출력하는 제1∼제3 데이터 연산부와, 제1∼제3 데이터 연산부의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 제1 월러스 트리 연산기와, 이 제1 월러스 트리 연산부의 출력 데이터를 래치하는 제1 플립플롭과, 이 제1 플립플롭의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 제2 월러스 트리 연산기와, 이 제2 월러스 트리 연산기의 출력 데이터를 래치하는 제2 플립플롭과, 이 제2 플립플롭의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 제3 월러스 트리 연산기와, 이 제3 월러스 트리 연산기의 출력 데이터를 래치하는 제3 플립플롭과, 이 제3 플립플롭의 출력 데이터를 덧셈하는 가산기와, 이 가산기의 출력 데이터를 래치하여 좌표값을 출력하는 제4 플립플롭으로 각기 구성한다.The first to third coordinate value generating blocks may include first to third data calculators for receiving respective video data and coefficient data corresponding thereto and performing a booth algorithm and a Wallace tree algorithm to output respective video data components. A first Wallace tree operator for performing a Wallace tree algorithm with input of the output data of the first to third data calculation units, and adding bits of the same position by three bits, and latching the output data of the first Wallace tree calculator. A second Wallace tree operator for performing a Wallace tree algorithm with one flip-flop and the output data of the first flip-flop as input, and adding bits of the same position by three bits; and latching the output data of the second Wallace tree operator. The second flip-flop and the output data of the second flip-flop, A third wallace tree operator for adding the bits of the value by three bits, a third flip-flop for latching the output data of the third wallace tree operator, an adder for adding the output data of the third flip-flop, and Each of the fourth flip-flops outputs a coordinate value by latching the output data.

상기 제1∼제3 데이터 연산부는 비디오 데이터를 순차적으로 래치하는 제1,제2 플립플롭과, 계수 데이터를 순차적으로 래치하여 일측 방향의 계수 데이터를 출력하는 제3,제4 플립플롭과, 상기 제2,제4 플립플롭의 출력 데이터를 입력으로 개선된 부스 알고리즘 연산을 수행하는 부스 알고리즘 연산기와, 이 부스 알고리즘 연산기의 출력 데이터를 래치하는 제5 플립플롭과, 이 제5 플립플롭의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 제1 월러스 트리 연산기와, 이 제1 월러스 트리 연산기의 출력 데이터를 래치하는 제6 플립플롭과, 이 제6 플립플롭의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 제2 월러스 트리 연산기와, 이 제2 월러스 트리 연산기의 출력 데이터를 래치하는 제7 플립플롭과, 이 제7 플립플롭의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 제3 월러스 트리 연산기와, 이 제3 월러스 트리 연산기의 출력 데이터를 래치하여 비디오 데이터를 출력하는 제8 플립플롭으로 각기 구성한다.The first to third data calculators include first and second flip-flops for sequentially latching video data, third and fourth flip-flops for sequentially latching coefficient data and outputting coefficient data in one direction; A booth algorithm arithmetic operation for performing an improved booth algorithm operation as input to the output data of the second and fourth flip-flops, a fifth flip-flop latching the output data of the booth algorithm arithmetic unit, and output data of the fifth flip-flop A first Wallace tree operator for performing a Wallace tree algorithm to add bits of the same position by three bits, a sixth flip-flop for latching output data of the first Wallace tree operator, and a sixth flip-flop A second wallace tree operator for performing a wallace tree algorithm with input of output data and adding bits of the same position by three bits; and the second wallace tree A seventh flip-flop for latching the output data of the operator; a third wallace tree operator for performing a Wallace tree algorithm with input of the output data of the seventh flip-flop and adding bits of the same position by three bits; Each of the eighth flip-flops outputs video data by latching output data of the Wallace tree operator.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도2 는 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 비디오 데이터(A[11:0]),(B[11:0]),(C[11:0])와 계수 데이타(KA[9:0]),(KB[9:0]),(KC[9:0])를 입력으로 개선된 부스 알고리즘(MBA ; Modified Booth Algorithm) 및 월러스 트리(Wallas Tree) 연산을 각기 수행하여 원색 신호(R,G,B) 성분에 해당하는 좌표값(X[11:0]),(Y[11:0]),(Z[11:0])을 각기 생성하는 좌표값 생성 블럭(201∼203)으로 구성한다.2 is a block diagram showing an embodiment of the present invention, as shown therein, video data A [11: 0], (B [11: 0]), (C [11: 0]) and coefficient data. Inputs (KA [9: 0]), (KB [9: 0]) and (KC [9: 0]) provide improved booth algorithms (MBA; Modified Booth Algorithm) and Wallace Tree operations, respectively. To generate coordinate values (X [11: 0]), (Y [11: 0]) and (Z [11: 0]) corresponding to the primary color signal (R, G, B). It consists of blocks 201 to 203.

상기 좌표값 생성 블럭(201)은 도3 의 블록도에 도시한 바와 같이, 데이터(A[11:0])와 계수 데이터(KA[9:0])를 입력으로 개선된 부스 알고리즘 및 월러스 트리 알고리즘을 수행하여 비디오 데이터(Ax)를 출력하는 데이터 연산부(210-1)와, 데이터(B[11:0])와 계수 데이터(KB[9:0])를 입력으로 개선된 부스 알고리즘 및 월러스 트리 알고리즘을 수행하여 비디오 데이터(Bx)를 출력하는 데이터 연산부(210-2)와, 데이터(C[11:0])와 계수 데이터(KC[9:0])를 입력으로 개선된 부스 알고리즘 및 월러스 트리 알고리즘을 수행하여 비디오 데이터(Cx)를 출력하는 데이터 연산부(210-3)와, 상기 연산부(210-1∼210-3)의 출력 데이터(Ax,Bx,Cx)를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 월러스 트리 연산기(211)와, 이 월러스 트리 연산기(211)의 출력 데이터를 래치하는 플립플롭(212)과, 이 플립플롭(212)의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 월러스 트리 연산기(213)와, 이 월러스 트리 연산기(213)의 출력 데이터를 래치하는 플립플롭(214)과, 이 플립플롭(214)의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 월러스 트리 연산기(215)와, 이 월러스 트리 연산기(215)의 출력 데이터를 래치하는 플립플롭(216)과, 이 플립플롭(216)의 출력 데이터를 덧셈하는 가산기(217)와, 이 가산기(217)의 출력 데이터를 래치하여 X 성분의 좌표값(X[11:0])을 출력하는 플립플롭(218)으로 구성한다.As shown in the block diagram of FIG. 3, the coordinate value generation block 201 is an improved booth algorithm and Wallace tree with inputs of data A [11: 0] and coefficient data KA [9: 0]. An improved booth algorithm and wallace by inputting the data operation unit 210-1 which performs the algorithm and outputs the video data Ax, and the data B [11: 0] and the coefficient data KB [9: 0]. An improved booth algorithm using a data operation unit 210-2 for outputting video data Bx by performing a tree algorithm, and inputting data C [11: 0] and coefficient data KC [9: 0]; The Wallace Tree Algorithm by performing the Wallace Tree Algorithm and outputting the data data 210x and the output data Ax, Bx, Cx of the calculators 210-1 to 210-3. Wallace tree operator 211 that adds the bits of the same position by three bits by performing the following operation, and output data of the wallace tree operator 211. A flip-flop 212 for latching a key, a Wallace tree operator 213 for performing a Wallace tree algorithm with input of the output data of the flip-flop 212, and adding bits of the same position by 3 bits, and the wallace tree operator A flip-flop 214 latching the output data of 213 and a Wallace tree operator 215 performing a Wallace tree algorithm with input of the output data of the flip-flop 214 to add bits of the same position by 3 bits. And a flip-flop 216 for latching the output data of the Wallace tree operator 215, an adder 217 for adding the output data of the flip-flop 216, and an output data of the adder 217. And a flip-flop 218 for outputting the coordinate value X [11: 0] of the X component.

상기 데이터 연산부(210-1)는 도4 의 블록도에 도시한 바와 같이, 비디오 데이터(A[11:0])를 순차적으로 래치하는 플립플롭(221)(222)과, 계수 데이터(KA[11:0])를 순차적으로 래치하여 X 성분의 계수 데이터(KAx)를 출력하는 플립플롭(223)(224)과, 상기 플립플롭(222)(224)의 출력 데이터를 입력으로 개선된 부스 알고리즘 연산을 수행하는 부스 알고리즘 연산기(225)와, 이 부스 알고리즘 연산기(225)의 출력 데이터를 래치하는 플립플롭(226)과, 이 플립플롭(226)의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 월러스 트리 연산기(227)와, 이 월러스 트리 연산기(227)의 출력 데이터를 래치하는 플립플롭(228)과, 이 플립플롭(228)의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 월러스 트리 연산기(229)와, 이 월러스 트리 연산기(229)의 출력 데이터를 래치하는 플립플롭(230)과, 이 플립플롭(230)의 출력 데이터를 입력으로 월러스 트리 알고리즘을 수행하여 동일한 위치의 비트를 3비트씩 덧셈하는 월러스 트리 연산기(231)와, 이 월러스 트리 연산기(231)의 출력 데이터를 래치하여 비디오 데이터(Ax)를 출력하는 플립플롭(232)으로 구성한다.As shown in the block diagram of FIG. 4, the data operation unit 210-1 includes flip-flops 221 and 222 which sequentially latch video data A [11: 0], and coefficient data KA [. 11: 0]) and a booth algorithm improved by inputting the output data of the flip-flops 223 and 224 and the output data of the flip-flops 222 and 224 by sequentially latching the coefficient data KAx of the X component. A Wallace tree algorithm is performed by inputting a booth algorithm calculator 225 that performs the operation, a flip-flop 226 that latches the output data of the booth algorithm operator 225, and output data of the flip-flop 226. A Wallace tree operator 227 that adds bits of the same position by three bits, a flip-flop 228 that latches the output data of the wallace tree operator 227, and the output data of the flip-flop 228 as inputs. Perform Wallace Tree algorithm to add bits of the same position by 3 bits The Wallace tree operator 229, the flip-flop 230 latching the output data of the wallace tree operator 229, and the output data of the flip-flop 230. A Wallace tree operator 231 for adding bits by three bits, and a flip-flop 232 for latching the output data of the Wallace tree operator 231 to output video data Ax.

상기 데이터 연산부(210-2)(210-3)는 도4 의 블록도와 같은 데이터 연산부(210-1)와 동일하게 구성한다.The data operation unit 210-2 and 210-3 are configured in the same manner as the data operation unit 210-1 as shown in the block diagram of FIG. 4.

상기 좌표값 생성 블럭(202)(203)은 도3 및 도4 의 좌표값 생성 블럭(201)과 동일하게 구성한다.The coordinate value generation block 202 and 203 are configured in the same manner as the coordinate value generation block 201 of FIGS. 3 and 4.

이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.Referring to the operation and effect of the embodiment of the present invention configured as described above are as follows.

좌표값 생성 블럭(201∼203)은 비디오 데이터(A[11:0]),(B[11:0]),(C[11:0])와 계수 데이타(KA[9:0]),(KB[9:0]),(KC[9:0])를 각각의 입력으로 개선된 부스 알고리즘(MBA ; Modified Booth Algorithm) 및 월러스 트리(Wallas Tree) 알고리즘을 수행하여 원색 신호(R,G,B) 성분에 해당하는 좌표값(X[11:0]),(Y[11:0]),(Z[11:0])을 각기 생성하게 된다.The coordinate value generating blocks 201 to 203 are composed of video data A [11: 0], (B [11: 0]), (C [11: 0]) and coefficient data KA [9: 0], (KB [9: 0]), (KC [9: 0]) are modified to each input to improve the primary color signal (R, G) by performing Modified Booth Algorithm (MBA) and Wallace Tree (Algorithm). , B) Coordinate values (X [11: 0]), (Y [11: 0]), and (Z [11: 0]) corresponding to the components are generated, respectively.

상기에서 좌표값 생성 블럭(201∼203)은 선택 신호(CWSEL[1:0])에 의해 동작 상태가 결정되는데, 그 선택 신호(CWSEL[1:0])가 '00'이면 X 성분의 좌표값(X[11:0])을 생성하는 좌표값 생성 블럭(201)만이 동작하고 '01'이면 Y 성분의 좌표값(Y[11:0])을 생성하는 좌표값 생성 블럭(202)만이 동작하며 '10'이면 Z 성분의 좌표값(Z[11:0])을 생성하는 좌표값 생성 블럭(203)만이 동작하고 '11'이면 상기 좌표값 생성 블럭(201∼203)은 모두 이전의 좌표값을 홀딩하는 동작을 수행한다.In the above-described coordinate value generating blocks 201 to 203, the operation state is determined by the selection signal CWSEL [1: 0]. If the selection signal CWSEL [1: 0] is '00', the coordinates of the X component are generated. Only the coordinate value generation block 201 which generates the value X [11: 0] is operated. If '01', only the coordinate value generation block 202 that generates the coordinate value Y [11: 0] of the Y component is operated. In operation 10, only the coordinate value generation block 203 for generating the coordinate value Z [11: 0] of the Z component is operated. If the value is '11', the coordinate value generation blocks 201 to 203 are all previous values. Holds a coordinate value.

이러한 본 발명을 도3 및 도4 와 같은 좌표값 생성 블럭(201)을 예를 들어 설명하면 다음과 같다.The present invention will be described with reference to the coordinate value generation block 201 as shown in FIGS. 3 and 4 as an example.

좌표값 생성 블럭(201)은 비디오 데이터(A[11:0]),(B[11:0]),(C[11:0])와 계수 데이터(KA[9:0]),(KB[9:0]),(KC[9:0])를 입력으로 데이터 연산부(210-1)가 비디오 데이터(A[11:0])와 계수 데이터(KA[9:0])를 연산하여 비디오 데이터(Ax)를 출력하고 데이터 연산부(210-2)가 비디오 데이터(B[11:0])와 계수 데이터(KB[9:0])를 연산하여 비디오 데이터(Bx)를 출력하며 데이터 연산부(210-3)가 비디오 데이터(C[11:0])와 계수 데이터(KC[9:0])를 연산하여 비디오 데이터(Cx)를 출력하게 된다.The coordinate value generation block 201 includes video data A [11: 0], (B [11: 0]), (C [11: 0]) and coefficient data KA [9: 0], (KB). [9: 0]) and (KC [9: 0]), the data operation unit 210-1 calculates the video data A [11: 0] and the coefficient data KA [9: 0]. The video data Ax is output, and the data calculating unit 210-2 calculates the video data B [11: 0] and the coefficient data KB [9: 0] to output the video data Bx. 210-3 calculates video data C [11: 0] and coefficient data KC [9: 0] to output video data Cx.

상기 데이터 연산부(210-1)는 플립플롭(221)(222)이 비디오 데이터(A[11:0])를 순차적으로 래치하여 부스 알고리즘 연산기(225)에 출력하고 플립플롭(223)(224)이 10비트의 계수 데이터(KA[9:0])를 순차적으로 래치하여 상기 부스 알고리즘 연산기(225)에 계수 데이터(KAx)를 출력하게 된다.The data operation unit 210-1 sequentially flips the video data A [11: 0] to the booth algorithm calculator 225 by flip-flops 221 and 222, and then flip-flops 223 and 224. The 10-bit coefficient data KA [9: 0] is sequentially latched to output the coefficient data KAx to the booth algorithm calculator 225.

상기 플립플롭(224)은 선택 신호(CWSEL[1:0])에 의해 동작 상태가 결정되어진다.The flip-flop 224 has an operating state determined by the selection signal CWSEL [1: 0].

상기 부스 알고리즘 연산기(225)는 입력 데이터(A[11:0]),(KA[11:0])를 연산(MBA)하여 도5 의 (a)와 같이 각기 14비트인 5개의 서브 데이터를 생성하게 된다.The booth algorithm calculator 225 calculates MBA of input data A [11: 0] and KA [11: 0], and stores five sub-data, each of which is 14 bits as shown in FIG. Will be created.

상기 부스 알고리즘 연산기(225)는 시프팅 및 콘버팅 기능을 내장하게 된다.The booth algorithm calculator 225 has built-in shifting and converting functions.

이때, 플립플롭(226)이 부스 알고리즘 연산기(225)에서 출력된 5개의 서브 데이터를 래치하면 월러스 트리 연산기(227)는 월러스 트리 알고리즘을 수행하여 도5 의 (b)와 같이 동일한 위치에 있는 비트를 3비트씩 덧셈하게 되고 이때의 출력 데이터는 플립플롭(228)에서 래치되어 월러스 트리 연산기(229)에 출력된다.At this time, if the flip-flop 226 latches the five sub data output from the booth algorithm calculator 225, the Wallace tree operator 227 performs the Wallace tree algorithm to bit bits at the same position as shown in FIG. Is added by 3 bits, and the output data is latched by the flip-flop 228 and output to the Wallace tree operator 229.

이에 따라, 월러스 트리 연산기(229)가 월러스 트리 알고리즘을 수행하여 도5 의 (c)와 같이 동일한 위치에 있는 비트를 3비트씩 덧셈하면 플립플롭(230)이 그 덧셈에 의한 출력 데이터를 래치하고 월러스 트리 연산기(231)가 상기 플립플롭(230)에 의해 래치된 데이터에 대해 월러스 트리 알고리즘을 수행하여 도5 의 (d)와 같이 동일한 위치에 있는 비트를 3비트씩 덧셈하며 그 때의 데이터(Ax)는 플립플롭(232)에서 래치되어 월러스 트리 연산부(211)에 출력되어진다.Accordingly, if the Wallace tree operator 229 performs the Wallace tree algorithm and adds the bits at the same position by 3 bits as shown in FIG. 5C, the flip-flop 230 latches the output data by the addition. The Wallace tree operator 231 performs a Wallace tree algorithm on the data latched by the flip-flop 230 to add bits at the same position by 3 bits as shown in FIG. Ax is latched by the flip-flop 232 and output to the Wallace tree operator 211.

상기에서 플립플롭(226)(228)(230)(232)를 삽입하여 파이프 라인(pipe-line) 동작을 수행하도록 함으로써 고주파에서 동작할 수 있도록 한다.By inserting the flip-flops 226, 228, 230, 232 in the above to perform the pipeline (pipe-line) operation to operate at a high frequency.

또한, 데이터 연산부(210-2)(210-3)는 각기 데이터(B[11:0),(KB[9:0])와 (C[11:0]) ,(KC[9:0])를 입력으로 하여 데이터 연산부(210-1)와 동일한 동작을 수행함에 의해 비디오 데이터(Bx)(Cx)를 각기 월러스 트리 연산기(211)에 출력하게 된다.In addition, the data operation units 210-2 and 210-3 each include data B [11: 0), (KB [9: 0]), (C [11: 0]), and (KC [9: 0]). By performing the same operation as the data operation unit 210-1, the video data Bx and Cx are output to the Wallace tree operator 211.

상기 월러스 트리 연산기(211)는 비디오 데이터(Ax,Bx,Cx)를 입력으로 월러스 트리 알고리즘을 수행하여 도6 의 (a)와 같이 동일한 위치에 있는 비트를 3비트씩 덧셈하게 되고 그 덧셈된 데이터는 플립플롭(212)에서 래치되어진다.The Wallace tree operator 211 performs a Wallace tree algorithm with input of video data Ax, Bx, and Cx, and adds bits at the same position by 3 bits as shown in FIG. Is latched in flip-flop 212.

상기 플립플롭(212)에서 래치된 데이터는 월러스 트리 연산기(213),(215)를 순차적으로 통해 월러스 트리 알고리즘이 수행되어 도6 의 (b)(c)와 같이 동일한 위치에 있는 비트를 3비트씩 덧셈하게 된다.The data latched in the flip-flop 212 is sequentially performed through the Wallace tree operators 213 and 215 to perform three-bit bits at the same position as shown in FIG. 6 (b) (c). It will add up.

상기 월러스 트리 연산기(213),(215)의 출력 데이터는 각기 플립플롭(214),(216)에서 래치되어진다.The output data of the Wallace tree operators 213 and 215 are latched by the flip-flops 214 and 216, respectively.

따라서, 부스 알고리즘과 월러스 트리 알고리즘이 모두 수행되어 도6 의 (d)와 같이 각 위치에 2비트 이하의 비트가 남은 플립플롭(216)에 래치된 데이터는 가산기(217)에서 덧셈되어 뒤의 9자리가 라운딩(rounding)된 후 12자리만이 취해지며 플립플롭(218)에서 래치되어 12비트의 X-좌표값(X[11:0])이 출력되어진다.Therefore, both the booth algorithm and the Wallace tree algorithm are performed so that data latched to the flip-flop 216 having two or less bits at each position as shown in FIG. After the rounding, only 12 digits are taken and latched in the flip-flop 218 to output the 12-bit X-coordinate value X [11: 0].

한편, 좌표값 연산 블록(202),(203)도 비디오 데이터(A[11:0])(B[11:0])(C[11:0])와 계수 데이터(KA[9:0]),(KB[9:0]),(KC[9:0])를 각기 입력으로 하여 좌표값 연산 블록(201)과 동일한 동작을 수행함에 의해 Y,Z-좌표값(Y[11:0]),(Z[11:0])을 각기 출력하게 된다.On the other hand, the coordinate value calculation blocks 202 and 203 also have video data A [11: 0] (B [11: 0]) (C [11: 0]) and coefficient data KA [9: 0]. ), (KB [9: 0]), (KC [9: 0]) as inputs, respectively, and perform the same operation as the coordinate value calculation block 201, so that the Y, Z-coordinate value (Y [11: 0 ]), (Z [11: 0]) will be printed respectively.

상기에서 상세히 설명한 바와 같이 본 발명은 시프터, 가산기 및 플립플롭으로 회로를 구현함으로써 고주파에서 고속 동작 가능하도록 함과 아울러 회로의 크기를 최적화할 수 있는 효과가 있다.As described in detail above, the present invention implements a circuit with a shifter, an adder, and a flip-flop to enable high-speed operation at a high frequency and to optimize the size of the circuit.

Claims

Video data (A [11: 0]), (B [11: 0]), (C [11: 0]) and coefficient data (KA [9: 0]), (B [9: 0]), ( 3 coordinate values (X [11: 0]) corresponding to the primary color signal components (R, G, B) by performing the booth algorithm (MBA) and the Wallace tree algorithm, respectively, as KC [9: 0]). Y [11: 0]) and (Z [11: 0]), each of which is composed of first to third coordinate value generating blocks.

The method according to claim 1, wherein the first coordinate value generating block includes each video data A [11: 0] (B [11: 0]) (C [11: 0]) and corresponding coefficient data KA [ 9: 0]), (B [9: 0]), (KC [9: 0]), respectively, and perform the booth algorithm and the Wallace tree algorithm to perform the respective video data components (Ax), (Bx), ( The Wallace Tree algorithm is performed by inputting the first to third data operation units outputting Cx) and the output data Ax, Bx, and Cx of the first to third data operation units. A first Wallace tree operator that adds bits by bit, a second and third Wallace tree operator that adds bits of the same position by three bits by sequentially performing a Wallace tree algorithm on the output data of the first Wallace tree operator; An adder that adds output data of the third Wallace tree operator and outputs coordinate values (X [11: 0]) of the X component, and the second and third coordinate value generating blocks The first color coordinate value of the video decoder, characterized in that identically constructed and generating block space coordinate conversion unit.

The apparatus of claim 2, wherein a flip-flop is connected to an output terminal of the first to third Wallace tree operators and the adder.

3. The method of claim 2, wherein the first data operation unit sequentially latches the first and second flip-flops that sequentially latch the video data A [11: 0], and the coefficient data KA [9: 0]. A third and fourth flip-flops for outputting coefficient data KAx, a booth algorithm operator for performing an improved booth algorithm operation on the output data of the second and fourth flip-flops, and an output of the booth algorithm calculator A first Wallace tree operator that performs a Wallace tree algorithm with data as input and adds bits of the same position by three bits, and performs a Wallace tree algorithm with input of the output data of the first Wallace tree operator to perform bits of the same position. Performing a Wallace tree algorithm on the input of the second Wallace tree operator that adds the bits by three bits and the output data of the second Wallace tree operator, and adding bits of the same position by three bits. And a third wallace tree operator, wherein the second and third data calculators are configured in the same manner as the first data calculator.

5. The apparatus of claim 4, wherein a flip-flop is connected to an output terminal of the booth algorithm operator and the first to third Wallace tree operators.

5. The apparatus of claim 4, wherein the fourth flip-flop has an operating state determined by the selection signal CWSEL [1: 0].