KR100429541B1 - 이더넷을 사용하는 장비에서 인터페이스 장치 - Google Patents

이더넷을 사용하는 장비에서 인터페이스 장치 Download PDF

Info

Publication number
KR100429541B1
KR100429541B1 KR10-2001-0061022A KR20010061022A KR100429541B1 KR 100429541 B1 KR100429541 B1 KR 100429541B1 KR 20010061022 A KR20010061022 A KR 20010061022A KR 100429541 B1 KR100429541 B1 KR 100429541B1
Authority
KR
South Korea
Prior art keywords
ethernet
application
ipc
function
registration
Prior art date
Application number
KR10-2001-0061022A
Other languages
English (en)
Other versions
KR20030028299A (ko
Inventor
안중규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0061022A priority Critical patent/KR100429541B1/ko
Publication of KR20030028299A publication Critical patent/KR20030028299A/ko
Application granted granted Critical
Publication of KR100429541B1 publication Critical patent/KR100429541B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/35Switches specially adapted for specific applications
    • H04L49/351Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/112Switch control, e.g. arbitration
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
이더넷을 사용하며, IPC를 사용하는 장치에 관한 기술이다.
나. 발명이 해결하고자 하는 기술적 과제
IPC를 사용하는 장비에서 이더넷 드라이버를 이중화하여 효율적이며, 저렴한 IPC 장비를 제공한다.
다. 발명의 해결방법의 요지
본 발명에 따른 장치는 이더넷을 사용하는 장비에서 응용 프로그램과 이더넷 드라이버간을 연결하는 IPC 장치로서, 응용 프로그램으로부터 직접 등록 요구를 수신하여 상기 등록이 요구된 응용 프로그램의 등록을 수행하는 등록 함수와, 응용 프로그램으로부터 직접 삭제 요구를 수신하여 상기 삭제가 요구된 응용 프로그램의 삭제를 수행하는 삭제 함수와, 상기 이더넷으로부터 수신된 데이터를 해당 응용 프로그램들로 데이터를 전달하는 전달 함수와, 상기 응용 프로그램으로부터 이더넷으로 송신되는 데이터의 변환을 수행하는 송신 함수와, 이중화된 이더넷 드라이버들의 활성 상태 또는 대기상태로 천이를 제어하는 이너넷 관리 함수와, 데이터의 이더넷 드라이버들로 전달할 데이터 및 수신할 데이터를 저장하는 큐 버퍼와, 상기 응용 프로그램의 등록, 삭제와 이더넷 드라이버의 관리 및 큐 버퍼의 관리의 제어를 수행하는 제어 구조체로 구성됨을 특징으로 한다.
라. 발명의 중요한 용도 이더넷과 IPC를 사용하는 장비에서 사용된다.

Description

이더넷을 사용하는 장비에서 인터페이스 장치{INTERFACE APPARATUS USING ETHER-NET DEVICE}
본 발명은 이더넷(ETHER-NET)을 사용하는 장비에서 사용되는 인터페이스 장치에 관한 것으로, 특히 아이피시(IPC :Inter-Processor Communication)를 이용하여 인터페이스하기 위한 장치에 관한 것이다.
통상적으로 이더넷을 사용하는 장비에서는 소켓(SOCKET) 인터페이스를 통해 응용 프로그램이 구동된다. 이와 동일하게 이더넷을 사용하여 IPC를 구현하는 경우에도 소켓 인터페이스를 구조에 IPC 기능 모듈을 부가하여 구현하는 경우가 대부분이다.
이를 도 1을 참조하여 살펴본다. 도 1은 일반적으로 이더넷을 사용하며 IPC기능을 구비한 장비의 소프트웨어의 계층 구조를 도시한 도면이다.
이더넷 드라이버들(140a, 140b)은 이더넷(Ether-NET)(10)과 연결되어 데이터의 송수신을 수행한다. 즉, 이더넷으로부터 수신되는 데이터를 IPC로 전달하며, IPC로부터 수신되는 데이터를 이더넷(10)으로 전달한다. IPC(130)는 응용 프로그램과 소켓 인터페이스(120)을 통해 데이터의 송수신이 이루어진다. 이와 같은 소켓 인터페이스(120)는 범용적으로 사용되는 인터페이스를 사용하며, 응용 프로그램과 IPC 간 송수신되는 데이터의 인터페이스를 수행한다.
상기한 소켓은 범용적인 인터페이스이므로 내부적으로 소켓 구별자(socket descriptor)를 사용하여 응용 프로그램들을 구분한다. 이와 같이 소켓 인터페이스를 사용하여 이중화된 IPC를 구현할 경우 이의 관리를 위해 구조적으로 연결 리스트(Linked List)와 해쉬 테이블(Hash Table)을 사용하게 된다. 따라서 소켓 인터페이스를 사용하여 이중화된 IPC를 구현할 경우 소켓에 많은 부하가 걸리는 문제가 있다. 또한 IPC만을 위해서 이더넷을 사용하게 된다면, 범용적으로 사용할 수 있도록 설계된 소켓은 응용 프로그램에 친숙한 인터페이스 제공이라는 측면의 장점을 제외한다면 그 구조상 단순하고 효율적인 IPC 처리가 이루어지기 어려운 문제가 있다.
따라서 본 발명의 목적은 범용 소켓을 사용하지 않고 이더넷과 IPC 처리를 효율적으로 수행할 수 있는 인터페이스 장치를 제공함에 있다.
본 발명의 다른 목적은 이중화된 이더넷 IPC를 위한 효율적인 자료 구조 및 처리를 위한 장치를 제공함에 있다.
본 발명의 또 다른 목적은 이더넷과 IPC를 사용하는 장비의 부하를 줄일 수 있는 인터페이스 장치를 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는 이더넷을 사용하는 장비에서 응용 프로그램과 이더넷 드라이버간을 연결하는 IPC 장치로서, 응용 프로그램으로부터 직접 등록 요구를 수신하여 상기 등록이 요구된 응용 프로그램의 등록을 수행하는 등록 함수와, 응용 프로그램으로부터 직접 삭제 요구를 수신하여 상기 삭제가 요구된 응용 프로그램의 삭제를 수행하는 삭제 함수와, 상기 이더넷으로부터 수신된 데이터를 해당 응용 프로그램들로 데이터를 전달하는 전달 함수와, 상기 응용 프로그램으로부터 이더넷으로 송신되는 데이터의 변환을 수행하는 송신 함수와, 이중화된 이더넷 드라이버들의 활성 상태 또는 대기상태로 천이를 제어하는 이더넷 관리 함수와, 데이터의 이더넷 드라이버들로 전달할 데이터 및 수신할 데이터를 저장하는 큐 버퍼와, 상기 응용 프로그램의 등록, 삭제와 이더넷 드라이버의 관리 및 큐 버퍼의 관리의 제어를 수행하는 제어 구조체로 구성됨을 특징으로 한다.
도 1은 일반적으로 이더넷을 사용하며 IPC기능을 구비한 장비의 소프트웨어의 계층 구조를 도시한 도면,
도 2는 본 발명의 바람직한 실시 예에 따라 이중화된 이더넷 드라이버와 응용 프로그램을 연결하는 인터페이스 구조를 도시한 도면,
도 3은 본 발명에 따른 IPC 인터페이스의 블록 중 등록 함수의 제어 흐름도,
도 4는 본 발명의 바람직한 실시 예에 따라 삭제 함수에서 응용 프로그램의 등록 해제 시 제어 흐름도,
도 5는 본 발명에 따른 IPC 인터페이스의 전달 함수의 동작 시 제어 흐름도,
도 6은 본 발명에 따른 이더넷 드라이버에서 프레임 데이터 수신 시의 제어 흐름도,
도 7은 본 발명에 따른 IPC 인터페이스의 블록들 중 송신 함수의 동작 시 제어 흐름도,
도 8은 본 발명에 따른 IPC 인터페이스의 블록들 중 이더넷 관리 함수의 동작 시 제어 흐름도.
이하 첨부된 도면을 참조하여 설명한다. 또한 동일한 부분은 비록 다른 도면에 도시되더라도 동일한 참조부호를 사용한다.
도 2는 본 발명의 바람직한 실시 예에 따라 이중화된 이더넷 드라이버와 응용 프로그램을 연결하는 인터페이스 구조를 도시한 도면이다. 이하 도 2를 참조하여 본 발명에 따라 구성되는 IPC 구조와 그 구조에 따른 동작 및 구성에 대하여 상세히 설명한다.
이더넷 드라이버들(140a, 140b)은 이더넷(10)과 IPC 인터페이스(130)간 연결되어 데이터를 송신 및 수신한다. 그리고 IPC 인터페이스(130)는 응용 프로그램들(110a, 110b)로 이더넷(10)으로부터 올라온 데이터를 전달하거나 또는 상기 응용 프로그램들(110a, 110b)로부터 수신된 데이터들을 이더넷 드라이버들(140a, 140b)을 통해 이더넷(10)으로 내려준다.
본 발명에 따른 IPC 인터페이스(130)는 제어 구조체(131)와, 이더넷 관리 함수(132)와, 삭제 함수(133)와, 등록 함수(134)와, 전달 함수(135)와, 송신 함수(136) 및 큐(Queue) 버퍼(137)로 구성된다. 상기 제어 구조체(131)는 IPC 인터페이스 내부에 존재하는 모든 함수들을 관리하며, 큐 버퍼(137)에 데이터의 저장, 갱신, 독취 등을 제어한다. 또한 상기 제어 구조체(131)는 상기 이중화되어 있는 이더넷 드라이버들(140a, 140b) 중 하나를 활성 드라이버로 설정한다. 이와 같이 활성 드라이버를 설정하면, 설정된 드라이버의 아이디(ID : Identification)를 저장한다.
이더넷 관리 함수(132)는 상기 제어 구조체(131)에 의해 저장된 활성 이더넷 드라이버가 전송하는 오류 임계값에 대한 보고를 수신하고, 이를 검사하여 활성 이더넷 드라이버의 상태를 유지한다. 등록 함수(134)는 응용 프로그램들(110a, 110b, …)을 상기 제어 구조체(131)에 등록한다. 이때 제어 구조체(131)에 등록되는 응용 프로그램들의 상태를 표로 도시하면 하기 <표 1>과 같이 도시할 수 있다.
Index App. ID Queue ID Descriptor
a-1
a b c 1
이하의 설명에서 상기 <표 1>을 "응용 프로그램 등록 테이블"이라 칭한다. 상기 <표 1>의 응용 프로그램 등록 테이블에서 "Index"는 단순 인덱스 값을 말한다. 그리고, "App. ID"는 응용 프로그램이 등록될 때, 상기 등록되는 응용 프로그램을 나타내는 ID를 말한다. 즉, 응용 프로그램의 아이디가 된다. 또한 "Queue ID"는 응용 프로그램이 등록될 때 상기 등록되는 응용 프로그램에 할당되는 큐버퍼(137)의 값이다. 마지막으로 "Descriptor"는 상기 "App. ID"에 해당하는 디스크립터(Descriptor)이다. 즉, 상기 Descriptor는 각 응용 프로그램이 자신의 디스크립터를 저장한다.
상기한 <표 1>의 데이터 구조는 시스템 초기화 시에 메모리를 할당받아 어레이(Array) 방식으로 이루어진다. 또한 상기 <표 1>은 데이터 수신시 어떤 응용 프로그램으로 데이터를 전달해야 하는지를 결정하기 위한 어레이(Array)가 되며, 상기 어레이는 디스크립터의 추가 또는 삭제 시에 응용 프로그램의 아이디(App. ID)에 따라 정렬된다. 즉, 데이터 수신시 목적 응용 프로그램의 아이디를 2진 검색(Binary Search)으로 찾고 이에 해당하는 큐(Queue) 아이디에 데이터를 기록한다. 상기한 목적 응용 프로그램의 아이디를 2진 검색으로 찾기가 가능한 것은 상기 <표 1>은 응용 프로그램의 아이디에 따라 저장되기 때문이다.
Descriptor Index
1 a1
2 a2
상기 <표 2>는 상기 <표 1>과 상호간 보완적인 역할을 수행하며, 동시에 추가 변경 삭제가 이루어진다. 즉, 상기 <표 1>에 추가되는 경우 상기 <표 2>에 디스크립터 값과 인덱스 값이 저장된다. 그리고 상기 <표 1>에서 삭제될 경우 상기 <표 2>에서도 삭제된다. 상기 디스크립터 테이블에서 "Index"는 상기 <표 1>의 응용 프로그램 등록 테이블의 Index를 지시하며, 상기 <표 1>의 디스크립터는 상기 디스크립터 테이블의 디스크립터를 지시하게 된다. 따라서, 상기 <표 1>이 응용 프로그램 아이디에 따라서 소트되어질 때, 상기 디스크립터 테이블도 올바른 Index를 유지하기 위해서 변화한다.
전달 함수(135)는 응용 프로그램들(110a, 110b)로부터 디스크립터를 수신하여 해당하는 큐 버퍼에 데이터가 존재할 경우 이를 응용 프로그램으로 전달한다. 송신 함수(136)는 상기 응용 프로그램들(110a, 110b)의 디스크립터, 목적지 주소, 데이터를 입력받아 상기 활성 이더넷 드라이버로 이를 전달한다.
또한 상기 이더넷 드라이버들(140a, 140b)에 대한 활성상태 또는 대기상태에서 대기상태로 천이하는 임계값을 테이블로 저장한다. 이와 같은 테이블을 임계값 테이블이라 하며, 하기 <표 3>과 같이 도시할 수 있다.
이더넷 드라이버 1 ID RX Error Threshold TX Error Threshold
이더넷 드라이버 2 ID RX Error Threshold TX Error Threshold
상기 <표 3>에 도시한 바와 같이 각 이더넷 드라이버에 대하여 송신 및 수신에러의 임계값을 저장하고 있으며 상기 임계값을 초과하는 경우 상기 이더넷 관리함수(132)에 의해 활성 이더넷 드라이버가 변경된다. 즉, 상기 이더넷 드라이버 1(140a)이 활성 상태이며, 이때 송신 또는 수신 에러가 상기 임계값 테이블에 값보다 커지는 경우 이를 대기상태로 천이시킨다. 그런 후 상기 이더넷 드라이버 2(140b)를 활성 상태로 천이시킨다.
상술한 바와 같이 구성되는 IPC 인터페이스의 제어 구조체의 의사 코드(Pseudo Code)를 표로 도시하면 하기 <표 4>와 같이 도시할 수 있다.
#define MAX_NUM_OF_APPLICATIONtypedef QUEUE_ID QID; /* 큐버퍼를 가리키는 타입 선언 */typedef int DESC_2_INDEX; /* 상기 <표 2>를 위한 타입선언 */typedef struct port2desc {int App_ID;QID Queue_ID;int Descriptor;} PORT_2_QID; /* 상기 <표 1>을 위한 구조체 타입 선언 */typedef struct driver {DRIVER_ID drvid;int rx_err_thres;int tx_err_thres;} DRIVER; /* 상기 <표 3>을 위한 구조체 타입 선언 */DESC_2_INDEX d2idx[MAX_NUM_OF_APPLICATION];/* 상기 <표 2>를 위한 메모리 할당 */PORT_2_QID p2qid[MAX_NUM_OF_APPLICATION];/* 상기 <표 1>을 위한 메모리 할당 */int activeid;/* 상기 <표 3>의 메모리 영역에서 active 인 drive id를 가리킴 */DRIVER drive[2]; /* 이중화이므로 '2'가 된다. */
상기 <표 4>에 "/* */" 내의 내용은 각 코드의 설명이 부가된 내용이다.
도 3은 본 발명에 따른 IPC 인터페이스의 블록 중 등록 함수의 제어 흐름도이다. 이하 도 3을 참조하여 본 발명에 따른 등록 함수의 제어 과정을 상세히 설명한다.
등록 함수(134)는 소정 응용 프로그램으로부터 등록이 요구되면 상기 등록이 요구된 응용 프로그램의 아이디를 수신한다. 그리고 300단계로 진행하여 상기 <표 2>의 디스크립트 테이블로부터 비어 있는 디스크립트 값을 얻어온다. 그런 후 305단계로 진행하여 큐버퍼(137)로부터 사용할 큐 버퍼의 아이디(ID)를 할당받는다. 이는 향후 상기 응용 프로그램으로 데이터를 송수신할 경우 사용하기 위한 큐 버퍼의 아이디가 된다. 이와 같이 큐 버퍼(137)의 아이디를 할당받은 후 310단계로 진행하여 상기 제어 구조체(131)에 상기 응용 프로그램의 ID를 등록한다. 이를 통해 제어 구조체(131)에서 데이터의 송수신에 따른 제어를 수행할 수 있다. 그런 후 상기 등록 함수(134)는 315단계로 진행하여 상기 <표 1>을 응용 프로그램 아이디에 따라서 소트를 수행한다. 그런 후 상기 등록 함수(134)는 320단계에서 디스크립터를 환원한다. 이를 통해 응용 프로그램이 등록된다.
도 4는 본 발명의 바람직한 실시 예에 따라 삭제 함수에서 응용 프로그램의 등록 해제 시 제어 흐름도이다. 이하 도 4를 참조하여 본 발명에 따라 IPC 인터페이스의 삭제 함수에서 수행되는 제어 과정을 상세히 설명한다.
삭제 함수(133)는 400단계에서 삭제될 응용 프로그램으로부터 삭제 요구 신호를 수신한다. 그러면 405단계로 진행하여 상기 <표 1>의 디스크립터에 해당하는 큐 버퍼를 삭제한다. 이를 통해 상기 큐 버퍼(137)에 할당된 버퍼가 삭제되어 데이터의 송수신이 중단된다. 그리고 삭제 함수(133)는 410단계로 진행하여 상기 제어 구조체(131)에 등록되어 있는 응용 프로그램을 삭제한다. 따라서 상기 제어 구조체(131)에서 상기 등록이 해제되는 응용 프로그램으로 수신되는 데이터를 처리
도 5는 본 발명에 따른 IPC 인터페이스의 전달 함수의 동작 시 제어 흐름도이다. 이하 도 5를 참조하여 본 발명에 따른 전달 함수의 동작 과정에 대하여 상세히 설명한다.
전달 함수(135)는 응용 프로그램으로 전달할 데이터가 발생하면 500단계에서 상기 <표 1>에서 상기 응용 프로그램에 해당하는 디스크립터의 큐 아이디를 읽고, 큐 아이디가 지시하는 큐 버퍼에서 데이터를 읽은 후에 응용 프로그램이 지시하는 버퍼에 데이터를 저장한 후 데이터 길이를 리턴한다.
도 6은 본 발명에 따른 이더넷 드라이버에서 프레임 데이터 수신 시의 제어 흐름도이다. 이하 도 6을 참조하여 본 발명에 따라 이더넷 드라이버에서 프레임 데이터 수신 시의 제어 과정을 상세히 설명한다.
이더넷 드라이버(140)는 프레임 데이터를 수신하면 오류 여부를 판별한다. 이는 CRC 체크 등을 통해 수행할 수 있다. 이더넷 드라이버(140)는 수신된 데이터에 오류가 발생한 경우 즉 600단계로 판별된 경우 605단계로 진행하여 오류 횟수를 기록한다. 그런 후 이더넷 드라이버(140)는 610단계로 진행하여 오류 횟수가 수신 오류 횟수의 임계 값 이하인가를 검사한다. 상기 검사결과 오류 임계값 이하인 경우 615단계로 진행하여 수신된 프레임을 폐기한다.
반면에 수신된 프레임에 오류가 없는 경우 즉, 620단계로 진행하는 경우 이더넷 드라이버(140)는 620단계로 진행하여 프레임의 응용 프로그램 아이디를 상기<표 1>에서 바이너리 검색(Binary Search)을 수행한다. 그런 후 630단계로 진행하여 바이너리 검색 결과에 따라 응용 프로그램 아이디가 존재하는 경우 해당하는 큐 버퍼에 데이터를 저장한다. 그러나 만일 응용 프로그램의 아이디가 없는 경우 즉, 응용 프로그램이 등록되어 있지 않거나 또는 삭제된 경우이므로 상기 프레임을 폐기한다.
도 7은 본 발명에 따른 IPC 인터페이스의 블록들 중 송신 함수의 동작 시 제어 흐름도이다. 이하 도 7을 참조하여 본 발명에 따른 송신 함수의 동작 과정을 상세히 설명한다.
송신 함수(136)는 700단계에서 응용 프로그램으로부터 이더넷을 통해 전달할 데이터를 수신한다. 이러한 경우 디스크립터와 목적지 주소 및 데이터를 수신하게 된다. 그러면 상기 송신 함수(136)는 705단계에서 제어 구조체(131)에서 현재 동작 중인 이더넷 드라이버의 아이디를 획득한다. 즉, 활성 상태의 이더넷 드라이버를 확인하게 된다. 그런 후 상기 송신 함수(136)는 710단계로 진행하여 입력받은 값을 사용하여 IPC 메시지 및 이더넷 프레임을 생성한다. 그런 후 송신 함수(136)는 715단계로 진행하여 드라이버 아이디에 해당하는 장치(Device)를 통해 프레임을 송신한다.
이때 송신이 완료되면 즉, 720단계로 진행하면 상기 송신 함수(136)는 데이터의 전달을 종료한다. 그러나 송신 오류가 발생한 경우 즉, 725단계로 진행하는 경우 송신 함수(136)는 730단계로 진행하여 내부의 카운터에 오류 횟수를 기록한다. 그런 후 상기 송신 함수(136)는 735단계로 진행하여 오류가 발생한 횟수와 송신 오류 임계 값을 대비한다. 상기 검사 결과 오류 횟수가 임계값 이하인 경우 송신을 위한 동작을 수행하기 위해 리턴한다.
도 8은 본 발명에 따른 IPC 인터페이스의 블록들 중 이더넷 관리 함수의 동작 시 제어 흐름도이다. 이하 도 8을 참조하여 본 발명에 따른 이더넷 관리 함수의 동작 과정을 상세히 설명한다.
상기 이너뎃 관리 함수(132)는 이더넷 드라이버가 소정 횟수 이상 오류 동작이 발생하는 경우 상기 이더넷 드라이버로부터 이에 대한 보고 신호를 수신하여 동작한다. 이와 같은 보고 신호가 수신되면 이더넷 관리 함수(132)는 800단계에서 활성 드라이버 아이디를 검사한다. 그런 후 805단계로 진행하여 활성 드라이버 아이디를 현재 대기상태로 변경하고 대기상태에 있던 이더넷 드라이버를 활성 드라이버로 변경한다.
상술한 바와 같이 이더넷을 사용하는 장비에서 IPC를 사용하는 경우 소켓 인터페이스를 사용하지 않고 직접 사용할 수 있도록 IPC를 사용할 수 있도록 구성함으로써 장비에 탑재되는 프로그램의 부피를 줄이 수 있으며, 가격 경쟁력을 높일 수 있는 이점이 있다.

Claims (1)

  1. 이더넷을 사용하는 장비에서 응용 프로그램과 이더넷 드라이버간을 연결하는 IPC 장치에 있어서,
    응용 프로그램으로부터 직접 등록 요구를 수신하여 상기 등록이 요구된 응용 프로그램의 등록을 수행하는 등록 함수와, 응용 프로그램으로부터 직접 삭제 요구를 수신하여 상기 삭제가 요구된 응용 프로그램의 삭제를 수행하는 삭제 함수와, 상기 이더넷으로부터 수신된 데이터를 해당 응용 프로그램들로 데이터를 전달하는 전달 함수와, 상기 응용 프로그램으로부터 이더넷으로 송신되는 데이터의 변환을 수행하는 송신 함수와, 이중화된 이더넷 드라이버들의 활성 상태 또는 대기상태로 천이를 제어하는 이너넷 관리 함수를 저장하는 메모리와,
    데이터의 이더넷 드라이버들로 전달할 데이터 및 수신할 데이터를 저장하는 큐 버퍼와,
    상기 응용 프로그램의 등록, 삭제와 이더넷 드라이버의 관리 및 큐 버퍼의 관리의 제어를 수행하는 제어 구조체로 구성됨을 특징으로 하는 상기 장치.
KR10-2001-0061022A 2001-09-29 2001-09-29 이더넷을 사용하는 장비에서 인터페이스 장치 KR100429541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0061022A KR100429541B1 (ko) 2001-09-29 2001-09-29 이더넷을 사용하는 장비에서 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0061022A KR100429541B1 (ko) 2001-09-29 2001-09-29 이더넷을 사용하는 장비에서 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20030028299A KR20030028299A (ko) 2003-04-08
KR100429541B1 true KR100429541B1 (ko) 2004-05-03

Family

ID=29563144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0061022A KR100429541B1 (ko) 2001-09-29 2001-09-29 이더넷을 사용하는 장비에서 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100429541B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970031564A (ko) * 1995-11-16 1997-06-26 양승택 이더넷을 통한 아피씨(ipc)메시지 송수신 방법
KR19980022086U (ko) * 1996-10-25 1998-07-15 김영환 가입자 댁내 장치에서 이더넷 망 인터페이스 모듈

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970031564A (ko) * 1995-11-16 1997-06-26 양승택 이더넷을 통한 아피씨(ipc)메시지 송수신 방법
KR19980022086U (ko) * 1996-10-25 1998-07-15 김영환 가입자 댁내 장치에서 이더넷 망 인터페이스 모듈

Also Published As

Publication number Publication date
KR20030028299A (ko) 2003-04-08

Similar Documents

Publication Publication Date Title
US4727538A (en) Information transfer method and arrangement
US6748499B2 (en) Sharing memory tables between host channel adapters
US5752078A (en) System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory
US7502876B1 (en) Background memory manager that determines if data structures fits in memory with memory state transactions map
US8203935B2 (en) Signal transmitting device for switching forwarding destination
US20210226892A1 (en) Communication Method and Network Interface Card
CN101237415B (zh) 一种实现arp协议ip核的方法
CN111049765B (zh) 聚合端口切换方法、装置、芯片、交换机及存储介质
CN115396527B (zh) 一种基于fpga的pcie和srio协议转换系统及方法
US11966585B2 (en) Storage device and storage system
US7725591B2 (en) Detecting a timeout of elements in an element processing system
CN113259273B (zh) 交换机的控制方法、交换机、计算机设备和存储介质
US20180293117A1 (en) Kernel Update Method and Apparatus, and Computer Device
KR100429541B1 (ko) 이더넷을 사용하는 장비에서 인터페이스 장치
EP1052873A2 (en) A memory management technique for maintaining packet order in a packet processing system
US8069273B2 (en) Processing module
KR20010009353A (ko) 언매니지드 이더넷 스위치의 자동 맥 주소 관리 장치 및 방법
CN100538665C (zh) 多处理器系统、系统板和高速缓存替换请求处理方法
CN117093161B (zh) 一种基于光收发芯片的内存管理系统、方法、介质及设备
US20230418697A1 (en) Data transmission system and related device
CN114327262B (zh) 一种用于智能网卡的维护端口映射的方法和装置
JPH06295289A (ja) 複数計算機におけるブート方法
KR0168914B1 (ko) 교환 시스템의 주기억장치 상주 데이타베이스 관리 시스템에서의 디스크 상주 릴레이션 처리 방법
CN118101777A (zh) 一种NVMe-over-RDMA协议传输方法和电子设备
KR100919273B1 (ko) 모바일 알에프아이디 미들웨어 시스템 및 운용 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130328

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee