KR100425441B1 - Fusing apparatus for non-memory and fusing method thereof - Google Patents

Fusing apparatus for non-memory and fusing method thereof Download PDF

Info

Publication number
KR100425441B1
KR100425441B1 KR1019970026463A KR19970026463A KR100425441B1 KR 100425441 B1 KR100425441 B1 KR 100425441B1 KR 1019970026463 A KR1019970026463 A KR 1019970026463A KR 19970026463 A KR19970026463 A KR 19970026463A KR 100425441 B1 KR100425441 B1 KR 100425441B1
Authority
KR
South Korea
Prior art keywords
fusing
amplifier
fuse
signal
switch
Prior art date
Application number
KR1019970026463A
Other languages
Korean (ko)
Other versions
KR19990002757A (en
Inventor
최경선
고은경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970026463A priority Critical patent/KR100425441B1/en
Publication of KR19990002757A publication Critical patent/KR19990002757A/en
Application granted granted Critical
Publication of KR100425441B1 publication Critical patent/KR100425441B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Abstract

PURPOSE: A fusing apparatus for a non-memory and a fusing method thereof are provided to prevent over-discharge by adding a controller to the fusing apparatus. CONSTITUTION: A power supply(520) supplies a supply voltage to a fusing apparatus. A charge/discharge part(525) charges the predetermined power for cutting a fuse and discharges the charged voltage. A first switch is connected between the power supply and the charge/discharge part(525) in order to perform a switching operation according to a fusing request signal. A second switch(540) is connected between the charge/discharge part(525) and the fuse in order to perform the switching operation according to a driving signal. A detection load(550) is connected between the fuse and a reference power source. A controller(560) is used for detecting a voltage difference between both ends of the detection load and generating the driving signal according to the detected voltage difference and the fusing request signal.

Description

비메모리를 위한 퓨징 장치 및 방법Fusing device and method for non-memory

본 발명은 비메모리 반도체의 퓨징(FUSING) 장치에 관한 것으로서, 특히, 퓨징 시에 비메모리 반도체 내부 회로에 발생되는 과방전을 차단할 수 있는 비메모리를 위한 퓨징 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fusing device of a non-memory semiconductor, and more particularly, to a fusing device and a method for a non-memory that can block overdischarge generated in a non-memory semiconductor internal circuit during fusing.

일반적으로 비메모리 반도체 중에는 제품 설계시 제품의 사용 용도에 따라서 어떤 특정한 부분에서 매우 정확한 출력을 요구하는 경우가 종종 있다. 그러나, 설계시의 목표치와 실제로 제품을 만들었을때의 실측치 사이에는 많은 차이가 존재하는데, 그 이유는 설계 상의 문제 또는 제조 공정 상의 문제로 인한 것이다. 설계 상의 문제는 잘못된 부분을 수정하거나 보완하면 해결될 수 있으나, 제조 공정 상의 문제는 제조 공정 자체가 갖고 있는 오차율이 존재하기 때문에 그 문제를 해결하는 것은 매우 어렵다. 따라서, 이러한 제조 공정 상의 문제를 해결하기 위하여 제품의 설계자는 퓨징이라는 특별한 방법을 사용한다. 퓨징이라는 것은 제품 설계시 내부에 가변할 수 있는 변수를 삽입한 후, 제품의 실측치가 목표치와 다른 값을 가질 때 원하는 목표치에 접근되도록 이 변수를 외부에서 조절하는 방법을 말한다. 즉, 칩 내부에 임의로 퓨즈를 삽입한 후 이 퓨즈를 외부에서 절단함으로써 원하는 목표치를 얻는 것이다. 이 때 퓨즈를 절단하는데 사용하는 일반적인 방법이 커패시터를 이용하는 방법이다.In general, non-memory semiconductors often require very accurate output in certain parts, depending on the intended use of the product. However, there are many differences between design targets and actual measurements made on the product, due to design problems or manufacturing process problems. The design problem can be solved by correcting or supplementing the wrong part, but the problem in the manufacturing process is very difficult to solve because of the error rate of the manufacturing process itself. Thus, to solve this manufacturing process problem, the designer of the product uses a special method of fusing. Fusing refers to a method of inserting a variable that can be changed inside the product design, and then adjusting the variable externally so that the desired value is approached when the actual value of the product is different from the target value. That is, a desired target value is obtained by inserting a fuse arbitrarily inside the chip and then cutting the fuse outside. In this case, a common method used to cut a fuse is to use a capacitor.

도 1은 종래의 퓨징 장치를 설명하기 위한 회로도로서, 전원 공급기(12), 스위치(14), 커패시터(C), 퓨즈(18)로 이루어진다.FIG. 1 is a circuit diagram illustrating a conventional fusing apparatus, and includes a power supply 12, a switch 14, a capacitor C, and a fuse 18.

도 1에 도시된 퓨징 장치에서 수행되는 퓨징의 원리를 간략히 설명하면, 전원 공급기(12)로부터 일정한 직류 전압을 공급하여 커패시터(18)를 충전시킨후 스위치(14)를 A에서 B위치로 이동시키면, 커패시터(C)에 충전되어 있던 전류가 일순간 퓨즈(14)로 흐르고, 퓨즈(14)가 수용할 수 있는 전류 용량을 초과하게 되면 퓨즈(18)가 절단된다.Briefly explaining the principle of fusing performed in the fusing apparatus shown in FIG. 1, after supplying a constant DC voltage from the power supply 12 to charge the capacitor 18 and moving the switch 14 from position A to position B, When the current charged in the capacitor C flows into the fuse 14 at once, and the fuse 14 exceeds the current capacity that can be accommodated, the fuse 18 is cut off.

도 2는 종래의 커패시터를 이용한 퓨징 장치의 실제적인 구조를 나타내는 회로도로서, 전원 공급기(22), 커패시터(C), 스위치(24), 비메모리(20)로 이루어 지며, 비메모리(20)에 퓨즈(26)가 삽입되고, 실제적으로 비메모리(20)의 직류 임피던스(ZDC)(28)와 병렬 연결되는 구조를 갖는다.FIG. 2 is a circuit diagram showing a practical structure of a fusing device using a conventional capacitor, and includes a power supply 22, a capacitor C, a switch 24, and a non-memory 20. The fuse 26 is inserted, and has a structure in which the fuse 26 is actually connected in parallel with the DC impedance (Z DC ) 28 of the non-memory 20.

즉, 커패시터(C)에 충전된 전류를 i라고 하면, 방전되는 전류는 수학식 1로 표현될 수 있다.That is, assuming that the current charged in the capacitor C is i, the discharged current may be represented by Equation 1.

i= i1+ i2 i = i 1 + i 2

여기에서, i1은 도 2에 도시된 퓨즈(26)로 흐르는 전류를 나타내고, i2는 비메모리 내부 회로의 직류 임피던스(ZDC)(28)에 흐르는 전류를 나타낸다. 직류 임피던스(ZDC)는 비 메모리의 종류에 따라 차이는 있으나, 퓨즈(26)의 저항 값을 R이라고 하면 일반적으로 ZDC> 퓨즈(R)인 관계가 성립한다. 따라서, 대부분의 전류는 퓨즈(26)를 통하여 흐르게 되고, 퓨즈(26)는 자체의 용량보다 많은 전류가 흐르게 되면 절단된다.Here, i 1 represents the current flowing through the fuse 26 shown in FIG. 2, and i 2 represents the current flowing through the DC impedance (Z DC ) 28 of the non-memory internal circuit. Although the DC impedance Z DC is different depending on the type of non-memory, when the resistance value of the fuse 26 is R, a relationship in which Z DC > fuse R is generally established. Therefore, most of the current flows through the fuse 26, and the fuse 26 is cut when more current flows than its capacity.

도 3은 일반적인 커패시터의 방전 특성을 나타낸 그래프로서, 커패시터(C)가방전될 때, 순간적인 최대 전력 점(32)에 의해서 퓨즈(26)가 절단된다. 그러나, 이때 퓨즈(26)가 절단되고 난 후에 커패시터(C)에 충전되어 있던 전류 중 일부는 방전되고, 나머지 전류는 비메모리(20) 내부를 통하여 과방전(OVER DISCHARGE)이 일어나게 된다. 즉, 이러한 과방전으로 인하여 비메모리 내부에 손상을 주게 된다.3 is a graph showing the discharge characteristics of a general capacitor, and when the capacitor C is discharged, the fuse 26 is cut by the instantaneous maximum power point 32. However, at this time, after the fuse 26 is cut off, some of the current charged in the capacitor C is discharged, and the remaining current is caused to overdischarge (OVER DISCHARGE) through the inside of the non-memory 20. That is, the overdischarge causes damage to the non-memory.

도 4는 일반적인 퓨징 시의 커패시터 방전 특성을 나타내는 그래프로서, 참조 번호 42는 퓨징에 사용된 전하량(Q1)을 나타내고, 44는 비메모리 내부에서 과방전된 전하량(Q2)을 나타낸다.4 is a graph showing capacitor discharge characteristics during typical fusing, reference numeral 42 denotes the amount of charge Q1 used for fusing, and 44 denotes the amount of charge Q2 overdischarged in the non-memory.

이러한 전하량의 관계를 표시하면 수학식 2와 같다.If the relationship of the charge amount is expressed as in Equation 2.

Q = INT _{t0}^{t2}idt = Q1 + Q2Q = INT _ {t0} ^ {t2} idt = Q1 + Q2

여기에서, Q는 충전된 전체 전하량을 나타내는 것으로서, 결국 커패시터(C)에 충전된 전체 전하량 중에서 일부는 퓨징에 사용되고 나머지 전하량이 비메모리 내부로 인가되어 과방전이 일어나면서 비메모리 반도체에 손상을 주게 된다는 문제점이 있다.Here, Q denotes the total amount of charged charge, and eventually some of the total amount of charge charged in the capacitor C is used for fusing, and the remaining charge is applied into the non-memory, resulting in damage to the non-memory semiconductor as over discharge occurs. There is a problem.

본 발명이 이루고자 하는 기술적 과제는, 퓨징 시 비메모리 내부에서 발생하는 과방전을 막을 수 있는 제어 회로가 부가된 비메모리를 위한 퓨징 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a fusing device for a non-memory, in which a control circuit is added to prevent over discharge occurring in the non-memory when fusing.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 비메모리를 위한 퓨징 장치에서 수행되는 퓨징 방법을 제공하는데 있다.Another object of the present invention is to provide a fusing method performed in the fusing apparatus for the non-memory.

도 1은 종래의 커패시터를 이용한 퓨징(fusing) 장치를 설명하기 위한 회로도이다.1 is a circuit diagram illustrating a fusing device using a conventional capacitor.

도 2는 도 1에 도시된 퓨징 장치의 실제적인 구조를 설명하기 위한 회로도이다.FIG. 2 is a circuit diagram for describing an actual structure of the fusing apparatus illustrated in FIG. 1.

도 3은 일반적인 커패시터의 방전 특성을 나타내는 그래프이다.3 is a graph showing discharge characteristics of a general capacitor.

도 4는 일반적인 퓨징 시의 커패시터 방전 특성을 나타내는 그래프이다.4 is a graph showing capacitor discharge characteristics during typical fusing.

도 5는 본 발명에 따른 비메모리를 위한 퓨징 장치를 설명하기 위한 회로도이다.5 is a circuit diagram illustrating a fusing device for a non-memory device according to the present invention.

도 6은 본 발명에 따른 비메모리를 위한 퓨징 장치의 바람직한 일실시예의 회로도이다.6 is a circuit diagram of one preferred embodiment of a fusing device for non-memory in accordance with the present invention.

도 7은 도 6에 도시된 퓨징 장치의 각 부분의 파형도이다.FIG. 7 is a waveform diagram of each part of the fusing apparatus shown in FIG. 6.

도 8은 도 6에 도시된 퓨징 장치에서 수행되는 퓨징 방법을 설명하기 위한 플로우차트이다.FIG. 8 is a flowchart for describing a fusing method performed in the fusing apparatus illustrated in FIG. 6.

상기 과제를 이루기 위해, 본 발명에 따른 비메모리를 위한 퓨징 장치는, 적어도 하나 이상의 퓨즈에 의해 조절될 수 있는 오차를 갖는 비메모리를 위한 퓨징 장치에 있어서, 퓨징 장치에 전원 전압을 공급하는 전원 공급 수단, 퓨즈를 절단할 수 있을 정도의 소정 전원을 전원 공급 수단으로부터 공급받아 충전하거나, 충전된 전압을 방전시키는 충방전 수단, 전원 공급 수단과 충방전 수단의 일측 사이에 연결되며, 외부로부터의 퓨징 요구 신호에 응답하여 스위칭되는 제1스위치, 충방전 수단의 일측과 퓨즈의 일측 사이에 연결되며, 구동 신호에 응답하여 스위칭되는 제2스위치, 퓨즈의 타측과 기준 전원 사이에 연결되는 검출 부하, 및 검출 부하 양단의 전압차를 검출하고, 검출된 전압차 및 외부로부터 퓨징 요구 신호에 응답하여 제2스위치를 구동하는 구동 신호를 발생하는 제어 수단으로 구성되는 것이 바람직하다.In order to achieve the above object, a fusing device for a non-memory according to the present invention, in the fusing device for a non-memory having an error that can be adjusted by at least one fuse, power supply for supplying a power supply voltage to the fusing device Means, charging and discharging means for supplying a predetermined power enough to cut the fuse from the power supply means, or charging and discharging means for discharging the charged voltage, connected between the power supply means and one side of the charging and discharging means, fusing from the outside A first switch switched in response to the request signal, a second switch connected between one side of the charging and discharging means and one side of the fuse, a detection load connected between the other side of the fuse and the reference power supply, and The voltage difference across the detection load is detected, and the second switch is driven in response to the detected voltage difference and the fuse request signal from the outside. It is preferably configured as a control means for generating a drive signal.

상기 다른 과제를 이루기 위해, 본 발명에 따른 비메모리를 위한 퓨징 방법은, 적어도 하나 이상의 퓨즈에 의해 조절될 수 있는 오차를 가지는 비메모리를 위한 퓨징 장치에서 수행되는 퓨징 방법에 있어서, 퓨즈를 절단할 것인가를 판단하는 단계, 퓨즈를 절단하고자 하는 경우, 퓨즈를 절단하기 위한 방전 전압을 공급하는 단계, 퓨즈가 절단되었는가를 판단하는 단계, 및 퓨즈가 절단되었으면, 방전 전압의 공급을 차단하는 단계로 구성되는 것이 바람직하다.In order to achieve the above another object, a fusing method for a non-memory according to the present invention, in a fusing method performed in a fusing device for a non-memory having an error that can be adjusted by at least one or more fuses, the fuse Determining whether the fuse is to be cut, supplying a discharge voltage to cut the fuse, determining whether the fuse is cut, and if the fuse is cut, to cut off the supply of the discharge voltage. It is desirable to be.

이하, 본 발명에 따른 비메모리를 위한 퓨징 장치에 대하여 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a fusing apparatus for non-memory according to the present invention will be described with reference to the accompanying drawings.

도 5는 본 발명에 따른 비메모리를 위한 퓨징 장치를 설명하기 위한 회로도로서, 전원 공급기(520), 충방전부(525), 제1스위치(530), 제2스위치(540), 비메모리(590), 제어부(560), 검출 부하(550)로 이루어지며, 퓨즈(580)는 비메모리 내부에 삽입되고, 비메모리(590) 내부의 직류 임피던스(ZDC)(570)와 병렬 연결된다.FIG. 5 is a circuit diagram illustrating a fusing device for a non-memory device according to the present invention, and includes a power supply 520, a charge / discharge unit 525, a first switch 530, a second switch 540, and a non-memory 590. ), The control unit 560, and the detection load 550, the fuse 580 is inserted into the non-memory, and is connected in parallel with the DC impedance (Z DC ) 570 in the non-memory 590.

도 5에 도시된 전원 공급기(52)는 퓨징 장치에 직류 전원을 공급하며, 충방전부(525)는 커패시터 또는 그 밖의 충전 가능한 소자로서, 전원 공급기 (520)로부터 직류 전원을 공급받아 전류를 충전하였다가, 외부로부터 퓨징 요구 신호(SWC)가 인가되면, 충전된 전류를 방전한다. 제1스위치(530)는 전원 공급기(520)와 충반전부(525)의 일측 사이에 연결되어 퓨징 요구 신호(SWC)에 따라 b위치로 스위칭된다. 제2스위치(540)는 충방전부(525)의 일측과 퓨즈(580)의 일측 사이에 연결되어 스위치 구동 신호(SDR)에 따라 d위치로 스위칭된다. 퓨즈(580)는 비메모리(590) 내부에 삽입되고, 퓨즈(580)의 타측과 기준 전원(GND) 사이에는 검출 부하(550)가 연결된다. 검출 부하(550)는 저항 또는 그 밖의 소자들로 구현될 수 있으며, 그 양단에는 제어부(560)가 연결되어 외부의 퓨징 요구 신호(SWC)와 검출 부하(550) 양단에서 검출되는 전압 차에 응답하여 스위치 구동 신호(SDR)를 출력한다.The power supply 52 shown in FIG. 5 supplies DC power to the fusing device, and the charging and discharging unit 525 is a capacitor or other chargeable device, and receives DC power from the power supply 520 to charge the current. When the fusing request signal SWC is applied from the outside, the charged current is discharged. The first switch 530 is connected between the power supply 520 and one side of the charging and charging unit 525 and switched to the b position according to the fusing request signal SWC. The second switch 540 is connected between one side of the charge and discharge unit 525 and one side of the fuse 580 and is switched to the d position according to the switch driving signal SDR. The fuse 580 is inserted into the non-memory 590, and a detection load 550 is connected between the other side of the fuse 580 and the reference power supply GND. The detection load 550 may be implemented with a resistor or other elements, and a control unit 560 is connected at both ends of the detection load 550 to respond to an external fusing request signal SWC and a voltage difference detected between the detection load 550. To output the switch drive signal SDR.

도 5에 도시된 퓨징 장치의 동작 원리를 상세히 설명하면, 초기에 충방전부(525)는 전원 공급기(520)에서 전원 전압을 공급받아 계속 전류를 충전한다. 외부로부터 퓨징 요구 신호(SWC)가 인가되면, 제1스위치(530)는 퓨징 요구 신호(SWC)에 응답하여 스위칭되고, a위치에서 b위치로 이동된다. 따라서,충방전부(525)는 충전되어 있는 전류를 비메모리(590)와 검출 부하(550)를 통하여 방전한다. 이 때 충방전부(525)에 충전되어 있던 전류를 i라 하고, 퓨즈(580)에 흐르는 전류를 i2라 하고, 퓨즈(580)의 양단에서 직류 임피던스(ZDC)(570)로 흐르는 전류들을 각각 i1, i3라 하고, 검출 부하(550)에 흐르는 전류를 i4라 하면, 그 크기는 i2+i4 ≫ i1+i3가 되므로 대부분의 충전 전류는 퓨즈(580)와 검출 부하(550)를 통하여 흐르게 된다. 여기에서 전압 강하가 발생하면, 검출 부하(550)의 양단에 연결되는 제어부(560)는 이러한 전압 강하를 감지하고 있다가 퓨즈(580)가 끊어짐과 동시에 전류 흐름이 차단되는 것을 감지하고 스위치 구동 신호(SDR)를 출력한다. 제2스위치(540)는 구동 신호(SDR)에 응답하여 스위칭됨 으로써 c위치로 이동되고, 비메모리(590)를 충방전부(525)로부터 분리시킨다. 따라서, 충방전부(525)에서 공급되는 방전 전압을 차단함으로써 과방전을 방지할 수 있다.Referring to the operation principle of the fusing device shown in Figure 5 in detail, initially the charge and discharge unit 525 is supplied with a power supply voltage from the power supply 520 continues to charge the current. When the fusing request signal SWC is applied from the outside, the first switch 530 is switched in response to the fusing request signal SWC and is moved from the a position to the b position. Therefore, the charging and discharging unit 525 discharges the charged current through the non-memory 590 and the detection load 550. At this time, i the electric current that has been charged in the chungbang all 525 d, and referred to the current flowing through the fuse 580, i2, and each of the current flowing to the DC impedance (Z DC) (570) at both ends of the fuse 580 If i1 and i3 are i4 and the current flowing through the detection load 550 is i4, the magnitude is i2 + i4 »i1 + i3, so most of the charging current flows through the fuse 580 and the detection load 550. . Here, when a voltage drop occurs, the controller 560 connected to both ends of the detection load 550 detects the voltage drop and detects that the fuse 580 is blown and the current flow is cut off. Outputs (SDR). The second switch 540 is moved in the c position by being switched in response to the driving signal SDR, and separates the non-memory 590 from the charge / discharge unit 525. Therefore, the overdischarge can be prevented by blocking the discharge voltage supplied from the charge / discharge unit 525.

도 6은 도 5에 도시된 비메모리를 위한 퓨징 장치의 바람직한 일실시예의 회로도로서, 전원 공급기(602), 제1스위치(604), 제2스위치(607), 충방전부(603), 비메모리(605), 검출 부하(606), 전압 검출부(610), 검출 신호 출력부(620), 스위치 구동부(660), 스위치 제어부(650)로 이루어지며, 여기에서 전압 검출부(610)는 제1~제4증폭기들(612,614,616,618), 같은 저항값(R)을 갖는 6개의 저항들(R61~R66)로 이루어지고, 검출 신호 출력부(620)는 비교기(622), 인버터(624), D플립플롭(626)으로 이루어지고, 스위치 구동부(660)는 낸드 게이트 (668)와 스위치 드라이버(665)로 이루어지고, 스위치 제어부(650)는 저항들(R65, R67)과인버터(652)로 이루어지고, 비메모리(605)는 내부에 퓨즈(609)를 가지며, 퓨즈(605)는 비메모리(605) 내부의 직류 임피던스 성분(ZDC)(608)과 병렬로 연결되는 구조를 갖는다.FIG. 6 is a circuit diagram of a preferred embodiment of the fusing device for the non-memory device shown in FIG. 5, which includes a power supply 602, a first switch 604, a second switch 607, a charge / discharge unit 603, a non-memory 605, the detection load 606, the voltage detector 610, the detection signal output unit 620, the switch driver 660, and the switch controller 650. Fourth amplifiers 612, 614, 616, 618, and six resistors R61 ˜ R66 having the same resistance value R, and the detection signal output unit 620 includes a comparator 622, an inverter 624, and a D flip-flop. 626, the switch driver 660 is composed of a NAND gate 668 and a switch driver 665, and the switch controller 650 is composed of resistors R65 and R67 and an inverter 652. The non-memory 605 has a fuse 609 therein, and the fuse 605 has a structure in which the non-memory 605 is connected in parallel with the DC impedance component (Z DC ) 608 in the non-memory 605.

도 6에 도시된 충방전부(603)는 제1스위치(604)가 a위치에 있으면, 전원 공급기(602)로부터 전원 전압을 공급받아 소정 시간 계속 충전한다. 외부로부터 퓨징 요구 신호(SWC)가 인가되어 제1스위치(604)가 b위치로 스위칭되면, 충방전부(603)는 충전되어 있던 전압을 비메모리(605)와 검출 부하(606)를 통하여 방전시킨다. 검출 부하(606) 양단의 전압 강하를 검출하는 전압 검출부(610)는 4개의 연산 증폭기(612~618)와 6개의 저항들(R62~R66)로 구성된다. 제1증폭기(612) 와 제2증폭기(614)는 전압 폴로워 구조를 가지며 검출 부하(606)의 양단에 걸리는 전압을 각각의 정입력 단자로 입력하여 증폭한 후, 저항(R61)과 저항(R62)을 거쳐 제3증폭기(616)의 부입력 단자와 정입력 단자로 각각 출력한다. 제3증폭기(616)는 두 입력 단자를 통하여 입력되는 전압 차에 상응하는 출력을 생성하여 저항(R64)을 거쳐 제4증폭기(618)로 출력한다. 제4증폭기(618)를 통하여 출력된 전압은 검출 신호 출력부(620)의 비교기(622)의 정입력 단자로 입력되고, 비교기(622)에서 제어 전압(VCON)과 비교된다. 비교기(622)로부터 출력된 전압은 인버터(624)를 거쳐 D플립플롭(626)의 클럭 신호(CK)로 입력되고, D플립플롭(626)의 데이타 입력 단자(D)와 프리셋 신호 입력 단자(PR)는 전원 전압(VDD)과 연결된다. 즉, D플립플롭(640)은 전원 전압(VDD)을 데이타 및 프리셋 입력하고, 클럭 신호(CK)에 응답하여 정출력(Q)을 생성하며, 스위치 제어부(650)의 인버터(652)로부터 출력된 신호를 클리어 신호(CLR)로 이용하여 D플립플롭(626)을 초기화시킨다. 스위치 제어부(650)는 퓨징 요구 신호(SWC)를 입력하여 저항(R65)및 저항(R67)의 분배된 저항값에 상응하는 전압을 출력하고, 인버터(652)는 그 전압을 반전시켜 D플립플롭(626)의 클리어 신호(CLR) 및 스위치 구동부(660)의 입력으로서 출력한다. 스위치 구동부(660)의 낸드 게이트(668)는 D플립플롭(626)의 정출력(Q) 과 스위치 제어부(650)의 출력을 반전 논리곱하고, 반전 논리곱된 출력은 스위치 드라이버(665)에서 제2스위치(607)를 구동할 수 있을 정도의 일정한 전류 크기로 증폭되어 스위치 구동 신호로서 출력된다. 여기에서 제1스위치(604) 또는 제2스위치(607)는 릴레이를 이용하여 구현할 수 있다.When the first switch 604 is in the a position, the charge / discharge unit 603 shown in FIG. 6 receives a power supply voltage from the power supply 602 and continues charging for a predetermined time. When the fusing request signal SWC is applied from the outside and the first switch 604 is switched to the b position, the charge / discharge unit 603 discharges the charged voltage through the non-memory 605 and the detection load 606. . The voltage detector 610 for detecting a voltage drop across the detection load 606 includes four operational amplifiers 612 to 618 and six resistors R62 to R66. The first amplifier 612 and the second amplifier 614 have a voltage follower structure and amplify a voltage applied to both ends of the detection load 606 by inputting the positive input terminals to the resistor R61 and the resistor ( R62) is output to the negative input terminal and the positive input terminal of the third amplifier 616, respectively. The third amplifier 616 generates an output corresponding to the voltage difference input through the two input terminals and outputs the output to the fourth amplifier 618 through the resistor R64. The voltage output through the fourth amplifier 618 is input to the positive input terminal of the comparator 622 of the detection signal output unit 620, and is compared with the control voltage V CON in the comparator 622. The voltage output from the comparator 622 is input to the clock signal CK of the D flip-flop 626 via the inverter 624, and the data input terminal D and the preset signal input terminal of the D flip-flop 626 ( PR is connected to a power supply voltage VDD. That is, the D flip-flop 640 inputs the power supply voltage VDD to data and presets, generates a positive output Q in response to the clock signal CK, and outputs the inverter from the inverter 652 of the switch controller 650. The D flip-flop 626 is initialized using the signal as the clear signal CLR. The switch controller 650 inputs the fusing request signal SWC to output a voltage corresponding to the divided resistance values of the resistor R65 and the resistor R67, and the inverter 652 inverts the voltage to flip the D flip-flop. It outputs as a clear signal CLR of 626 and an input of the switch driver 660. The NAND gate 668 of the switch driver 660 inverts AND of the positive output Q of the D flip-flop 626 and the output of the switch controller 650, and the inverted AND is output by the switch driver 665. It is amplified by a constant current magnitude sufficient to drive the two switches 607 and output as a switch drive signal. Here, the first switch 604 or the second switch 607 can be implemented using a relay.

도 7의 (a) 내지 (h)는 본 발명에 따른 비메모리를 위한 퓨징 장치의 각 부의 출력을 나타내는 파형도로서, 도 7의 (a)는 비교기(622)의 출력을 나타낸 것이고, 도 7의 (b)는 비교기(622)의 출력을 반전시킨 인버터(624)의 출력, 즉 클럭 신호(CK)를 나타낸 것이고, 도 7의 (c)는 스위치 제어부(650)의 인버터(652)의 입력을 나타낸 것이고, 도 7의 (d)는 인버터(652)의 출력을 나타낸 것이고, 도 7의 (e)는 D플립플롭(626)의 프리셋 신호(PR)를 나타낸 것이고, 도 7의 (f)는 D플립플롭(626)의 데이타 입력(D)을 나타낸 것이고, 도 7의 (g)는 D플립플롭의 정출력(Q)을 나타낸 것이고, 도 7의 (h)는 스위치 구동부(660)의 출력 즉, 구동 신호를 나타낸 것이다.7A to 7H are waveform diagrams showing outputs of respective parts of a fusing apparatus for non-memory according to the present invention, and FIG. 7A shows the output of the comparator 622, and FIG. (B) shows the output of the inverter 624 inverting the output of the comparator 622, that is, the clock signal CK, and (c) of FIG. 7 shows the input of the inverter 652 of the switch controller 650. FIG. 7D illustrates the output of the inverter 652, FIG. 7E illustrates the preset signal PR of the D flip-flop 626, and FIG. 7F. Denotes the data input D of the D flip-flop 626, (g) of FIG. 7 shows the positive output Q of the D flip-flop, and (h) of FIG. The output, that is, the drive signal.

도 8은 본 발명에 따른 비메모리를 위한 퓨징 방법을 설명하기 위한 플로우차트로서, 퓨즈를 절단할 것인가를 판단하는 단계(제802단계), 퓨즈를 절단하고자 하면, 방전 전압을 공급하는 단계(제804단계), 퓨즈가 절단되었는지 판단하는 단계(제806단계), 방전 전압의 공급을 차단하는 단계(제808단계)로 이루어진다. 도 6 및 도 7 및 도 8을 참조하여 본 발명에 따른 비메모리를 위한 퓨징 장치의 동작 및 퓨징 방법에 관하여 상세히 설명한다.8 is a flowchart illustrating a fusing method for a non-memory device according to the present invention, which includes determining whether to cut a fuse (step 802), and supplying a discharge voltage when cutting a fuse (step In operation 804, it is determined whether the fuse is cut (operation 806), and the supply of the discharge voltage is blocked (operation 808). 6 and 7 and 8 will be described in detail with respect to the operation and fusing method of the fusing device for non-memory according to the present invention.

도 6에 도시된 전원 공급기(602)로부터 직류 전원이 공급되면, 제1스위치(604)의 방향이 초기의 a위치에 있는 동안 충방전부(603)에 충전 전압을 공급한다. 즉, 제1스위치(604)의 위치가 a로 고정되어 있으면, 퓨징 요구 신호(SWC)는 하이 레벨을 유지한다. 만약, 퓨즈를 절단하고자 하면(제802단계), 외부로부터 로우 레벨의 퓨징 요구 신호(SWC)가 입력되어 제1스위치(604)를 스위칭한다. 따라서, 제1스위치(604)의 위치는 a에서 b로 변환되고, 충방전부 (603)에 충전되어 있던 전압은 비메모리(605)와 검출 부하(606)로 방전된다 (제804단계). 이 때 로우 레벨의 퓨징 요구 신호(SWC)에 의해 D플립플롭(626)은 초기화된다. 상술한 바와 같이, 방전되는 전류의 대부분은 퓨즈(609)와 검출 부하(606)로 흐르게 되며, 비메모리(605)의 직류 임피던스(ZDC)(608)를 통하여 적은 전류가 흐르게 된다. 따라서, 전압 검출부(610)는 검출 부하(606) 양단에서 발생하는 전압 강하를 감지하여 그 전압차를 검출한다. 즉, 검출 부하(606)의 양단에 걸리는 전압을 각각 V1, V2라고 할 때, V1은 제1증폭기(612)의 정입력 단자에 입력되고, V2는 제2증폭기(614)의 정입력 단자에 입력되어 각각 1의 전압 증폭도를 갖는 V1과 V2를 출력한다. 따라서, 제3증폭기(616)의 정입력 단자에 입력되는 전압을 V3(+)라 하면, V3(+)는 수학식 3으로 표현될 수 있다.When DC power is supplied from the power supply 602 shown in Fig. 6, the charging voltage is supplied to the charge / discharge unit 603 while the direction of the first switch 604 is in the initial a position. That is, when the position of the first switch 604 is fixed to a, the fusing request signal SWC maintains a high level. If the fuse is to be cut (step 802), a low level fusing request signal SWC is input from the outside to switch the first switch 604. Therefore, the position of the first switch 604 is converted from a to b, and the voltage charged in the charge / discharge unit 603 is discharged to the non-memory 605 and the detection load 606 (step 804). At this time, the D flip-flop 626 is initialized by the low-level fusing request signal SWC. As described above, most of the discharged current flows to the fuse 609 and the detection load 606, and a small current flows through the direct current impedance (Z DC ) 608 of the non-memory 605. Accordingly, the voltage detector 610 detects the voltage drop occurring across the detection load 606 and detects the voltage difference. That is, when the voltages across the detection load 606 are referred to as V1 and V2, respectively, V1 is input to the positive input terminal of the first amplifier 612, and V2 is input to the positive input terminal of the second amplifier 614. It is inputted to output V1 and V2 having a voltage amplification degree of 1, respectively. Therefore, if the voltage input to the positive input terminal of the third amplifier 616 is V3 (+), V3 (+) can be represented by the equation (3).

V3(+)=V2* { R62} over {R62+R66}V3 (+) = V2 * {R62} over {R62 + R66}

여기에서 저항들(R62~R66)은 같은 저항 값(R)을 가지며, 따라서 출력 전압은 V2/2가 되지만, 실제적으로 제2증폭기(614)의 정입력 단자가 기준 전원(GND)과 연결되어 있으므로 출력 전압은 거의 0을 갖는다. 그러나, 전압 폴로워 형태의 제2증폭기(614)를 부가함으로써 좀더 안정된 출력을 얻을 수 있다. 또한, 제3증폭기(616)의 부입력 단자에 입력되는 전압을 V3(-)라 하면, V3(-)는 수학식 4로 표현될 수 있다.Here, the resistors R62 to R66 have the same resistance value R, so the output voltage becomes V2 / 2, but the positive input terminal of the second amplifier 614 is actually connected to the reference power supply GND. The output voltage is therefore almost zero. However, a more stable output can be obtained by adding a second amplifier 614 in the form of a voltage follower. Further, when the voltage input to the negative input terminal of the third amplifier 616 is V3 (−), V3 (−) may be expressed by Equation 4.

V3(-)= V1*{R63 } over {R61 }V3 (-) = V1 * {R63} over {R61}

마찬가지로, R61과 R63은 그 저항 값이 같으므로, 출력 전압은 V1이 되고, 따라서, 제3증폭기(616)의 출력을 V3(O)라 하면, V3(O)은 수학식 5로 표현될 수 있다.Similarly, since R61 and R63 have the same resistance value, the output voltage becomes V1. Therefore, if the output of the third amplifier 616 is V3 (O), V3 (O) can be expressed by Equation 5. have.

V3(O)= V3(+)-V3(-)= V2* { R62} over {R62+R66} -( V1*{R63 } over {R61 } )=V2/2 - V1V3 (O) = V3 (+)-V3 (-) = V2 * {R62} over {R62 + R66}-(V1 * {R63} over {R61}) = V2 / 2-V1

결과적으로, 제3증폭기(616)의 출력 전압은 V2/2-V1이 되며, 제4증폭기(618)의 부입력 단자와 연결된 저항(R64)과, 부입력 단자와 출력 단자 사이의 궤환저항(R65)도 같은 저항값(R)을 가지므로 제4증폭기(618)를 통하여 출력되는 전압은 그 부호가 반대인 V1-V2/2가 된다. 전술한 바와 같이, V2는 거의 0에 가까우므로 출력되는 전압은 실제적으로 V1이 된다. 출력 전압은 검출 신호 출력부(620)의 비교기(622)에 입력되고, 부입력 단자에 입력되는 제어 전압(VCON)과 비교된다. 여기에서 전압 검출부(610)에서 검출되는 전압 차 즉, 검출 부하 양단에 걸리는 전압은 제어 전압(VCON)보다 더 커야 하며, 제어 전압(VCON)은 대략 V1/2정도가 적당하다.As a result, the output voltage of the third amplifier 616 becomes V2 / 2-V1, and the resistor R64 connected to the negative input terminal of the fourth amplifier 618 and the feedback resistor between the negative input terminal and the output terminal ( Since R65 also has the same resistance value R, the voltage output through the fourth amplifier 618 becomes V1-V2 / 2 having the opposite sign. As described above, since V2 is nearly zero, the output voltage is actually V1. The output voltage is input to the comparator 622 of the detection signal output unit 620 and compared with the control voltage V CON input to the negative input terminal. Here, the voltage difference detected by the voltage detector 610, that is, the voltage across the detection load should be greater than the control voltage V CON , and the control voltage VCON is preferably about V 1/2.

상술한 바와 같이, 충방전부(603)에서 충전이 이루어지는 동안은 퓨징 요구 신호(SWC)가 하이 레벨을 가지며, 전압 검출부(610)에는 입력되는 전압이 없으므로 비교기(622)의 정입력 단자로 입력되는 전압은 0이 됨에 따라 비교기(620)의 출력은 로우 레벨을 유지한다. 즉, 인버터(624)의 출력은 하이가 되어 D플립플롭(626)의 클럭 신호(CK)는 하이 레벨을 가진다.As described above, while the charging and discharging unit 603 is charged, the fusing request signal SWC has a high level, and since no voltage is input to the voltage detector 610, it is input to the positive input terminal of the comparator 622. As the voltage goes to zero the output of comparator 620 remains at a low level. That is, the output of the inverter 624 becomes high so that the clock signal CK of the D flip-flop 626 has a high level.

또한, 도 7의 (c)에 도시된 퓨징 요구 신호(SWC)가 하이 레벨에서 로우로 변화되어 제1스위치(604)가 도 7의 (b)로 스위칭되면, 충방전부(603)는 방전을 시작하고, 저항(R65, R67)을 거쳐 인버터(652)에서 반전되어 도 7의 (d)에 도시된 하이 레벨의 신호를 출력한다. 이 신호는 D플립플롭(626)의 클리어 신호(CLR)로 입력되고, 스위치 구동부(660)의 낸드 게이트(668)에 제어 신호로서 입력된다. 충방전부(603)에서 방전이 이루어지기 시작하면, 상기의 제4증폭기(618)에서 출력되는 전압(V1-V2/2)은 증가하여 제어 전압(VCON)보다 더 커지게 된다. 따라서, 검출된 전압차(V1-V2/2)가 제어 전압(VCON)보다 더 크면, 도 7의 (a)에 도시된비교기(622)의 출력 전압은 하이 레벨이 되며, 인버터(624)에서 반전되어 도 7의 (b)에 도시된 로우 레벨의 클럭 신호(CK)가 생성되고, D플립플롭(626)에 인가된다. D플립플롭(626)은 프리셋 신호(PR)가 하이 레벨일 때 동작하며, 도 7의 (e)와 도 7의 (f)에 도시된 바와 같이, 전원 전압(VDD)을 각각 데이타 입력(D)과 프리셋 신호(PR)로 이용하고, 입력된 로우 레벨의 클럭 신호(CK)에 응답하여 도 7의 (g)에 도시된 정출력(Q)을 생성한다.In addition, when the fusing request signal SWC shown in FIG. 7C is changed from high level to low so that the first switch 604 is switched to FIG. 7B, the charging / discharging unit 603 performs discharge. The inverter then inverts the inverter 652 via the resistors R65 and R67 and outputs the high level signal shown in FIG. This signal is input to the clear signal CLR of the D flip-flop 626 and is input to the NAND gate 668 of the switch driver 660 as a control signal. When discharge is started in the charge / discharge unit 603, the voltages V1-V2 / 2 output from the fourth amplifier 618 are increased to be larger than the control voltage V CON . Therefore, if the detected voltage difference V1-V2 / 2 is larger than the control voltage V CON , the output voltage of the comparator 622 shown in FIG. 7A becomes a high level, and the inverter 624 Inverted at, a low level clock signal CK shown in FIG. 7B is generated and applied to the D flip-flop 626. The D flip-flop 626 operates when the preset signal PR is at a high level. As shown in FIG. 7E and FIG. 7F, the D flip-flop 626 receives a data input D from the power supply voltage VDD. ) And the preset signal PR, and generate the constant output Q shown in FIG. 7G in response to the input low level clock signal CK.

즉, 정출력(Q)은 초기에 충방전부(603)가 충전될 때부터 방전되는 동안은 로우 레벨을 유지하다가 퓨즈(609)가 절단되어 검출 부하(606) 양단의 전압차가 0이 되면(제806단계), 도 7의 (b)에 도시된 D플립플롭(626)의 클럭 신호(CK)는 하이 레벨로 상승하고, 이 시점에서 정출력(Q)은 하이 레벨로 변화된다. D플립플롭(626)의 정출력(Q)은 검출 신호로서 출력되어 스위치 구동부(660)의 낸드 게이트(668)로 입력되고, 스위치 제어부(650)으로부터 출력된 하이 레벨의 신호와 반전 논리곱되어 로우 레벨의 신호로 변환된다. 변환된 로우 레벨의 신호는 스위치 드라이버(665)에서 전류 증폭되고, 스위치 드라이버(665)로부터 출력된 도 7의 (h)에 도시된 로우 레벨의 신호는 제2스위치(607)의 구동 신호로서 생성된다. 제2스위치(607)는 구동 신호에 응답하여 d위치로 스위칭된다. 즉, 도 7의 (h)에서 하이 레벨의 신호가 로우 레벨로 전환되는 시점은 퓨즈(609)가 절단되는 시점과 동일하며, 그 순간 제2스위치(607)는 스위칭되어 비메모리(605)에 방전 전압이 더이상 인가되지 않도록 방전 전압의 공급을 차단한다(제808단계). 따라서, 퓨즈(609)가 절단되면서 검출 부하(606)에 흐르던 전류(i4)는 0이 되고, 이 때 D플립플롭(626)의 정출력(Q)은 로우레벨에서 하이 레벨로 변화된다. 또한, 스위치 구동부(660)에서 제2스위치(607)를 스위칭하기 위한 구동 신호를 생성함으로써 방전 통로를 차단하게 되고, 따라서 비메모리에서 발생하는 과방전을 방지할 수 있다.That is, the constant output Q is maintained at a low level while being discharged from the time when the charging / discharging unit 603 is initially charged, but when the fuse 609 is disconnected and the voltage difference across the detection load 606 becomes zero (zero). Step 806), the clock signal CK of the D flip-flop 626 shown in Fig. 7B rises to a high level, and at this time, the constant output Q changes to a high level. The positive output Q of the D flip-flop 626 is output as a detection signal, input to the NAND gate 668 of the switch driver 660, and is inversely multiplied with the high level signal output from the switch controller 650. Converted to a low level signal. The converted low level signal is current amplified by the switch driver 665, and the low level signal shown in FIG. 7H output from the switch driver 665 is generated as a driving signal of the second switch 607. do. The second switch 607 is switched to the d position in response to the drive signal. That is, in FIG. 7H, the time point at which the high level signal is switched to the low level is the same as the time point at which the fuse 609 is cut off. At that moment, the second switch 607 is switched to the non-memory 605. The supply of the discharge voltage is cut off so that the discharge voltage is no longer applied (step 808). Accordingly, the current i4 flowing in the detection load 606 becomes 0 while the fuse 609 is cut off, and the positive output Q of the D flip-flop 626 changes from a low level to a high level. In addition, by generating a driving signal for switching the second switch 607 in the switch driver 660 to block the discharge path, it is possible to prevent the over-discharge generated in the non-memory.

본 발명에 따르면, 퓨징 장치에서 과방전을 방지할 수 있는 제어부를 부가하여 퓨즈가 절단되고 난 후에 즉시 방전 통로를 차단함으로써 과방전으로 인해 제품에 영향을 주는 것을 최소화할 수 있을 뿐 아니라, 자동 테스트 장비(Automatic Test Equipment: ATE)에 응용할 수 있다는 효과가 있다.According to the present invention, by adding a control unit that prevents over-discharge in the fusing device, by blocking the discharge passage immediately after the fuse is cut, it is possible to minimize the impact on the product due to the over-discharge, as well as automatic testing It can be applied to automatic test equipment (ATE).

Claims (7)

적어도 하나 이상의 퓨즈에 의해 조절될 수 있는 오차를 갖는 비메모리를 위한 퓨징 장치에 있어서,A fusing device for a non-memory having an error that can be adjusted by at least one fuse, 상기 퓨징 장치에 전원 전압을 공급하는 전원 공급 수단;Power supply means for supplying a power supply voltage to the fusing apparatus; 상기 퓨즈를 절단할 수 있을 정도의 소정 전원을 상기 전원 공급 수단으로부터 공급받아 충전하거나, 상기 충전된 전압을 방전시키는 충방전 수단;Charging and discharging means for charging a predetermined power enough to cut the fuse from the power supply means or for discharging the charged voltage; 상기 전원 공급 수단과 상기 충방전 수단의 일측 사이에 연결되며, 외부로부터의 퓨징 요구 신호에 응답하여 스위칭되는 제1스위치;A first switch connected between the power supply means and one side of the charging and discharging means and switched in response to a fusing request signal from the outside; 상기 충방전 수단의 일측과 상기 퓨즈의 일측 사이에 연결되며, 구동 신호에 응답하여 스위칭되는 제2스위치;A second switch connected between one side of the charging and discharging means and one side of the fuse and switched in response to a driving signal; 상기 퓨즈의 타측과 기준 전원 사이에 연결되는 검출 부하; 및A detection load connected between the other side of the fuse and a reference power source; And 상기 검출 부하 양단의 전압차를 검출하고, 상기 검출된 전압차 및 외부로부터 퓨징 요구 신호에 응답하여 상기 제2스위치를 구동하는 구동 신호를 발생하는 제어 수단을 구비하는 것을 특징으로 하는 비메모리를 위한 퓨징 장치.And control means for detecting a voltage difference across the detection load and generating a drive signal for driving the second switch in response to the detected voltage difference and a fusing request signal from the outside. Fusing device. 제1항에 있어서, 상기 제어 수단은,The method of claim 1, wherein the control means, 상기 퓨징 요구 신호를 반전하여 제어 신호로서 출력하는 스위치 제어부;A switch controller for inverting the fusing request signal and outputting the inverted signal as a control signal; 상기 검출 부하 양단의 전압 차를 검출하고, 상기 검출된 전압차를 출력하는 전압 검출부;A voltage detector detecting a voltage difference across the detection load and outputting the detected voltage difference; 상기 검출된 전압차와 제어 전압을 비교하고, 비교된 결과에 상응하여 검출 신호를 출력하는 검출 신호 출력부;A detection signal output unit for comparing the detected voltage difference with a control voltage and outputting a detection signal corresponding to the compared result; 상기 검출 신호와 상기 제어 신호에 응답하여 상기 제2스위치를 구동하는 구동 신호를 출력하는 스위치 구동부를 포함하는 것을 특징으로 하는 비메모리를 위한 퓨징 장치.And a switch driver for outputting a driving signal for driving the second switch in response to the detection signal and the control signal. 제2항에 있어서, 상기 스위치 제어부는,The method of claim 2, wherein the switch control unit, 상기 퓨징 요구 신호를 반전하는 제1인버터;A first inverter for inverting the fusing request signal; 상기 퓨징 요구 신호와 상기 제1인버터의 입력 사이에 연결된 제1저항; 및A first resistor coupled between the fusing request signal and an input of the first inverter; And 상기 제1인버터의 입력과 기준 전원 사이에 연결된 제2저항을 구비하는 것을 특징으로 하는 비메모리를 위한 퓨징 장치.And a second resistor connected between the input of the first inverter and a reference power source. 제3항에 있어서, 상기 전압 검출부는,The method of claim 3, wherein the voltage detector, 상기 검출 부하의 일측이 정입력 단자와 연결되고, 부입력 단자가 출력 단자와 연결된 제1증폭기;A first amplifier having one side of the detection load connected to a positive input terminal and a negative input terminal connected to an output terminal; 상기 검출 부하의 타측이 정입력 단자와 연결되고, 부입력 단자가 출력 단자와 연결된 제2증폭기;A second amplifier having the other side of the detection load connected to a positive input terminal and a negative input terminal connected to an output terminal; 상기 제1증폭기의 출력 단자와 상기 제2증폭기의 출력을 각각 부입력 및 정입력 단자로 입력하고, 증폭된 전압으로서 출력하는 제3증폭기;A third amplifier configured to input an output terminal of the first amplifier and an output of the second amplifier to a negative input terminal and a positive input terminal, respectively, and output the amplified voltages; 상기 제1증폭기의 출력 단자와 상기 제3증폭기의 부입력 단자 사이에 연결된 제3저항;A third resistor connected between the output terminal of the first amplifier and the negative input terminal of the third amplifier; 상기 제2증폭기의 출력 단자와 상기 제3증폭기의 정입력 단자 사이에 연결된 제4저항;A fourth resistor connected between the output terminal of the second amplifier and the positive input terminal of the third amplifier; 상기 제3증폭기의 부입력 단자와 출력 단자 사이에 연결된 제5저항;A fifth resistor connected between the negative input terminal and the output terminal of the third amplifier; 상기 제3증폭기의 정입력 단자와 상기 기준 전원 사이에 연결된 제6저항;A sixth resistor connected between the positive input terminal of the third amplifier and the reference power source; 기준 전원을 정입력 단자로 입력하고, 상기 제3증폭기의 출력을 부입력 단자로 입력하며, 증폭된 전압차를 출력하는 제4증폭기;A fourth amplifier configured to input a reference power supply to a positive input terminal, input an output of the third amplifier to a negative input terminal, and output an amplified voltage difference; 상기 제3증폭기의 출력 단자와 상기 제4증폭기의 부입력 단자 사이에 연결된 제7저항; 및A seventh resistor connected between the output terminal of the third amplifier and the negative input terminal of the fourth amplifier; And 상기 제4증폭기의 부입력 단자와 출력 단자 사이에 연결된 제8저항을 구비하고,An eighth resistor connected between the negative input terminal and the output terminal of the fourth amplifier, 상기 제3저항~제8저항은 같은 저항 값을 갖는 것을 특징으로 하는 비메모리를 위한 퓨징 장치.A fusing device for non-memory, characterized in that the third to eighth resistors have the same resistance value. 제4항에 있어서, 검출 신호 출력부는,The method of claim 4, wherein the detection signal output unit, 상기 검출된 전압차와 기설정된 제어 전압을 비교하고, 비교된 결과를 출력하는 비교기;A comparator comparing the detected voltage difference with a preset control voltage and outputting a result of the comparison; 상기 비교기의 출력을 반전하는 제2인버터; 및A second inverter for inverting the output of the comparator; And 상기 제2인버터의 출력을 클럭 입력하고, 상기 전원 전압을 데이타 입력하고, 상기 스위치 제어 신호를 클리어 입력하며, 상기 클럭 신호 및 상기 클리어 신호에 응답하여 검출 신호를 출력하는 플립플롭을 구비하는 것을 특징으로 하는 비메모리를 위한 퓨징 장치.And a flip-flop for clock input of the output of the second inverter, data input of the power supply voltage, clear input of the switch control signal, and outputting a detection signal in response to the clock signal and the clear signal. Fusing device for non-memory. 제5항에 있어서, 상기 스위치 구동부는,The method of claim 5, wherein the switch drive unit, 상기 제어 신호와 상기 검출 신호를 논리 조합하는 논리 조합 수단; 및Logic combining means for logically combining the control signal and the detection signal; And 상기 논리 조합된 결과를 입력하여 상기 제2스위치를 구동할 수 있을 정도의 증폭된 전류량을 갖는 구동 신호로서 출력하는 스위치 드라이버를 포함하는 것을 특징으로 하는 비메모리를 위한 퓨징 장치.And a switch driver for inputting the result of the logic combination and outputting the result as a drive signal having an amplified current amount sufficient to drive the second switch. 적어도 하나 이상의 퓨즈에 의해 조절될 수 있는 오차를 가지는 비메모리를 위한 퓨징 장치에서 수행되는 퓨징 방법에 있어서,A fusing method performed in a fusing device for a non-memory having an error that can be adjusted by at least one fuse, 상기 퓨즈를 절단할 것인가를 판단하는 단계;Determining whether to cut the fuse; 상기 퓨즈를 절단하고자 하는 경우, 상기 퓨즈를 절단하기 위한 방전 전압을 공급하는 단계;Supplying a discharge voltage to cut the fuse when the fuse is to be cut; 상기 퓨즈가 절단되었는가를 판단하는 단계; 및Determining whether the fuse is blown; And 상기 퓨즈가 절단되었으면, 상기 방전 전압의 공급을 차단하는 단계를 구비 하는 것을 특징으로 하는 비메모리를 위한 퓨징 방법.And if the fuse is blown, cutting off the supply of the discharge voltage.
KR1019970026463A 1997-06-23 1997-06-23 Fusing apparatus for non-memory and fusing method thereof KR100425441B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026463A KR100425441B1 (en) 1997-06-23 1997-06-23 Fusing apparatus for non-memory and fusing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026463A KR100425441B1 (en) 1997-06-23 1997-06-23 Fusing apparatus for non-memory and fusing method thereof

Publications (2)

Publication Number Publication Date
KR19990002757A KR19990002757A (en) 1999-01-15
KR100425441B1 true KR100425441B1 (en) 2004-05-24

Family

ID=37329267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026463A KR100425441B1 (en) 1997-06-23 1997-06-23 Fusing apparatus for non-memory and fusing method thereof

Country Status (1)

Country Link
KR (1) KR100425441B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850008051A (en) * 1984-05-07 1985-12-11 미쓰다 가쓰시게 Semiconductor integrated circuit device
KR890008849A (en) * 1987-11-12 1989-07-12 클라이드 씨.블린 Fuse state detection circuit
JPH0540373A (en) * 1991-08-06 1993-02-19 Ricoh Co Ltd Unit replacement detecting means of image formation device
KR930024024A (en) * 1992-05-29 1993-12-21 사또오 후미오 Semiconductor memory
US5583463A (en) * 1995-05-30 1996-12-10 Micron Technology, Inc. Redundant row fuse bank circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850008051A (en) * 1984-05-07 1985-12-11 미쓰다 가쓰시게 Semiconductor integrated circuit device
KR890008849A (en) * 1987-11-12 1989-07-12 클라이드 씨.블린 Fuse state detection circuit
JPH0540373A (en) * 1991-08-06 1993-02-19 Ricoh Co Ltd Unit replacement detecting means of image formation device
KR930024024A (en) * 1992-05-29 1993-12-21 사또오 후미오 Semiconductor memory
US5583463A (en) * 1995-05-30 1996-12-10 Micron Technology, Inc. Redundant row fuse bank circuit

Also Published As

Publication number Publication date
KR19990002757A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
US6437539B2 (en) Method and device for balancing charges of a plurality of series-connected battery cells
KR100341133B1 (en) Charge/discharge control circuit ad charging type power-supply
US6501248B2 (en) Charge/discharge protection apparatus having a charge-state overcurrent detector, and battery pack including the same
JP3927092B2 (en) Charge / discharge protection circuit
US7459887B2 (en) Voltage detection circuit, overcurrent detection circuit, charging current control system, and voltage detection method
JP3254159B2 (en) Charge / discharge control circuit
JP3195555B2 (en) Charge / discharge control circuit
KR970031145A (en) RECHARGEABLE BATTERY APPARATUS
US6051956A (en) Rechargeable battery pack with pre-end signal output terminal and electronic device containing rechargeable battery pack
KR20010094974A (en) Charging and discharging control circuit and charging type power supply device
US6172485B1 (en) Power supply monitoring integrated circuit device and battery pack
KR100332334B1 (en) Circuit for detecting overcharging and overdischarging, and chargeable power supply
US7280333B2 (en) Method and device for short circuit or open load detection
JPH089655A (en) Switching control circuit for low-pressure fluorescent lamp and controller
KR19990066995A (en) Power supply
EP1166133A1 (en) Circuit for voltage level detection
US6066939A (en) Secondary battery pack
US6225782B1 (en) Method and apparatus for hi-Z mode battery charging
US6639778B2 (en) Fuse protected shunt regulator having improved control characteristics
KR100425441B1 (en) Fusing apparatus for non-memory and fusing method thereof
JP2006101696A (en) Charging/discharging protection circuit
US6242966B1 (en) Leakage current correcting circuit
JP2000050506A (en) Measuring power saving method for battery protection circuit
US8294475B2 (en) Circuit arrangement comprising a fuse and a method for determining a condition of a fuse
KR20050044921A (en) Apparatus and method for measuring iddq

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee