KR100423557B1 - Feedforward linear power amplifier - Google Patents

Feedforward linear power amplifier Download PDF

Info

Publication number
KR100423557B1
KR100423557B1 KR10-2002-0010780A KR20020010780A KR100423557B1 KR 100423557 B1 KR100423557 B1 KR 100423557B1 KR 20020010780 A KR20020010780 A KR 20020010780A KR 100423557 B1 KR100423557 B1 KR 100423557B1
Authority
KR
South Korea
Prior art keywords
signal
coupler
circuit
phase
converter
Prior art date
Application number
KR10-2002-0010780A
Other languages
Korean (ko)
Other versions
KR20030071198A (en
Inventor
김용준
안철준
Original Assignee
주식회사 흥창
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 흥창 filed Critical 주식회사 흥창
Priority to KR10-2002-0010780A priority Critical patent/KR100423557B1/en
Publication of KR20030071198A publication Critical patent/KR20030071198A/en
Application granted granted Critical
Publication of KR100423557B1 publication Critical patent/KR100423557B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

본 발명은 주파수 영역에서 제 2 루프를 아날로그 주파수 스펙트럼 개념을 도입 개선하여 높은 주파수 대역에서도 고속 소자나 복잡한 알고리즘이 필요 없이 잘 적응된 출력 결과를 얻을 수 있는 피드포워드 선형 전력 증폭기에 관한 것으로, 본 발명은 제 1 커플러, 제 1 위상 및 진폭 변환기, 메인 앰프, 제 2 커플러, 제 1시간 지연기, 빼기 회로, 제 2 위상 및 진폭 변환기, 에러 앰프, 제 2 시간 지연기 및 더하기 회로로 구성된 피드포워드 선형 전력 증폭기에 있어서, 입력 신호를 분리하기 위한 제 1 커플러와, 신호의 위상 및 진폭을 조정하기 위한 제 1 위상 및 진폭 변환기와, 신호를 증폭하기 위한 메인 앰프와, 신호를 분리하기 위한 제 2 커플러와, 신호를 시간 지연시키는 제 1 시간 지연기와, 두 신호를 합성하는 빼기 회로와, 신호의 위상 및 진폭을 조정하기 위한 제 2 위상 및 진폭 변환기와, 신호를 증폭하기 위한 에러 앰프와, 신호를 시간 지연시키는 제 2 시간 지연기와, 신호를 합성시키는 더하기 회로 및 상기 빼기 회로의 출력 신호를 분리하기 위한 제 3 커플러를 포함하는 피드포워드 선형 전력 증폭기에 있어서, 더하기 회로의 출력 신호를 분리하기 위한 제 4 커플러; 검출된 신호를 중간 주파수로 변환하기 위하여 로컬 주파수를 발생시키는 PLL 모듈과, 제 4 커플러에서 분리되어 유입되는 신호와 PLL 모듈에서 발생된 로컬 주파수를 합성하여 중간 주파수 신호로 변환하는 다운 컨버터와, 다운 컨버터를 통해 합성 변환된 중간 주파수의 왜곡 신호를 필터링하는 SAW 필터와, SAW 필터로부터 필터링된 왜곡 신호를 DC 레벨로 변화시키는 로그 앰프와, 로그 앰프로부터 출력되는 신호를 디지털 신호화하는 A/D 변환기를 포함하여 제 4 커플러로부터 분리된 신호를 다운 컨버터하고 필터링하여 검출하는 아날로그 스펙트럼 회로; 및 아날로그 스펙트럼 회로로부터 검출된 왜곡 신호의 디지털 변환된 DC 레벨을 이용하여 제 2 위상 및 진폭 변환기를 제어하고, PPL 모듈로 신호를 출력하는 디지털 제어 회로를 포함함으로써 아날로그 주파수 스펙트럼 개념을 도입하여 높은 주파수 대역에서도 고속 소자나 복잡한 알고리즘이 필요 없이 잘 적응된 안정적인 출력 결과를 얻을 수 있는 것이다.The present invention relates to a feedforward linear power amplifier that can improve the second loop in the frequency domain by introducing the concept of analog frequency spectrum to obtain a well-adapted output result even in a high frequency band without the need for a high-speed device or a complex algorithm. Is a feedforward consisting of a first coupler, a first phase and amplitude converter, a main amplifier, a second coupler, a first time delay, a subtraction circuit, a second phase and amplitude converter, an error amplifier, a second time delay and a plus circuit. A linear power amplifier, comprising: a first coupler for separating an input signal, a first phase and amplitude converter for adjusting the phase and amplitude of the signal, a main amplifier for amplifying the signal, and a second for separating the signal A coupler, a first time delay for delaying the signal, a subtraction circuit for combining the two signals, and a phase and amplitude of the signal A second phase and amplitude converter, an error amplifier for amplifying the signal, a second time delay for time delaying the signal, an addition circuit for synthesizing the signal, and a third coupler for separating the output signal of the subtraction circuit. A feedforward linear power amplifier comprising: a fourth coupler for separating an output signal of a plus circuit; A PLL module for generating a local frequency for converting the detected signal to an intermediate frequency, a down converter for synthesizing the incoming signal separated from the fourth coupler and the local frequency generated in the PLL module and converting the signal into an intermediate frequency signal; SAW filter for filtering the distortion signal of the synthesized intermediate frequency through the converter, a log amplifier for converting the distortion signal filtered from the SAW filter to DC level, and an A / D converter for digitalizing the signal output from the log amplifier. An analog spectrum circuit for down-converting, filtering and detecting a signal separated from the fourth coupler including a; And a digital control circuit for controlling the second phase and amplitude converter using the digitally converted DC level of the distortion signal detected from the analog spectrum circuit, and outputting the signal to the PPL module, thereby introducing the analog frequency spectrum concept to provide high frequency. Even in the band, a well-adapted and stable output result is obtained without the need for high-speed devices or complex algorithms.

Description

피드포워드 선형 전력 증폭기{Feedforward linear power amplifier}Feedforward linear power amplifier

본 발명은 피드포워드 선형 전력 증폭기에 관한 것으로, 더욱 구체적으로 주파수 영역에서 제 2 루프를 아날로그 주파수 스펙트럼 개념을 도입, 개선하여 높은 주파수 대역에서도 고속 소자나 복잡한 알고리즘이 필요 없이 잘 적응된 출력 결과를 얻을 수 있는 피드포워드 선형 전력 증폭기에 관한 것이다.The present invention relates to a feedforward linear power amplifier, and more particularly, to introduce and improve the analog frequency spectrum concept of the second loop in the frequency domain to obtain well-adapted output results without the need for high-speed devices or complex algorithms even at high frequency bands. A feedforward linear power amplifier that can

무선통신 분야에서 피드포워드 선형화 방식의 선형 전력 증폭기는 다중 주파수나 CDMA 신호를 증폭하여 큰 전력으로 만든 후 공중 채널로 신호를 전송하기 위해서는 선형 증폭기가 필수적이다. 선형 전력 증폭기는 기지국이나 중계기 등 장비원가 중 상당부분 차지하는 고부가가치의 품목으로 다수의 주파수가 입력될 때 발생되는 신호의 혼변조, 왜곡 현상을 방지하여 최적의 통화 상태를 유지시켜주는 증폭장치로 현재 PCS, 셀룰러 및 GSM 방식에서 사용되고 있으며, 앞으로 상용화되는 IMT-2000 서비스에도 적용될 예정이다.In the field of wireless communication, a feedforward linearization linear power amplifier is necessary to amplify a multi-frequency or CDMA signal to make a large power, and then transmit a signal through an air channel. Linear power amplifier is a high value-added item that occupies a large part of equipment cost such as base station or repeater. It is an amplifying device that maintains optimal call state by preventing intermodulation and distortion of signal generated when multiple frequencies are input. It is used in PCS, cellular and GSM, and will be applied to IMT-2000 service which is commercially available in the future.

이러한 피드포워드 선형 전력 증폭기는 제 1 루프와 제 2루프 제어에 대해 크게 2가지로 적용하고 있는 상태로 첫 번째는 제 1 루프는 디지털 컨트롤하고 제 2 루프 컨트롤에 대해서는 아날로그로 제어를 하는 방식이 있고, 두 번째는 제 1 루프와 제 2 루프에 대해 디지털 컨트롤이 기본으로 사용되고 더 안정된 결과를 위해 복잡한 DSP(Digital Signal Processing)을 적용하고 있다.The feedforward linear power amplifier has two main applications for the first loop and the second loop control. The first is digital control of the first loop and the analog control of the second loop control. Secondly, digital control is basically used for the first and second loops and complex DSP (Digital Signal Processing) is applied for more stable results.

그러나 상기 첫 번째 방식은 제 1 루프에 대해 대체로 안정적인 결과를 얻을 수 있으나, 제 2 루프에 대해서는 전력 증폭기의 운영조건의 변경에 따른 적응제어가 어렵다.However, while the first scheme is generally stable in the first loop, adaptive control is difficult for the second loop due to the change of operating conditions of the power amplifier.

두 번째 방식은 이를 보안하기 위해 DSP 개념을 도입해 루프 컨트롤을 한다. 이 방식은 첫 번째 방식에 비해 안정적인 결과를 얻을 수 있으나, DSP 알고리즘에서 연산량이 방대한 FFT(Fast Fourier Transform)를 적용하기 때문에 DSP 사양에서 고속, 고가의 소자들을 선택하지 않으면 원하는 결과를 얻기 힘들므로 개발의 저 효율을 갖는 단점이 있다. 또한 A/D 컨버터 샘플링 속도의 한계로 인해 주파수 분해능력 등의 문제점이 있었다.The second approach uses a DSP concept to loop control to secure this. This method can achieve more stable results than the first method, but since DSP uses a large amount of fast Fourier transform (FFT) in the DSP algorithm, it is difficult to achieve the desired result unless high speed and expensive devices are selected in the DSP specification. It has the disadvantage of having low efficiency. In addition, there was a problem such as frequency resolution due to the limitation of the A / D converter sampling rate.

본 발명은 전기한 문제점을 해결하기 위하여 안출한 것으로서, 최종 출력을 주파수 영역에서 분석, 컨트롤하여 출력의 안정화를 얻고, DSP를 이용한 방식에 비해 양자화 오차를 줄여 제 2 루프를 안정화시키고, 연산량이 많은 알고리즘을 사용하지 않고 아날로그 주파수 스펙트럼 회로를 이용 퓨리에 변환하여 연산량을 고려하지 않게 하고, 고속의 DSP와 고가의 소자들이 필요 없어 생산원가를 절감되게 한 피드포워드 선형 전력 증폭기를 제공하기 위한 것이다.The present invention has been made to solve the above-mentioned problems, and the final output is analyzed and controlled in the frequency domain to obtain the stabilization of the output, and the quantization error is reduced compared to the method using the DSP to stabilize the second loop, a large amount of calculation It is to provide a feedforward linear power amplifier that uses Fourier transform using analog frequency spectrum circuit without using algorithms, so that the calculation amount is not taken into consideration, and the production cost is reduced by eliminating the need for high-speed DSP and expensive components.

도 1은 본 발명의 구성을 나타내는 블록도.1 is a block diagram showing a configuration of the present invention.

도 2는 본 발명의 아날로그 주파수 스펙트럼 회로의 블록도.2 is a block diagram of an analog frequency spectrum circuit of the present invention.

도 3은 본 발명의 주요 단의 신호도.3 is a signal diagram of the main stage of the present invention.

도 4는 본 발명의 제어 순서도.4 is a control flowchart of the present invention.

도 5는 본 발명의 주파수 영역 왜곡신호 처리 순서도.5 is a flow chart of frequency domain distortion signal processing according to the present invention;

도 6은 종래의 피드포워드 선형 전력 증폭기의 구성도.6 is a block diagram of a conventional feedforward linear power amplifier.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1: 제 1 커플러 2: 제 1 위상 및 진폭 변환기1: first coupler 2: first phase and amplitude transducer

3: 메인 앰프 4: 제 2 커플러3: main amplifier 4: second coupler

5: 제 1 시간 지연기 6: 빼기 회로5: 1st time delay 6: subtraction circuit

7: 제 2 위상 및 진폭 변환기 8: 에러 앰프7: second phase and amplitude converter 8: error amplifier

9: 제 2 시간 지연기 10: 더하기 회로9: 2nd time delay 10: plus circuit

11: 제 3 커플러 12: 제 4 커플러11: third coupler 12: fourth coupler

13: 아날로그 스펙트럼 회로 14: 디지털 제어회로13: analog spectrum circuit 14: digital control circuit

15: PLL 모듈 16: 다운 컨버터15: PLL Module 16: Down Converter

17: SAW필터 18: 로그 앰프,17: SAW filter 18: log amp,

19: A/D 변환기19: A / D Converter

본 발명은 입력 신호를 입력받아 증폭기 경로와 선형화 경로로 입력 신호를 분리하기 위한 제 1 커플러와 제 1 커플러로부터 증폭기 경로로 분리된 입력 신호의 위상 및 진폭을 조정하기 위한 제 1 위상 및 진폭 변환기와, 제 1 위상 및 진폭 변환기로부터 위상 및 진폭이 변환된 신호를 입력받아 증폭하기 위한 메인 앰프와, 메인 엠프에서 증폭된 신호를 분리하기 위한 제 2 커플러와, 제 1 커플러로부터 선형화 경로로 분리된 일부 입력신호를 입력받아 시간 지연시키는 제 1 시간 지연기와, 제 2 커플러로부터 분리된 신호와 시간 지연기로부터 시간 지연된 신호를 합성하는 빼기 회로와, 빼기 회로로부터 출력된 신호의 위상 및 진폭을 조정하기 위한 제 2 위상 및 진폭 변환기와, 제 2 위상 및 진폭 변환기로부터 위상 및 진폭이 변환된 신호를 입력받아 증폭하기 위한 에러 앰프와, 제 2 커플러로부터 분리된 신호를 시간 지연시키는 제 2 시간 지연기와, 제 2 시간 지연기의 출력 신호와 에러 앰프의 출력 신호를 합성하여 출력하는 더하기 회로 및 빼기 회로의 출력 신호를 분리하기 위한 제 3 커플러를 포함하는 피드포워드 선형 전력 증폭기에 있어서, 더하기 회로의 출력 신호를 분리하기 위한 제 4 커플러; 검출된 신호를 중간 주파수로 변환하기 위하여 로컬 주파수를 발생시키는 PLL 모듈과, 제 4 커플러에서 분리되어 유입되는 신호와 PLL 모듈에서 발생된 로컬 주파수를 합성하여 중간 주파수 신호로 변환하는 다운 컨버터와, 다운 컨버터를 통해 합성 변환된 중간 주파수의 왜곡 신호를 필터링하는 SAW 필터와, SAW 필터로부터 필터링된 왜곡 신호를 DC 레벨로 변화시키는 로그 앰프와, 로그 앰프로부터 출력되는 신호를 디지털 신호화하는 A/D 변환기를 포함하여 제 4 커플러로부터 분리된 신호를 다운 컨버터하고 필터링하여 검출하는 아날로그 스펙트럼 회로; 및 아날로그 스펙트럼 회로로부터 검출된 왜곡 신호의 디지털 변환된 DC 레벨을 이용하여 제 2 위상 및 진폭 변환기를 제어하고, PPL 모듈로 신호를 출력하는 디지털 제어 회로를 포함하는 것을 특징으로 하는 피드포워드 선형 전력 증폭기에 관한 것이다.The present invention includes a first coupler for receiving an input signal and separating the input signal into an amplifier path and a linearization path, and a first phase and amplitude converter for adjusting the phase and amplitude of the input signal separated from the first coupler into the amplifier path. A main amplifier for receiving and amplifying a phase- and amplitude-converted signal from the first phase and amplitude converter, a second coupler for separating the amplified signal from the main amplifier, and a part separated into a linearization path from the first coupler A first time delay for receiving an input signal and time delaying, a subtraction circuit for synthesizing a signal separated from the second coupler and a time delayed signal from the time delay, and a phase and amplitude for adjusting the phase and amplitude of the signal output from the subtracting circuit. A phase and amplitude converted signal is input from the second phase and amplitude converter and the second phase and amplitude converter An error amplifier for outputting, a second time delay for time-delaying the signal separated from the second coupler, and an output signal for the addition circuit and subtraction circuit for combining and outputting the output signal of the second time delay and the output signal of the error amplifier. 13. A feedforward linear power amplifier comprising a third coupler for separating the circuit, comprising: a fourth coupler for separating the output signal of the addition circuit; A PLL module for generating a local frequency for converting the detected signal to an intermediate frequency, a down converter for synthesizing the incoming signal separated from the fourth coupler and the local frequency generated in the PLL module and converting the signal into an intermediate frequency signal; SAW filter for filtering the distortion signal of the synthesized intermediate frequency through the converter, a log amplifier for converting the distortion signal filtered from the SAW filter to DC level, and an A / D converter for digitalizing the signal output from the log amplifier. An analog spectrum circuit for down-converting, filtering and detecting a signal separated from the fourth coupler including a; And a digital control circuit for controlling the second phase and amplitude converter using the digitally converted DC level of the distortion signal detected from the analog spectrum circuit and outputting the signal to the PPL module. It is about.

이하 본 발명에 따른 피드포워드 선형 전력 증폭기의 요지를 첨부도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, the gist of the feedforward linear power amplifier according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 피드포워드 선형 전력 증폭기의 구성을 나타내는 블록도, 도 2는 본 발명에 따른 피드포워드 선형 전력 증폭기의 아날로그 주파수 스펙트럼 회로의 블록도, 도 3은 본 발명에 따른 피드포워드 선형 전력 증폭기의 주요 단의 신호도, 그리고 도 4는 본 발명에 따른 피드포워드 선형 전력 증폭기의 제어 순서도, 도 5는 본 발명에 따른 피드포워드 선형 전력 증폭기의 주파수 영역 왜곡신호 처리 순서도, 도 6 은 종래의 피드포워드 선형 전력 증폭기의 구성도이다.1 is a block diagram showing a configuration of a feedforward linear power amplifier according to the present invention, FIG. 2 is a block diagram of an analog frequency spectrum circuit of a feedforward linear power amplifier according to the present invention, and FIG. 3 is a feedforward linear power amplifier according to the present invention. 4 is a signal flow diagram of the main stage of the power amplifier, and FIG. 4 is a control flowchart of the feedforward linear power amplifier according to the present invention, FIG. 5 is a flow chart of frequency domain distortion signal processing of the feedforward linear power amplifier according to the present invention, and FIG. Is a block diagram of a feedforward linear power amplifier.

본 발명에 따른 선형 전력 증폭기는 입력 신호를 입력받아 증폭기 경로와 선형화 경로로 입력 신호를 분리하기 위한 제 1 커플러(1)와, 제 1 커플러(1)로부터 증폭기 경로로 분리된 입력신호의 위상 및 진폭을 조정하기 위한 제 1 위상 및 진폭 변환기(2)와, 제 1 위상 및 진폭 변환기로부터 위상 및 진폭이 변환된 신호를 입력받아 증폭하기 위한 메인 앰프(3)와, 메인 앰프에서 증폭된 신호를 분리하기 위한 제 2 커플러(4)와, 제 1 커플러(1)로부터 선형화 경로로 분리된 일부 입력 신호를 입력받아 시간 지연시키는 제 1 시간 지연기(5)와, 제 2 커플러(4)로부터 분리된 신호와 제 1 시간 지연기(5)로부터 시간 지연된 신호를 합성하는 빼기 회로(6)와, 빼기 회로(6)로부터 출력된 신호의 위상 및 진폭을 조정하기 위한 제 2 위상 및 진폭 변환기(7)와, 제 2 위상 및 진폭 변환기(7)로부터 위상 및 진폭이 변환된 신호를 입력받아 증폭하기 위한 에러 앰프(8)와, 제 2 커플러(4)로부터 분리된 신호를 시간 지연시키는 제 2 시간 지연기(9)와, 제 2 시간 지연기(9)의 출력 신호와 에러 앰프(8)의 출력 신호를 합성하여 출력하는 더하기 회로(10); 및 빼기 회로의 출력 신호를 분리하기 위한 제 3 커플러(11)를 포함하는 피드포워드 선형 전력 증폭기에 있어서, 더하기 회로(10)의 출력 신호를 분리하기 위한 제 4 커플러(12); 검출된 신호를 중간 주파수로 변환하기 위하여 로컬 주파수를 발생시키는 PLL 모듈(15)과, 제 4 커플러(12)에서 분리되어 유입되는 신호와 PLL 모듈(15)에서 발생된 로컬 주파수를 합성하여 중간 주파수 신호로 변환하는 다운 컨버터(16)와, 다운 컨버터(16)를 통해 합성 변환된 중간 주파수의 왜곡 신호를 필터링하는 SAW 필터(17)와, SAW 필터(17)로부터 필터링된 왜곡 신호를 DC 레벨로 변화시키는 로그 앰프(18)와, 로그 앰프(18)로부터 출력되는 신호를 디지털 신호화하는 A/D 변환기(19)를 포함하여 제 4 커플러(12)로부터 분리된 신호를 다운 컨버터하고 필터링하여 검출하는 아날로그 스펙트럼 회로(13); 및 아날로그 스펙트럼 회로(13)로부터 검출된 왜곡 신호의 디지털 변환된 DC 레벨을 이용하여 제 2 위상 및 진폭 변환기를 제어하고, PPL 모듈(15)로 신호를 출력하는 디지털 제어 회로(14)를 포함한다.The linear power amplifier according to the present invention receives the input signal, the first coupler 1 for separating the input signal into the amplifier path and the linearization path, the phase of the input signal separated into the amplifier path from the first coupler (1) and A first phase and amplitude converter 2 for adjusting the amplitude, a main amplifier 3 for receiving and amplifying a phase and amplitude converted signal from the first phase and amplitude converter, and a signal amplified by the main amplifier. A second coupler (4) for separation, a first time delay (5) for receiving and delaying some input signals separated by a linearization path from the first coupler (1), and a separation from the second coupler (4) A subtraction circuit 6 for synthesizing the signal and the time delayed signal from the first time delayer 5, and a second phase and amplitude converter 7 for adjusting the phase and amplitude of the signal output from the subtraction circuit 6; ) And the second phase and amplitude An error amplifier 8 for receiving and amplifying a signal whose phase and amplitude are converted from the ventilation 7, a second time delay 9 for time delaying the signal separated from the second coupler 4, and An addition circuit 10 for combining and outputting the output signal of the two time delay unit 9 and the output signal of the error amplifier 8; And a third coupler (11) for separating the output signal of the subtraction circuit, the feedforward linear power amplifier comprising: a fourth coupler (12) for separating the output signal of the addition circuit (10); In order to convert the detected signal into an intermediate frequency, the PLL module 15 generates a local frequency, the signal separated from the fourth coupler 12 and the local frequency generated from the PLL module 15 are synthesized. A down converter 16 for converting the signal, a SAW filter 17 for filtering the distortion signal of the intermediate frequency synthesized and converted by the down converter 16, and the distortion signal filtered from the SAW filter 17 to a DC level. Down-converts, filters and detects the signal separated from the fourth coupler 12, including a changing log amplifier 18 and an A / D converter 19 for digitally converting the signal output from the log amplifier 18. An analog spectrum circuit 13; And a digital control circuit 14 for controlling the second phase and amplitude converter using the digitally converted DC level of the distortion signal detected from the analog spectrum circuit 13 and outputting the signal to the PPL module 15. .

이와 같은 본 발명에 따른 피드포워드 선형 전력 증폭기의 동작을 설명하면 다음과 같다.Referring to the operation of the feedforward linear power amplifier according to the present invention as follows.

입력 신호는 제 1 커플러(1)에 의해 둘로 분리되어 증폭기 경로와 선형화 경로로 각각 입력된다. 증폭기 경로로 입력된 신호는 제 1 위상 및 진폭 변환기(2)에 의해 위상 및 진폭이 변환되어 메인 앰프(3)에 입력되고, 메인 앰프(3)는 입력된 신호를 증폭시킨다.The input signal is divided into two by the first coupler 1 and input into the amplifier path and the linearization path, respectively. The signal input into the amplifier path is converted into phase and amplitude by the first phase and amplitude converter 2 and input to the main amplifier 3, and the main amplifier 3 amplifies the input signal.

메인 앰프(3)에 의해 증폭된 신호는 제 2 커플러(4)에 의해 분리되어 그중 하나는 제 2 시간 지연기(9)로 입력되고, 나머지 하나는 빼기 회로(6)로 입력된다. 이때, 빼기 회로(6)로 입력되는 신호(B지점)는 도 3(b)와 같다.The signal amplified by the main amplifier 3 is separated by the second coupler 4, one of which is input to the second time delay 9 and the other of which is input to the subtraction circuit 6. At this time, the signal (point B) input to the subtraction circuit 6 is as shown in FIG.

제 1커플러(1)에 의해 선형화 경로로 전달된 신호는 빼기 회로(6)에서 두 입력 경로간에 같은 시간 지연을 갖도록 하기 위한 제 1 시간 지연기(5)를 거쳐 빼기 회로(6)에 입력된다. 이때 제 1 시간 지연기(5)를 거친 신호(A지점)는 도 3(a)와 같다.The signal transmitted to the linearization path by the first coupler 1 is input to the subtraction circuit 6 via a first time delay 5 to ensure that the subtraction circuit 6 has the same time delay between the two input paths. . At this time, the signal (point A) passing through the first time delay unit 5 is shown in FIG.

빼기 회로(6)로 입력된 두 신호는 빼기 회로(6)에 의해 합성되어 도 3(c)의 신호를 출력한다(C지점).The two signals input to the subtraction circuit 6 are combined by the subtraction circuit 6 to output the signal of Fig. 3C (point C).

빼기 회로(6)에서 출력된 신호는 제 3 커플러(11)에 분리되어 그 중 하나는 디지털 제어 회로(14)에 입력되어 디지털 제어 회로(14)에 의해 제 1 위상 및 진폭 변환기(2)을 제어하고, 나머지 하나는 제 2 위상 및 진폭 변환기(7)에 입력되어 위상 및 진폭이 변환되어 에러 앰프(8)로 입력되고, 에러 앰프(8)는 입력된 신호를 증폭시켜 더하기 회로(10)로 입력시킨다. 이때 에러 앰프(8)에서 증폭되어 더하기회로(10)로 입력되는 신호(E지점)는 도 3(e)와 같다.The signal output from the subtraction circuit 6 is separated into the third coupler 11, one of which is input to the digital control circuit 14, so that the first phase and amplitude converter 2 is supplied by the digital control circuit 14. Control, and the other is input to the second phase and amplitude converter 7 so that the phase and amplitude are converted and input to the error amplifier 8, and the error amplifier 8 amplifies the input signal to add the circuit 10. Enter At this time, the signal (point E) amplified by the error amplifier 8 and input to the addition circuit 10 is as shown in FIG.

제 2 커플러(4)에서 분리되어 제 2 시간 지연기(9)에 입력된 신호는 제 2 시간 지연기(9)에 의해 더하기 회로(10)에서 두 입력 경로간에 같은 시간 지연을 갖도록 시간지연되어 더하기 회로(10)에 입력된다. 이때, 제 2 시간 지연기(9)에서 더하기 회로(10)에 입력되는 신호(D지점)는 도 3(d)와 같다.A signal separated from the second coupler 4 and input to the second time delay 9 is time-delayed by the second time delay 9 so as to have the same time delay between the two input paths in the addition circuit 10. It is input to the addition circuit 10. At this time, the signal (point D) input to the addition circuit 10 by the second time delay unit 9 is shown in FIG.

더하기 회로(10)로 입력된 두신호는 더하기 회로(10)에 의해 합성되어 도 3(f)의 신호를 출력한다(F지점).The two signals input to the addition circuit 10 are combined by the addition circuit 10 to output the signal of Fig. 3 (f) (point F).

더하기 회로(10)에서 출력된 신호는 제 4 커플러(12)에 의해 분리되어 그중 하나는 최종 출력 신호로 출력되고, 나머지 하나는 아날로그 주파수 스펙트럼 회로 (13)로 유입된다.The signal output from the addition circuit 10 is separated by the fourth coupler 12, one of which is output as the final output signal, and the other is introduced into the analog frequency spectrum circuit 13.

아날로그 주파수 스펙트럼 회로(13)는 유입되는 신호를 처리하기 위하여 디지털 제어 회로(14)로부터 출력된 신호를 입력받아 아날로그 주파수 스펙트럼 회로(13)에 유입된 신호를 제어하여 중간주파수로 변환시키고, 이 중간주파수 신호를 퓨리에 변환한 데이터 신호를 디지털 제어회로(14)로 입력시킨다.The analog frequency spectrum circuit 13 receives the signal output from the digital control circuit 14 to process the incoming signal, and controls the signal introduced into the analog frequency spectrum circuit 13 to convert to the intermediate frequency, and the intermediate The data signal obtained by Fourier transforming the frequency signal is input to the digital control circuit 14.

디지털 제어회로(14)는 입력된 데이터 신호를 분석 처리하여 제 1 및 제 2 위상 및 진폭 변환기(2 및 7)를 제어한다. 이와 같이 출력 신호를 제 4 커플러(12)를 통해 모니터링하여 연속적으로 제 2 루프를 제어한다.The digital control circuit 14 analyzes the input data signal to control the first and second phase and amplitude converters 2 and 7. In this way, the output signal is monitored through the fourth coupler 12 to continuously control the second loop.

아날로그 주파수 스펙트럼 회로(13)를 도 2에 의하여 상세히 설명하면, 제 4 커플러(12)를 통해 유입되는 신호에 의해 출력되는 디지털 제어회로(14)의 신호를 PLL 모듈(15)이 입력받아 중간주파수로 변환하여 출력한다. PLL 모듈(15)에 의해 변환된 중간주파수와 제 4 커플러(12)를 통해 유입되는 신호를 입력받은 다운 컨버터(16)는 두 신호를 합성하여 왜곡 신호가 포함된 중간주파수 신호로 변환시켜, SAW 필터(17)에 의해 왜곡 신호를 필터링시킨다. 필터링된 중간주파수 신호는 로그 앰프(18)로 입력되어 선형화된 주파수 데이터 신호로 출력된다. 선형화된 주파수 데이터신호는 A/D 변환기(19)로 입력되어 디지털 데이터 신호로 출력되어 디지털 제어 회로(14)로 입력되는 것이다.Referring to the analog frequency spectrum circuit 13 in detail with reference to Figure 2, the PLL module 15 receives the signal of the digital control circuit 14 output by the signal flowing through the fourth coupler 12, the intermediate frequency Convert to and print it out. The down converter 16, which receives the intermediate frequency converted by the PLL module 15 and the signal flowing through the fourth coupler 12, synthesizes the two signals and converts the two signals into an intermediate frequency signal including a distortion signal. The distortion signal is filtered by the filter 17. The filtered intermediate frequency signal is input to the log amplifier 18 and output as a linearized frequency data signal. The linearized frequency data signal is input to the A / D converter 19 and output as a digital data signal to the digital control circuit 14.

디지털 제어회로(14)는 도 4 및 도 5의 순서도에 의하여 동작되는 것으로, 퓨리에 변환된 데이터 신호 즉, 왜곡 신호 DC 레벨 값을 A/D 변환시킨다(S100).The digital control circuit 14 operates according to the flowcharts of FIGS. 4 and 5, and performs A / D conversion on a Fourier transformed data signal, that is, a distortion signal DC level value (S100).

A/D 변환된 데이터 신호를 도 5의 순서도에 의해 분석 처리한다(S200). 분석 처리 과정(S200)을 도 5에 의하여 상세히 설명하면, 먼저 A/D 변환된 왜곡 신호 DC 레벨 값을 검출한다(S201). 상기 과정(S201)에서 검출된 값에서 최대 값과 최소 값을 제외한 산술 평균값을 구하고(S202), 상기 과정(S202)에서 구한 산술 평균값에서 기울기 값을 산출한다(S203). 상기 과정(S203)에서 산출된 기울기 값을 분석 처리한다(S204).The A / D converted data signal is analyzed and processed by the flowchart of FIG. 5 (S200). The analysis process S200 will be described in detail with reference to FIG. 5. First, an A / D converted distortion signal DC level value is detected (S201). The arithmetic mean value excluding the maximum value and the minimum value is obtained from the value detected in the step S201 (S202), and the slope value is calculated from the arithmetic mean value obtained in the step S202 (S203). The gradient value calculated in the step S203 is analyzed (S204).

이와 같이 분석처리 과정(S200)에서 얻은 기울기 값 중 최저 기울기 값을 검색한다(S300). 상기 과정(S300)의 기울기 값이 최저 기울기 값이 되도록 제 2 루프를 연속적으로 제어한다(S400).In this way, the lowest slope value is searched among the slope values obtained in the analysis process (S200) (S300). The second loop is continuously controlled such that the slope value of the process S300 becomes the minimum slope value (S400).

이와 같이 최종 출력을 주파수 영역에서 분석, 컨트롤하므로 출력의 안정화를 얻을 수 있는 것이다.In this way, by analyzing and controlling the final output in the frequency domain, the output can be stabilized.

이상과 같이 본 발명에 따른 피드포워드 방식 선형 전력 증폭기는 최종 출력단의 안정화를 위해 주파수 영역에서 제 2 루프를 분석, 제어하는 선형 전력 증폭기로, 아날로그 제어 방식이나, DSP를 이용한 복잡한 알고리즘으로 인한 처리시간 제약과 고속 소자 선택 그리고 고비용으로 인한 비효율적인 설계로 인한 단점을 아날로그 주파수 스펙트럼 개념을 도입, 개선하여 높은 주파수 대역에서도 고속 소자나 복잡한 알고리즘이 필요 없이 잘 적응된 안정적인 출력 결과를 얻을 수 있는 효과가 있다.As described above, the feedforward linear power amplifier according to the present invention is a linear power amplifier that analyzes and controls the second loop in the frequency domain for stabilization of the final output stage, and the processing time due to an analog control method or a complex algorithm using a DSP. Constraints, high-speed device selection, and the shortcomings of inefficient design due to high cost have been introduced and improved in the analog frequency spectrum concept to achieve a well-adapted and stable output result even in high frequency bands without the need for high-speed devices or complex algorithms. .

Claims (4)

입력 신호를 분리하기 위한 제 1 커플러와, 신호의 위상 및 진폭을 조정하기 위한 제 1 위상 및 진폭 변환기와, 신호를 증폭하기 위한 메인 앰프와, 신호를 분리하기 위한 제 2 커플러와, 신호를 시간 지연시키는 제 1 시간 지연기와, 두 신호를 합성하는 빼기 회로와, 신호의 위상 및 진폭을 조정하기 위한 제 2 위상 및 진폭 변환기와, 신호를 증폭하기 위한 에러 앰프와, 신호를 시간 지연시키는 제 2 시간 지연기와, 신호를 합성시키는 더하기 회로 및 상기 빼기 회로의 출력 신호를 분리하기 위한 제 3 커플러를 포함하는 피드포워드 선형 전력 증폭기에 있어서,A first coupler for separating the input signal, a first phase and amplitude converter for adjusting the phase and amplitude of the signal, a main amplifier for amplifying the signal, a second coupler for separating the signal, and a time A first time delay for delaying, a subtraction circuit for combining the two signals, a second phase and amplitude converter for adjusting the phase and amplitude of the signal, an error amplifier for amplifying the signal, a second for delaying the signal 11. A feedforward linear power amplifier comprising a time delay and a third coupler for separating an output signal of said subtraction circuit with an addition circuit for synthesizing a signal, 상기 더하기 회로의 출력 신호를 분리하기 위한 제 4 커플러;A fourth coupler for separating the output signal of the addition circuit; 검출된 신호를 중간 주파수로 변환하기 위하여 로컬 주파수를 발생시키는 PLL 모듈과, 상기 제 4 커플러에서 분리되어 유입되는 신호와 상기 PLL 모듈에서 발생된 로컬 주파수를 합성하여 중간 주파수 신호로 변환하는 다운 컨버터와, 상기 다운 컨버터를 통해 합성 변환된 중간 주파수의 왜곡 신호를 필터링하는 SAW 필터와, 상기 SAW 필터로부터 필터링된 왜곡 신호를 DC 레벨로 변화시키는 로그 앰프와, 상기 로그 앰프로부터 출력되는 신호를 디지털 신호화하는 A/D 변환기를 포함하여 상기 제 4 커플러로부터 분리된 신호를 다운 컨버터하고 필터링하여 검출하는 아날로그 스펙트럼 회로; 및A PLL module for generating a local frequency for converting the detected signal to an intermediate frequency, a down converter for synthesizing the incoming signal separated from the fourth coupler and the local frequency generated in the PLL module and converting the signal into an intermediate frequency signal; And a SAW filter for filtering the distortion signal of the intermediate frequency synthesized and converted through the down converter, a log amplifier for changing the distortion signal filtered from the SAW filter to a DC level, and digitalizing the signal output from the log amplifier. An analog spectrum circuit for down-converting, filtering, and detecting a signal separated from the fourth coupler, including an A / D converter; And 상기 아날로그 스펙트럼 회로로부터 검출된 왜곡 신호의 디지털 변환된 DC 레벨을 이용하여 제 2 위상 및 진폭 변환기를 제어하고, 상기 PPL 모듈로 신호를 출력하는 디지털 제어 회로를 포함하는 피드포워드 선형 전력 증폭기.And a digital control circuit for controlling a second phase and amplitude converter using the digitally converted DC level of the distortion signal detected from the analog spectrum circuit, and outputting a signal to the PPL module. 삭제delete 제 1 항에 있어서, 상기 디지털 제어 회로는 상기 아날로그 스펙트럼 회로에서 검출된 왜곡 신호의 DC 레벨 신호를 A/D 변환시켜, 상기 A/D 변환된 신호를 분석처리하고 분석 처리된 기울기 값이 최저 값인가를 검색하여 최저 기울기 값이 되도록 제 2 루프를 연속적으로 제어함을 특징으로 하는 피드포워드 선형 전력 증폭기.The digital control circuit of claim 1, wherein the digital control circuit performs A / D conversion on the DC level signal of the distortion signal detected by the analog spectrum circuit, and analyzes the A / D converted signal, and the analyzed gradient value is the lowest value. A feedforward linear power amplifier, characterized in that it continuously controls the second loop to search for an application to be the lowest slope value. 제 3 항에 있어서, 상기 디지털 제어회로의 신호 분석은 A/D 변환된 왜곡 신호의 DC 레벨 값을 검출하여, 상기 검출된 값에서 최대 값과 최소 값을 제외한 산술 평균값을 구하고, 상기 산술 평균값에서 기울기 값을 산출하여, 상기 산출된 기울기 값에 의해 분석 처리함을 특징으로 하는 피드포워드 선형 전력 증폭기.The method of claim 3, wherein the signal analysis of the digital control circuit detects a DC level value of the A / D converted distortion signal, obtains an arithmetic mean value excluding a maximum value and a minimum value from the detected value, And a slope value is calculated and analyzed by the calculated slope value.
KR10-2002-0010780A 2002-02-28 2002-02-28 Feedforward linear power amplifier KR100423557B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0010780A KR100423557B1 (en) 2002-02-28 2002-02-28 Feedforward linear power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0010780A KR100423557B1 (en) 2002-02-28 2002-02-28 Feedforward linear power amplifier

Publications (2)

Publication Number Publication Date
KR20030071198A KR20030071198A (en) 2003-09-03
KR100423557B1 true KR100423557B1 (en) 2004-03-18

Family

ID=32222976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0010780A KR100423557B1 (en) 2002-02-28 2002-02-28 Feedforward linear power amplifier

Country Status (1)

Country Link
KR (1) KR100423557B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080202B1 (en) 2019-08-23 2020-02-21 주식회사 패러다임 Power Amplifier

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491505B1 (en) * 2002-08-19 2005-05-27 주식회사 지에스인스트루먼트 Method of controlling a power amplifier
KR100803081B1 (en) * 2006-11-29 2008-02-19 재단법인서울대학교산학협력재단 Method and system for eliminating switching harmonic components in a high-efficiency linear power amplifier system with pulse modulation
KR100916049B1 (en) * 2007-08-13 2009-09-08 삼성전기주식회사 In-phase signal and quadrature signal generator of multi-port network
KR100946124B1 (en) * 2008-12-08 2010-03-10 삼성전기주식회사 In-phase signal and quadrature signal generator of multi-port network and method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028127A (en) * 1999-09-17 2001-04-06 서평원 Apparatus for eliminating DC offset in linear power amplifier by feed forward
KR20010047123A (en) * 1999-11-18 2001-06-15 서평원 Apparatus for eliminating DC offset in feed-forward linear power amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028127A (en) * 1999-09-17 2001-04-06 서평원 Apparatus for eliminating DC offset in linear power amplifier by feed forward
KR20010047123A (en) * 1999-11-18 2001-06-15 서평원 Apparatus for eliminating DC offset in feed-forward linear power amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080202B1 (en) 2019-08-23 2020-02-21 주식회사 패러다임 Power Amplifier

Also Published As

Publication number Publication date
KR20030071198A (en) 2003-09-03

Similar Documents

Publication Publication Date Title
JP2735469B2 (en) Method and apparatus for reducing peak average power in a multi-carrier RF communication system
KR101061329B1 (en) Distortion Compensation Device, Wireless Communication Device and Distortion Compensation Method
US20060245517A1 (en) Amplifier apparatus
US7292169B2 (en) Receiving device and automatic gain control method
JP3190551B2 (en) Multi-carrier signal processing method and apparatus
JP3822163B2 (en) AGC system
JP3949322B2 (en) Feed forward amplifier
CN1330088C (en) An adaptive linearization technique for communication building block
KR100423557B1 (en) Feedforward linear power amplifier
EP1732206B1 (en) Band selection type feed forward amplifier
JP5100339B2 (en) Power amplifier
EP1353438B1 (en) Feedforward amplifier, communication apparatus, feedforward amplifying method, program and medium
KR101023258B1 (en) A transmitter in digital RF system and a linearization method of transmitter in digital RF system
JPH07202581A (en) Power amplifier
US7088176B2 (en) Method and arrangement relating to multicarrier power amplifiers
JP2004350230A (en) Amplifier
JPH07303126A (en) Receiver
JP3994309B2 (en) Digital receiver
KR101098231B1 (en) Resonator cancellation linearizer, high power amplifying system and hiph power amplifying method using the same
JP5792543B2 (en) Single channel amplifier
JP2002217658A (en) Receiver system
JP2005167505A (en) Feedforward type distortion compensation amplifier
JP2005236512A (en) Power amplifier
JP4259143B2 (en) Feed forward amplifier
JP2004328313A (en) Amplifying device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150304

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160307

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170227

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 15