KR100423246B1

KR100423246B1 - Digital access arrangement circuitry and method for connecting to phone lines having a dc holding circuit with programmable current limiting

Info

Publication number: KR100423246B1
Application number: KR10-2000-7014204A
Authority: KR
Inventors: 티모시제이.듀피스; 조지타이슨터틀; 제프리더블유.스코트; 네브딥에스.수; 데이비드알.월랜드
Original assignee: 실리콘 래버래토리즈 , 인코포레이티드
Priority date: 1998-06-16
Filing date: 1999-05-21
Publication date: 2004-03-18
Also published as: JP4024477B2; EP1088440A4; WO1999066704A1; AU4095399A; EP1088440A1; KR20010052867A; JP2002518944A

Abstract

디지털 DAA(direct access arrangement)회로(100)는 전화선으로의 신호 및 전화선으로부터의 신호에 대해 통신경로를 제공하는 사용자의 끝단에서 전화접속을 종단시키는데 이용될 수 있다. 간단히 설명하면, DAA(110)는 여러 가지 국제적인 전화표준을 위한 DC종단(1617)에 프로그램가능한 수단을 제공한다. 또, 본 발명은 용량성 격리장벽(120)을 가로질러 신호를 송수신하는 수단과 함께 이용될 수 있다. 특히, 프로그램가능한 DC전류제한모드가 이용가능한 DC홀딩회로가 제공된다. 전류제한모드에 있어서, 전력은 DAA 집적회로(110)의 외부장치로 분산될 수 있다. 게다가, 대부분의 전력은 저항 등의 외부수동소자로 분산될 수 있다.The digital direct access arrangement (DAA) circuit 100 may be used to terminate a telephone connection at the end of a user that provides a communication path for signals to and from the telephone line. In brief, DAA 110 provides a programmable means for DC termination 1617 for various international telephone standards. The invention may also be used with means for transmitting and receiving signals across the capacitive isolation barrier 120. In particular, a DC holding circuit is provided in which a programmable DC current limiting mode is available. In the current limiting mode, power may be distributed to external devices of the DAA integrated circuit 110. In addition, most of the power can be distributed to external passive elements such as resistors.

Description

DIGITAL ACCESS ARRANGEMENT CIRCUITRY AND METHOD FOR CONNECTING TO PHONE LINES HAVING A DC HOLDING CIRCUIT WITH PROGRAMMABLE CURRENT LIMITING}

DAA(Direct Access Arrangement)회로는 전화선으로의 신호 및 전화선으로부터의 신호에 대해 통신경로를 제공하는 전화선 사용자의 끝단에서 전화접속을 종단시키는데 이용될 수 있다. DAA회로는 전화선으로의 신호 및 전화선으로부터의 신호에 대해 통신경로를 제공하는 사용자의 끝단에서 전화접속을 종단시키는데 필요한 회로, 예컨대 격리장벽과 DC종단회로, AC종단회로, 링검출회로, 처리회로를 포함하고 있다.Direct access arrangement (DAA) circuits can be used to terminate telephone connections at the end of a telephone line user providing a communication path for signals to and from the telephone line. DAA circuits provide circuits necessary for terminating telephone connections at the user's end, which provide communication paths for signals to and from the telephone lines, such as isolation barriers, DC termination circuits, AC termination circuits, ring detection circuits, and processing circuits. It is included.

일반적으로, 정부의 규정은 전화기 인터페이스 요구와, AC종단, DC종단, 신호기 임피던스, 링거(ringer) 드레숄드 등을 포함하는 여러 가지 파라메터에 대한 명세를 지정한다. 예컨대, 미연방 통신위원회(FCC) 파트 68은 미국에서의 전화기에 대한 인터페이스 요구를 관리한다. 그러나, 세계적인 인터페이스 요구는 표준화되지 않아, 미국 이외의 나라에 있어서 적용가능한 표준은 TBR21, NET4, JATE 및 여러 나라 특정 PTT 명세를 포함한다. 이 인터페이스 요구는 나라간에 표준화되어 있지 않기 때문에, 흔히 다른 DAA회로는 적당한 표준을 따르기 위해 각 나라에서 이용할 필요가 있다. 그러나, 다른 DAA회로의 요구는 여러 나라에서의 하나의 전화선 인터페이스의 이용을 제한한다. 그러므로, 예컨대 하나의 나라에서의 전화선과의 인터페이스를 위해 구성된 랩탑(laptop) 컴퓨터내의 모뎀은, 다른 나라에서도 알맞게 동작할 수는 없다. 게다가, 여러 나라에서의 다른 DAA회로의 요구는 세계적으로 이용하기 위한 단일 집적회로 설계의 비용과 유효한 DAA 해결책을 방해한다.In general, government regulations specify specifications for various parameters, including telephone interface requirements, AC termination, DC termination, signal impedance, ringer threshold, and so on. For example, the Federal Communications Commission (FCC) Part 68 manages the interface requirements for telephones in the United States. However, global interface requirements are not standardized, so applicable standards outside the United States include TBR21, NET4, JATE, and several country-specific PTT specifications. Since this interface requirement is not standardized across countries, different DAA circuits often need to be available in each country to comply with appropriate standards. However, the requirement of other DAA circuits limits the use of one telephone line interface in many countries. Thus, for example, a modem in a laptop computer configured for interfacing with a telephone line in one country may not operate properly in another country. In addition, the demands of other DAA circuits in different countries hamper the cost of a single integrated circuit design and a valid DAA solution for global use.

상술한 바와 같이, 전화 인터페이스 요구는 일반적으로 전화선의 DC종단에 대한 명세를 포함한다. 예컨대, DAA회로가 전화선에 나타내는 DC 임피던스(통상적으로, ≤300Ω)가, DAA회로가 전화선에 나타내는 AC 임피던스(통상적으로,600Ω)보다 작아지는 것은 규정에 의해 요구될 수 있다. 그 결과, 유도작용은, 통상적으로 DC종단이나 DC홀딩회로로 칭해짐과 더불어 DC 루프전류를 싱크(sink)하는 DAA회로부로부터 요구된다. DC홀딩회로의 이 유도작용은, 음대역신호에 고임피던스와 저왜곡 모두를 제공할 수 있다. 또, DC종단 명세는 최대전류와 전력소실의 제한을 포함하고 있다. 예컨대, TBR-21 명세는 대략 2와트의 최대전력소실 때문에 DC전류를 60mA보다 작게 제한하기 위해 DC홀딩회로를 필요로 한다.As mentioned above, the telephone interface request generally includes a specification for the DC termination of the telephone line. For example, the DC impedance (typically? 300 kHz) that the DAA circuit shows on the telephone line is the AC impedance that the DAA circuit shows on the telephone line (usually, Smaller than 600 mV) may be required by regulations. As a result, induction is required from the DAA circuit portion which sinks the DC loop current as well as commonly referred to as DC termination or DC holding circuit. This induction of the DC holding circuit can provide both high impedance and low distortion to the sound band signal. In addition, the DC termination specification includes limits on maximum current and power dissipation. For example, the TBR-21 specification requires a DC holding circuit to limit the DC current to less than 60mA because of a maximum power dissipation of approximately 2 watts.

DC홀딩회로를 실현하기 위한 선행기술은 바이폴라 트랜지스터(예컨대, PNP 트랜지스터) 실현을 포함하고 있었다. 그러나, 이들 선행기술은 각종 문제점을 가지고 있었다. 예컨대, 바이폴라 트랜지스터 실현이 통상적으로 목적으로 하는 고임피던스(예컨대, ≫600Ω)를 음대역신호를 위한 전화통신망에 나타낼지라도, 이러한 실현은 제한된다. 이에 대해, CMOS기술이 고레벨의 집적도를 허용하기 때문에, CMOS 설계는 예컨대 다른 전화선 인터페이스 기능을 갖추는 것이 바람직하다. 그러나, CMOS 집적회로상의 CMOS 실현은 DC홀딩회로에 의해 분산되는 전력을 분산시키는데 상당한 문제에 직면해 있다. 다수의 표준에 이용하기 위한 DC홀딩회로의 설계는, 각종 국제적인 명세가 매우 낮은 주파수(즉, 10Hz만큼 낮다) 동작을 요구하는 오프훅(off-hook) 정착시간과 펄스 다이얼링 템플릿(dialing template; 빠른 정착시간 상수를 요구할 수 있는) 및 고속의 인터페이스 설계에 관해서는 충돌할 수 있어 더 복잡해진다. 게다가, 저주파 및 고주파에서 지나친 왜곡을 일으키지 않는 방법으로 이러한 DC홀딩회로를 실현하는 것이 바람직하다.Prior art for realizing a DC holding circuit has included the realization of a bipolar transistor (eg, a PNP transistor). However, these prior art had various problems. For example, although bipolar transistor realization typically presents the desired high impedance (e.g.,> 600 Hz) to the telecommunications network for soundband signals, this realization is limited. In contrast, because CMOS technology allows for a high level of integration, it is desirable for a CMOS design to have other telephone line interface functions, for example. However, CMOS realization on a CMOS integrated circuit faces considerable problems in distributing the power distributed by the DC holding circuit. The design of DC holding circuits for use in a number of standards allows for off-hook settling time and pulse dialing templates, which require a variety of international specifications to operate at very low frequencies (ie as low as 10 Hz). And a high speed interface design, which may require a settling time constant, can conflict and become more complex. In addition, it is desirable to realize such a DC holding circuit in such a manner as not to cause excessive distortion at low and high frequencies.

또, 전기적 격리장벽은 표준 2선식 공중전화 교환망에 직접 접속하는 통신회로에 존재해야 하기 때문에, DAA회로는 격리장벽으로서 동작하는 것이 바람직하고, 표준 상주 벽아우틀렛(residential wall outlet)을 매개로 전력이 공급된다. 특히, 통신망 손상을 막기 위해 전화통신망에 대한 전기적 접속을 관리하는 미연방 통신위원회 파트 68에서 규정하는 컴플라이언스(compliance)를 달성하기 위해, 10밀리암페어 이하의 전류흐름으로 60Hz의 1000V rms를 견딜 수 있는 격리장벽은 2선식 전화통신망에 직접 접속된 회로와 상주벽 아우트렛에 직접 접속된 회로 사이에 존재해야 한다.In addition, since the electrical isolation barrier must be present in a communication circuit directly connected to a standard two-wire public switched telephone network, the DAA circuit is preferably operated as an isolation barrier, and power is supplied through a standard residential wall outlet. Is supplied. In particular, to achieve compliance as defined by the Federal Communications Commission Part 68, which manages electrical connections to the telecommunications network to prevent network damage, isolation capable of withstanding 1000 V rms at 60 Hz with a current flow of less than 10 milliamps. A barrier must exist between the circuits directly connected to the two-wire telephone network and the circuits directly connected to the resident wall outlet.

필요한 전기적 장벽을 제공하고, 다수의 전화선 표준을 위한 DC 종단특성을달성하는 신뢰가능하며 정밀하고 저가인 DAA회로가 필요하다.There is a need for reliable, precise, low cost DAA circuits that provide the necessary electrical barriers and achieve DC termination for many telephone line standards.

본 발명은 디지털 액세스 배열(digital access arrangement)회로분야에 관한 것이다. 특히, 본 발명은 여러 가지 전화선 표준에 접속하기 위한 디지털 액세스 배열회로에 관한 것이다. 이 디지털 액세스 배열회로는 캐패시터가 연결된 격리장벽을 이용하는 격리장벽을 더 포함하고 있다.The present invention relates to the field of digital access arrangement circuits. In particular, the present invention relates to digital access array circuitry for connecting to various telephone line standards. The digital access array further includes an isolation barrier using an isolation barrier to which capacitors are connected.

도 1은 본 발명의 전형적인 적용을 나타내는 전화기의 블록도이고,1 is a block diagram of a telephone showing a typical application of the present invention,

도 2는 본 발명에 따른 전화선측 회로와 격리장벽 및 전력을 공급받는 측의 회로를 포함하는 디지털 DAA회로의 일반적인 블록도,2 is a general block diagram of a digital DAA circuit including a telephone line circuit, an isolation barrier, and a circuit on a powered side according to the present invention;

도 3은 본 발명에 따른 디지털 DAA회로내의 송수신 신호경로의 일반적인 블록도,3 is a general block diagram of a transmission and reception signal path in a digital DAA circuit according to the present invention;

도 4는 본 발명에 따른 2개의 집적회로(IC)와 용량성 격리장벽 및 외부회로로 실현된 디지털 DAA회로의 일반적인 회로도,4 is a general circuit diagram of a digital DAA circuit realized with two integrated circuits (IC) and a capacitive isolation barrier and an external circuit according to the present invention;

도 5a 내지 도 5d는 본 발명의 각종 DC종단모드의 DC종단특성 곡선,5A to 5D are DC termination characteristic curves of various DC termination modes of the present invention;

도 6은 본 발명에 따른 전류제한을 실현하기 위한 기술의 일반적인 블록도,6 is a general block diagram of a technique for realizing a current limit according to the present invention;

도 7은 본 발명에 따른 DC홀딩회로의 회로도,7 is a circuit diagram of a DC holding circuit according to the present invention;

도 8은 본 발명에 따른 왜곡제한 기술의 전류특성 그래프이다.8 is a current characteristic graph of the distortion limiting technique according to the present invention.

상술한 문제점은, 다수의 전화 인터페이스 표준에 따라 이용될 수 있고 신뢰가능하며 저가인 DAA회로를 제공하고, 격리소자를 가로질러 전송되는 신호의 타이밍 및/또는 진폭에 영향을 끼치는 잡음에 거의 영향을 받지 않는 격리시스템을 제공하는 본 발명에 의해 처리되어, 입력신호가 격리시스템의 출력으로 정확히 재생되는 것을 가능하게 한다.The above problems provide a reliable and inexpensive DAA circuit that can be used in accordance with a number of telephone interface standards and have little effect on noise which affects the timing and / or amplitude of the signal transmitted across the isolation element. Processed by the present invention to provide an isolation system that does not receive, allowing input signals to be accurately reproduced to the output of the isolation system.

본 발명은 전화선으로의 신호 및 전화선으로부터의 신호에 대해 통신경로를 제공하는 사용자의 끝단에서 전화접속을 종단시키는데 이용될 수 있는 디지털 DAA회로를 제공한다. 간단히 설명하면, 본 발명은 여러 가지 국제적인 전화표준을 위한 DC종단에 프로그램가능한 수단을 제공한다. 또, 본 발명은 용량성 격리장벽을 가로질러 신호를 송수신하는 수단과 함께 이용될 수 있다. 특히, 프로그램가능한 DC전류제한모드가 이용가능한 DC홀딩회로가 제공된다. 전류제한모드에 있어서, 전력은 DAA 집적회로의 외부장치로 분산될 수 있다. 게다가, 대부분의 전력은 저항등의 외부수동소자로 분산될 수 있다. 다른 실시예에 있어서, 절환가능한 시상수를 갖는 DC홀딩회로가 제공된다. 제1시상수는, 빠른 정착시간을 허용하기 위해 오프훅 조건후에 즉시 제1동작 위상동안 이용될 수 있다. 다음으로, 제2시상수가 이용될 수 있는 제2동작 위상이 도입된다. 제2동작 위상동안, DC홀딩회로는 향상된 저주파 성능을 야기시키기 위해 더 천천히 동작한다.The present invention provides a digital DAA circuit that can be used to terminate a telephone connection at the end of a user providing a communication path for signals to and from a telephone line. In brief, the present invention provides a programmable means for DC termination for various international telephone standards. The invention may also be used with means for transmitting and receiving signals across capacitive isolation barriers. In particular, a DC holding circuit is provided in which a programmable DC current limiting mode is available. In the current limiting mode, power can be distributed to external devices of the DAA integrated circuit. In addition, most of the power can be distributed to external passive elements such as resistors. In another embodiment, a DC holding circuit having a switchable time constant is provided. The first time constant can be used during the first operating phase immediately after the off-hook condition to allow fast settling time. Next, a second operating phase in which the second time constant can be used is introduced. During the second operating phase, the DC holding circuit operates more slowly to cause improved low frequency performance.

1실시예에 있어서, 전화선에 연결되는 전화선측 회로와, 격리장벽을 매개로 전화선측 회로에 연결되는 전력을 공급받는 측의 회로를 갖춘 통신시스템이 제공된다. 이 시스템은 전화선측 회로내에 설치되는 DC홀딩회로를 더 포함하고, DC홀딩회로는 그 DC홀딩회로가 복수의 모드로 동작하도록 격리장벽을 가로질러 송신된 데이터에 응답하여 프로그램가능하다. 이 DC홀딩회로는 적어도 제1전화선 인터페이스 표준을 충족시키기 위해 제1모드로, DC전류제한요구를 갖는 제2전화선 인터페이스 표준을 충족시키기 위해 제2모드로 동작가능하다.In one embodiment, there is provided a communication system having a telephone line circuit connected to a telephone line and a circuit on the side of which power is supplied to the telephone line circuit via an isolation barrier. The system further includes a DC holding circuit installed in the telephone line circuit, the DC holding circuit being programmable in response to the data transmitted across the isolation barrier such that the DC holding circuit operates in a plurality of modes. The DC holding circuit is operable in a first mode to meet at least a first telephone line interface standard and in a second mode to meet a second telephone line interface standard with a DC current limit requirement.

다른 실시예에 있어서는, 전화선에 연결되는 통신시스템을 제공하는 방법이 제공된다. 이 방법은 전력을 공급받는 회로와 전화선측 회로 사이에 격리장벽을 연결하는 단계와, 전화선측 회로내에 DC홀딩회로를 형성하는 단계를 포함하고, DC홀딩회로는 전화선측 집적회로와 이 집적회로 외부에 있는 외부회로를 갖추고 있다. 이 방법은 적어도 제1 및 제2모드의 동작 사이에서 DC홀딩회로를 절환하기 위해 프로그램가능한 회로를 제공하는 단계를 더 구비하고, 이 제1모드의 동작은 적어도 제1전화선 인터페이스 표준에 대한 것이며, 이 제2모드의 동작은 DC종단 전류제한을 갖는 적어도 제2전화선 인터페이스 표준에 대한 것이다. 이 방법은 DC홀딩회로가 제2모드로 동작하면, 제1모드의 동작보다 제2모드의 동작중에 더 많은 전력이 분산될 수 있도록, 내부회로와 외부회로를 연결하는 단계를 더 포함하고 있다.In another embodiment, a method is provided for providing a communication system connected to a telephone line. The method includes connecting an isolation barrier between a powered circuit and a telephone line circuit, and forming a DC holding circuit in the telephone line circuit, wherein the DC holding circuit includes a telephone line integrated circuit and an outside of the integrated circuit. Equipped with an external circuit at The method further comprises providing a programmable circuit for switching the DC holding circuit between at least the first and second modes of operation, wherein the first mode of operation is for at least a first telephone line interface standard, This second mode of operation is for at least a second telephone line interface standard having a DC termination current limit. The method further includes connecting an internal circuit and an external circuit so that when the DC holding circuit operates in the second mode, more power can be distributed during operation of the second mode than in the first mode.

상기한 다른 실시예에 있어서, 집적회로의 전력손실 요구를 줄이기 위해 DC홀딩회로를 전화선에 접속하는 통신시스템에 제공된다. 이 DC홀딩회로는, 비전류제한모드(non-current limiting mode)의 동작의 제1상태와 전류제한모드의 동작의 제2상태를 갖는 적어도 하나의 절환가능한 회로와, 집적회로 외부에 있는 외부회로 및, 집적회로내에 있는 내부회로를 포함하고, 이 외부회로와 내부회로는 외부회로가 비전류제한모드보다 전류제한모드에서 전력을 더 분산시키도록 서로 연결되어 있다.In another embodiment described above, a communication system is provided for connecting a DC holding circuit to a telephone line to reduce the power loss requirement of an integrated circuit. The DC holding circuit includes at least one switchable circuit having a first state of operation in a non-current limiting mode and a second state of operation in a current limiting mode, and an external circuit external to the integrated circuit. And an internal circuit in the integrated circuit, which is connected to each other such that the external circuit distributes more power in the current limiting mode than in the non-current limiting mode.

상기한 다른 실시예에 있어서, DC홀딩회로를 제공하는 방법이 제공된다. 이 방법은 집적회로 내부에 있는 내부회로와 집적회로 외부에 있는 외부회로를 갖춘 DC홀딩회로를 형성하는 단계를 포함하고 있다. 이 방법은 적어도 제1 및 제2모드의 동작 사이에서 DC홀딩회로를 절환하기 위해 프로그램가능한 회로를 제공하는 단계를 더 포함하고, 이 제1모드의 동작은 적어도 제1전화선 인터페이스 표준에 대한 것이며, 이 제2모드의 동작은 DC종단 전류제한을 갖는 적어도 제2전화선 인터페이스 표준에 대한 것이다. 이 방법은 DC홀딩회로가 제2모드로 동작하면, 제1모드의 동작보다 제2모드의 동작중에 더 많은 전력이 분산될 수 있도록, 내부회로와 외부회로를 연결하는 단계를 더 포함하고 있다.In another embodiment described above, a method of providing a DC holding circuit is provided. The method includes forming a DC holding circuit having an internal circuit inside the integrated circuit and an external circuit outside the integrated circuit. The method further includes providing a programmable circuit for switching the DC holding circuit between at least the first and second modes of operation, wherein the first mode of operation is for at least a first telephone line interface standard, This second mode of operation is for at least a second telephone line interface standard having a DC termination current limit. The method further includes connecting an internal circuit and an external circuit so that when the DC holding circuit operates in the second mode, more power can be distributed during operation of the second mode than in the first mode.

또 다른 실시예에 있어서, DC홀딩회로를 형성하는 방법이 제공된다. 이 방법은, 적어도 제1 및 제2전화선 인터페이스 표준을 충족시킬 수 있는 DC홀딩회로를 구비하기 위해 집적회로와 비집적회로(non-integrated circuitry)를 제공하는 단계를 포함하고, 적어도 2개의 전화선 인터페이스 표준은 서로 다른 전류제한 명세를 가지며, 제2표준은 DC전류를 제1표준보다 더 소량으로 제한한다. 이 방법은, DC홀딩회로가 이들 전화선 인터페이스 표준중 적어도 하나로 프로그램될 수 있도록 적어도 하나의 절환가능한 회로를 이용하는 단계와, DC홀딩회로가 제1전화선 인터페이스 표준으로 프로그램되는 경우와 비교해서 DC홀딩회로가 제2전화선 인터페이스 표준으로 프로그램되는 경우에 외부회로의 적어도 하나의 회로요소가 부가적인 DC전류를 얻도록 집적회로와 비집적회로를 서로 연결하는 단계를 더 갖추고 있다.In yet another embodiment, a method of forming a DC holding circuit is provided. The method includes providing integrated circuits and non-integrated circuitry to have a DC holding circuit capable of meeting at least the first and second telephone line interface standards, the method comprising at least two telephone line interfaces. The standard has different current limit specifications, and the second standard limits the DC current to a smaller amount than the first standard. The method comprises the steps of using at least one switchable circuit so that the DC holding circuit can be programmed to at least one of these telephone line interface standards, and the DC holding circuit compared to the case where the DC holding circuit is programmed to the first telephone line interface standard. And further comprising connecting the integrated circuit and the non-integrated circuit to each other so that at least one circuit element of the external circuit, when programmed to the second telephone line interface standard, obtains additional DC current.

변형실시예에 있어서, 전화선에 접속되는 통신시스템내의 집적회로의 전력손실 요구를 줄이기 위해 전류제한요구를 갖는 전화선 표준과 호환가능한 DC홀딩회로가 제공된다. 이 DC홀딩회로는 집적회로 외부에 있는 외부회로와 집적회로내에 있는 내부회로를 갖추고, 외부회로와 내부회로는 외부회로가 적어도 하나의 모드의 동작에서 더 많은 전력을 분산시키도록 서로 연결되어 있다.In a variant embodiment, a DC holding circuit is provided that is compatible with telephone line standards with current limiting requirements to reduce power loss requirements of integrated circuits in a communication system connected to telephone lines. This DC holding circuit has an external circuit outside the integrated circuit and an internal circuit inside the integrated circuit, and the external circuit and the internal circuit are connected to each other so that the external circuit distributes more power in at least one mode of operation.

또 다른 실시예는 DC홀딩회로를 제공한다. 이 방법은, 집적회로 내부에 있는 내부회로와 집적회로 외부에 있는 외부회로를 갖춘 DC홀딩회로를 형성하는 단계를 포함하고, 이 DC홀딩회로는 DC전류제한요구를 갖는 적어도 하나의 전화선 인터페이스 표준과 호환가능하다. 이 방법은 더 많은 전력이 내부회로보다 외부회로로 분산되도록 내부회로와 외부회로를 연결하는 단계를 더 포함하고 있다.Yet another embodiment provides a DC holding circuit. The method includes forming a DC holding circuit having an internal circuit inside an integrated circuit and an external circuit outside the integrated circuit, the DC holding circuit comprising at least one telephone line interface standard having a DC current limit requirement. Compatible The method further includes connecting the internal circuit and the external circuit so that more power is distributed to the external circuit than the internal circuit.

또, DC홀딩회로를 동작시키는 방법이 제공된다. 이 방법은 DC홀딩회로를 갖추기 위해 집적회로와 비집적회로를 제공하는 단계와, 집적회로와 비집적회로를 연결하는 단계 및, DC홀딩회로가 DC전류제한요구를 갖는 전화선 인터페이스 표준에 이용되면, 내부회로보다 외부회로로 더 많은 전력을 분산시키는 단계를 포함하고 있다.In addition, a method of operating a DC holding circuit is provided. The method comprises the steps of providing integrated and non-integrated circuits to equip a DC holding circuit, connecting the integrated and non-integrated circuits, and when the DC holding circuit is used in a telephone line interface standard having DC current limiting requirements. Dissipating more power to external circuits than internal circuits.

1실시예에 있어서, 통신시스템이 제공된다. 이 시스템은 전화선에 연결되는 전화선측 회로와, 격리장벽을 매개로 전화선측 회로에 연결되는 전력을 공급받는 측의 회로를 포함한다. 또, 이 시스템은 전화선측 회로내에 설치되는 DC홀딩회로를 포함하고, 이 DC홀딩회로는 복수의 위상으로 동작하도록 절환가능함과 더불어, 제1시상수를 갖는 적어도 제1위상과 제2시상수를 갖는 적어도 제1위상으로 동작가능하다.In one embodiment, a communication system is provided. The system includes a telephone line circuit connected to a telephone line, and a circuit on the power side connected to the telephone line circuit via an isolation barrier. The system also includes a DC holding circuit installed in the telephone line side circuit, the DC holding circuit being switchable to operate in a plurality of phases, and having at least a first phase having a first time constant and at least having a second time constant. It is operable in the first phase.

다른 실시예에 있어서, 전화선에 연결되는 통신시스템을 제공하는 방법이 제공된다. 이 방법은 전력을 공급받는 측의 회로와 전화선측 회로 사이에 격리장벽을 연결하는 단계와, 제1 및 제2오프훅 위상으로 DC홀딩회로를 동작시키는 단계 및, 제1위상동안 제1DC홀딩회로를 이용하는 단계를 포함하고 있다. 이 방법은 제2위상동안 제2DC홀딩회로 시상수를 이용하는 단계를 더 포함하고, 제1시상수는 제2시상수보다 더 빠른 DC홀딩회로의 정착시간을 제공한다.In another embodiment, a method is provided for providing a communication system connected to a telephone line. The method comprises connecting an isolation barrier between the circuit on the powered side and the telephone line circuit, operating the DC holding circuit in first and second off-hook phases, and the first DC holding circuit during the first phase. It includes the step of using. The method further includes using a second DC holding circuit time constant during the second phase, wherein the first time constant provides a settling time of the DC holding circuit faster than the second time constant.

상기한 다른 실시예에 있어서, 전화선에 접속되는 통신시스템의 DC홀딩회로가 제공된다. 이 DC홀딩회로는 DC홀딩회로내에 적어도 제1회로를 더 구비하고, 이 제1회로는 DC홀딩회로와 적어도 하나의 절환가능한 회로의 정착시간에 영향을 끼치며, 절환가능한 회로는 DC홀딩회로의 동작의 제1위상에 대한 제1상태와 DC홀딩회로의 동작의 제2위상에 대한 제2상태를 가지고, 적어도 하나의 절환가능한 회로는 제1회로에 연결되어 있다. 또, 이 회로는 절환가능한 회로에 의해 제1회로에 선택적으로 접속가능한 적어도 하나의 절환된 소자와, 적어도 하나의 절환가능한 회로의 상태에 따라 변하는 DC홀딩회로의 시상수를 포함하고 있다.In another embodiment described above, a DC holding circuit of a communication system connected to a telephone line is provided. The DC holding circuit further comprises at least a first circuit in the DC holding circuit, the first circuit affecting the settling time of the DC holding circuit and the at least one switchable circuit, the switchable circuit operating the DC holding circuit. At least one switchable circuit is connected to the first circuit having a first state for the first phase of and a second state for the second phase of the operation of the DC holding circuit. The circuit also includes at least one switched element selectively connectable to the first circuit by the switchable circuit, and a time constant of the DC holding circuit that varies depending on the state of the at least one switchable circuit.

상기한 다른 실시예에 있어서, DC홀딩회로를 제공하는 방법이 제공된다. 이 방법은 집적회로 내부에 있는 내부회로와 집적회로 외부에 있는 외부회로를 갖춘 DC홀딩회로를 형성하는 단계와, DC홀딩회로를 적어도 동작의 제1위상과 제2위상 사이에서 절환하기 위해 프로그램가능한 회로를 제공하는 단계 및, DC홀딩회로가 제1위상동안 더 빠르게, 제2위상동안 더 느리게 동작하도록 DC홀딩회로를 구성하는 단계를 더 포함하고 있다.In another embodiment described above, a method of providing a DC holding circuit is provided. The method comprises the steps of forming a DC holding circuit having an internal circuit inside the integrated circuit and an external circuit outside the integrated circuit, and programmable to switch the DC holding circuit between at least a first phase and a second phase of operation. Providing a circuit and configuring the DC holding circuit such that the DC holding circuit operates faster during the first phase and slower during the second phase.

다른 실시예에 있어서, DAA회로를 동작시키는 방법이 제공된다. 이 방법은 DC홀딩회로를 제공하는 단계와, DC홀딩회로의 동작의 제1위상동안 DC홀딩회로의 제1시상수를 이용하는 단계 및, DC홀딩회로의 동작의 제2위상동안 DC홀딩회로의 제2시상수와, 제2위상동안보다 제1위상동안이 더 빠른 DC홀딩회로의 정착시간을 이용하는 단계를 구비하고 있다.In another embodiment, a method of operating a DAA circuit is provided. The method includes providing a DC holding circuit, using a first time constant of the DC holding circuit during a first phase of operation of the DC holding circuit, and a second of the DC holding circuit during a second phase of operation of the DC holding circuit. And using the time constant and the settling time of the DC holding circuit which is faster during the first phase than during the second phase.

이 명세서를 이해하기 위한 설명을 제공하기 위해, 도 1은 본 발명에 대한 전형적인 응용과 전화시스템 외부에 있는 소스에 의해 전력이 공급되는 회로를 포함하는 전화기를 나타낸다. 기본적인 전화회로(118)는 공중전화 시스템에 의해 제공되는 배터리 전압에 의해 전력이 공급되고, 개별 전력접속을 갖지 않는다. 그러나, 통상 110V 상주 벽아우틀렛에 전화기(또는 전원변압기/정류기)의 플러그를 꽂음으로써 얻어지는 외부소스의 전력(112)을 필요로 하는 많은 현대 전화기(110)는 무선(코드가 없는), 스피커폰, 또는 응답기 특징을 가지고 있다. 공중전화 시스템 (114)을 보호할 목적으로(그리고, 정부의 규정을 따를 목적으로), 위험하거나 파괴적인 전압 또는 전류레벨이 전화시스템에 도입되는 것을 막기 위해 전화선에 접속되는 격리된 회로(118)로부터 외부에서 전력이 공급되는 전력을 공급받는 회로(116)를 격리시킬 필요가 있다(비슷한 고려사항은 본 발명이 이롭게 적용되는 통신과 의료 및 계측응용을 포함하는 많은 다른 응용에도 나타난다). 필요한 격리는 격리장벽 (120)에 의해 제공된다. 격리장벽(120)을 매개로 전달되는 신호는 통상적인 전화기적용에서는 아날로그 음성신호이지만, 여러 가지 적용에서는 디지털신호 또는 아날로그와 디지털 성분 모두를 갖는 다중화 신호일 수도 있다. 몇몇 적용에 있어서, 격리장벽(120)을 가로지르는 통신은 단방향(어느 한쪽 방향)이지만, 전화방식을 포함하는 많은 적용에서는 양방향 통신이 요구된다. 양방향 통신은 한쌍의 단방향 아이솔레이터(isolator) 채널을 이용하여 제공되거나, 단일 격리채널을 형성하고 채널을 매개로 양방향 신호를 다중화함으로써 제공된다. 격리장벽(120)상에 두는 주요한 요구사항은, 원하는 신호를 전력을 공급받는 측(122)으로부터 격리된 측(124)으로 또는 원하면 역방향으로 정확하게 전달하는 동안, 유해한 레벨의 전기력이 그것을 가로질러 전달되는 것을 유효하게 막는 것이다.To provide an explanation to understand this specification, FIG. 1 illustrates a telephone including a typical application for the present invention and a circuit powered by a source external to the telephone system. The basic telephone circuit 118 is powered by the battery voltage provided by the public telephone system and does not have a separate power connection. However, many modern telephones 110, which require power 112 from an external source, typically obtained by plugging a telephone (or power transformer / rectifier) into a 110V resident wall outlet, are wireless (cordless), speakerphone, Or a transponder feature. Isolated circuit 118 connected to the telephone line for the purpose of protecting the public telephone system 114 (and for compliance with government regulations) to prevent dangerous or destructive voltage or current levels from being introduced into the telephone system. There is a need to isolate the externally powered circuit 116 from which it is powered (similar considerations also appear in many other applications, including communications and medical and metrology applications, to which the present invention is beneficial). Required isolation is provided by isolation barrier 120. The signal transmitted through the isolation barrier 120 is an analog voice signal in a typical telephone application, but may be a digital signal or a multiplexed signal having both analog and digital components in various applications. In some applications, communication across isolation barrier 120 is unidirectional (either direction), but many applications, including telephony, require bidirectional communication. Bidirectional communication can be provided using a pair of unidirectional isolator channels, or by forming a single isolated channel and multiplexing the bidirectional signal through the channel. A major requirement to place on the isolation barrier 120 is that harmful levels of electrical force are transmitted across it, while accurately transmitting the desired signal from the powered side 122 to the isolated side 124 or, if desired, in the reverse direction. It is to prevent effectively.

도 2는 본 발명에 따른 전화선측 회로(118)와 격리장벽(120) 및 전력을 공급받는 측의 회로(116)를 포함하는 디지털 DAA회로(110)의 일반적인 블록도이다. 격리장벽 (120)은 하나 이상의 캐패시터를 포함하고, 전화선측 회로의 격리 인터페이스 (1614)와 전력을 공급받는 측의 회로의 격리 인터페이스(1610)간의 디지털 정보의 전송을 허용한다. 전화선측 회로(118)는 전화통신망 시스템의 전화선에 접속되고, 전력을 공급받는 측의 회로(116)는 전화기나 모뎀 등의 통신장치의 일부분인 DSP(digital signal processor: 디지털신호 처리기) 등의 외부제어기에 접속되어 있다.2 is a general block diagram of a digital DAA circuit 110 that includes a telephone line circuit 118, an isolation barrier 120, and a circuit 116 on the powered side in accordance with the present invention. Isolation barrier 120 includes one or more capacitors and allows the transmission of digital information between isolation interface 1614 of the telephone line side circuit and isolation interface 1610 of the circuit on the powered side. The telephone line circuit 118 is connected to the telephone line of the telephone network system, and the circuit 116 of the power supply side is external to a digital signal processor (DSP), which is part of a communication device such as a telephone or a modem. It is connected to the controller.

집적회로(IC)로 실현되는 전력을 공급받는 측의 회로(116)는 디지털 인터페이스 (1606)와 제어 인터페이스(1608)를 매개로 외부제어기와 연통한다. 예컨대, 디지털 인터페이스(1606)는, 외부제어기에 직렬포트 인터페이스를 제공하는 마스터클럭 입력핀(MCLK), 직렬포트 비트 클럭출력(SCLK), 직렬포트 데이터 입력핀(SDI), 직렬포트 데이터 출력핀(SDO), 프레임 동기화 출력핀(FSYNC_bar; 후위표기 "_bar"는 전형적으로 로우(low) 로직레벨일 때의 신호를 나타내는데 이용된다는 점에 주위해야 한다) 및 2차 전송요청 입력핀(FC) 등의 복수의 외부핀을 갖추고 있다. 마찬가지로, 제어 인터페이스(1608)는, 외부제어기와의 사이에서 제어 및 상태정보를 제공하는 링검출 상태핀(RGDT_bar), 오프훅 상태핀(OFHK_bar), 리셋핀(RESET_bar), 다중모드 선택핀(MODE) 등의 복수의 외부핀을 갖추고 있다. 게다가, 제어, 상태, 신호 및 다른 원하는 정보가 격리장벽(120)을 가로질러 전화선측 회로(118)로부터 수신되고 전화선측 회로(118)로 송신되도록 디지털 인터페이스(1606)와 제어 인터페이스 (1608)는 격리 인터페이스(1610)에 접속되어 있다.The circuit 116 on the side of the power supplied by the integrated circuit (IC) communicates with an external controller via the digital interface 1606 and the control interface 1608. For example, the digital interface 1606 may include a master clock input pin (MCLK), a serial port bit clock output (SCLK), a serial port data input pin (SDI), and a serial port data output pin that provide a serial port interface to an external controller. SDO), frame synchronization output pin (FSYNC_bar; postfix "_bar" is typically used to represent the signal at the low logic level) and secondary transmit request input pin (FC) It has a plurality of external pins. Similarly, the control interface 1608 includes a ring detection status pin (RGDT_bar), an off-hook status pin (OFHK_bar), a reset pin (RESET_bar), and a multi-mode selection pin (MODE) that provide control and status information between an external controller. ) And a plurality of external pins. In addition, the digital interface 1606 and the control interface 1608 allow control, status, signals and other desired information to be received from the telephone line side circuit 118 across the isolation barrier 120 and transmitted to the telephone line side circuit 118. It is connected to the isolation interface 1610.

집적회로로 실현되는 전화선측 회로(118)는 혼성 및 DC종단회로(1617)를 매개로 전화선과 연통하고(DC종단회로는 내부 공급전압을 제공한다), 오프훅/링검출블록(1620)을 매개로 링검출과 오프훅 상태정보를 판정한다. 게다가, 제어, 상태, 신호 및 다른 원하는 정보가 격리장벽(120)을 가로질러 전력을 공급받는 측의 회로 (116)로부터 수신되고 전력을 공급받는 측의 회로(116)로 송신되도록 혼성 및 DC종단회로(1617)와 오프훅/링검출블록(1620)은 격리 인터페이스(1614)에 접속되어 있다.The telephone line side circuit 118 realized as an integrated circuit communicates with the telephone line via the mixed and DC termination circuit 1615 (the DC termination circuit provides an internal supply voltage), and the off-hook / ring detection block 1620 is provided. Ring detection and off-hook status information are determined by means of In addition, hybrid and DC termination such that control, status, signals and other desired information are received from the circuit 116 on the powered side across the isolation barrier 120 and transmitted to the circuit 116 on the powered side. Circuit 1616 and off-hook / ring detection block 1620 are connected to isolation interface 1614.

상기한 실시예에 있어서, 혼성 및 DC종단회로(1617)의 혼성부는 출력핀(QE2)과, 훅스위치(hook-switch) 회로와 다이오드 브리지(bridge) 등의 외부 전화인터페이스 회로에 접속되는 입력핀(RX)을 갖추고 있다(핀(QE2)은 후술하는 바와 같이 DC종단기능에도 이용된다). 혼성회로는 전화상에 존재하는 통상적으로 송수신 아날로그 정보 모두를 포함하는 차분신호를 내부전송신호(TX_INT)와 수신신호(RX_INT)로 분할하는 기능을 갖는다. QE2 출력핀은 전화선에 아날로그 정보를 송신하는데 이용되고, RX핀은 전화선으로부터 아날로그 정보를 수신하는데 이용된다는 점에 주의해야 한다. 이들 외부핀 신호는 내부 아날로그 전송신호(TX_INT)와 아날로그 수신신호 (RX_INT)보다 차분적이다.In the above embodiment, the hybrid portion of the hybrid and DC termination circuit 1617 is connected to the output pin QE2 and an external telephone interface circuit such as a hook-switch circuit and a diode bridge. (RX) (the pin QE2 is also used for the DC termination function as described later). The hybrid circuit has a function of dividing a differential signal, which includes both transmission and reception analog information existing on a telephone, into an internal transmission signal TX _INT and a reception signal RX _INT . Note that the QE2 output pin is used to send analog information to the telephone line and the RX pin is used to receive analog information from the telephone line. These external pin signals are differential than the internal analog transmit signal (TX _INT ) and analog receive signal (RX _INT ).

혼성 및 DC종단회로(1617)는, 도 2와 도 4에 나타낸 바와 같이 훅스위치회로와 다이오드 브리지 등의 외부 전화인터페이스 회로에도 접속되는 복수의 외부핀을 갖추고 있다. 예컨대, 혼성 및 DC종단회로(1617)는 DC종단핀(DCT)과, 전압조정기핀(VREG), 2개의 외부 저항핀(REXT, REXT2), 2개의 필터핀(FILT, FILT2) 및, 격리된 접지핀(IGND)을 갖추고 있다. DC종단회로는 전화선에서 DC전압을 종단시키고, 전화선측 회로(118)에 내부 전원을 제공한다. DC종단핀(DCT)은, 종단모드와 DC전류레벨에 의존하여 핀 QE2와 QB2를 매개로 나머지 흐름으로 전화선 DC전류의 일부를 받는다. 캐패시터 등의 전압조정기핀(VREG)은 외부 조정기회로가 DC종단회로(1617)에 접속되는 것을 가능하게 한다. 외부 저항과 캐패시터는, 실수 및 복소 AC종단 임피던스 각각을 설정하기 위해 2개의 외부 저항핀(REXT, REXT2)에 접속되어 있다. 필터핀(FILT)(캐패시터(C5)와 함께)은 DC종단회로의 시상수를 설정한다. 필터핀(FILT2)은 펄스 다이얼링의 오프훅/온훅 과도응답을 설정한다. 격리된 접지핀(IGND)은 격리장벽(120)내의 캐패시터를 매개로 전력을 공급받는 측의 회로(116)의 시스템 접지에 접속되고, 외부 다이오드 브리지회로내의 접지접속을 매개로 전화선에도 접속되어 있다.The hybrid and DC termination circuit 1615 has a plurality of external pins connected to an external telephone interface circuit such as a hook switch circuit and a diode bridge, as shown in Figs. For example, hybrid and DC termination circuits 1617 may include a DC termination pin (DCT), a voltage regulator pin (VREG), two external resistor pins (REXT, REXT2), two filter pins (FILT, FILT2), and are isolated. It has a ground pin (IGND). The DC termination circuit terminates the DC voltage at the telephone line and provides internal power to the telephone line side circuit 118. The DC termination pin (DCT) receives a portion of the telephone line DC current through the remaining flows via pins QE2 and QB2, depending on the termination mode and the DC current level. The voltage regulator pin VREG, such as a capacitor, enables the external regulator circuit to be connected to the DC termination circuit 1617. The external resistor and the capacitor are connected to two external resistor pins REXT and REXT2 to set the real and complex AC termination impedances respectively. Filter pin FILT (along with capacitor C5) sets the time constant of the DC termination circuit. Filter pin FILT2 sets the off-hook / on-hook transient response of pulse dialing. The isolated ground pin IGND is connected to the system ground of the circuit 116 on the side of which is supplied with the capacitor in the isolation barrier 120 and to the telephone line via the ground connection in the external diode bridge circuit. .

오프훅/링검출블록(1620)은, 링과 호출자 식별신호 등의 상태정보가 전화선 상태정보(RNG1, RNG2)에 관하여 제공되는 것을 가능하게 하는 외부입력핀을 갖추고 있다. 예컨대, 제1링검출핀(RNG1)은 캐패시터와 저항을 매개로 전화선의 팁(tip; T) 리드(lead)에 접속되고, 제2링검출핀(RNG2)은 캐패시터와 저항을 매개로 전화선의 링(R) 리드에 접속되어 있다. 게다가, 오프훅/링검출블록(1620)은 호출자 식별정보를 얻기 위해, 예컨대 오프훅 상태나 제한전력모드에 도입하도록 외부 오프훅회로를 제어하는 외부출력핀(QB, QE)을 갖추고 있다. 특히, 출력핀 (QB, QE)은 외부 훅스위치 회로내의 바이폴라 트랜지스터의 베이스와 이미터 가각에 접속되어 있다.The off-hook / ring detection block 1620 has an external input pin that allows status information such as ring and caller identification signals to be provided with respect to the telephone line status information RNG1, RNG2. For example, the first ring detection pin RNG1 is connected to the tip T lead of the telephone line through the capacitor and the resistor, and the second ring detection pin RNG2 is connected to the telephone line through the capacitor and the resistor. It is connected to the ring (R) lead. In addition, off-hook / ring detection block 1620 has external output pins (QB, QE) that control the external off-hook circuit, for example, to enter the off-hook state or the limited power mode to obtain caller identification information. In particular, the output pins QB and QE are connected to the base and the emitter angle of the bipolar transistor in the external hook switch circuit.

도 3은 본 발명에 따른 디지털 DAA회로(110)내의 내부 송수신(TX, RX)신호경로의 일반적인 블록도이다. 상술한 실시예에 있어서, 정보는 격리장벽(120)을 가로질러 어느 한쪽 방향으로 전달될 수 있다. 도 3이 전력을 공급받는 측의 회로(116)와 전화선측 회로(118)내의 기능블록 모두를 나타내지 않는다는 점에 주의해야 한다. 또, 상술한 블록이 마찬가지 기능을 실행하는 다수의 부가적인 블록으로 실현될 수 있다는 점에 주의해야 한다.3 is a general block diagram of an internal transmit / receive (TX, RX) signal path in a digital DAA circuit 110 in accordance with the present invention. In the above-described embodiment, the information may be passed in either direction across the isolation barrier 120. It should be noted that Figure 3 does not represent both the functional block in the circuit 116 and the telephone line side circuit 118 on the powered side. It should also be noted that the blocks described above can be realized with a number of additional blocks that perform the same function.

도 3의 실시예에 있어서, 전화선측 회로(118)로부터 전력을 공급받는 측의 회로 (116)로의 통신은 수신신호를 고려한다. 전화선측 회로(118)내에서, 델타-시그마 아날로그 디지털 변환기(ADC; 1710)는, 예컨대 혼성회로(1617)에 의해 공급되는 내부 아날로그 수신신호(RX_INT)를 수신한다. 델타-시그마 ADC(1710)의 출력은 펄스밀도 변조포맷으로 디지털 데이터 스트림에 오버샘플(oversample)된다. 디코더/인코더회로(1708)는 격리장벽(120)을 가로질러 디지털 정보를 인코드된 디지털 정보로 전달하기 전에 목적으로 하는 이 디지털 정보를 처리하고 포맷한다. 예컨대, 디코더/인코더(1708)는 격리장벽(120)을 가로질러 전달되기 전에 디지털 스트림과 맞추어 제어데이터를 다중화한다. 이 제어데이터는, DAA가 이용될 나라를 나타내는 링검출신호, 오프훅 검출신호, 다른 전화선 상태정보나 데이터 등의 어떤 원하는 정보일 수 있다(적당한 전화선 인터페이스 표준이 만족될 수 있도록). 전력을 공급받는 측의 회로(116)내에서, 디코더/인코더(1706)는 격리장벽(120)을 가로질러 수신되는 이 인코드된 디지털 정보를 디코드한다. 디지털 필터(1702)는 이 디코드된 디지털 스트림을 처리하여, 디지털 인터페이스(1606)를 매개로 외부제어기에 공급되는 내부 디지털 수신데이터(RX_D)로 변환한다.In the embodiment of Fig. 3, the communication from the telephone line side circuit 118 to the circuit 116 on the powered side takes the received signal into account. Within the telephone line side circuit 118, the delta-sigma analog-to-digital converter (ADC) 1710 receives an internal analog receive signal RX _INT supplied by, for example, the hybrid circuit 1617. The output of the delta-sigma ADC 1710 is oversampled into the digital data stream in a pulse density modulation format. The decoder / encoder circuit 1708 processes and formats the digital information of interest before passing the digital information to the encoded digital information across the isolation barrier 120. For example, decoder / encoder 1708 multiplexes the control data with the digital stream before being passed across isolation barrier 120. This control data may be any desired information, such as a ring detection signal, an off-hook detection signal, other telephone line status information or data indicating the country in which the DAA will be used (so that an appropriate telephone line interface standard can be satisfied). In circuit 116 on the powered side, decoder / encoder 1706 decodes this encoded digital information received across isolation barrier 120. The digital filter 1702 processes the decoded digital stream and converts it into internal digital received data RX _D supplied to an external controller via the digital interface 1606.

전력을 공급받는 측의 회로(116)로부터 전화선측 회로(118)로의 통신은 송신신호를 고려한다. 전력을 공급받는 측의 회로(116)내에서, 델타-시그마 변조기(1704)는, 예컨대 디지털 인터페이스(1606)를 매개로 외부제어기로부터 공급되는 내부 디지털 송신신호(TX_D)를 수신한다. 델타-시그마 변조기(1704)의 출력은 펄스밀도 변조포맷으로 디지털 데이터 스트림에 오버샘플된다. 디코더/인코더회로(1706)는 격리장벽(120)을 가로질러 디지털 정보를 인코드된 디지털 정보로 전달하기 전에 목적으로 하는 이 디지털 정보를 처리하고 포맷한다. 예컨대, 디코더/인코더(1706)는 디지털 스트림과 맞추어 제어데이터를 다중화한다. 이 제어데이터는, 링검출신호, 오프훅 검출신호, 또는 다른 전화선 상태정보 등의 어떤 원하는 정보일 수 있다. 게다가, 디코더/인코더(1706)는 동기화 목적을 위해 격리장벽(120)을 가로질러 전송되기 전에 디지털 스트림에 프레이밍(framing) 정보를 더한다. 더욱이, 디코더/인코더 (1706)는, 클럭신호가 전화선측 회로(118)내에서 회복되도록 디지털 데이터 스트림을 포맷한다. 전화선측 회로(118)내에서, 디코더/인코더(1708)는 클럭신호를 회복하고, 프레이밍, 제어 또는 상태정보를 얻기 위해 격리장벽(120)을 가로질러 수신되는 인코드된 디지털 정보를 디코드한다. 디지털 아날로그 변환기(DAC; 1712)는 디코드된 디지털 스트림을 변환시키고, 그것은 혼성회로(1617)를 매개로 아날로그 신호로 전화선에 최후로 공급되는 내부 아날로그 전송데이터(TX_INT)로 변환시킨다.The communication from the powered circuit 116 to the telephone line circuit 118 takes into account the transmission signal. In the circuit 116 on the powered side, the delta-sigma modulator 1704 receives the internal digital transmit signal TX _D supplied from an external controller, for example, via the digital interface 1606. The output of delta-sigma modulator 1704 is oversampled into the digital data stream in a pulse density modulation format. The decoder / encoder circuit 1706 processes and formats the digital information of interest before passing the digital information to the encoded digital information across the isolation barrier 120. For example, the decoder / encoder 1706 multiplexes the control data with the digital stream. This control data may be any desired information such as a ring detection signal, an off-hook detection signal, or other telephone line state information. In addition, decoder / encoder 1706 adds framing information to the digital stream before being transmitted across isolation barrier 120 for synchronization purposes. In addition, the decoder / encoder 1706 formats the digital data stream such that the clock signal is recovered in the telephone line side circuit 118. Within telephone line side circuit 118, decoder / encoder 1708 recovers the clock signal and decodes the encoded digital information received across isolation barrier 120 to obtain framing, control or status information. A digital-to-analog converter (DAC) 1712 converts the decoded digital stream, which converts the analog signal via the hybrid circuit 1617 into internal analog transmission data TX _INT that is last supplied to the telephone line.

도 4는 본 발명에 따른 2개의 집적회로와 용량성 격리장벽(120)으로 실현되는 디지털 DAA회로(110)의 일반적인 회로도이다. 특히, 전력을 공급받는 측의 회로(116)는 전력을 공급받는 측의 집적회로(1802A)를 포함하고, 전화선측 회로(118)는 전화선측 IC(1802B)를 포함하고 있다. 또, 훅스위치회로(1804)와 다이오드 브리지 회로 (1806) 등의 외부회로는 전화선측 IC(1802B)의 외부핀에 접속되어 있다. 상기한 실시예에 있어서, 전력을 공급받는 측의 IC(1802A)의 외부핀(1810)은 외부 DSP에 접속되어 있고, 외부핀(1808)은 외부 ASIC(application specific integrated circuit)나 제어기에 접속되어 있다. 격리장벽(120)은 전력을 공급받는 측의 IC(1802A)의 외부신호 (C1A)핀을 전화선측 IC(1802B)의 외부신호(C1B)핀에 접속시키는 제1캐패시터를 포함하고 있다. 게다가, 격리장벽(120)은 전화선측 IC(1802B)의 격리된 접지(IGND)핀을 전력을 공급받는 측의 IC(1802A)의 시스템접지(GND)핀에 접속시키는 제2캐패시터(C2)를 갖추고 있다. 게다가, 격리된 접지(IGND)핀은 다이오드 회로(1806)(전화선에 접속되어 있다)내의 노드(1812)와, 전화선측 회로(118)의 외부회로의 나머지 접지접속에 접속되어 있다. 도 4의 각종 외부 캐패시터, 저항, 트랜지스터 및 다이오드의 전형적인 구성요소 값을 표 1에 나타낸다.4 is a general circuit diagram of a digital DAA circuit 110 realized with two integrated circuits and a capacitive isolation barrier 120 in accordance with the present invention. In particular, the circuit 116 on the powered side includes an integrated circuit 1802A on the powered side, and the telephone line side circuit 118 includes a telephone line side IC 1802B. In addition, external circuits such as the hook switch circuit 1804 and the diode bridge circuit 1806 are connected to the external pins of the telephone line side IC 1802B. In the above embodiment, the external pin 1810 of the IC 1802A on the powered side is connected to an external DSP, and the external pin 1808 is connected to an external application specific integrated circuit (ASIC) or a controller. have. The isolation barrier 120 includes a first capacitor that connects the external signal C1A pin of the IC 1802A on the powered side to the external signal C1B pin of the telephone line side IC 1802B. In addition, the isolation barrier 120 connects the second capacitor C2 that connects the isolated ground (IGND) pin of the telephone line side IC 1802B to the system ground (GND) pin of the IC 1802A of the powered side. Equipped. In addition, an isolated ground (IGND) pin is connected to the node 1812 in the diode circuit 1806 (connected to the telephone line) and the remaining ground connection of the external circuit of the telephone line side circuit 118. Typical component values of the various external capacitors, resistors, transistors, and diodes of FIG. 4 are shown in Table 1.

<외부구성요소값><External component value> 기호sign 값value C1C1 150㎊, 4kV, X7R, ±20%150 kV, 4 kV, X7R, ± 20% C2, C4C2, C4 1000㎊, 4kV, X7R, ±20%1000 Hz, 4 kV, X7R, ± 20% C3, C6, C10, C13C3, C6, C10, C13 0.1㎌, 16V, ±20%0.1 ㎌, 16 V, ± 20% C5C5 0.1㎌, 50V, X7R, ±20%0.1㎌, 50V, X7R, ± 20% C7, C8C7, C8 680㎊, 300V, X7R, ±5%680㎊, 300V, X7R, ± 5% C9C9 22㎋, 300V, X7R, ±20%22 ㎋, 300 V, X7R, ± 20% C11C11 2200㎊, 50V, X7R, ±5%2200 Hz, 50 V, X7R, ± 5% C12C12 0.22㎌, 16V, ±20%0.22㎌, 16V, ± 20% C14C14 560㎋, 16V, X7R, ±20%560Hz, 16V, X7R, ± 20% C15C15 0.47㎌, 300V, ±20%0.47㎌, 300V, ± 20% R1, R4, R11, R17, R19, R20R1, R4, R11, R17, R19, R20 4.87㏀, 1/4W, ±1%4.87 ㏀, 1/4 W, ± 1% R2R2 400Ω, 1/10W, ±5%400 Hz, 1/10 W, ± 5% R3R3 10Ω, 1/10W, ±5%10 Ω, 1/10 W, ± 5% R4R4 2.2㏀, 1/2W, ±5%2.2 ㏀, 1/2 W, ± 5% R5, R6R5, R6 30㏀, 1/10W, ±5%30 Hz, 1/10 W, ± 5% R9, R10R9, R10 30㏀, 1/4W, ±5%30 ㏀, 1/4 W, ± 5% R13R13 140Ω, 1/10W, ±5%140 Hz, 1/10 W, ± 5% R14R14 445㏀, 1/10W, ±5%445 Hz, 1/10 W, ± 5% R15R15 18.7㏀, 1/4W, ±5%18.7㏀, 1 / 4W, ± 5% R16R16 10㏀, 1/4W, ±5%10 ㏀, 1/4 W, ± 5% R18R18 2.2㏀, 1/10W, ±5%2.2 kW, 1/10 W, ± 5% Q1Q1 제텍스(zetex) FMMT497Zetex FMMT497 Q2Q2 모토롤라 MMBTA92LT1Motorola MMBTA92LT1 Q3Q3 모토롤라 MMBTA42LT1Motorola MMBTA42LT1 Q4Q4 모토롤라 PZT2222AT1Motorola PZT2222AT1 FB1, FB2FB1, FB2 페라이트 비드Ferrite beads RV1RV1 시댁터(sidactor) 270VSidactor 270V D1~D4D1-D4 1N40041N4004 Z1, Z2Z1, Z2 제너다이오드 6VZener Diodes 6V

DAA의 여러 가지 특성은 여러 가지 규정하는 표준으로 컴플라이언스를 달성하기 위해 프로그램할 수 있다. 그러므로, DAA회로(110)의 DC종단특성과 AC종단특성, 링거 임피던스 또는 빌링톤(billing tone) 검출기는 여러 가지 조정기 표준으로 컴플라이언스를 달성하기 위해 프로그램할 수 있다. 예컨대, 프랑스와 TBR21 표준의 DC 전류제한요구는 획득되어 프로그램할 수 있다. 게다가, 일본, 이탈리아, 노르웨이 및 그 외 나라의 로우전압요구도 획득되어 프로그램할 수 있다. 특히, 4개의 DC종단모드(모드 0, 1, 2, 3)는 직렬포트 데이터 IN핀(SDI)의 이용을 매개로 프로그램가능한 레지스터의 2비트를 설정함으로써 프로그램될 수 있다. 특히, 모드 2는 전류제한이 없는 표준 루프전압모드이고, -1dBm으로 제한된 송신신호를 갖는다. 이 모드는 FCC와 많은 유럽국의 요구를 충족시키는데 이용된다. 도 5a 내지 도 5d에 나타낸 바와 같이, TIP과 RING라인을 가로지르는 DC전압은 전화선으로부터 DC루프전류의 기능으로서 플롯(plot)된다. 15㎃ 내지 100㎃의 동작범위내에서, DC홀딩회로의 DC 임피던스는 거의 50Ω(I-V곡선의 기울기)이다. 몇몇 나라(예컨대, 노르웨이)를 위해 요구된 로우전압표준은, 도 5a에 나타낸 로우전압모드 0에 의해 -5.22d Bm으로 제한된 송신신호로 충족될 것이다. 그 외 나라의 약간 더 높은(거의 0.3V 더 높은) 로우전압요구는 도 5b에 나타낸 로우전압모드 1에 의해 -2.71dBm으로 제한된 전송레벨로 충족될 수 있다. 모드 2와 마찬가지로, 로우전압모드 0과 1 모두는 거의 50Ω에서 DC홀딩회로의 DC 임피던스로 동작한다. 도 5d는 프랑스와 TBR21표준에서 요구되는 전류제한모드인 모드 3의 I-V특성을 나타낸다. 도 5d에 나타낸 바와 같이, I-V곡선의 제1세그먼트(A)는 50Ω임피던스에서 동작하고, I-V곡선의 제2세그먼트(B)는 3200Ω임피던스에서 동작하기 때문에, DC종단은 60㎃(즉, 거의 35V 이하에서 60㎃보다 적다)에 도달하기 전에 전류를 제한할 것이다. 곡선의 2부분 A와 B간의 크로스오버점(crossover point)은 점 C로 나타낸다. 도 5d의 I-V곡선의 제3세그먼트는 800Ω임피던스로 동작한다.The various characteristics of the DAA can be programmed to achieve compliance with various regulatory standards. Therefore, the DC and AC termination characteristics, ringer impedance, or billing tone detector of the DAA circuit 110 can be programmed to achieve compliance with various regulator standards. For example, the DC current limit requirements of the French and TBR21 standards can be obtained and programmed. In addition, low voltage requirements from Japan, Italy, Norway and other countries can be obtained and programmed. In particular, four DC termination modes (modes 0, 1, 2, 3) can be programmed by setting two bits of the programmable register via the use of the serial port data IN pin (SDI). In particular, mode 2 is a standard loop voltage mode with no current limit and has a transmission signal limited to -1 dBm. This mode is used to meet the requirements of the FCC and many European countries. As shown in Figs. 5A to 5D, the DC voltage across the TIP and RING lines is plotted from the telephone line as a function of the DC loop current. Within the operating range of 15 Hz to 100 Hz, the DC impedance of the DC holding circuit is almost 50 Hz (the slope of the I-V curve). The low voltage standard required for some countries (e.g. Norway) will be met with the transmission signal limited to -5.22d Bm by the low voltage mode 0 shown in Figure 5A. Slightly higher (almost 0.3V higher) low voltage requirements in other countries can be satisfied with the transmission level limited to -2.71 dBm by the low voltage mode 1 shown in FIG. 5B. As with mode 2, both low voltage modes 0 and 1 operate with the DC impedance of the DC holding circuit at nearly 50 mA. FIG. 5D shows the I-V characteristics of mode 3, which is the current limiting mode required by the French and TBR21 standards. As shown in FIG. 5D, since the first segment A of the IV curve operates at 50 Hz impedance and the second segment B of the IV curve operates at 3200 Hz impedance, the DC termination is 60 Hz (ie, nearly 35 V). Current will be limited before reaching less than 60 mA). The crossover point between two parts A and B of the curve is represented by point C. The third segment of the I-V curve of FIG. 5D operates at 800 Hz impedance.

내부에 DAA가 사용되는 특정 나라의 데이터는, 각종 다른 DAA 제어신호로 용량성 장벽(120)을 가로질러 전송된다. 그 때, 전화선측 회로(118)는 각종 국제적인 DC종단 요구를 충족시키도록 프로그램가능하게 구성될 수 있다. 그러므로, 여러 가지 전화선 인터페이스 표준이 충족될 수 있도록 하여 제어비트가 전화선측 회로(118)를 프로그램하기 위해 격리장벽을 가로질러 제공될 수 있는 디지털화 프로그램가능 시스템이 제공된다. 게다가, 전화선측 회로(118)의 프로그램가능 성질은 전화선 TIP과 RING라인에 전화선측 회로(118)를 연결하는데 이용되는 외부 구성요소를 바꿀 필요성을 최소화할 수 있다. 이 방법에 있어서, 단일 DAA시스템은 세계적인 이용을 위해 비용 효율적인 소프트웨어 프로그램 가능한 방법으로 이용될 수 있다.Data from a particular country where a DAA is used therein is transmitted across the capacitive barrier 120 in various other DAA control signals. The telephone line side circuit 118 may then be programmablely configured to meet various international DC termination requirements. Therefore, a digitally programmable system is provided in which various telephone line interface standards can be met so that control bits can be provided across the isolation barrier to program the telephone line side circuit 118. In addition, the programmable nature of the telephone line side circuit 118 can minimize the need to change the external components used to connect the telephone line side circuit 118 to the telephone line TIP and RING lines. In this way, a single DAA system can be used in a cost-effective software programmable way for global use.

도 5a 내지 도 5c의 DC종단특성을 프로그램가능하게 달성하기 위해, 본 발명의 DC종단이나 DC홀딩회로는 선행기술을 통해 여러 가지 향상을 제공한다. 예컨대, 전류제한요구(TBR21 표준 등)를 달성하기 위해, 전화선측 회로(118)는 거의 2W의 전력까지 분산해야만 한다. FCC 표준 등의 전형적인 비전류제한 명세는 발생할 미소량의 전력손실량만을 초래할 것이다. 그러나, 전화선측 집적회로(1802B)에 의해 행해지는 이 전력손실의 증가를 요구하는 것은 바람직하지 않다. 도 6의 회로는, 전류제한표준의 증가된 전력손실요구가 집적회로 밖의 부가적인 전력을 분산시킴으로써 달성될 수 있는 메커니즘을 제공한다. 이 방법에 있어서, 단일 DAA시스템은 집적회로내의 지나친 전력손실을 요구하는 일없이 전류제한 DC종단표준과 비전류제한표준 모두에 이용될 수 있다.In order to programmatically achieve the DC termination characteristics of FIGS. 5A-5C, the DC termination or DC holding circuits of the present invention provide several improvements over the prior art. For example, to achieve current limiting requirements (such as the TBR21 standard), the telephone line side circuit 118 must dissipate up to nearly 2W of power. Typical non-current limiting specifications, such as the FCC standard, will result in only a small amount of power loss to occur. However, it is not desirable to require an increase in this power loss done by the telephone line side integrated circuit 1802B. The circuit of Figure 6 provides a mechanism by which increased power loss requirements of current limiting standards can be achieved by dissipating additional power outside the integrated circuit. In this way, a single DAA system can be used for both current limited DC termination standards and non-current limited standards without requiring excessive power loss in the integrated circuit.

도 6에 나타낸 바와 같이, 전화선측 집적회로(1802B)는 DCT와 QE2 및 QB2핀에 연결되는 DC종단이나 DC홀딩회로(600)를 포함하고 있다. 이 DCT핀은, 예컨대 1600Ω의 저항(RA)에 연결되어 있다. QB2핀은, 예컨대 1600Ω의 저항(RB)에 연결되어 있다. 단일 저항으로 나타냈지만, 각 저항(RA, RB)은 도 4에 나타낸 각 저항(R1, R11, R17과 R4, R19, R20) 등의 복수의 저항으로 구성될 수 있다. 저항(RA, RB)는 도 6에 나타낸 바와 같이 훅스위치 회로에 연결되어 있다. QE2와 QB2핀은 트랜지스터(Q4)의 이미터와 베이스에 각각 연결되어 있다. 동작시에, 전화선으로부터의 DC전류는 전화선을 따라 나타난 DC 임피던스를 조절하기 위해, 트랜지스터(Q4)의 제어를 통해 양을 변화시킬 때에 저항(RA, RB)을 매개로 보내진다. 예컨대, 트랜지스터(Q4)가 완전히 턴온(turn on)되어 대부분의 DC전류가 트랜지스터(Q4)를 매개로 전달되면, 도 5d의 I-V곡선의 50Ω임피던스부(세그먼트 A)는 얻어질 수 있다. 트랜지스터(Q4)가 턴오프(turn off)되어 저항(RA, RB)을 매개로 전류를 능동적으로 조정하는 동안, 도 5d의 I-V 곡선의 3200Ω임피던스부(세그먼트 B)가 얻어질 수 있다. 트랜지스터(Q4)가 완전히 턴오프되어 DC전류가 저항(RA)과 저항(RB)으로 분할되면, 얻어질 수 있다.As shown in Fig. 6, telephone line side integrated circuit 1802B includes DC termination or DC holding circuit 600 connected to DCT and QE2 and QB2 pins. This DCT pin is connected to, for example, a resistor (RA) of 1600 mA. The QB2 pin is connected to a resistor RB of 1600 kV, for example. Although shown as a single resistor, each resistor (RA, RB) may be composed of a plurality of resistors, such as each resistor (R1, R11, R17 and R4, R19, R20) shown in FIG. The resistors RA and RB are connected to the hook switch circuit as shown in FIG. The QE2 and QB2 pins are connected to the emitter and base of transistor Q4, respectively. In operation, the DC current from the telephone line is routed through resistors RA and RB when the amount is changed through the control of transistor Q4 to adjust the DC impedance seen along the telephone line. For example, if transistor Q4 is completely turned on so that most of the DC current is delivered through transistor Q4, the 50 Ω impedance portion (segment A) of the I-V curve of FIG. 5D can be obtained. While transistor Q4 is turned off to actively regulate the current via the resistors RA and RB, a 3200 Hz impedance portion (segment B) of the I-V curve of FIG. 5D can be obtained. When transistor Q4 is completely turned off so that the DC current is divided into resistor RA and resistor RB, it can be obtained.

DC종단모드는 전력을 공급받는 측의 회로(116)를 매개로 선택적으로 프로그램될 수 있고, 제어정보는 용량성 장벽(120)을 가로질러 DC홀딩회로(600)에 전송될 수 있다. 특히, DC홀딩회로는 선택된 모드에 따라 트랜지스터(Q4)를 제어한다. 따라서, 전류제한을 원하면, 부가적인 전류는 저항(RA, RB)으로 나아가게 된다. 이 방법에 있어서, 도 5d의 I-V곡선의 3200Ω임피던스부 등의 전류제한 명세에 필요한 고임피던스는 정밀하게 달성될 수 있다. 더욱이, 부가적인 전력손실은 저항(RA), 저항(RB), 트랜지스터(Q4)에 의해 전화선측 집적회로(1802B) 밖에서 행해진다. 그러므로, 일례에 있어서, 집적회로가 단지 3/10W까지 분산할 필요가 있는 동안, 저항(RA)과 저항(RB)은 각각 거의 3/4W까지 분산하고, 트랜지스터(Q4)는 1/2W까지 분산한다. 이 기술은 많은 전력이 단지 능동장치보다는 오히려 수동소자(저항)로 분산되는데 특히 유리하다. 그러므로, DC홀딩회로에 의해 분산된 DC전력의 50% 이상은 집적회로(1802B)의 외부장치로 분산되고, 특히 DC전력의 50% 이상은 수동형 저항장치로 분산된다.The DC termination mode can be selectively programmed via the circuit 116 on the powered side, and control information can be transmitted to the DC holding circuit 600 across the capacitive barrier 120. In particular, the DC holding circuit controls the transistor Q4 in accordance with the selected mode. Thus, if current limiting is desired, the additional current will lead to the resistors RA and RB. In this method, the high impedance required for the current limit specification such as the 3200 Hz impedance portion of the I-V curve of FIG. 5D can be precisely achieved. Furthermore, additional power loss is done outside the telephone line side integrated circuit 1802B by resistor RA, resistor RB, and transistor Q4. Thus, in one example, while the integrated circuit only needs to dissipate up to 3 / 10W, the resistors RA and RB disperse nearly 3 / 4W each, and the transistor Q4 dissipates up to 1 / 2W. do. This technique is particularly advantageous in that a lot of power is distributed to passive elements (resists) rather than just active devices. Therefore, more than 50% of the DC power distributed by the DC holding circuit is distributed to the external device of the integrated circuit 1802B, in particular more than 50% of the DC power is distributed to the passive resistor device.

상술한 DC종단특성을 실현하는 DC홀딩회로(700)는 도 7에 나타낸다. 도 7은 도 4에 나타낸 바와 같은 참조번호와 문자를 붙인 DAA 시스템부를 나타낸다. 도시한 바와 같이, 도 7은 전화선측 집적회로(1802B)의 내부 및 외부 양쪽의 회로를 포함하고 있다. 특히, 도 7은 RX, DCT, QB2, QE2, FILT핀, 관련 내부 및 외부회로(훅스위치회로는 도시하지 않음)를 포함하고 있다. 도 7에 나타낸 바와 같이, DC홀딩회로(700)는 스위치 S1, S2, S3, S4, S5, S6, S7을 포함하고 있다. 후술하는 바와 같이, 스위치는 전류제한모드나 비전류제한모드의 동작을 선택하는데 이용될 수 있고, 빠른 정착시간과 저주파 동작을 달성하고 로우전압모드의 동작을 선택하기 위해 DC홀딩회로를 절환가능하게 동작시키는데 이용될 수 있다.A DC holding circuit 700 for realizing the above-described DC termination characteristic is shown in FIG. FIG. 7 shows a DAA system unit with reference numerals and letters as shown in FIG. 4. As shown, FIG. 7 includes circuits both inside and outside the telephone line side integrated circuit 1802B. In particular, FIG. 7 includes RX, DCT, QB2, QE2, FILT pins, and associated internal and external circuits (not shown in the hook switch circuit). As shown in Fig. 7, the DC holding circuit 700 includes switches S1, S2, S3, S4, S5, S6, and S7. As will be described later, the switch can be used to select the operation of the current limiting mode or the non-current limiting mode, and can switch the DC holding circuit to achieve fast settling time and low frequency operation and select the operation of the low voltage mode. It can be used to operate.

또, DC홀딩회로(700)는 전류제한회로 블록(705)과 왜곡조정회로 블록(710) 및 전압선택회로 블록(715)을 포함하고 있다. 후술하는 바와 같이, 전류제한회로 블록(705)은 선택된 전류제한 크로스오버점에서 목적으로 하는 전류제한효과를 달성하기 위해, DC홀딩회로의 더 큰 유효한 임피던스를 실현하는 스위치의 적당한 선택에 관련하여 동작한다. 외부 트랜지스터(Q4)는 동작전류의 전류제한 모드에 있어서 양쪽 레지스터(RB ; 상술한 바와 같이 다중 레지스터로 이루어질 수 있다)로 나아가도록 제어되어, 전력은 집적회로(1802B)의 외부로 분산된다. 왜곡조정회로블록(710)은 크로스오버점에서의 전체 고조파왜곡을 줄이도록 동작한다. 전압선택회로 블록(715)은 로우전압모드(모드 0과 1)중 어느 한쪽이나 표준전압모드(모드 2 또는 3)를 선택하는데 이용된다. DC홀딩회로(700)의 나머지 부분은 극의 주파수에 영향을 기치는 외부 캐패시터(C1, C5)를 갖춘 2차(2개 극(pole))시스템으로서 전류제한모드와 비전류제한모드 모두로 동작한다.In addition, the DC holding circuit 700 includes a current limiting circuit block 705, a distortion adjusting circuit block 710, and a voltage selecting circuit block 715. As will be described below, the current limiting circuit block 705 operates in conjunction with the proper selection of a switch to realize a larger effective impedance of the DC holding circuit, in order to achieve the desired current limiting effect at the selected current limiting crossover point. do. The external transistor Q4 is controlled to advance to both resistors RB (which may consist of multiple resistors as described above) in the current limiting mode of operating current, so that power is distributed out of the integrated circuit 1802B. The distortion adjustment circuit block 710 operates to reduce the total harmonic distortion at the crossover point. The voltage selection circuit block 715 is used to select either the low voltage mode (modes 0 and 1) of the standard voltage mode (mode 2 or 3). The remainder of the DC holding circuit 700 is a secondary (two pole) system with external capacitors C1 and C5 that affect the frequency of the pole, operating in both current limiting and non-current limiting modes. do.

DC홀딩회로의 구성요소는 여기에 설명한 본 발명의 이점을 획득하기 위해 여러 가지 방법으로 구성될 수 있고, 도 7의 실시예는 단지 전형적인 것이다. 마찬가지로, 여러 가지 구성요소값이 이용된다.The components of the DC holding circuit can be configured in various ways to obtain the advantages of the invention described herein, and the embodiment of FIG. 7 is merely exemplary. Similarly, various component values are used.

1실시예에 있어서, 구성요소값은 표 2에 나타낸 바와 같이 선택된다. 트랜지스터는 도 7에서 "_X"로 표시된다.In one embodiment, component values are selected as shown in Table 2. The transistor is represented by "_X" in FIG.

<내부구성요소값><Internal component value> 기호sign 값value R101, R102R101, R102 98㏀98㏀ R103R103 60㏀60㏀ R104R104 30㏀30㏀ R105R105 50㏀50㏀ R108R108 10㏀10㏀ R109R109 2M㏀2M㏀ R110R110 2㏀2㏀ R111, R112R111, R112 50㏀50㏀ R113R113 12.5㏀12.5㏀ R114R114 4.16㏀4.16㏀ R115R115 2.32㏀2.32㏀ I1I1 430㎂430 yen I2I2 60㎂60㎂

도 7의 DC홀딩회로가 비전류제한모드(모드 0, 1 또는 2)로 동작하고 있으면, 스위치(S3)는 오픈한다. 전류제한모드(모드 3)의 동작중에 스위치(S3)는 클로우즈된다. 이하에 더 상세히 나타내는 바와 같이, 스위치(S1, S2, S4)는 매우 낮은 주파수동작과 충돌하는 PTT 명세에서 이용하기 위한 DC홀딩회로(700)의 시상수를 선택적으로 제어하도록 동작한다. 스위치(S5, S6)는 로우전압모드(모드 0과 1)의 동작을 선택하는데 이용된다. 특히, 표준전압 레벨동작(모드 2와 3)에 있어서, 스위치 (S5, S6) 모두는 클로우즈된다. 로우전압 모드 0에 있어서, 스위치(S5, S6) 모두는 오픈된다. 로우전압 모드 1에 있어서, 스위치(S5)는 오픈되고 스위치(S6)는 클로우즈된다. 동작시, TIP와 RING라인간의 전압을 일정량의 DC루프전류로 차례로 변경시키는 스위치(S5, S6) 상태의 선택은 연산증폭기(OA2)의 음입력에서 보이는 저항을 변경할 것이기 때문에, DCT핀의 DC전압은 변하게 된다. 모드 0에서 DCT핀의 DC전압은 2.8V이고, 모드 1에서는 3.1V, 모드 2와 모드 3에서는 4.0V이다.If the DC holding circuit in Fig. 7 is operating in the non-current limiting mode (mode 0, 1 or 2), the switch S3 is opened. The switch S3 is closed during the operation of the current limiting mode (mode 3). As will be described in more detail below, the switches S1, S2, S4 operate to selectively control the time constant of the DC holding circuit 700 for use in the PTT specification that conflicts with very low frequency operation. The switches S5 and S6 are used to select the operation of the low voltage modes (modes 0 and 1). In particular, in the standard voltage level operation (modes 2 and 3), both switches S5 and S6 are closed. In low voltage mode 0, both switches S5 and S6 are open. In low voltage mode 1, switch S5 is open and switch S6 is closed. In operation, the selection of the switch (S5, S6) state, which in turn changes the voltage between the TIP and RING lines to a certain amount of DC loop current, will change the resistance seen at the negative input of the operational amplifier (OA2). Will change. In mode 0, the DC voltage on the DCT pin is 2.8V, 3.1V in mode 1, and 4.0V in mode 2 and mode 3.

전류제한Current limit

상술한 바와 같이, 전류제한모드(모드 3)의 동작에서 스위치(S3)는 클로우즈되고, 비전류제한모드(모드 0~3)에서 스위치(S3)는 오픈된다. 전류제한모드의 동작은 상기한 목적을 위해 S1 오픈, S2 클로우즈, S4 오픈(시상수 위상 1)으로 설정되는 시상수 제어스위치와 더불어 아래에 설명된다. 그러나, 전류제한모드는 선택된 시상수 위상 2(S1 클로우즈, S2 오픈, S4 클로우즈)로 동작된다.As described above, the switch S3 is closed in the operation of the current limiting mode (mode 3), and the switch S3 is opened in the non-current limiting mode (modes 0 to 3). The operation of the current limiting mode is described below with the time constant control switch set to S1 open, S2 close and S4 open (time constant phase 1) for the above purpose. However, the current limiting mode is operated with the selected time constant phase 2 (S1 close, S2 open, S4 close).

비전류제한 모드의 동작중에(트랜지스터 Q4는 충분히 턴(turn)된다), 표 1과 2의 구성요소값을 이용하면, 도 7의 DC홀딩회로(700)의 DC 임피던스는 거의 50Ω이다. 이 임피던스값은 이하에 설명되는 바와 같이 획득된다. 연산증폭기회로(QA1, QA2)는 DCT핀이 상기한 실시예에서 선택된 저항 비율을 갖는 TIP과 RING라인상의 AC신호를 추적하게 하는 것을 시도한다. 또, 연산증폭기회로는 트랜지스터(M1)를 통과하는 전류의 AC전류성분을 막는 것을 시도한다. I(M1)=(V_line(DC)-V_hookswitch(DC)-V_{diode bridge}(DC)-V_DCT(DC))/RA이기 때문에, 트랜지스터(M1, I(M1))를 통과하는 얻어진 DC전류는 DC라인 전압에 비례할 것이고, 여기에서 V_hookswitch(DC)는 다이오드 브릿지회로를 가로지르는 DC드롭(drop)이며, V_DCT는 DCT핀에서의 DC전압이다.During operation in the non-current limiting mode (transistor Q4 is sufficiently turned), using the component values shown in Tables 1 and 2, the DC impedance of the DC holding circuit 700 of Fig. 7 is almost 50 kW. This impedance value is obtained as described below. The operational amplifier circuits QA1 and QA2 attempt to cause the DCT pin to track the AC signal on the TIP and RING lines with the resistance ratio selected in the above embodiment. In addition, the operational amplifier circuit attempts to block the AC current component of the current passing through the transistor M1. Since I (M1) = (V _line (DC) -V _hookswitch (DC) -V _{diode bridge} (DC) -V _DCT (DC)) / RA, the obtained DC passing through transistors M1, I (M1) The current will be proportional to the DC line voltage, where V _hookswitch (DC) is the DC drop across the diode bridge circuit, and V _DCT is the DC voltage at the DCT pin.

게다가, 핀(QE2)에서의 DC전류는 전류 미러(mirror) 트랜지스터(M6, M7)의 기능일 것이다. 특히, 도 7에 나타낸 전류미러 트랜지스터의 1X:63X 배열의 경우, I(M3)=I(M1)/2, I(QE2)=32 x I(M1)이기 때문에, 핀(QE2, I(QE2))에서의 DC전류는 거의 64 x I(M3)일 것이다. 게다가, I(M1)=V_line/RA+k, I(QE2)=V_line/(RA/ 32)+k(k는 상수)이기 때문에, 1600Ω이 되도록 선택된 RA 경우, 목적으로 하는 50Ω의 DC종단 임피던스는 비전류제한모드의 동작으로 되게 한다.In addition, the DC current at pin QE2 will be a function of the current mirror transistors M6 and M7. In particular, in the case of the 1X: 63X arrangement of the current mirror transistor shown in Fig. 7, I (M3) = I (M1) / 2 and I (QE2) = 32 x I (M1), so that the pins QE2 and I (QE2) The DC current at)) will be nearly 64 x I (M3). In addition, if RA is selected to be 1600 Hz, I (M1) = V _line / RA + k and I (QE2) = V _line / (RA / 32) + k (k is a constant), the desired 50 mA DC The termination impedance causes operation in the non-current limiting mode.

전류제한모드의 동작으로 들어가면, 스위치(S3)는 클로우즈될 것이다. 이것은 전류가 저항(R108)과 트랜지스터(M10)를 매개로 싱크(sink)하는 것을 가능하게 할 것이다. 그러므로, 트랜지스터(M1, M3)의 게이트전압은 반드시 같을 필요는 없을 것이다. 특히, 스위치(S3)가 클로우즈되는 경우, 전류제한회로 블록(705)은 I1≥I(M2)+I(M4)를 유지하려고 할 것이기 때문에, 전류제한효과는 DC전류소스(I1)값의 기능으로서 나타나기 시작할 것이다. 루프전류가 로우이면, 트랜지스터(M2, M4)의 게이트전압은 I1>I(M2)+I(M4) 전류로 되는 레벨에 있고, 전류는 트랜지스터(M10)를 매개로 싱크되지 않으며, 전류제한 블록(705)는 영향을 끼치지 않는다. 이 점에서, 회로는 도 5d에 나타낸 모드 3 동작의 세그먼트 A 근처에서 동작하게 될 것이다.Upon entering the current limiting mode of operation, switch S3 will be closed. This will allow current to sink through resistor R108 and transistor M10. Therefore, the gate voltages of the transistors M1 and M3 may not necessarily be the same. In particular, when switch S3 is closed, current limiting circuit block 705 will attempt to maintain I1 > I (M2) + I (M4), so the current limiting effect is a function of the value of DC current source I1. Will begin to appear as. When the loop current is low, the gate voltages of the transistors M2 and M4 are at a level such that I1> I (M2) + I (M4) current, and the current is not sinked through the transistor M10, and the current limiting block 705 does not affect. At this point, the circuit will operate near segment A of the mode 3 operation shown in FIG. 5D.

그러나, DC루프 전류가 증가함에 따라, 트랜지스터(M2, M4)를 통과하는 전류는 증가할 것이다. 전체 전류 I(M2)+I(M4)가 I1값에 도달하면, I(M2)가 저항 (R108)과 트랜지스터(M10)를 통과하는 전류를 싱크하여 증가할수록, 전류제한효과는 I(M4)를 감소하는 것부터 시작할 것이다. 이 방법에 있어서, 관계 I1=I(M2)+I(M4)는 유지된다. 이것은 트랜지스터(M3)를 통과하는 전류를 줄이는 효과를 갖기 때문에, 전류를 QE2핀 밖으로, 저항(RA, RB) 안으로 적극적으로 조정하게 된다. 이 점에서, 회로는 도 5d에 나타낸 모드 3 동작의 세그먼트 B 근처에서 동작하게 될 것이다. 그러므로, 도 5d의 크로스오버점 C(DC 임피던스의 변경점)의 위치는 I1값에 의존한다. 상기한 실시예에 있어서, 거의 45㎃의 DC루프전류로 전류제한 크로스오버점을 달성하기 위해 I1은 430㎂일 것이다.However, as the DC loop current increases, the current through transistors M2 and M4 will increase. When the total current I (M2) + I (M4) reaches the value of I1, the current limiting effect becomes I (M4) as I (M2) sinks and increases the current passing through the resistor R108 and transistor M10. We will start by decreasing it. In this method, the relationship I1 = I (M2) + I (M4) is maintained. This has the effect of reducing the current through transistor M3, which actively adjusts the current out of the QE2 pin and into the resistors RA and RB. At this point, the circuit will operate near segment B of the mode 3 operation shown in FIG. 5D. Therefore, the position of the crossover point C (change point of DC impedance) in Fig. 5D depends on the I1 value. In the above embodiment, I1 will be 430 mA to achieve a current limit crossover point with a DC loop current of approximately 45 mA.

전류 크로스오버에서의 왜곡제한Distortion Limit in Current Crossover

상술한 전류제한기술은 도 5d의 DC I-V 곡선의 크로스오버점(또는 "굴곡점")에서의 고조파왜곡을 증가시킬 가능성을 갖는다. 특히, 관념적으로 트랜지스터(M3)를 통과하는 전류가 AC성분을 갖지 않을지라도, 실제 문제로서 비이상(non-ideal) 회로요소, 부정합 등은 M3를 통과하는 어떤 AC성분의 전류를 초래할것이다. 그러므로, 전체 전화선 전류(i_LINE)는 홀딩회로의 DC루프전류와 AC 전화신호 및 AC성분의 전류를 포함할 것이다. 그러므로, M3내의 AC성분의 전류의 왜곡은 고조파왜곡을 전화선 신호에 부가할 것이다. DC루프전류가 크로스오버점이나 크로스오버점 가까이에 있으면, 상술한 전류제한기술은 왜곡을 AC성분의 M3전류에 부가할 것이다. 특히, 이러한 경우에, AC성분의 트랜지스터(M3) 전류는 전류제한효과를 반복하여 턴온 및 턴오프하게 될 것이다. 또, 이것은 반복하여 제한되거나 제한되지 않는 AC성분의 트랜지스터(M3) 전류를 초래할 것이기 때문에, AC성분을 왜곡시키게 된다. 예컨대, DC루프전류가 크로스오버점에 있고, 저주파 사인파가 전화선상에 인가되면, 트랜지스터(M3)를 통과하는 AC성분의 전류는 도 8의 곡선 A로 나타낸 바와 같이 클립 (clip)된다. 도 8에 나타낸 바와 같이, M3를 통과하는 전체 전류가 전류제한레벨(I1)의 값을 초과하면, 곡선 A의 클리핑(clipping)이 발생할 것이다. 이 왜곡은, 고주파성분을 제거하는 경향이 있는 OA2의 출력의 캐패시터(C5)의 저역필터링효과에 기인하는 비교적 저주파신호(약 100Hz 이하)에 대해 가장 현저할 것이다(C5가 고역필터를 OA1과 OA2의 이용을 매개로 트래지스터(M1)의 게이트의 저역필터링효과를 차례로 행하는 노드(RX)에 제공한다는 점에 주의해야 한다).The current limiting technique described above has the potential to increase the harmonic distortion at the crossover point (or “flex point”) of the DC IV curve of FIG. 5D. In particular, even though the current through transistor M3, ideally, does not have an AC component, non-ideal circuit elements, mismatches, etc., as a practical problem will result in the current of any AC component through M3. Therefore, the total telephone line current i _LINE will include the DC loop current of the holding circuit and the AC telephone signal and the current of the AC component. Therefore, the distortion of the current of the AC component in M3 will add harmonic distortion to the telephone line signal. If the DC loop current is near the crossover point or near the crossover point, the current limiting technique described above will add distortion to the M3 current of the AC component. In particular, in this case, the transistor M3 current of the AC component will be repeatedly turned on and off by repeating the current limiting effect. In addition, this will cause the AC component transistor M3 current to be repeatedly limited or not limited, thereby distorting the AC component. For example, when the DC loop current is at the crossover point and a low frequency sine wave is applied on the telephone line, the current of the AC component passing through the transistor M3 is clipped as shown by curve A in FIG. As shown in Fig. 8, when the total current passing through M3 exceeds the value of the current limit level I1, clipping of curve A will occur. This distortion will be most pronounced for relatively low frequency signals (about 100 Hz or less) due to the low-pass filtering effect of capacitor C5 at the output of OA2, which tends to remove high frequency components. It should be noted that the low pass filtering effect of the gate of the transistor M1 is provided to the node RX which in turn performs through the use of a).

도 7의 왜곡조정회로 블록(710)은 QE2 핀에도 연결되어 있는 트랜지스터 (M14)의 제어를 매개로 이 클리핑효과를 보상한다. 이 왜곡조정회로 블록(710)은 스위치(S7)의 닫힘을 매개로 모드 3의 전류제한모드로 동작한다. 다른 모드에 있어서, 스위치(S7)는 오픈되고, 왜곡조정회로 블록(710)은 DC홀딩회로에 영향을 끼치지 않는다. 왜곡조정회로 블록(710)은, 트랜지스터(M14)를 통과하는 전류가 도 8의 곡선 B로 나타낸 바와 같은 트랜지스터(M3)를 통과하는 전류의 응답에 상반하는 응답을 갖도록 동작한다. 트랜지스터(M3)와 트랜지스터(M4) 모두가 QE2핀에 연결되어 있기 때문에, 트랜지스터(M3, M14)를 통과하는 전체 AC성분효과의 전류를 서로 합계할 것이다. 도 8의 곡선 A와 B가 상반하는 클리핑효과를 나타내기 때문에, 이들 전류의 합계는 적어도 1차의 비교적 클리핑과 관련 왜곡이 없을 것이다. 곡선 B의 전류응답은 트랜지스터(M3, M12, M11, M14)의 관계를 조정하는 전류를 통해 획득된다. 그러므로, 도 7에 나타낸 트랜지스터 사이징의 경우, 관계 i(M14)=(10 x I2)-i(M3)이 결과로서 생길 것이고, 트랜지스터(M3, M4)의 AC성분의 전류에 기인하는 전화선에 의해 볼 수 있는 얻어진 AC성분은 10 x I2로 될 것이다. I2값은 I2가 크로스오버점에서 I(M3)/10보다 더 크도록 선택된다.The distortion adjusting circuit block 710 of FIG. 7 compensates for this clipping effect through the control of the transistor M14, which is also connected to the QE2 pin. The distortion control circuit block 710 operates in the current limiting mode of mode 3 via the closing of the switch S7. In another mode, the switch S7 is open and the distortion adjusting circuit block 710 does not affect the DC holding circuit. The distortion control circuit block 710 operates so that the current through the transistor M14 has a response that is contrary to the response of the current through the transistor M3 as shown by curve B in FIG. 8. Since both transistors M3 and M4 are connected to the QE2 pin, the currents of the total AC component effects through the transistors M3 and M14 will sum together. Since curves A and B of FIG. 8 exhibit opposite clipping effects, the sum of these currents will be at least first order relatively clipping and no associated distortion. The current response of curve B is obtained through the current adjusting the relationship of transistors M3, M12, M11, M14. Therefore, in the case of the transistor sizing shown in FIG. 7, the relationship i (M14) = (10 x I2) -i (M3) will result, and by the telephone line resulting from the current of the AC component of the transistors M3, M4 The resulting AC component will be 10 x 12. The value of I2 is chosen such that I2 is greater than I (M3) / 10 at the crossover point.

2차 DC홀딩회로Second DC Holding Circuit

도 7의 DC홀딩회로(700)는 2차 DC홀딩회로인 것이 더 유리하다. 특히, 회로의 주파수응답의 제1 및 제2극이 각 캐패시터(C5, C12)의 이용을 통해 제공된다. 제1극은 RX핀에 연결된 관련 저항과 캐패시터(C5)로부터 얻은 RX핀에서의 필터링액션으로부터 얻는다. 이 필터링액션은 트랜지스터(M1, M3)의 공통게이트선상에 매우 작은 AC신호를 초래하기 위해 고주파(예컨대, 100Hz 이상)로 비교적 충분하다(이들 트랜지스터를 매개로 로우 AC전류성분이 초래된다). 그러나, 저주파 이상에서 AC전류성분은 저주파에서의 왜곡을 초래하는 트랜지스터(M1, M3)에 나타날 것이다. 향상된 주파수 응답은 제2주파수극을 시스템에 부가하여 획득된다. 예컨대, 저역필터링의 다른 스테이지는 트랜지스터(M3)상의 게이트 신호를 매우 심하게 필터링하기 위해 트랜지스터(M1)의 게이트와 트랜지스터(M3)의 제이트 사이에 부가될 수 있다. 또, 도 7에 나타낸 바와 같이, 부가적인 저역필터링은 QE2핀에 연결된 캐패시터(C12)의 이용을 통해 제공된다. 또, QE2핀에 연결된 필터 캐패시터의 이용은 대형 전류 싱킹장치(sinking device)로서 이용되는 대형 PMOS장치(M7)의 잡음 필터링을 제공한다.The DC holding circuit 700 of FIG. 7 is more advantageously a secondary DC holding circuit. In particular, first and second poles of the frequency response of the circuit are provided through the use of each capacitor C5, C12. The first pole is obtained from the associated resistor connected to the RX pin and the filtering action at the RX pin obtained from capacitor C5. This filtering action is relatively sufficient at high frequencies (e.g., 100 Hz or more) to cause very small AC signals on the common gate lines of the transistors M1 and M3 (low AC current components are induced through these transistors). However, above the low frequency the AC current component will appear in the transistors M1 and M3 causing distortion at low frequencies. The improved frequency response is obtained by adding a second frequency pole to the system. For example, another stage of low pass filtering may be added between the gate of transistor M1 and the gate of transistor M3 to very heavily filter the gate signal on transistor M3. Further, as shown in FIG. 7, additional low pass filtering is provided through the use of a capacitor C12 connected to the QE2 pin. In addition, the use of a filter capacitor connected to the QE2 pin provides noise filtering of the large PMOS device M7 used as a large current sinking device.

그러므로, 2차 DC홀딩회로가 제공된다. 2차 주파수응답 회로의 이용은 100Hz, 20mA, -1dBm에서 60dB THD보다 더 큰 DC홀딩회로를 제공한다. 2차 DC홀딩회로는 전화측 집적회로(1802B) 외부에 배치된 2개의 필터 캐패시터(C5, C12)를 갖추기 위해 하나의 실현으로 나타내지만, 다른 회로기술은 2차 DC홀딩회로를 달성하는데 이용된다. 저주파극에 의한 주파수극이 300Hz 이하, 특히 50Hz 이하인 것이 바람직하다. 상기한 실현에 있어서, 캐패시터(C5)로부터 얻은 제1필터는 16Hz에서 제1극을 제공한다(트랜지스터(M1)의 게이트상의 저역필터효과). 캐패시터(C12)로부터 얻은 제2필터는 0.44Hz에서 제2극을 제공한다.Therefore, a secondary DC holding circuit is provided. The use of a secondary frequency response circuit provides a DC holding circuit larger than 60dB THD at 100Hz, 20mA, -1dBm. The secondary DC holding circuit is shown as one implementation to have two filter capacitors C5 and C12 disposed outside the telephone side integrated circuit 1802B, but other circuit techniques are used to achieve the secondary DC holding circuit. . It is preferable that the frequency pole by the low frequency pole is 300 Hz or less, especially 50 Hz or less. In the above implementation, the first filter obtained from the capacitor C5 provides the first pole at 16 Hz (low pass filter effect on the gate of the transistor M1). The second filter obtained from capacitor C12 provides a second pole at 0.44 Hz.

절환가능한 시상수Switchable time constant

일반적으로 DC홀딩회로가 DC주파수와 AC주파수에서의 임피던스를 나타내고, DC회로는 신호경로로부터 제거되는 것이 바람직하다. 이러한 실행을 달성하는 하나의 방법은 수헤르츠 이상의 주파수에서 차단되도록 매우 천천히 동작하는 DC회로를 제공하는 것이다. 이것은 300Hz(풀 스케일(full scale)) 이상의 주파수에 대한75dB THD, 100Hz(풀 스케일) 이상의 주파수에 대한 60dB THD, 100Hz(-9dBm에서) 이상의 주파수에 대한 80dB THD 이상 등의 낮은 왜곡요구를 갖는 매우 낮은 저주파(거의 10헤르츠 아래) 모뎀신호를 전송할 때 특히 중요하다. 그러나, 매우 느린 DC홀딩회로는 많은 PTT 명세의 전화선 인터페이스 표준과 충돌한다. 예컨대, 몇몇 인터페이스 표준은 빠른 온훅 및 온오프 스위칭을 요구한다. 예컨대, 온훅조건과 오프훅조건간의 스위칭을 위한 정착시간은 오프훅 경우로부터 20msec에 정착하는 90% 루프전류보다 더 커질 필요가 있다. 이러한 시간구속은 펄스 다이얼링에 특히 중요하다.In general, the DC holding circuit exhibits impedance at the DC frequency and the AC frequency, and the DC circuit is preferably removed from the signal path. One way to achieve this practice is to provide a DC circuit that operates very slowly to cut off at frequencies above several hertz. It has very low distortion requirements such as 75dB THD for frequencies above 300Hz (full scale), 60dB THD for frequencies above 100Hz (full scale), and 80dB THD above 100Hz (at -9dBm). This is especially important when transmitting low frequency (almost 10 hertz) modem signals. However, very slow DC holding circuits conflict with the telephone line interface standard of many PTT specifications. For example, some interface standards require fast on-hook and on-off switching. For example, the settling time for switching between the on-hook condition and the off-hook condition needs to be larger than the 90% loop current which settles at 20 msec from the off-hook case. This time constraint is particularly important for pulse dialing.

본 발명은 DC홀딩회로의 속도에 영향을 끼치는 절환가능한 시상수의 이용을 포함한다. 그러므로, DC홀딩회로는 저주파동작을 허용하기 위해 빠른 정착시간을 갖는 제1위상(위상 1)과 느린 정착시간을 갖는 제2위상(위상 2)으로 동작된다. 그러므로, DC홀딩회로는 빠른 온/오프훅동작에 대한 표준을 충족시키는데 이용되고, 전화선이 오프훅으로 된 후에 DC홀딩회로는 저주파 전화선 신호동작을 허용하기 위해 더 느린 회로동작으로 절환된다. 이 방법에 있어서, 가변 동작주파수를 갖는 DC홀딩회로가 제공된다.The present invention involves the use of switchable time constants that affect the speed of the DC holding circuit. Therefore, the DC holding circuit is operated in a first phase (phase 1) having a fast settling time and a second phase (phase 2) having a slow settling time to allow low frequency operation. Therefore, the DC holding circuit is used to meet the standard for fast on / off hook operation, and after the telephone line goes off-hook, the DC holding circuit is switched to slower circuit operation to allow low frequency telephone line signal operation. In this method, a DC holding circuit having a variable operating frequency is provided.

동작의 위상, 즉 고속도 위상 1 또는 저속도 위상 2는 스위치(S1, S2, S4)에 의해 제어된다. 고속도 위상 1동안, 스위치(S1)는 클로우즈되고, 스위치(S2)는 오픈되며, 스위치(S4)는 클로우즈된다. 스위치(S1)가 클로우즈되고, 스위치(S2)가 오픈되면, DC홀딩회로로부터 제1주파수극(캐패시터(C5)에 의해 야기됨)을 제거하게 된다. 게다가, 루프전류 정착의 시상수가 저항(R109)과 병렬로 연결된 저항(R110)과 캐패시터(C12)에 의해 설정되기 때문에, 스위치(4)가 클로우즈되면 제2주파수극은 360Hz로 증가하게 된다. 캐패시터와 저항의 값은 빠른 펄스 다이얼링 정착을 위해 몇밀리초 이내의 적당한 정착을 제공하도록 선택된다(상술한 바와 같이). 위상 1동안, 캐패시터(C5, C12)를 그들의 적당한 값으로 충전할 것이라는 점에 주의해야 한다. 이 충전은 위상 1로부터 위상 2로 절환할 때의 과도 글리치(glitch)의 최소화를 도울 것이다. DC홀딩회로가 위상 2로 전환되면, 상술한 표준 2차 DC홀딩회로동작이 생긴다. 위상 2는 오프훅조건이 발생한 후에 거의 200msec에서 활성화하도록 설정된다. 위상 1조건과 위상 2조건간의 절환은 상술한 동작의 모드(모드 0~3) 모두에서 이용된다.The phase of operation, i.e., high speed phase 1 or low speed phase 2, is controlled by switches S1, S2 and S4. During the high speed phase 1, the switch S1 is closed, the switch S2 is open, and the switch S4 is closed. When the switch S1 is closed and the switch S2 is open, the first frequency pole (caused by the capacitor C5) is removed from the DC holding circuit. In addition, since the time constant of loop current fixing is set by the resistor R110 and the capacitor C12 connected in parallel with the resistor R109, the second frequency pole increases to 360 Hz when the switch 4 is closed. The values of capacitor and resistor are selected to provide adequate settling within a few milliseconds for fast pulse dialing settling (as described above). It should be noted that during phase 1, capacitors C5 and C12 will be charged to their proper values. This charging will help minimize the transient glitches when switching from phase 1 to phase 2. When the DC holding circuit is switched to phase 2, the above-described standard secondary DC holding circuit operation occurs. Phase 2 is set to activate at nearly 200 msec after an off-hook condition occurs. The switching between the phase 1 condition and the phase 2 condition is used in all of the above-described modes of operation (modes 0 to 3).

그러므로, 2개 위상으로 동작가능한 DAA DC홀딩회로가 제공된다. 제1위상은 오프훅조건의 설정이나 펄스 다이얼링 등의 신호정보의 전송동안 이용되는 동작의 빠른 모드이다. 제2위상은 전화 사용자 데이터(예컨대, 음성데이터나 모뎀 데이터 등)의 전송에 이용되는 동작의 느린 모드이다. DC홀딩회로는 오프훅조건이 마지막에 검출된 후의 어떤 시간(예컨대 200msec)까지 제1위상으로 동작될 것이다. 그 후에, DC홀딩회로는 제2위상으로 절환된다. 오프훅조건(제1위상)을 설정하기 위한 회로의 시상수는 비교적 빠르거나 짧고, 일반적으로 10msec 이하, 더 바람직하게는 5msec 이하이며, 상기한 실시예에서는 1msec 이하이다. 사용자 데이터 전송동안(제2위상)의 회로의 시상수는 비교적 느리거나 길고, 일반적으로 100msec 이상, 더 바람직하게는 200msec 이상, 상기한 실시예에서는 거의 400msec이다. 더욱이, 본 발명의 변형실시예는 이 명세서의 관점에서 보아 당분야의 통상의 지식을 가진 자에게는 명백한 것이다. 따라서, 이 명세서는 단지 상기한 바와 같이 파악되어, 당분야의 통상의 지식을 가진 자에게 본 발명을 실행하는 방법을 가르치기 위한 것이다. 여기에 설명된 본 발명의 형태가 현재 호적한 실시예로서 이용되는 것은 물론이다. 여러 가지 변형은 구성요소의 형태와 크기 및 배열로 이루어진다. 예컨대, 등가소자가 여기에 도시되고 설명된 소자를 대신할 수 있고, 본 발명의 소정의 특징은 다른 특징과, 후에 본 발명의 이 명세서의 이점을 갖는 당분야의 통상의 지식을 가진 자에게 명백하게 되는 모든 것의 이용과 관계없이 이용될 수 있다. 게다가, 여기에 개시된 본 발명의 여러 가지 국면은 당분야의 통상의 지식을 가진 자에게 명백해지는 바와 같이, 조합하거나 개별적으로 이용될 수 있다. 예컨대, 전류조정이 프로그램가능한 DAA에 관해서는 여기에 개시되어 있을지라도, DC전류제한 표준에 대한 상당한 양의 전력을 분산시키기 위해 외부장치의 이용은 프로그램가능하지 않은 DAA에 이용될 수 있다.Therefore, a DAA DC holding circuit operable in two phases is provided. The first phase is a fast mode of operation used during the setting of off-hook conditions or transmission of signal information such as pulse dialing. The second phase is a slow mode of operation used for the transmission of telephone user data (e.g., voice data, modem data, etc.). The DC holding circuit will operate in the first phase until a certain time (eg 200 msec) after the off-hook condition is last detected. After that, the DC holding circuit is switched to the second phase. The time constant of the circuit for setting the off-hook condition (first phase) is relatively fast or short, generally 10 msec or less, more preferably 5 msec or less, and 1 msec or less in the above embodiment. The time constant of the circuit during user data transfer (second phase) is relatively slow or long, and is generally at least 100 msec, more preferably at least 200 msec, in the above embodiment almost 400 msec. Moreover, modifications of the present invention will be apparent to those of ordinary skill in the art in view of this specification. Accordingly, this specification is merely to be understood as described above, and is intended to teach one of ordinary skill in the art how to practice the invention. It goes without saying that the form of the invention described herein is used as the presently preferred embodiment. Many variations are made on the shape, size and arrangement of the components. For example, an equivalent element may be substituted for the element shown and described herein, and certain features of the present invention will be apparent to those of ordinary skill in the art having the benefit of other features and later advantages of this specification. It can be used regardless of what is used. In addition, various aspects of the invention disclosed herein may be used in combination or individually, as will be apparent to one of ordinary skill in the art. For example, although current regulation is disclosed herein with respect to a programmable DAA, the use of an external device may be used for non-programmable DAAs to distribute a significant amount of power to the DC current limit standard.

Claims

A telephone line circuit connected to a telephone line,

A circuit on the side of receiving power connected to the telephone line circuit through an isolation barrier;

A DC holding circuit installed in the telephone line circuit;

The DC holding circuit is programmable in response to data transmitted across the isolation barrier such that the DC holding circuit operates in a plurality of modes, and in a first mode to at least meet the first telephone line interface standard, the DC current And is operable in a second mode to meet a second telephone line interface standard having a limiting requirement.

The communication system as set forth in claim 1, wherein the DC holding circuit includes a telephone line integrated circuit and at least one external device, and the external device distributes more power in the second mode than in the first mode. system.

2. The communication system according to claim 1, further comprising said isolation barrier connected between said telephone line circuit and said circuit on the powered side, said isolation barrier being a capacitive barrier.

The communication system according to claim 1, wherein the telephone line circuit and the circuit on the powered side are configured to communicate across the isolation barrier via a digital signal.

The communication system according to claim 4, further comprising an isolation barrier connected between the telephone line circuit and the circuit on the powered side, wherein the isolation barrier consists of one or more capacitors.

3. The communication system according to claim 2, wherein a substantial portion of power distributed by the DC holding circuit in the second mode is distributed outside the telephone line side integrated circuit.

The communication system according to claim 6, wherein at least 50% of the DC power distributed by the DC holding circuit is distributed outside the telephone line side integrated circuit.

8. A communication system according to claim 7, wherein at least 50% of the DC power distributed by the DC holding circuit is distributed to at least one passive external device.

7. A communication system as claimed in claim 6, wherein said at least one passive external device is at least one resistor.

A method of providing a DC holding circuit for reducing a power loss requirement of an integrated circuit in a communication system connected to a telephone line,

Forming the DC holding circuit having an internal circuit inside an integrated circuit and an external circuit outside the integrated circuit;

Providing a programmable circuit for switching the DC holding circuit between at least a first and second mode of operation;

Connecting the internal circuit and the external circuit so that when the DC holding circuit operates in the second mode, more power can be distributed to the external circuit during the operation of the first mode than the operation of the second mode. and,

And the operation of the first mode is for at least a first telephone line interface standard, and the operation of the second mode is for at least a second telephone line interface standard having a DC termination current limit.

delete

The method of claim 10, wherein the external circuit has at least one power dissipation resistor.

delete

12. The method of claim 10, further comprising distributing more power to the external circuit than the internal circuit during the operation of the second mode.

24. The method of claim 23, further comprising distributing at least 50% of the power distributed by the DC holding circuit to one or more passive devices in the second mode of operation.

25. The method of claim 24, wherein said at least one passive device is at least one resistor.

delete

Compatible with telephone line standards with current limiting requirements to reduce the power loss requirements of integrated circuits in communication systems connected to telephone lines.

Provides at least some of the DC termination characteristics required by the telephone line standard,

An external circuit made of electrical components external to the integrated circuit and connected to an input node of the integrated circuit;

An internal circuit composed of an electric circuit in the integrated circuit,

The external circuit and the internal circuit are connected to each other such that the external circuit distributes more power than the internal circuit in at least one mode of operation.

32. The DC holding circuit according to claim 31, wherein said external circuit has at least one power dissipation resistor.

delete

32. The DC holding circuit of claim 31, wherein at least one resistor of the external circuit distributes more power than the internal circuit in at least one mode of operation.

35. The DC holding circuit according to claim 34, wherein at least one resistor of the external circuit distributes at least half of the power distributed by the DC holding circuit in at least one mode of operation.

delete

11. The method of claim 10, further comprising distributing at least 50% of the power distributed by the DC holding circuit to one or more passive devices.

38. The method of claim 37, wherein the at least one passive device is at least one resistor.

39. The method of claim 38, wherein the passive device includes at least two resistors.

delete

11. The method of claim 10, further comprising providing at least one external transistor to the one or more resistors to regulate current.

delete