KR100416193B1 - A call signaling apparatus using a multiplexing/demultiplexing device of an asynchronous transfer mode cell - Google Patents

A call signaling apparatus using a multiplexing/demultiplexing device of an asynchronous transfer mode cell Download PDF

Info

Publication number
KR100416193B1
KR100416193B1 KR10-2001-0086265A KR20010086265A KR100416193B1 KR 100416193 B1 KR100416193 B1 KR 100416193B1 KR 20010086265 A KR20010086265 A KR 20010086265A KR 100416193 B1 KR100416193 B1 KR 100416193B1
Authority
KR
South Korea
Prior art keywords
call processing
priority
call
multiplexing
processors
Prior art date
Application number
KR10-2001-0086265A
Other languages
Korean (ko)
Other versions
KR20030056104A (en
Inventor
조승권
장문수
장재득
박형준
차재선
Original Assignee
주식회사 현대시스콤
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대시스콤, 한국전자통신연구원 filed Critical 주식회사 현대시스콤
Priority to KR10-2001-0086265A priority Critical patent/KR100416193B1/en
Publication of KR20030056104A publication Critical patent/KR20030056104A/en
Application granted granted Critical
Publication of KR100416193B1 publication Critical patent/KR100416193B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling

Abstract

본 발명은 범세계 이동 통신 시스템(International Mobile Telecommunication, IMT-2000)의 제어국(Radio Network Controller, RNC)의 호 처리 장치에 관한 것이다. 본 발명은 상기 제어국의 호 처리 장치가 처리하는 호 처리량에 따라서 데이터 처리 속도를 변화시키는 가중치가 동적으로 가변 가능하고, 전송되는 호 처리 요구를 수행하는 다수 개의 호 처리 프로세서, 그리고 상기 다수 개의 호 처리 프로세서에 연결되어 있고, 가변 가능한 가중치가 각각 부여된 상기 다수 개의 호 처리 프로세서에 인가되는 호 처리 요구에 대한 ATM 셀을 다중화하거나 역다중화하여 전송하고, 상기 ATM 셀의 우선 순위 비트를 체크하여 상기 가중치가 부여된 해당 상기 호 처리 프로세서로 우선 순위가 높은 역다중화된 ATM 셀부터 전송하는 다중화/역다중화부를 포함한다.The present invention relates to a call processing apparatus of a radio network controller (RNC) of an international mobile telecommunication system (IMT-2000). The present invention provides a plurality of call processing processors that dynamically change a weight for changing a data processing speed according to a call processing amount handled by a call processing apparatus of the control station, and perform a transmitted call processing request, and the plurality of calls. Multiplexing or demultiplexing an ATM cell for a call processing request applied to the plurality of call processing processors, each of which is coupled to a processing processor and assigned variable weights, and checks the priority bits of the ATM cell And a multiplexing / demultiplexing unit for transmitting from the high priority demultiplexed ATM cell to the weighted call processor.

본 발명에 의해, 호 처리량에 따라 다수 개의 호 처리 프로세서에 부여된 가중치가 동적으로 가변되므로, 다중화 및 역다중화 동작이 이루어질 때, 호 처리 프로세서의 상태에 따라 데이터 전송 능력이 변화되어 효율적인 데이터 전송을 실현할 수 있다.According to the present invention, since the weights assigned to the plurality of call processing processors are dynamically changed according to the call throughput, when the multiplexing and demultiplexing operation is performed, the data transmission capability is changed according to the state of the call processing processor to provide efficient data transmission. It can be realized.

Description

비동기 전송 모드 셀의 다중화/역다중화 장치를 이용한 호 처리 장치{A CALL SIGNALING APPARATUS USING A MULTIPLEXING/DEMULTIPLEXING DEVICE OF AN ASYNCHRONOUS TRANSFER MODE CELL}A CALL SIGNALING APPARATUS USING A MULTIPLEXING / DEMULTIPLEXING DEVICE OF AN ASYNCHRONOUS TRANSFER MODE CELL}

본 발명은 범세계 이동 통신 시스템(International Mobile Telecommunication, IMT-2000)의 제어국(Radio Network Controller, RNC)에서 비동기 전송 모드(asynchronous transfer mode, ATM) 셀을 다중화/역다중화하는 ATM 셀의 다중화/역다중화 장치를 이용한 호처리 장치에 관한 것이다.The present invention provides a multiplexing / demultiplexing of ATM cells for multiplexing / demultiplexing asynchronous transfer mode (ATM) cells in a Radio Network Controller (RNC) of an international mobile telecommunication system (IMT-2000). A call processing apparatus using a demultiplexing apparatus.

IMT-2000 시스템이란 고속 멀티미디어 서비스와 범세계적인 로밍 서비스를제공하는 것을 목표로 하여 기존의 디지털 이동 통신 및 PCS(Personal Communication System) 시스템에 적용된 기본 기술에 새로운 시스템 개념과 각종 응용 및 망 기술이 접목된 차세대 이동 통신 시스템이다.The IMT-2000 system aims to provide high-speed multimedia services and global roaming services, incorporating new system concepts, applications and network technologies into basic technologies applied to existing digital mobile communications and personal communication system (PCS) systems. Next generation mobile communication system.

따라서 이 IMT-2000은 데이터, 음성 등의 협대역 서비스와 영상 전화, 영상 회의, 고속 데이터 전송 등의 광대역 전송 등의 광대역 서비스를 하나의 단말기로 통합하여 제공하고, 다양한 미디어 제공을 위한 멀티 미디어와 지능형 서비스를 제공한다.Therefore, IMT-2000 integrates broadband services such as data and voice and broadband services such as video telephony, video conferencing, and high-speed data transmission into one terminal, and provides multimedia and multimedia services. Provide intelligent services.

이러한 IMT-2000 시스템은 크게 기지국에서 GPS를 사용하여 모든 기지국과 단말기가 시간적으로 일치하며 동작하는 북미 방식의 CDMA(Code Division Multiple Access)-2000을 무선 접속 인터페이스로 하는 동기 방식의 IMT-2000 시스템과 기지국에서 GPS를 사용하지 않는 유럽 방식의 W-CDMA(Wideband-CDMA)를 무선 접속 인터페이스로 하는 비동기 방식의 IMT-2000 시스템으로 나눠진다.The IMT-2000 system is largely based on the synchronous IMT-2000 system using a North American method of Code Division Multiple Access (CDMA) -2000 as a radio access interface. It is divided into asynchronous IMT-2000 system that uses W-CDMA (Wideband-CDMA) of European type which does not use GPS at base station as wireless access interface.

3세대 IMT-2000의 무선망 제어부(RNC : Radio Network Controller)는 IMT-2000 시스템의 무선 자원 관리를 위한 기능들을 수행하고 무선 가입자망에서의 기지국에 대한 관리 및 RNC와 다른 망 요소간의 인터페이스에 대한 관리를 수행하는데, IMT-2000시스템과 기존의 2세대 시스템은 무선 접속 규격과 무선 가입자 망 측면에서의 차이점 때문에 기존의 2세대 기지국 제어기(BSC : Base Station Controller)에 비해 다른 구조를 가진다. 우선, RNC의 기능에 관련한 IMT-2000의 무선 접속 규격과 무선 가입자 망의 표준화 동향은 IMT-2000 무선 접속 규격에서 제공하는 무선 채널의 종류가 다양하게 분화되고 있고 소프트 핸드오프(Soft Handoff)의 종류와 방법이 다양해지고 있다. 또한, RNC 주변 인터페이스(interface)에는 RNC간의 직접 링크가 도입되고, 무선 가입자망의 기지국과 RNC 인터페이스와 RNC간 인터페이스는 AAL2 ATM 링크로 구성되고, RNC와 핵심망(CN : Core Network) 인터페이스는 AAL2 / 5 ATM링크로 구성된다.The Radio Network Controller (RNC) of the third generation IMT-2000 performs functions for radio resource management of the IMT-2000 system, manages the base station in the wireless subscriber network, and manages the interface between the RNC and other network elements. In the management, the IMT-2000 system and the existing 2nd generation system have a different structure than the existing 2nd generation base station controller (BSC) because of differences in wireless access standards and wireless subscriber networks. First, IMT-2000's wireless access standards and wireless subscriber network standardization trends related to RNC's functions are divided into various types of wireless channels provided by IMT-2000 wireless access standards, and soft handoff types. And methods are becoming more diverse. In addition, a direct link between RNCs is introduced in the RNC interface, and the base station of the wireless subscriber network, the RNC interface, and the RNC interface are composed of an AAL2 ATM link, and the RNC and core network (CN) interfaces are AAL2 /. It consists of 5 ATM links.

일반적으로 제어국 내에서 단말기의 호 처리를 담당하는 프로세서들은 IMT-2000의 ATM 전송방식에 기반하여 제어국 내부에 있는 ATM 스위치 포트에 연결되어 호 처리를 담당한다. 그러나 개수가 한정되어 있는 스위치 포트를 이용하여 제어국 전체의 호 처리 용량을 만족시켜야 하므로 여러 개의 프로세서가 스위치 포트를 공유할 수 있도록 하는 다중화/역다중화 장치가 필요하다.In general, processors that handle call processing of terminals in a control station are connected to an ATM switch port inside the control station to handle call processing based on the ATM transmission method of IMT-2000. However, since a limited number of switch ports must satisfy the call processing capacity of the entire control station, a multiplexing / demultiplexing device is required to allow multiple processors to share the switch ports.

그러나, 종래에는 물리 계층의 프로세서들의 데이터를 다중화/역다중화 할 때, 정해진 순서대로 돌아가면서 처리하는 라운드 로빈(Round-Robin) 방식을 채용하였으므로, 동적인 응용 프로그램의 상태에 따라 빠른 처리를 요하는 셀을 우선적으로 처리할 수 없고, 시스템의 동작 상태에 맞는 적절한 처리 동작을 행할 수 없어, 동작 효율이 감소하는 문제가 발생한다.However, conventionally, since the round-robin method of processing the data in the physical layer by multiplexing / demultiplexing the processor in a predetermined order is adopted, it requires fast processing depending on the state of the dynamic application program. A problem arises in that the cell cannot be preferentially processed, an appropriate processing operation suitable for the operating state of the system can be performed, and operation efficiency is reduced.

또한 우선 순위에 기초한 다중화/역다중화 방식이 개발되었지만, 이 방식도 특정 호 처리 프로세서가 처리하는 셀들 중에서 핸드 오버(hand over) 등과 관련된 시그널링 셀과 같은 지연 시간에 많은 영향을 받는 시그널링 데이터 등을 다른 셀들보다 먼저 처리 할 수 없어, 시스템의 성능이나 효율이 떨어지는 문제가 발생한다.In addition, although priority / multiplexing / demultiplexing schemes have been developed, this scheme also differs from signaling cells, which are heavily influenced by latency, such as signaling cells related to handover, among cells processed by a particular call processing processor. It can't process the cells before, causing problems with poor system performance or efficiency.

이와 같은 문제점을 해결하기 위해, 본 발명이 이루고자 하는 기술적인 과제는 상위 응용 프로그램에 의하여, 현재 프로세서들의 동작 상태에 따라 가중치를 변화시키는 가중치 기반 라운드 로빈 방법(Weighted Round-Robin)과 우선 순위에 따라 셀을 처리하여 처리 시간의 지연 시간을 조정할 수 있도록 하는 데 그 목적이 있다.In order to solve the above problems, the technical problem to be achieved by the present invention is a weighted round robin method (Weighted Round-Robin) and the priority that changes the weight according to the operating state of the current processor by a higher application program The purpose is to process the cell so that the latency of the processing time can be adjusted.

또한, 내부 프로세서 사이의 통신은 물론 외부 장치와 통신할 수 있는 별도의 이더넷 경로를 설정하여 통신 효율을 향상시키는 데 또 다른 목적이 있다.In addition, another purpose is to improve communication efficiency by establishing a separate Ethernet path that can communicate with the external devices as well as communication between the internal processors.

도 1은 본 발명의 실시 예에 따른 호 처리 장치가 포함된 제어국의 개략적인 블럭도이다.1 is a schematic block diagram of a control station including a call processing apparatus according to an embodiment of the present invention.

도 2는 본 발명의 실시 예에 따른 호 처리 장치의 내부 블럭도이다.2 is an internal block diagram of a call processing apparatus according to an embodiment of the present invention.

도 3은 본 발명의 실시 예에 따른 ATM 다중화/역다중화부의 상세 블록도이다.3 is a detailed block diagram of an ATM multiplexer / demultiplexer according to an embodiment of the present invention.

도 4는 본 발명의 실시 예에 따른 이더넷 스위칭부의 상세 블럭도이다.4 is a detailed block diagram of an Ethernet switching unit according to an exemplary embodiment of the present invention.

전술한 기술적인 과제를 해결하기 위한 제어국의 호 처리 장치는,The call processing apparatus of the control station for solving the above technical problem,

처리하는 호 처리량에 따라서 데이터 처리 속도를 변화시키는 가중치가 동적으로 가변 가능하고, 전송되는 호 요구를 처리하는 다수 개의 호 처리 프로세서, 그리고A plurality of call processing processors capable of dynamically varying a weight for changing a data processing rate according to the call throughput to be processed, and for processing a call request to be transmitted, and

상기 다수 개의 호 처리 프로세서에 연결되어 있고, 가변 가능한 가중치가 각각 부여된 상기 다수 개의 호 처리 프로세서를 통하여 인가되는 호 요구에 대한 ATM 셀을 다중화하거나 역다중화하여 전송하고, 상기 ATM 셀의 우선 순위 비트를 체크하여 상기 가중치가 부여된 해당 상기 호 처리 프로세서로 우선 순위가 높은 역다중화된 ATM 셀부터 전송하는 다중화/역다중화부를 포함한다.Multiplexing or demultiplexing an ATM cell for a call request applied through the plurality of call processing processors, each of which is coupled to the plurality of call processing processors and is assigned a variable weight, and transmits a priority bit of the ATM cell And a multiplexing / demultiplexing unit for transmitting from the demultiplexed ATM cell having a high priority to the corresponding weighted call processing processor.

바람직하게, 상기 가중치는 상기 다수 개의 호 처리 프로세서 중 하나인 마스터 호 처리 프로세서에 의하여 변한다.Advantageously, said weight is varied by a master call processing processor that is one of said plurality of call processing processors.

또한 우선 순위는 기지국들 간에 핸드 오버가 발생할 경우 변화되는 우선 순위 비트를 이용하여 판정된다.The priority is also determined using priority bits that change when handover occurs between base stations.

상기한 다중화/역다중화부는The multiplexing / demultiplexing unit

상기 다수 개의 호 처리 프로세서와 각각 연결되고 상기 다중화/역다중화기와 연결되어 라인 정합하는 다수 개의 라인 구동기,A plurality of line drivers each connected to the plurality of call processing processors and connected to the multiplexer / demultiplexer to line match;

상기 다수 개의 라인 구동기와 연결되어 있고, 상기 ATM 셀의 우선 순위 비트를 체크하여 상기 가중치가 부여된 해당 상기 호 처리 프로세서로 우선 순위가 높은 역다중화된 ATM 셀부터 전송하는 다중화/역다중화기,A multiplexer / demultiplexer connected to the plurality of line drivers and transmitting the priority bits of the ATM cell to the weighted corresponding call processing processor from the high priority demultiplexed ATM cell;

상기 다중화/역다중화기에 연결되어 있어, 우선 순위가 판정된 상기 ATM 셀을 우선 순위별로 기억하는 메모리, 그리고A memory which is connected to the multiplexer / demultiplexer and stores the ATM cells whose priority is determined by priority;

상기 다중화/역다중화기와 ATM 스위치 사이를 라인 정합하는 라인 구동기를 포함한다.And a line driver for line matching between the multiplex / demultiplexer and the ATM switch.

바람직하게, 상기 제어국의 호 처리 장치는 상기 다수 개의 호 처리 프로세서와 연결되어 있는 다수 개의 이더넷 포트와, 외부와 연결되는 이더넷 포트를 갖고 있는 이더넷 스위칭부를 추가로 포함한다.Preferably, the call processing apparatus of the control station further includes an Ethernet switching unit having a plurality of Ethernet ports connected to the plurality of call processing processors and an Ethernet port connected to the outside.

바람직하게, 상기 메모리는 판정된 우선 순위의 정도에 따라서 다수 개의 버퍼에 역다중화된 ATM 셀을 분리하여 기억시킨다.Preferably, the memory separates and stores ATM cells demultiplexed into a plurality of buffers according to the determined degree of priority.

전술한 본 발명의 기술적 과제를 해결하기 위한 본 발명은 처리하는 호 처리량에 따라서 데이터 처리 속도를 변화시키는 가중치가 동적으로 변화하고, 전송되는 호 요구를 처리하는 다수 개의 호 처리 프로세서를 통하여 전송되는 호 요구에 대한 ATM 셀을 다중화하여 전송하고, ATM 스위치를 통하여 전송되는 ATM 셀을 역다중화하여 상기 다수 개의 호 처리 프로세서로 전송하는 다중화/역다중화 장치를 제공한다.The present invention for solving the above technical problem of the present invention is a call that is transmitted through a plurality of call processing processor that handles the call request to be transmitted, the weight that changes the data processing speed is dynamically changed according to the call throughput to process A multiplexing / demultiplexing apparatus for multiplexing and transmitting ATM cells for a request and demultiplexing ATM cells transmitted through an ATM switch to the plurality of call processing processors is provided.

상기 제어국의 다중화/역다중화 장치는The multiplexing / demultiplexing apparatus of the control station

상기 ATM 셀의 우선 순위 비트를 체크하여 상기 가중치가 부여된 해당 호 처리 프로세서로 우선 순위가 높은 역다중화된 ATM 셀부터 전송하는 다중화/역다중화기,A multiplexer / demultiplexer which checks a priority bit of the ATM cell and transmits the first priority demultiplexed ATM cell to the weighted call processor;

상기 다수 개의 호 처리 프로세서와 각각 연결되어 각각의 호 처리 프로세서와 상기 다중화/역다중화기를 정합시키는 다수 개의 제1 라인 구동기,A plurality of first line drivers respectively connected to the plurality of call processing processors to match each call processing processor with the multiplexer / demultiplexer;

상기 다중화/역다중화기에 연결되어, 우선 순위가 판정된 상기 ATM 셀을 우선 순위별로 기억하는 메모리 및A memory connected to the multiplexer / demultiplexer and storing the priority-determined ATM cells for each priority;

상기 다중화/역다중화기와 ATM 스위치 사이를 라인 정합하는 제2 라인 구동기A second line driver for line matching between the multiplex / demultiplexer and an ATM switch

를 포함한다.It includes.

이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 호 처리 장치를 적용한 제어국의 개략적인 블록도이고, 도 2는 본 발명의 실시예에 따른 호 처리 장치의 구성도이다. 도 3은 도 2의 호 처리 장치를 구성하는 다중화/역다중화부의 내부 블록도이고, 도 4는 도 2의 호 처리 장치를 구성하는 이더넷 스위칭부의 내부 블록도이다.1 is a schematic block diagram of a control station employing a call processing apparatus according to an embodiment of the present invention, Figure 2 is a block diagram of a call processing apparatus according to an embodiment of the present invention. 3 is an internal block diagram of the multiplexing / demultiplexing unit constituting the call processing apparatus of FIG. 2, and FIG. 4 is an internal block diagram of the Ethernet switching unit constituting the call processing apparatus of FIG.

도 1을 참조하여 본 발명의 실시예에 따른 IMT-2000 무선망 제어국의 구조를설명한다.The structure of an IMT-2000 wireless network control station according to an embodiment of the present invention will be described with reference to FIG.

IMT-2000 무선망 제어국(radio network controller, RNC)은 내부적으로 핵심망(도시하지 않음)과 정합하는 망 정합부(14), 기지국(도시하지 않음)과 정합하는 기지국 정합부(16), IMT-2000 무선망 제어국 내부를 제어하는 제어국 제어부(12), IMT-2000 제어국 내부의 동기를 맞추기 위한 클럭부(11), IMT-2000 제어국의 운용과 관리를 담당하는 운용 관리부(13), 기지국과 핵심망 사이에서 호 처리를 담당하는 호 처리부(15), 이들 장치들과 연결되어 있고 기지국과 핵심망 사이에서 호 요구에 대한 ATM 셀을 상호 전송하도록 하는 ATM 스위치(17)로 이루어진다.The IMT-2000 radio network controller (RNC) includes a network matching unit 14 that internally matches a core network (not shown), a base station matching unit 16 that matches a base station (not shown), and an IMT. Control station control unit 12 for controlling the inside of the -2000 wireless network control station, clock unit 11 for synchronizing the inside of the IMT-2000 control station, and operation management unit for the operation and management of the IMT-2000 control station 13 ), A call processing unit 15 that handles call processing between the base station and the core network, and an ATM switch 17 that is connected to these devices and transfers ATM cells for call requests between the base station and the core network to each other.

다음에 도 2를 참조하여 호 처리부(15)의 구조를 좀더 상세하게 설명한다.Next, the structure of the call processing unit 15 will be described in more detail with reference to FIG. 2.

ATM 스위치(17)와 연결되어 있는 다중화/역다중화부(23), 이 다중화/역다중화부(23)와 연결되어 있는 다수 개의 호 처리 프로세서(#0 내지 #3)(22), 이 다수 개의 호 처리 프로세서(#0 내지 #3)(22)와 이더넷 포트 사이에 연결되어 있는 이더넷 스위칭부(21)로 이루어져 있다.A multiplexer / demultiplexer 23 connected to the ATM switch 17, a plurality of call processing processors (# 0 to # 3) 22, which are connected to the multiplexer / demultiplexer 23, Ethernet switching unit 21 is connected between the call processing processor (# 0 to # 3) 22 and the Ethernet port.

본 발명의 실시예에 따른 호 처리부(15)에는 IMT-2000 제어국의 호 처리 용량을 구현할 수 있는 개수만큼 보드 형태로 IMT-2000 제어국의 호 처리 프로세서가 실장 되어 있고, 도 2에 도시한 바와 같이 본 발명의 실시예에서는 모두 4개의 호 처리 프로세서(#0 내지 #3)(22)를 포함하고 있다.In the call processing unit 15 according to the embodiment of the present invention, the call processing processor of the IMT-2000 control station is mounted in the form of a board as many as the call processing capacity of the IMT-2000 control station is provided. As shown in the embodiment of the present invention, all four call processing processors (# 0 to # 3) 22 are included.

그러므로 다수 개의 호 처리 프로세서(#0 내지 #3)(22)는 다중화/역다중화부(23)의 다중화/역다중화 동작에 따라서 한정된 ATM 스위치(17)의 포토를 서로 공유하여 요구하는 IMT-2000의 호 처리 용량을 만족시킬 수 있다.Therefore, a plurality of call processing processors (# 0 to # 3) 22 share and request the ports of the limited ATM switch 17 according to the multiplexing / demultiplexing operation of the multiplexing / demultiplexing unit 23. It can satisfy call processing capacity of.

다수 개의 호 처리 프로세서(#0 내지 #3)(22)는 유토피아(UTOPIA, Universal Test Operations PHY interface for ATM) I 및 II 규격을 만족하는 물리 계층이고, 이들 4개의 호 처리 프로세서(#0 내지 #3)(22) 중에서 첫 번째 호 처리 프로세서(#1)가 마스터 프로세서로 작용하여 다른 호 처리 프로세서(#1 내지 #3)의 리셋 동작이나 초기 동작에 영향을 미친다.The plurality of call processing processors (# 0 to # 3) 22 are physical layers that meet the Universal Test Operations PHY interface for ATM (UTOPIA) I and II specifications, and these four call processing processors (# 0 to # The first call processing processor # 1 in 3) 22 serves as a master processor, affecting the reset operation or the initial operation of the other call processing processors # 1 to # 3.

아울러, 이들 다수 개의 호 처리 프로세서(#0 내지 #3)(22)는 상위 개념의 응용 프로그램 제어 하에서 마스터 프로세서로 작용하는 첫 번째 호 처리 프로세서(#0)에 의해 호 처리량 등에 따라서 가중치를 동적으로 부여한다. 따라서 현재 처리하고 있는 호 처리량이 많은 호 처리 프로세서에 가중치를 높게 설정하여 보다 많은 서비스를 행할 수 있도록 하므로 결과적으로 대역폭이 증가하는 효과가 발생한다. 즉, 처리 시간을 향상시켜 지연 시간을 단축시킬 수 있다.In addition, these plurality of call processing processors (# 0 to # 3) 22 are dynamically weighted according to call throughput and the like by the first call processing processor (# 0) serving as a master processor under the control of an application of a higher concept. Grant. Therefore, a higher weight can be set for a call processing processor that is currently processing a large amount of call processing so that more services can be performed, resulting in an increase in bandwidth. In other words, it is possible to shorten the delay time by improving the processing time.

또한 사용하고 있던 기지국이 변경되는 핸드 오버 현상이 발생할 경우, 또는 긴급 호출 서비스를 요하는 긴급 호출 등이 발생할 경우와 같이 다른 호 처리 보다 더욱 빠른 처리가 필요한 경우, 해당 기지국은 호 요구를 발생시킬 때, 우선 순위를 표시하는 해당 필드의 비트 값을 변화시켜 함께 전송한다.In addition, when a handover phenomenon occurs in which the base station used is changed or when an emergency call requiring an emergency call service is required, such as when an earlier call processing is required, the base station generates a call request. In this case, the bit value of the corresponding field indicating the priority is changed and transmitted together.

따라서 현재 발생한 호 요구의 우선 순위 비트를 제어국에서 체크함으로써, 우선 순위 여부를 판정할 수 있다.Therefore, it is possible to determine whether or not the priority level is checked by checking the priority bit of the call request currently occurring.

본 발명의 실시예에 따른 호 처리부(15)는 이더넷 포트와 연결되는 이더넷 스위칭부(21)를 추가로 포함하고 있다. 그러므로 시스템의 상태를 초기화할 때 필요한 초기 데이터와 각종 응용 프로그램, 또는 운용 체제 등을 로딩할 때의 통신경로로 이 이더넷 포트를 이용할 수 있다.The call processing unit 15 according to the embodiment of the present invention further includes an Ethernet switching unit 21 connected to the Ethernet port. Therefore, this Ethernet port can be used as a communication path for loading initial data and various application programs or operating systems required to initialize the system state.

또한 이더넷 스위칭부(21)가 장착되어 있으므로, 하나의 이더넷 포트를 여러 프로세서(#0 내지 #3)(22)가 공유할 수 있으므로 필요한 이더넷 포트 수를 줄이며, 외부 장치와 통신할 수 있다. 더욱이 정상적인 ATM 경로가 페일 될 경우, 시스템 내부의 각 장치로부터 데이터를 전송 받아 외부 장치로 출력할 수 있으므로 시스템의 고장 원인 등을 분석할 수 있는 경로로도 이용할 수 있다.In addition, since the Ethernet switching unit 21 is mounted, one Ethernet port can be shared by multiple processors (# 0 to # 3) 22, thereby reducing the number of Ethernet ports required and communicating with an external device. Moreover, when a normal ATM path fails, data can be received from each device inside the system and output to an external device, which can be used as a path for analyzing the cause of the system failure.

다음에 도 3을 참조하여 본 발명의 실시예에 따른 다중화/역다중화부(23)의 구조를 좀더 상세하게 기술한다.Next, the structure of the multiplexing / demultiplexing unit 23 according to the embodiment of the present invention will be described in more detail with reference to FIG. 3.

도 2에 도시한 다수 개의 호 처리 프로세서(#0 내지 #3)(22)에 각각 연결되어 있는 다수 개의 라인 구동기(35), 이들 다수 개의 라인 구동기(35)의 출력 단자와 연결되어 있는 다중화/역다중화기(32), 다중화/역다중화기(32)와 호 처리 프로세서(#0) 사이에 연결되어 있는 EPLD(erasable programmable logic device), 다중화/역다중화기(32)와 연결되어 있는 SRAM(static random access memory)(34), 그리고 다중화/역다중화기(32)와 ATM 스위치(17) 사이에 연결되어 있는 라인 구동기(33)로 이루어져 있다.A plurality of line drivers 35 each connected to a plurality of call processing processors (# 0 to # 3) 22 shown in FIG. 2, and multiplexing / connected with output terminals of the plurality of line drivers 35; Static random access (SRAM) connected to the demultiplexer 32, an erasable programmable logic device (EPLD) connected between the multiplex / demultiplexer 32 and the call processing processor # 0, and the multiplex / demultiplexer 32 memory 34 and a line driver 33 connected between the multiplexer / demultiplexer 32 and the ATM switch 17.

라인 구동기(35)는 다수 개의 호 처리 프로세서(#0 내지 #3)(22)에서 출력되는 데이터를 정합하여 다중화/역다중화기(32)로 전송하거나, 그 반대 경로의 전송 동작을 이루어질 수 있도록 하여 다중화/역다중화기(32)와 호 프로세서(#0 내지 3)(22)와의 선로 정합 기능을 수행하며, 라인 구동기(33)는 ATM 스위치(17)와의 선로 정합 기능을 행한다.The line driver 35 may match data output from the plurality of call processing processors (# 0 to # 3) 22 and transmit the data to the multiplexer / demultiplexer 32 or the reverse path. A line matching function is performed between the multiplexer / demultiplexer 32 and the call processors (# 0 to 3) 22, and the line driver 33 performs a line matching function with the ATM switch 17.

다중화/역다중화기(32)는 ATM 스위치(17)쪽으로부터 전송되는 ATM 셀의 우선 순위 비트를 체크하여 각 ATM 셀의 우선 순위를 판정한다. 따라서 ATM 셀들은 예를 들면 높은, 중간, 낮음과 같은 판정된 셀들의 우선 순위에 따라서, SRAM(32) 내부에 존재하는 각각 3개의 우선 순위 버퍼 중 해당하는 버퍼에 우선 순위별로 각각 저장한다.The multiplexer / demultiplexer 32 checks the priority bits of the ATM cells transmitted from the ATM switch 17 side to determine the priority of each ATM cell. Accordingly, the ATM cells are stored for each priority in the corresponding one of the three priority buffers existing in the SRAM 32 according to the priority of the determined cells such as high, medium, and low.

EPLD(31)는 첫 번째 호 처리 프로세서(#0)에 의하여 SRAM(34)과 다중화/역다중화기(32)의 초기화와 제어 동작이 이루어질 수 있도록 한다.The EPLD 31 allows initialization and control operations of the SRAM 34 and the multiplexer / demultiplexer 32 by the first call processing processor # 0.

따라서, 이미 전술한 바와 같이 4개의 호 처리 프로세서(#0 내지 #3)(22) 중에서 첫 번째 호 처리 프로세서(#0)가 전체 장치의 마스터 프로세서로 작용하므로, 시스템 내부의 동작 상태가 초기화되면 이 호 처리 프로세서(#0)는 SRAM(34)의 상태를 체크하며, EPLD(31)를 통하여 우선 순위 버퍼를 할당하고, 물리 계층별 가중치와 해당 셀의 우선 순위를 초기화한다.Therefore, as described above, since the first call processing processor # 0 of the four call processing processors # 0 to # 3 22 serves as the master processor of the entire apparatus, the operation state inside the system is initialized. The call processing processor # 0 checks the state of the SRAM 34, allocates a priority buffer through the EPLD 31, and initializes weights for each physical layer and priority of the corresponding cell.

그런 다음, 다수 개의 기지국을 통하여 호 처리 요구가 발생하여 호 처리 데이터가 ATM 셀 형태로 기지국 정합부(16), ATM 스위치(17)를 거쳐 전송되어 들어오면, 각 해당하는 호 처리 프로세서(22)에서 적절한 처리를 한 후 각 해당 라인 구동기(35)를 거쳐 다중화/역다중호기(32)로 전송된다.Then, when a call processing request is generated through a plurality of base stations, and call processing data is transmitted through the base station matching unit 16 and the ATM switch 17 in the form of an ATM cell, each corresponding call processing processor 22 is entered. After the appropriate processing in the transmission through the corresponding line driver 35 to the multiplexing / demultiplexer (32).

그런 다음, 다중화/역다중화기(32)에서 여러 라인 구동기(35)를 통해 인가되는 셀들을 다중화하여 라인 구동기(33)를 통해 다중화된 셀들을 핵심망 또는 기지국으로 전송한다.Then, the multiplexing / demultiplexing unit 32 multiplexes the cells applied through the various line drivers 35 and transmits the multiplexed cells to the core network or the base station through the line driver 33.

이때 물리 계층의 호 처리 프로세서(#0 내지 #3)(22)에 대한 가중치가 호 처리량에 따라 동적으로 가변되므로, 설정된 가중치에 따라 대역폭이 조절되어 ATM 셀들의 전송 속도를 효율적으로 단축시킬 수 있다.In this case, since the weights of the call processing processors (# 0 to # 3) 22 of the physical layer are dynamically changed according to the call throughput, the bandwidth may be adjusted according to the set weight to efficiently reduce the transmission speed of ATM cells. .

반대로 역다중화 과정을 살펴보면 다음과 같다.Conversely, the demultiplexing process is as follows.

라인 구동기(33)를 통하여 ATM 스위치(17)쪽으로부터 전송되는 ATM 셀들은 다중화/역다중화기(32)에 의해 역다중화된 후 우선 순위의 비트 값이 체크되어, 높음, 중간, 낮음과 같은 각 설정된 우선 순위 별로, 각 호 처리 프로세서마다 할당되어 있는 SRAM(32) 내의 3개의 우선 순위 버퍼 중 해당 버퍼에 기억되어 있다.ATM cells transmitted from the ATM switch 17 side through the line driver 33 are demultiplexed by the multiplexer / demultiplexer 32, and then the bit values of the priorities are checked, and thus each set such as high, medium, or low. By priority, it is stored in the buffer among three priority buffers in the SRAM 32 allocated to each call processing processor.

이와 같이, 각 호 처리 프로세서 별로 우선 순위에 따른 ATM 셀이 구분되어 SRAM(34)의 해당 버퍼에 기억된 후, 다중화/역다중화기(32)는 해당하는 호 처리 프로세서의 서비스 순서가 되면, 우선 순위별로 해당하는 ATM 셀을 해당 호 처리 프로세서로 전송한다.In this way, ATM cells according to priorities for each call processing processor are classified and stored in the corresponding buffer of the SRAM 34, and then the multiplexer / demultiplexer 32 becomes a priority when the service order of the corresponding call processing processor is reached. Each ATM cell is transmitted to the call processor.

따라서 발생하는 호 요구 순서보다 우선 순위를 먼저 고려하여 우선 순위가 빠른 호 요구가 먼저 처리될 수 있도록 한다. 그러므로 각 해당하는 호 처리 프로세서를 통해 해당 기지국으로 전송될 수 있도록 한다.Therefore, priority calls are considered before ordering call requests, so that call requests with higher priority can be processed first. Therefore, it can be transmitted to the corresponding base station through each corresponding call processing processor.

이와 같이, 역다중화 처리 과정에서 우선 순위가 빠른 높은 호 요구를 먼저 처리하므로, 시간 지연이 많은 호를 먼저 처리하여 사용자 만족도를 높일 수 있다.As described above, since a high priority call request is processed first in the demultiplexing process, a call with a high time delay can be processed first to increase user satisfaction.

또한 전술한 바와 같이, 호 처리량에 따라 동작으로 다수 개의 호 처리 프로세서(#0 내지 #3)(22)의 가중치가 가변되므로, 처리 속도 또한 향상된다.In addition, as described above, since the weights of the plurality of call processing processors (# 0 to # 3) 22 vary in operation according to the call throughput, the processing speed is also improved.

다음에 도 4를 참조하여 이더넷 스위칭부(21)의 구조를 좀더 상세하게 설명한다.Next, the structure of the Ethernet switching unit 21 will be described in more detail with reference to FIG. 4.

본 발명의 실시예에 따른 이더넷 스위칭부(21)는 다수 개의 호 처리 프로세서(#0 내지 #3)(22)와의 선로 정합을 수행하는 변압기(Transformer) (41), IEEE 802.3 물리 계층을 지원하는 송수신기(Transceiver)(42), 이더넷 포트와의 스위칭 동작을 제어하는 이더넷 스위치 제어기(43), 패킷을 임시 기억하기 위한 SGRAM(Synchronous Graphic dynamic Random Access Memory)(44), 이더넷 스위치 제어기(45)의 초기화 값이 기억되어 있는 EEPROM(Electrically Erasable Programmable Read-Only Memory)(45), 이더넷 스위칭부(21)의 리셋 동작과 타이밍을 제어하는 EPLD(46)를 포함하고 있다.The Ethernet switching unit 21 according to an embodiment of the present invention supports a transformer 41 for performing line matching with a plurality of call processing processors (# 0 to # 3) 22 and an IEEE 802.3 physical layer. Transceiver 42, Ethernet switch controller 43 for controlling the switching operation with the Ethernet port, Synchronous Graphic Dynamic Random Access Memory (SGRAM) 44 for temporarily storing packets, Ethernet switch controller 45 An EEPROM (Electrically Erasable Programmable Read-Only Memory) 45 in which initialization values are stored, and an EPLD 46 for controlling the reset operation and timing of the Ethernet switching unit 21 are included.

이러한 구조로 이루어져 있는 이더넷 스위칭부(21)는 동작이 시작되면, 먼저 전체적인 제어 동작을 제어하는 이더넷 스위치 제어기(45)의 상태가 EEPROM(45)에 기억되어 있는 초기화 값으로 초기화된다. 따라서 EPLD(46)의 제어에 따른 리셋 동작과 타이밍에 의해 변압기(41)를 통해 입력되는 각 호 처리 프로세서(#0 내지 #3)(22)의 데이터나 장치 외부와 연결된 이더넷 포트를 통해 입력되는 데이터가 송수신기(42)를 거쳐 메모리(44)에서 임시 기억 후 이더넷 스위치 제어기(43)에 의해 해당 포트로 스위칭이 이루어진다.When operation of the Ethernet switching unit 21 having such a structure starts, first, the state of the Ethernet switch controller 45 that controls the overall control operation is initialized to an initialization value stored in the EEPROM 45. Accordingly, the data of each call processing processor (# 0 to # 3) 22 inputted through the transformer 41 by the reset operation and timing under the control of the EPLD 46 is input through the Ethernet port connected to the outside of the device. Data is temporarily stored in the memory 44 via the transceiver 42 and then switched to the corresponding port by the Ethernet switch controller 43.

본 발명의 실시예에 따른 이더넷 스위칭부(21)는 최대 8개의 스위칭 포트를 구비하고 있고 이 중에서 4개는 4개의 호 처리 프로세서(#0 내지 #3)(22)와 연결되어 있고, 1개만이 장치 외부의 이더넷 포트와 연결되어 있다.Ethernet switching unit 21 according to an embodiment of the present invention has a maximum of eight switching ports, four of which are connected to four call processing processors (# 0 to # 3) 22, only one It is connected to an Ethernet port external to this device.

따라서 4개의 호 처리 프로세서(#0 내지 #3)(22)가 1개의 이더넷 포트를 공유할 수 있도록 되어 있으므로, 4개의 프로세서(#0 내지 #3)(22)가 하나의 이더넷포트를 통해 임의의 다른 프로세서와 이더넷 통신을 할 수 있다.Therefore, four call processing processors (# 0 to # 3) 22 can share one Ethernet port, so that four processors (# 0 to # 3) 22 can be arbitrarily connected to one Ethernet port. Ethernet communication with other processors is possible.

또한, 호 처리 프로세서(#0 내지 #3)(22)용 포트와 별도로 외부와 통하는 이더넷 포트가 설치되어 있으므로, 시스템의 상태를 초기화될 때 필요한 데이터나 각종 응용 프로그램 등을 로딩하기 위한 통신 포트로 이용할 수 있다.In addition, since an Ethernet port communicating with the outside is provided separately from the ports for call processing processors (# 0 to # 3) 22, it is a communication port for loading data or various applications required for initializing the state of the system. It is available.

또한 정상적인 ATM 경로가 페일 될 경우, 시스템 내부의 각 장치로부터 데이터를 전송 받아 외부로 출력하여 시스템의 고장 원인 등을 분석할 수 있는 경로로도 이용할 수 있으므로, 정확한 고정 원인을 신속하게 판정할 수 있다.In addition, when a normal ATM path fails, it can be used as a path that can receive data from each device inside the system and output it to the outside to analyze the cause of the system failure. .

상기와 같은 본 발명은 호 처리량에 따라 다수 개의 호 처리 프로세서에 부여된 가중치가 동적으로 가변되므로, 다중화 및 역다중화 동작이 이루어질 때, 호 처리 프로세서의 상태에 따라 데이터 전송 능력이 변화되어 효율적인 데이터 전송을 실현한다.In the present invention as described above, since the weights assigned to the plurality of call processing processors are dynamically changed according to the call throughput, when the multiplexing and demultiplexing operation is performed, the data transmission capacity is changed according to the state of the call processing processor, thereby efficiently transmitting data. To realize.

또한 역다중화 동작이 이루어질 때 ATM 셀의 우선 순위에 따라 처리 순서를 결정하므로, 많은 시간 지연이 소모되거나 신속한 처리를 필요로 하는 셀 먼저 처리할 수 있어, 처리 효율을 향상시키고 지연 시간을 단축시킬 수 있다.In addition, when demultiplexing is performed, the processing order is determined according to the priority of ATM cells, so that a cell that consumes a lot of time delay or requires rapid processing can be processed first, thereby improving processing efficiency and reducing delay time. have.

Claims (9)

처리하는 호 처리량에 따라서 데이터 처리 속도를 변화시키는 가중치가 동적으로 가변 가능하고, 전송되는 호 요구를 처리하는 다수 개의 호 처리 프로세서, 그리고A plurality of call processing processors capable of dynamically varying a weight for changing a data processing rate according to the call throughput to be processed, and for processing a call request to be transmitted, and 상기 다수 개의 호 처리 프로세서에 연결되어 있고, 가변 가능한 가중치가 각각 부여된 상기 다수 개의 호 처리 프로세서를 통하여 인가되는 호 요구에 대한 ATM 셀을 다중화하거나 역다중화하여 전송하고, 상기 ATM 셀의 우선 순위 비트를 체크하여 상기 가중치가 부여된 해당 상기 호 처리 프로세서로 우선 순위가 높은 역다중화된 ATM 셀부터 전송하는 다중화/역다중화부Multiplexing or demultiplexing an ATM cell for a call request applied through the plurality of call processing processors, each of which is coupled to the plurality of call processing processors and is assigned a variable weight, and transmits a priority bit of the ATM cell A multiplexing / demultiplexing unit for transmitting from the demultiplexed ATM cell having a high priority to the corresponding weighted call processing processor 를 포함하는 제어국의 호 처리 장치.Call processing apparatus of the control station comprising a. 제1항에서,In claim 1, 상기 가중치는 상기 다수 개의 호 처리 프로세서 중 하나인 마스터 호 처리 프로세서에 의하여 변하는 제어국의 호 처리 장치.And wherein the weight is changed by a master call processing processor that is one of the plurality of call processing processors. 제1항에서,In claim 1, 상기 우선 순위는 기지국들 간에 핸드 오버가 발생할 경우 변화되는 우선 순위 비트를 이용하여 판정되는 제어국의 호 처리 장치.And said priority is determined using a priority bit that changes when a handover occurs between base stations. 제1항에서,In claim 1, 상기 다중화/역다중화부는The multiplexing / demultiplexing unit 상기 다수 개의 호 처리 프로세서와 각각 연결되어 라인 정합하는 다수 개의 라인 구동기,A plurality of line drivers connected to the plurality of call processing processors and line matched with each other, 상기 다수 개의 라인 구동기와 연결되어 있고, 상기 ATM 셀의 우선 순위 비트를 체크하여 상기 가중치가 부여된 해당 상기 호 처리 프로세서로 우선 순위가 높은 역다중화된 ATM 셀부터 전송하는 다중화/역다중화기,A multiplexer / demultiplexer connected to the plurality of line drivers and transmitting the priority bits of the ATM cell to the weighted corresponding call processing processor from the high priority demultiplexed ATM cell; 상기 다중화/역다중화기에 연결되어 있어, 우선 순위가 판정된 상기 ATM 셀을 우선 순위별로 기억하는 메모리, 그리고A memory which is connected to the multiplexer / demultiplexer and stores the ATM cells whose priority is determined by priority; 상기 다중화/역다중화기와 ATM 스위치 사이를 라인 정합하는 라인 구동기A line driver for line matching between the multiplexer / demultiplexer and an ATM switch 를 포함하는 제어국의 호 처리 장치.Call processing apparatus of the control station comprising a. 제4항에서,In claim 4, 상기 메모리는 판정된 우선 순위의 정도에 따라서 다수 개의 버퍼에 역다중화된 ATM 셀을 분리하여 기억시키는 제어국의 호 처리 장치.And said memory separates and stores ATM cells demultiplexed into a plurality of buffers according to the determined degree of priority. 제1항에서,In claim 1, 상기 다수 개의 호 처리 프로세서와 연결되어 있는 다수 개의 이더넷 포트와, 외부와 연결되는 이더넷 포트를 갖고 있고 이더넷 스위칭부를 추가로 포함하고 있는 제어국의 호 처리 장치.And a plurality of Ethernet ports connected to the plurality of call processing processors and an Ethernet port connected to the outside, and further comprising an Ethernet switching unit. 처리하는 호 처리량에 따라서 데이터 처리 속도를 변화시키는 가중치가 동적으로 변화하고, 전송되는 호 요구를 처리하는 다수 개의 호 처리 프로세서를 통하여 전송되는 호 요구에 대한 ATM 셀을 다중화하여 전송하고, ATM 스위치를 통하여 전송되는 ATM 셀을 역다중화하여 상기 다수 개의 호 처리 프로세서로 전송하는 제어국의 다중화/역다중화 장치에서,The weight of the data processing rate is dynamically changed according to the call throughput to be processed, and the ATM switch is multiplexed and transmitted to the call request transmitted through a plurality of call processing processors that process the transmitted call request. In a multiplexing / demultiplexing apparatus of a control station for demultiplexing an ATM cell transmitted through the same and transmitting it to the plurality of call processing processors, 상기 ATM 셀의 우선 순위 비트를 체크하여 상기 가중치가 부여된 해당 호 처리 프로세서로 우선 순위가 높은 역다중화된 ATM 셀부터 전송하는 다중화/역다중화기,A multiplexer / demultiplexer which checks a priority bit of the ATM cell and transmits the first priority demultiplexed ATM cell to the weighted call processor; 상기 다수 개의 호 처리 프로세서와 각각 연결되어 각각의 호 처리 프로세서와 상기 다중화/역다중화기를 정합시키는 다수 개의 제1 라인 구동기,A plurality of first line drivers respectively connected to the plurality of call processing processors to match each call processing processor with the multiplexer / demultiplexer; 상기 다중화/역다중화기에 연결되어, 우선 순위가 판정된 상기 ATM 셀을 우선 순위별로 기억하는 메모리 및A memory connected to the multiplexer / demultiplexer and storing the priority-determined ATM cells for each priority; 상기 다중화/역다중화기와 ATM 스위치 사이를 라인 정합하는 제2 라인 구동기A second line driver for line matching between the multiplex / demultiplexer and an ATM switch 를 포함하는 제어국의 다중화/역다중화 장치.Multiplexing / demultiplexing apparatus of the control station comprising a. 제7항에서,In claim 7, 상기 우선 순위는 상기 우선 순위는 기지국들 간에 핸드 오버가 발생할 경우 변화되는 우선 순위 비트를 이용하여 판정되는 제어국의 다중화/역다중화 장치.Wherein the priority is determined using a priority bit that is changed when a handover occurs between base stations. 제7항에서,In claim 7, 상기 메모리는 판정된 우선 순위의 정도에 따라서 다수 개의 버퍼에 역다중화된 ATM 셀을 분리하여 기억시키는 제어국의 다중화/역다중화 장치.And said memory separates and stores ATM cells demultiplexed into a plurality of buffers according to the determined degree of priority.
KR10-2001-0086265A 2001-12-27 2001-12-27 A call signaling apparatus using a multiplexing/demultiplexing device of an asynchronous transfer mode cell KR100416193B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086265A KR100416193B1 (en) 2001-12-27 2001-12-27 A call signaling apparatus using a multiplexing/demultiplexing device of an asynchronous transfer mode cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086265A KR100416193B1 (en) 2001-12-27 2001-12-27 A call signaling apparatus using a multiplexing/demultiplexing device of an asynchronous transfer mode cell

Publications (2)

Publication Number Publication Date
KR20030056104A KR20030056104A (en) 2003-07-04
KR100416193B1 true KR100416193B1 (en) 2004-01-24

Family

ID=32214324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086265A KR100416193B1 (en) 2001-12-27 2001-12-27 A call signaling apparatus using a multiplexing/demultiplexing device of an asynchronous transfer mode cell

Country Status (1)

Country Link
KR (1) KR100416193B1 (en)

Also Published As

Publication number Publication date
KR20030056104A (en) 2003-07-04

Similar Documents

Publication Publication Date Title
JP4369046B2 (en) Asynchronous transfer mode platform for mobile communications
US6738381B1 (en) ATM time stamped queuing
KR100237569B1 (en) The sound/data duplex service method for improving an utilization coefficient of vocoder
US6504845B1 (en) Centralized queuing for ATM node
US6483838B1 (en) Combined header parameter table for ATM node
US7113480B2 (en) Mobile communication system and operation control method thereof
US20050281253A1 (en) Method for transporting data in telecommunication system, and network element
US6804246B1 (en) Asynchronous transfer mode system handling differing AAL protocols
US6181947B1 (en) System for the wireless transmission of a frame-synchronized signal between a radio base station and at least one mobile terminal
US6983333B2 (en) Method and device for controlling radio cell cluster using protocol stacks allocated to different multiprocessor modules
JPH10164642A (en) Exchange
KR100416193B1 (en) A call signaling apparatus using a multiplexing/demultiplexing device of an asynchronous transfer mode cell
KR100285322B1 (en) Base control station apparatus of the IMT 2000 network system using the ATM
JP4421774B2 (en) Method and apparatus with configurable functionality for an information communication system
KR100703369B1 (en) Method and apparatus for processing data in communication system
KR100355306B1 (en) Device for interfaceing in bts system using ima
US20060182060A1 (en) Method for data transmission manage in ue switch process
KR100194812B1 (en) Non-channelized Frame Relay Subscriber Interworking Unit in Asynchronous Transfer Mode Switch
Karlander et al. AAL2 switching in the WCDMA radio access network
KR100411881B1 (en) RNC interface apparatus of wireless communication system RTS
KR100800226B1 (en) Port control device of the mobile communication system and controlling method therefore
KR20070073476A (en) Apparatus and method for atm cell buffer applicatioin in utopia interface
KR20010033369A (en) Cell handling unit and method for atm node
KR100310200B1 (en) High-Speed Data Processing Apparatus for IS-2000
KR100243688B1 (en) Transmitting order decision method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070109

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee