KR100415188B1 - Power factor compensating circuit - Google Patents
Power factor compensating circuit Download PDFInfo
- Publication number
- KR100415188B1 KR100415188B1 KR1019960046275A KR19960046275A KR100415188B1 KR 100415188 B1 KR100415188 B1 KR 100415188B1 KR 1019960046275 A KR1019960046275 A KR 1019960046275A KR 19960046275 A KR19960046275 A KR 19960046275A KR 100415188 B1 KR100415188 B1 KR 100415188B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- voltage
- output
- switching transistor
- power factor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
Description
본 발명은 승압형 콘버터의 역률 보상회로에 관한 것으로서, 특히 역톱니파를 이용하여 입력전류의 기울기를 제어시켜 입력전류가 입력전압에 동상을 이루어 고역률을 달성할 수 있는 역률 보상회로에 관한 것이다.The present invention relates to a power factor correction circuit of a step-up type converter, and more particularly, to a power factor compensation circuit capable of achieving a high power factor by controlling the slope of an input current using an inverted sawtooth wave so that an input current is in phase with an input voltage.
상업용, 가정용의 전기제품은 교류전원을 직류전원으로 정류하여 사용하는 데 일반적으로 회로구성이 간단한 콘덴서 입력형의 정류회로가 많이 사용되어진다. 그러나, 이 회로는 입력전류가 입력교류전압의 피크부분에서만 흐르기 때문에 펄스형으로 되어 역률이 나빠지며, 각종 전기장치에는 저항, 인덕턴스, 커패시턴스 성분이 조합되어 나타나기 때문에 전원으로 부터의 전류 위상이 전원전압과 달라지고 전압이 왜곡되어 나타난다.Commercial and household electric appliances use a rectifier circuit of a capacitor input type, which is generally simple in circuit configuration, to rectify AC power to DC power. However, since the input current flows only in the peak portion of the input AC voltage, the circuit becomes pulsed and the power factor deteriorates. Since the various electric devices exhibit a combination of resistance, inductance, and capacitance components, And the voltage is distorted.
이러한 컨버터 시스템의 구동에 있어서, 역률을 개선하기 위해 제시된 제어방법은 피크전류 검출방식, 가변 히스테리시스 제어 방식, 평균전류 방식, 정 온타임(Constant On-Time) 제어방식 및 전류 클램프 제어방식 등이 있다. 이들 개개의 방식들은 높은 역률을 얻는 장점도 있지만 단점들도 있기 때문에 선택한 시스템에 사용되는 회로가 입력전압 내지 출력부하의 변동으로 발생되는 라인 전류 왜곡(Line Current Distortion)이 적고, 회로구성이 간단하여 경제성이 있는지를 살펴보아야 한다.In the driving of such a converter system, proposed control methods for improving the power factor include a peak current detection method, a variable hysteresis control method, an average current method, a constant on-time control method, and a current clamp control method . Each of these methods has the advantage of obtaining a high power factor, but there are some disadvantages. Therefore, the circuit used in the selected system is less in line current distortion due to variations in input voltage or output load, We need to see if it is economical.
종래 기술중 정 온타임(Constant On-Time) 제어방식의 역률 보상회로는 입력전압을 감지하지 않고, 입력전압에 비례하는 정현한 입력전류를 얻을 수 있는 비연속식 전류모드(Discontinus Current Mode;DCM)를 가진다.The power factor correction circuit of the constant on-time control method of the related art includes a discontinuous current mode (DCM) in which a sinusoidal input current proportional to an input voltage can be obtained without sensing an input voltage, ).
상기 제어방식은 승압형 컨버터를 통해 승압되는 출력전압을 감지해서 입력전압에 따라 입력전류가 동상을 이루기 위해 입력전압이 상승하면 입력전류의 기울기를 증가시켜 피드포워드 상태로 역률을 보상한다.The control method detects an output voltage boosted by the step-up type converter and increases the slope of the input current when the input voltage rises to compensate the power factor in a feedforward state in order for the input current to be in phase with the input voltage.
그러나, 이와 같은 제어방식의 역률 보상회로는 입력전압 내지 출력부하의 변동에 피드포워드 상태로 역률을 보상하기 어려우므로 고역률을 달성할 수 없다는 문제점이 있었다.However, there is a problem in that the power factor compensation circuit of such a control method can not achieve a high power factor because it is difficult to compensate the power factor in the feedforward state to the variation of the input voltage to the output load.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 입력전압 내지 출력부하의 변동에 따라 입력전류를 제어시켜 고역률을 얻을 수 있는 역률 보상회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a power factor correction circuit capable of obtaining a high power factor by controlling an input current according to variation of an input voltage to an output load.
상기 목적을 달성하기 위하여 본 발명의 장치는 스위칭 트랜지스터의 턴온 상태에서 인덕터에 전압을 축적하고, 턴오프 상태에서 인덕터에 축적된 전압을 입력전압과 중첩시켜 출력하는 승압형 컨버터의 역률을 보상하는 회로에 있어서, 상기 승압형 컨버터의 출력전압을 소정 전압으로 분배하는 전압분배부; 상기 스위칭 트랜지스터가 턴온 상태이면 인덕터에 흐르는 입력전류를 감지하는 전류 감지부; 상기 전압분배부의 출력신호를 제 1 기준신호와 비교하여 출력전압의 변동에 따른 오차를 검출하는 에러 증폭부; 상기 에러 증폭부의 출력신호를 제 2 기준신호와 합성한 후, 출력하는 신호 합성부; 클럭신호와 상기 클럭신호에 동기된 역톱니파 신호를 발생하는 발진기; 상기 신호 합성부의 출력신호와 상기 역톱니파 신호를 나누어서 일정한 이득을 가지는 기준신호로 출력하는 제산기; 상기 제산기의 출력신호와 상기 전류 감지부의 출력신호를 비교하여 상기 스위칭 트랜지스터의 턴오프 시간을 결정해주는 비교부; 및 상기 발진기의 클럭신호에 응답하여 상기 스위칭 트랜지스터를 턴온시키고, 상기 비교부의 출력신호에 응답하여 상기 스위칭 트랜지스터를 턴오프시켜 상기 스위칭 트랜지스터를 구동시키는 구동신호의 펄스 폭이 결정되는 구동부를 구비하는 것을 특징으로 한다.To achieve the above object, the present invention provides a circuit for compensating a power factor of a step-up converter that accumulates a voltage in an inductor in a turn-on state of a switching transistor and superimposes a voltage accumulated in an inductor in an off- A voltage distributor for distributing an output voltage of the step-up converter to a predetermined voltage; A current sensing unit for sensing an input current flowing in the inductor when the switching transistor is in a turned-on state; An error amplifier for comparing an output signal of the voltage divider with a first reference signal to detect an error caused by a variation in an output voltage; A signal synthesizer for combining an output signal of the error amplifier with a second reference signal and outputting the result; An oscillator for generating a clock signal and an inverted sawtooth signal synchronized with the clock signal; A divider dividing the output signal of the signal combining unit and the inverted sawtooth signal and outputting the divided signal as a reference signal having a constant gain; A comparing unit comparing the output signal of the divider and the output signal of the current sensing unit to determine a turn-off time of the switching transistor; And a driver for turning on the switching transistor in response to a clock signal of the oscillator and for determining a pulse width of a driving signal for driving the switching transistor by turning off the switching transistor in response to an output signal of the comparator .
도 1 은 본 발명에 따른 역률 보상회로를 나타내는 회로도이다.1 is a circuit diagram showing a power factor correction circuit according to the present invention.
도 2 는 본 발명에 따른 역률 보상회로의 제어전압들을 나타내는 파형도이다.2 is a waveform diagram showing control voltages of a power factor correction circuit according to the present invention.
도 3 은 본 발명을 설명하기 위한 입력전압의 변동에 따른 입력전류의 변화를 나타내는 파형도이다.3 is a waveform diagram showing a change in input current according to variation of an input voltage for explaining the present invention.
도 4 는 본 발명을 설명하기 위한 출력전압의 변동에 따른 입력전류의 변화를 나타내는 파형도이다.4 is a waveform diagram showing a change of an input current according to a variation of an output voltage for explaining the present invention.
*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]
100: 승압형 콘버터. 110: 정류기.100: Booster type converter. 110: rectifier.
200: 역률 보상회로. 210: 전압분배부.200: Power factor compensation circuit. 210: voltage distribution section.
220: 에러 증폭부. 230: 신호 합성부.220: error amplifier section. 230: Signal synthesis section.
240: 발진기. 250: 제산기.240: Oscillator. 250: Generation period.
260: 전류 감지부. 270: 비교부.260: Current sensing section. 270: Comparison Department.
280: 구동부.280: Driving part.
이하, 첨부한 도면을 첨부하여 본 발명을 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 본 발명에 따른 역률 보상회로의 일 실시예를 나타내는 회로도로서, 교류전원을 입력받아 직류전원으로 정류시키고, 입력전압보다 높은 전압을 부하(Load)로 공급하는 승압형 컨버터(100)와, 상기 승압형 컨버터(100)의 부하(Load)로 공급되는 출력전압(Vo)을 입력전압(Vi)과 동상의 입력전류가 출력하도록 제어하는 역률 보상회로(200)로 구성된다.FIG. 1 is a circuit diagram showing an embodiment of a power factor correction circuit according to the present invention. FIG. 1 is a circuit diagram of a power factor correcting circuit according to an embodiment of the present invention. The power factor compensating circuit includes a boost converter 100 that receives AC power, rectifies it to DC power, And a power factor correction circuit 200 for controlling the output voltage Vo supplied to the load of the step-up converter 100 to output an input current equal to the input voltage Vi.
상기 승압형 콘버터(100)는 교류신호를 정류하는 정류기(110), 상기 정류된 신호를 평활하는 평활 커패시터(C1), 상기 평활된 신호를 축적하는 인덕터(L), 상기 인덕터(L)에 흐르는 입력전류를 발생시키는 스위칭 동작을 하는 스위칭 트랜지스터(T1), 상기 스위칭 트랜지스터(T1)의 턴오프 상태에 의해 상기 인덕터(L)를 통과한 신호가 역류되지 않도록 제어하는 다이오드(D), 및 상기 도통된 다이오드(D)의 출력신호를 충전하는 충전 커패시턴스(C3) 및 출력부하(Load)로 구성된다.The step-up type converter 100 includes a rectifier 110 for rectifying an AC signal, a smoothing capacitor C1 for smoothing the rectified signal, an inductor L for accumulating the smoothed signal, A diode D for controlling the reverse current flowing through the inductor L due to the turn-off state of the switching transistor Tl, A charging capacitance C3 for charging the output signal of the diode D, and an output load Load.
상기 역률 보상회로(200)는 상기 승압형 콘버터(100)의 출력신호(Vo)를 저항(R2,R3)에 의해 소정 전압으로 분배하는 전압분배부(210)와, 상기전압분배부(210)의 출력신호를 제 1 기준신호(Vref1)와 비교하여 출력전압(Vo)의 변동에 따른 에러신호(Veo)를 검출하기 위해 연산 증폭기(AMP1), 커패시턴스(C4)를 포함하는 에러 증폭부(220)와, 상기 에러 증폭부(220)의 에러신호(Veo)와 제 2 기준신호(Vref2)를 합성하여 소정 전압 크기로 출력하는 신호 합성부(230)와, 상기 신호 합성부(230)의 출력신호(Ve)와 역톱니파 신호(Vsw)를 나누어서 출력전압(Vo)의 변동에 따른 입력전류를 제어시키기 위한 일정한 이득을 가진 기준전압(Vd)을 발생하는 제산기(250)와, 상기 스위칭 트랜지스터(T1)가 턴온 상태이면 상기 인덕터(L)에 흐르는 입력전류를 감지하기 위한 감지저항(Rs), 저항(R), 커패시턴스(C2)를 포함하는 전류 감지부(260)와, 상기 전류 감지부(260)의 출력신호(Vcs)와 상기 제산기(250)의 기준전압(Vd)을 비교하여 상기 스위칭 트랜지스터(T1)의 턴오프 시간을 결정해주는 비교부(270)와, 클럭신호(Clock)와 상기 클럭신호(Clock)에 동기된 역톱니파 신호(Vsw)를 발생하는 발진기(240)와, 상기 발진기(240)의 클럭신호(Clock)에 응답하여 상기 스위칭 트랜지스터(T1)를 턴온시키고, 상기 비교부(270)의 출력신호에 응답하여 상기 스위칭 트랜지스터(T1)를 턴오프시켜 입력전류를 제어하는 플립플롭(282), 부정 논리합 게이트(284), 드라이버(286)를 포함하는 구동부(280)로 구성된다.The power factor correction circuit 200 includes a voltage divider 210 for dividing the output signal Vo of the step-up type converter 100 to a predetermined voltage by resistors R2 and R3, An error amplifier 220 including an operational amplifier AMP1 and a capacitance C4 is provided for comparing the output signal of the error amplifier 220 with the first reference signal Vref1 and detecting an error signal Veo according to the variation of the output voltage Vo A signal combining unit 230 for combining the error signal Veo and the second reference signal Vref2 of the error amplifier 220 and outputting the error signal Veo at a predetermined voltage level, A divider 250 dividing the signal Ve and the reverse sawtoe wave signal Vsw to generate a reference voltage Vd having a constant gain for controlling the input current according to the variation of the output voltage Vo; (R), a resistor (R), and a capacitor (R) for detecting an input current flowing to the inductor (L) And a comparator 260 for comparing the output signal Vcs of the current sensing unit 260 with a reference voltage Vd of the divider 250 and outputting the comparison result to the switching transistor Tl. An oscillator 240 for generating a reverse sawtoe signal Vsw synchronized with the clock signal Clock and the clock signal Clock, a comparator 270 for determining the turn-off time of the oscillator 240, A flip flop 282 for turning on the switching transistor T 1 in response to a clock signal Clock and for controlling the input current by turning off the switching transistor T 1 in response to an output signal of the comparator 270, , A NOR gate 284, and a driver 286. The driving unit 280 includes a driving unit 280,
도 2 는 본 발명에 따른 역률 보상회로의 제어전압들을 나타내는 파형도로서, 스위칭 트랜지스터(T1)가 턴온된 상태의 제어전압들을 나타낸다.FIG. 2 is a waveform diagram showing control voltages of the power factor correction circuit according to the present invention, and shows control voltages in a state where the switching transistor Tl is turned on.
도 3 은 본 발명을 설명하기 위한 입력전압의 변동에 따른 입력전류의 변화를 나타내는 파형도이고, 도 4 는 본 발명을 설명하기 위한 출력전압의 변동에 따른 입력전류의 변화를 나타내는 파형도이다.FIG. 3 is a waveform diagram showing a change in an input current according to a variation of an input voltage for explaining the present invention, and FIG. 4 is a waveform diagram showing a change in an input current according to a variation in an output voltage for explaining the present invention.
이와 같이 구성된 본 발명의 동작은 도 1 을 참조하여 보면, 상기 스위칭 트랜지스터(T1)의 턴온 상태에서 인덕터(L)에 에너지가 축적되고, 상기 스위칭 트랜지스터(T1)의 턴오프 상태에서 상기 축적된 에너지를 입력전압(Vi)에 중첩시켜서 출력하므로 승압형 컨버터(100)를 통해 상기 입력전압(Vi)보다 높은 출력전압(Vo)을 얻을 수 있다.1, energy is accumulated in the inductor L in the turn-on state of the switching transistor T1, and the accumulated energy (voltage) in the turn-off state of the switching transistor T1 The output voltage Vo of the boost converter 100 is higher than the input voltage Vi.
상기 승압형 컨버터(100)의 상기 출력전압(Vo)을 전압 분배부(210)에 의해 입력전압(Vi)과 출력부하(Load) 변동에 따른 안정된 입력전류를 형성하기 위해 소정의 전압으로 분배한 후, 상기 전압분배부(210)의 출력신호를 에러 증폭부(220)의 제 1 기준전압(Vref1)과 비교하여 출력전압(Vo)의 변동에 비례되도록 입력전압(Vi)과 출력전압(Vo)의 오차를 검출한다. 상기 에러 증폭부(220)를 통해 입력전압(Vi)과 출력전압(Vo)이 동일하면 하이레벨의 에러신호(Veo)를 출력하고, 동일하지 않으면 로우레벨의 에러신호(Veo)를 출력한다.The output voltage Vo of the step-up converter 100 is divided by the voltage divider 210 into a predetermined voltage to form a stable input current according to the input voltage Vi and the output load The output voltage of the voltage divider 210 is compared with the first reference voltage Vref1 of the error amplifier 220 and the input voltage Vi and the output voltage Vo are set to be proportional to the variation of the output voltage Vo, ). Level error signal Veo if the input voltage Vi and the output voltage Vo are equal to each other through the error amplifier 220 and outputs a low level error signal Veo if the input voltage Vi and the output voltage Vo are equal.
그리고, 상기 에러신호(Veo)와 제 2 기준신호(Vref2)는 신호 합성부(230)를 통해 소정의 전압 크기를 가지는 출력신호(Ve)를 발생한다. 상기 신호 합성부(230)의 출력신호(Ve)와 발진기(240)의 역톱니파 신호(Vsw)는 상기 제산기(250)를 통해 두 신호가 나뉘어져 출력전압(Vo)의 변동에 비례하는 일정한 이득의 기준전압(Vd)을 발생한다.The error signal Veo and the second reference signal Vref2 generate an output signal Ve having a predetermined voltage magnitude through the signal combiner 230. [ The output signal Ve of the signal combiner 230 and the inverted sawtooth signal Vsw of the oscillator 240 are divided by the divider 250 so that a constant gain proportional to the variation of the output voltage Vo Of the reference voltage Vd.
또한, 상기 스위칭 트랜지스터(T1)가 턴온되면 상기 인덕터(L)에 흐르는 전류가 전류 감지부(260)를 통해 입력전류를 형성하는 전압신호(Vcs)로 전환되어 출력된다. 상기 전류감지부(260)의 출력신호(Vcs)는 비교부(270)를 통해 상기 기준전압(Vd)과 비교되어 두 신호가 동일하면 플립플롭(282)의 리세트신호를 하이레벨로 하고, 동일하지 않으면 플립플롭(282)의 리세트신호를 로우레벨로 제어시킨다. 그리고, 역톱니파 신호(Vsw)의 상승에지에 동기한 클럭신호(Clock)에 의해 상기 플립플롭(282)이 세팅되면 상기 플립플롭(282)의 출력신호와 발진기(240)의 클럭신호(Clock)는 부정 논리합 게이트(284)를 통해 두 신호가 하이레벨 상태일때만 로우레벨의 구동신호(Gate)를 출력한다. 상기 부정 논리합 게이트(284)의 구동신호(Gate)가 로우레벨일 경우 구동부(286)는 상기 스위칭 트랜지스터(T1)를 턴오프시키고, 하이레벨일 경우 상기 구동부(286)는 상기 스위칭 트랜지스터(T1)를 턴온시켜 입력전류를 제어시킨다.When the switching transistor Tl is turned on, the current flowing in the inductor L is converted into a voltage signal Vcs forming the input current through the current sensing unit 260 and is output. The output signal Vcs of the current sensing unit 260 is compared with the reference voltage Vd through the comparator 270 to make the reset signal of the flip-flop 282 high level when the two signals are the same, And if not, controls the reset signal of the flip-flop 282 to a low level. When the flip-flop 282 is set by the clock signal Clock synchronized with the rising edge of the inverted sawtooth signal Vsw, the output signal of the flip-flop 282 and the clock signal Clock of the oscillator 240 are set to " Level output signal Gate only when the two signals are at the high level through the NOR gate 284. [ The driving unit 286 turns off the switching transistor T1 when the driving signal Gate of the NOR gate 284 is low level and the driving unit 286 drives the switching transistor T1 when the driving signal Gate of the NOR gate 284 is low level. To control the input current.
도 2 를 참조하면 상기 승압형 컨버터(100)에서 상기 스위칭 트랜지스터(T1)가 턴오프되는 순간 입력전류는 상기 스위칭 트랜지스터(T1)의 턴온 상태와 턴오프 상태가 동일하다는 가정하에 다음과 같은 수학식을 유도할 수 있다.Referring to FIG. 2, the input current at the moment when the switching transistor Tl is turned off in the step-up converter 100 is expressed by the following equation (1), assuming that the turn- Lt; / RTI >
[수학식1][Equation 1]
단,t on 은 스위칭 트랜지스터(T1)가 턴온된 시간, Vi은 입력전압, Vo는 승압형 컨버터(100)의 출력전압, T는 시간의 함수이다.Here, t on is the time when the switching transistor T 1 is turned on, Vi is the input voltage, Vo is the output voltage of the boost converter 100, and T is a function of time.
그리고, 상기 스위칭 트랜지스터(T1)가 턴오프되는 순간은 상기 제산기(250)를 통해 역톱니파 신호(V sw )에 신호 합성부(230)의 출력신호(Ve)를 일정한 이득으로나누어 출력되는 기준전압(Vd)과 전류 감지부(260)의 출력신호(Vcs)가 동일한 순간이다.The instant when the switching transistor Tl is turned off is determined by dividing the output signal Ve of the signal combining section 230 by a constant gain into the inverted saw tooth wave signal Vsw through the divider 250, The voltage Vd and the output signal Vcs of the current sensing unit 260 are the same moment.
[수학식2]&Quot; (2) "
단, V cs 는 전류 감지부(260)의 출력전압, Vd 는 제산기(250)의 기준전압,는 신호 합성부(230)의 출력전압,는 제산기(250)의 이득전압, K는 상수를 나타낸다.However, V cs Is the output voltage of the current sensing unit 260, Vd The reference voltage of the divider 250,The output voltage of the signal combiner 230,Is the gain voltage of the divider 250, and K is a constant.
상기 수학식 2 에 수학식 1을 대입하여 상기 V cs 에 포함된 입력전류를 유도하면 다음 수학식과 같다.If the input current included in V cs is derived by substituting Equation (1) into Equation (2), the following equation is obtained.
[수학식3]&Quot; (3) "
단,는 인덕터(L)에 의해 흐르게 되는 입력전류,는 감지저항이다.only, The input current flowing by the inductor L, Is the sense resistor.
상기 수학식 3에서 보면 시간의 함수인 입력전류는 입력전압(Vi)과 비례하고 일정한 이득()에 의해 전류 크기가 결정되어 입력전압(Vi)과 동상을 이룬다.In Equation (3), the input current Is proportional to the input voltage (Vi) and has a constant gain ( The current magnitude is determined and is in phase with the input voltage Vi.
도 3 을 참조하여 보면, 입력전압(Vi)이 증가하면 전류 감지부(260)의 출력전압(Vcs)과 제산기(250)의 기준전압(Vd)은 비교부(270)를 통해 상기 스위칭 트랜지스터(T1)의 턴오프 상태를 결정하는 구동신호(Gate)를 클럭신호(Clock)에 동기시켜 상기 구동신호(Gate)의 펄스 폭을 점차 증가시켜 출력한다. 상기 구동신호(Gate)에 의해 입력전류()의 상승 기울기(α)는 입력전압(Vi)에 비례하여 증가되고, 하강 기울기(β)는 출력전압(Vo)과 입력전압(Vi)의 차에 비례하므로 감소된다. 그러므로, 입력전류()는 입력전압(Vi)의 변동에 따라 제어되므로 동상의 입력전류()를 얻을 수 있다.3, when the input voltage Vi increases, the output voltage Vcs of the current sensing unit 260 and the reference voltage Vd of the divider 250 are compared with each other through the comparing unit 270, The driving signal Gate for determining the turn-off state of the driving transistor T1 is synchronized with the clock signal Clock so as to gradually increase the pulse width of the driving signal Gate. The driving signal (Gate) Is decreased in proportion to the difference between the output voltage Vo and the input voltage Vi since the falling slope? Is increased in proportion to the input voltage Vi. Therefore, the input current ( ) Is controlled in accordance with the variation of the input voltage (Vi), so that the in-phase input current ) Can be obtained.
도 4 를 참조하면, 입력전압(Vi)이 일정하고 출력전압(Vo)이 부하에 의해 변동이 있을 경우 출력전압(Vo)이 증가하면 신호 합성부(230)의 출력전압(Ve′)은 소정의 전압 크기만큼 증가된다. 그러므로, 전류 감지부(260)의 출력전압(Vcs)은 증가되고, 제산기(250)의 기준전압(Vd)은 비교부(270)를 통해 상기 스위칭 트랜지스터(T1)의 턴오프 상태가 결정되는 구동신호(Gate)는 클럭신호(Clock)에 동기되어 점차 상기 구동신호(Gate)의 펄스 폭을 감소시킨다. 이에 따라 입력전류()는 감소하여 증가된 출력전압(Vo′)을 정상상태로 제어된다.4, when the input voltage Vi is constant and the output voltage Vo fluctuates due to the load, when the output voltage Vo increases, the output voltage Ve 'of the signal combiner 230 is increased Lt; / RTI > Therefore, the output voltage Vcs of the current sensing unit 260 is increased, and the reference voltage Vd of the divider 250 is determined by the comparing unit 270 to determine the turn-off state of the switching transistor Tl The driving signal Gate is gradually synchronized with the clock signal Clock to reduce the pulse width of the driving signal Gate. Thus, the input current ( Is decreased to control the increased output voltage Vo 'to a steady state.
따라서, 본 발명은 입력전압(Vi) 내지 출력부하(Load)에 변동이 생기면 에러 증폭부(220)에서 이를 감지하여 역률을 보상할 수 있도록 입력전류가 제어된다.Accordingly, in the present invention, when a change occurs in the input voltage Vi to the output load, the error amplifier 220 senses the input voltage Vi and controls the input current to compensate the power factor.
본 발명은 입력전압 내지 출력부하의 변동에 대해서 입력전류를 제어시킬 수 있는 제어회로를 제공하므로 단위 역률(Unit Power Factor)에 가까운 고역률을 얻을 수 있고, 또한 회로구성이 간단하므로 경제성이 높은 역률 보상회로를 구현할수 있는 효과가 있다.The present invention provides a control circuit capable of controlling an input current with respect to variation of an input voltage to an output load so that a high power factor close to a unit power factor can be obtained and a circuit configuration is simple, Compensation circuit can be implemented.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046275A KR100415188B1 (en) | 1996-10-16 | 1996-10-16 | Power factor compensating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046275A KR100415188B1 (en) | 1996-10-16 | 1996-10-16 | Power factor compensating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980027480A KR19980027480A (en) | 1998-07-15 |
| KR100415188B1 true KR100415188B1 (en) | 2004-03-24 |
Family
ID=37319012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960046275A KR100415188B1 (en) | 1996-10-16 | 1996-10-16 | Power factor compensating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100415188B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524883B1 (en) * | 1998-01-07 | 2005-12-21 | 페어차일드코리아반도체 주식회사 | Power factor correction circuit |
| US6172492B1 (en) * | 1999-03-26 | 2001-01-09 | Sarnoff Corporation | Fixed off time and zero voltage switching dual mode power factor correcting converter |
| KR101219033B1 (en) | 2004-08-20 | 2013-01-07 | 삼성디스플레이 주식회사 | Power supplying apparatus and display device |
-
1996
- 1996-10-16 KR KR1019960046275A patent/KR100415188B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980027480A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949229A (en) | Power factor correction circuit having an error signal multiplied by a current signal | |
| US6275018B1 (en) | Switching power converter with gated oscillator controller | |
| US5367247A (en) | Critically continuous boost converter | |
| KR100286047B1 (en) | Power factor correction(pfc) circuit using reverse sawtooth wave | |
| US6862198B2 (en) | PWM power converter with digital sampling control circuitry | |
| US6377032B1 (en) | Method and apparatus for virtual current sensing in DC-DC switched mode power supplies | |
| US5264782A (en) | Dropout recovery circuit | |
| US9954445B2 (en) | Current converter with current control on the primary winding side and compensation of the propagation delay | |
| US5264780A (en) | On time control and gain circuit | |
| JP3659742B2 (en) | Switching mode power supply with power factor correction | |
| EP3641120B1 (en) | Controller with variable clock and switch frequency | |
| US7307405B2 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
| JP2005528875A (en) | DC-DC converter | |
| EP0669703B1 (en) | AC-DC converter | |
| WO2004051834A1 (en) | Digital regulation of power converters using primary-only feedback | |
| KR19990012879A (en) | Power Factor Correction Circuit of Power Supply | |
| US8619442B2 (en) | Boost-buck power factor correction | |
| KR20100011836A (en) | Switch controller, switch control method, and converter using the same | |
| KR100544186B1 (en) | Apparatus for providing power | |
| US6177782B1 (en) | Circuit and method of controlling a regulator with an output feedback signal and devoid of an input feedforward signal | |
| US5111133A (en) | Converter circuit for current mode control | |
| US5777503A (en) | Pulse width modulation bias to minimize effect of noise due to ramp switching | |
| US7098631B2 (en) | Method and control circuit for power factor correction | |
| KR100415188B1 (en) | Power factor compensating circuit | |
| EP1514341A1 (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |