KR100413181B1 - Method and Apparatus of Up-Link Multi Channel Control using Chip Offset Parameter - Google Patents
Method and Apparatus of Up-Link Multi Channel Control using Chip Offset Parameter Download PDFInfo
- Publication number
- KR100413181B1 KR100413181B1 KR10-2001-0084450A KR20010084450A KR100413181B1 KR 100413181 B1 KR100413181 B1 KR 100413181B1 KR 20010084450 A KR20010084450 A KR 20010084450A KR 100413181 B1 KR100413181 B1 KR 100413181B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal information
- offset value
- chip offset
- information
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W8/00—Network data management
- H04W8/22—Processing or transfer of terminal data, e.g. status or physical capabilities
- H04W8/24—Transfer of terminal data
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것임.The present invention relates to an apparatus for controlling a reverse channel using a chip offset value and a method thereof and a computer-readable recording medium having recorded thereon a program for realizing the method.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
본 발명은, 역방향 다채널 제어장치에서 처리해야할 단말기 정보를 칩 오프셋 값에 따라 정렬된 상태로 큐에 저장하여 그 순서대로 단말기들을 제어함으로써, 정보유지 시간내에 처리되지 못한 채 새로운 프레임으로 바뀌는 단말정보 제어실패의 확률을 감소시키는 칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.According to the present invention, the terminal information to be processed in the reverse multi-channel controller is stored in a queue arranged in accordance with the chip offset value and the terminals are controlled in that order, thereby changing the terminal information into a new frame without being processed within the information retention time. An apparatus for controlling a reverse channel using a chip offset value for reducing the probability of control failure, and a method thereof and a computer-readable recording medium recording a program for realizing the method.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
본 발명은, 칩 오프셋 값을 이용한 역방향 다채널 제어장치에 있어서, 적어도 하나 이상의 사용자 단말기로부터 필요한 단말정보를 수신하여 복조하기 위한 복조 수단; 상기 복조 수단에서 복조된 신호를 한정된 소정의 시간동안 저장하기 위한 제 1 저장 수단; 상기 제 1 저장 수단으로부터 다중화(Multiplexing)된 정보를 입력받아 역다중화(Demultiplexing)하기 위한 역다중화 수단; 상기 역다중화 수단으로부터 정보를 입력받아 복호화(Decoding)한 후 상위 계층에 전달하기 위한 복호화 수단; 상기 단말정보의 처리결과를 체크비트로 표시하고, 칩 오프셋 값에 따라 상기 단말정보를 정렬하여 저장하기 위한 제 2 저장 수단; 및 상기 제 2 저장 수단의 체크비트 표시를 검색하여 미처리된 단말정보를 처리하도록 상기 역다중화 수단 및 복호화 수단을 제어하기 위한 제어 수단을 포함함.According to an aspect of the present invention, there is provided an apparatus for controlling a reverse channel using a chip offset value, the apparatus comprising: demodulation means for receiving and demodulating necessary terminal information from at least one user terminal; First storage means for storing the demodulated signal in said demodulation means for a defined predetermined time; Demultiplexing means for receiving demultiplexed information received from the first storage means; Decoding means for receiving information from the demultiplexing means and decoding the information, and transmitting the information to a higher layer; Second storage means for displaying the processing result of the terminal information in a check bit and sorting and storing the terminal information according to a chip offset value; And control means for controlling the demultiplexing means and the decoding means to retrieve the checkbit indication of the second storage means and process unprocessed terminal information.
4. 발명의 중요한 용도4. Important uses of the invention
본 발명은 기지국 등에 이용됨.The present invention is used in a base station and the like.
Description
본 발명은 칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 보다 상세하게는 역방향 다채널 제어장치에서 처리해야 할 단말기들의 정보를 칩 오프셋 값에 따라 정렬하여 큐(Queue)에 저장한 후 그 순서로 단말기들을 제어함으로써, 정보유지시간 내에 처리되지 못한 채 새로운 프레임으로 바뀌어 단말기 정보 제어가 실패되는 확률을 감소시킨 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.The present invention relates to a reverse multi-channel control apparatus using a chip offset value, and a method and a computer-readable recording medium recording a program for realizing the method, and more particularly, to the reverse multi-channel control apparatus The information is sorted according to the chip offset value and stored in the queue, and then the terminals are controlled in that order, thereby changing to a new frame without processing within the information retention time, thereby reducing the probability of the terminal information control failure. A multi-channel controller and a method thereof and a computer-readable recording medium having recorded thereon a program for realizing the method.
여기서, 큐는 데이터가 들어간 순서대로 제거되는 자료구조로서,선입선출(FIFO : First In First Out)의 특징을 지니고 있다.In this case, the queue is a data structure that is removed in the order in which data is input, and has a feature of first in first out (FIFO).
일반적으로, 단말기는 기지국이 발신한 동기 채널로 슬롯(Slot) 동기, 프레임(Frame) 동기, 스크램블 코드(Scramble Code)를 획득한 후, 프리앰블(Preamble) 신호와 발신 메시지를 송신하여 호를 유발시킬 의사를 상위 제어국에 알린다. 상위 제어국은 기지국과 단말기에 트래픽 채널상태로 전이에 필요한 모든 파라미터를 전송한다.In general, the terminal acquires slot synchronization, frame synchronization, scramble code as a synchronization channel transmitted by a base station, and then transmits a preamble signal and an outgoing message to cause a call. Notify the upper control station. The upper control station transmits all parameters necessary for the transition to the traffic channel state to the base station and the terminal.
이에 따라, 역방향 다채널 제어장치는 정보를 획득하고, 획득된 정보는 트랜스포트 채널에 전달되어 채널 디코딩 과정을 거친 후, 상위 계층에 전달된다.Accordingly, the reverse multi-channel controller obtains the information, and the obtained information is transmitted to the transport channel and subjected to the channel decoding process, and then to the upper layer.
여기서, 역방향 다채널 제어장치에 k개의 단말기 정보가 이미 등록되어 있다고 가정하면, 새로 도착한 단말기 정보는 k+1번째 위치에 등록된다. 즉, k+1번째에 등록된 단말기 정보를 성공적으로 처리하기 위하여 이전 큐에 도착한 모든 단말기 정보가 선처리 되어야만 한다.Here, assuming that k terminal information is already registered in the reverse multi-channel controller, the newly arrived terminal information is registered in the k + 1th position. That is, in order to successfully process the terminal information registered in the k + 1th, all terminal information arriving at the previous queue must be preprocessed.
한편, 다수의 단말기들은 매 10ms마다 각기 다른 정보를 전송하며 기지국은 각 단말기들이 전송한 정보들을 처리하므로, 기지국이 현재 처리중인 단말기 정보 때문에 새롭게 추가된 단말기 정보를 처리할 수 없을 때에는 단말기 정보가 유지될 수 있는 시간에 관계없이 그 시간순서대로 큐에 저장된다.On the other hand, since a plurality of terminals transmit different information every 10ms and the base station processes the information transmitted by each terminal, the terminal information is maintained when the base station cannot process newly added terminal information because of the terminal information currently being processed. Regardless of how long it can be, the queue is stored in that time order.
도 1 은 종래의 호 발생순서에 따라 단말정보를 큐에 저장한 상태를 나타낸 설명도로서, 상기 도 1에 도시된 바와 같이 칩 오프셋 값에 상관없이 호 발생순서에 따라 단말정보가 큐에 저장된다.FIG. 1 is an explanatory diagram illustrating a state in which terminal information is stored in a queue according to a conventional call generation sequence. As shown in FIG. 1, terminal information is stored in a queue according to a call generation sequence regardless of a chip offset value. .
그리고 현재 처리중인 단말기 10ms 프레임 정보 처리후, 큐에 저장된 다음순서의 단말기 정보와 외부 메모리에 저장된 10ms 프레임은 트랜스포트 채널블록으로 전달된다.After processing the terminal 10ms frame information currently being processed, the next terminal information stored in the queue and the 10ms frame stored in the external memory are transferred to the transport channel block.
그러나, 현재 처리중인 단말기 정보 처리시간이 큐에 저장된 단말기 정보 유지시간보다 길어질 때는, 도착 순서대로 큐에 저장된 각 단말기 정보 중 일부가 정보유지 시간 내에 처리되지 못하여 트랜스포트 채널에 전달되지 못하고, 다음 10ms 정보로 변화되는 경우가 발생한다.However, when the terminal information processing time currently being processed is longer than the terminal information holding time stored in the queue, some of the terminal information stored in the queue in the order of arrival cannot be processed within the information holding time and cannot be delivered to the transport channel. There is a case where the information is changed.
이처럼, 종래의 기술은 단말기 정보 유지시간이 한정되어 있는 단말 정보가 원활하게 처리되지 못하는 문제점이 있었다.As described above, the related art has a problem that terminal information whose terminal information holding time is limited cannot be processed smoothly.
본 발명은, 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 역방향 다채널 제어장치에서 처리해야할 단말기 정보를 칩 오프셋 값에 따라 정렬된 상태로 큐에 저장하여 그 순서대로 단말기들을 제어함으로써, 정보유지 시간내에 처리되지 못한 채 새로운 프레임으로 바뀌는 단말정보 제어실패의 확률을 감소시키는 칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.The present invention is proposed to solve the problems of the prior art as described above, and stores the terminal information to be processed in the reverse multi-channel controller in a queue arranged in accordance with the chip offset value to control the terminals in that order Thus, a reverse multi-channel controller using a chip offset value that reduces the probability of a terminal information control failure of changing to a new frame without being processed within an information holding time, and a method and a computer program for recording the program for realizing the method can be read. The purpose is to provide a recording medium.
도 1 은 종래의 호 발생순서에 따라 단말정보를 큐에 저장한 상태를 나타낸 설명도.1 is an explanatory diagram showing a state in which terminal information is stored in a queue according to a conventional call generation sequence;
도 2 는 본 발명에 따른 칩 오프셋 값을 이용한 역방향 다채널 제어장치의 일실시예 구성도.2 is a block diagram of an apparatus for controlling a reverse channel using a chip offset value according to the present invention.
도 3 은 칩 오프셋 값만큼 차이를 두어 발신하는 순방향 기지국의 데이터 발신을 나타낸 설명도.3 is an explanatory diagram showing data transmission of a forward base station transmitting with a difference by a chip offset value;
도 4 는 발신 및 수신정보가 기지국 및 단말기로부터 발신되는 시점과 수신되는 시점을 시간축에서 나타낸 설명도.4 is an explanatory diagram showing a time point at which time of origination and reception information is transmitted and received from a base station and a terminal;
도 5 는 본 발명에 따라 칩 오프셋 값으로 정렬된 큐의 상태를 나타낸 설명도.5 is an explanatory diagram showing a state of queues arranged by chip offset values according to the present invention;
도 6 은 칩 오프셋 값을 이용한 역방향 다채널 제어방법에 대한 일실시예 흐름도.6 is a flowchart illustrating a reverse multichannel control method using a chip offset value.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
100 : 단말기 110 : 역방향 다채널 제어장치100: terminal 110: reverse multi-channel controller
120 : 상위 레이어 130 : 복조부120: upper layer 130: demodulator
140 : 저장부 150 : 트랜스포트 채널140: storage unit 150: transport channel
160 : 연결부 170 : 역 다중화부160: connection unit 170: demultiplexer
180 : 복호부 190 : 제어부180: decoding unit 190: control unit
200 : 큐200: cue
상기 목적을 달성하기 위한 본 발명은, 칩 오프셋 값을 이용한 역방향 다채널 제어장치에 있어서, 적어도 하나 이상의 사용자 단말기로부터 필요한 단말정보를 수신하여 복조하기 위한 복조 수단; 상기 복조 수단에서 복조된 신호를 한정된 소정의 시간동안 저장하기 위한 제 1 저장 수단; 상기 제 1 저장 수단으로부터 다중화(Multiplexing)된 정보를 입력받아 역다중화(Demultiplexing)하기 위한 역다중화 수단; 상기 역다중화 수단으로부터 정보를 입력받아 복호화(Decoding)한 후 상위 계층에 전달하기 위한 복호화 수단; 상기 단말정보의 처리결과를 체크비트로 표시하고, 칩 오프셋 값에 따라 상기 단말정보를 정렬하여 저장하기 위한 제 2 저장 수단; 및 상기 제 2 저장 수단의 체크비트 표시를 검색하여 미처리된 단말정보를 처리하도록 상기 역다중화 수단 및 복호화 수단을 제어하기 위한 제어 수단을 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a reverse channel control apparatus using a chip offset value, comprising: demodulation means for receiving and demodulating necessary terminal information from at least one user terminal; First storage means for storing the demodulated signal in said demodulation means for a defined predetermined time; Demultiplexing means for receiving demultiplexed information received from the first storage means; Decoding means for receiving information from the demultiplexing means and decoding the information, and transmitting the information to a higher layer; Second storage means for displaying the processing result of the terminal information in a check bit and sorting and storing the terminal information according to a chip offset value; And control means for controlling the demultiplexing means and the decoding means to retrieve the checkbit indication of the second storage means and process unprocessed terminal information.
한편, 본 발명은, 칩 오프셋(Chip Offset) 값을 이용한 역방향 다채널 제어장치에 적용되는 역방향 다채널 제어방법에 있어서, 호가 발생하면 체크 비트(Check Bit)를 초기화하고 각 단말정보의 칩 오프셋 값을 저장하는 제 1 단계; 상기 칩 오프셋 값에 따라 상기 저장되어 있는 단말정보를 정렬시키는 제 2 단계; 상기 정렬된 단말정보의 체크 비트를 검사하는 제 3 단계; 및 상기 검사된 체크 비트에 따라 트랜스포트 채널(Transport Channel)에서 해당 단말정보를 처리하여 상위 계층으로 전달하는 제 4 단계를 포함하는 것을 특징으로 한다.On the other hand, the present invention, in the reverse multi-channel control method applied to the reverse multi-channel control apparatus using a chip offset value, when a call occurs, initializes the check bit (chip) of each terminal information A first step of storing the; A second step of sorting the stored terminal information according to the chip offset value; A third step of checking check bits of the aligned terminal information; And a fourth step of processing corresponding terminal information in a transport channel according to the checked check bit and delivering the terminal information to a higher layer.
한편, 본 발명은, 프로세서를 구비한 역방향 다채널 제어장치에, 호가 발생하면 체크 비트(Check Bit)를 초기화하고 각 단말정보의 칩 오프셋 값을 저장하는 제 1 기능; 상기 칩 오프셋 값에 따라 상기 저장되어 있는 단말정보를 정렬시키는제 2 기능; 상기 정렬된 단말정보의 체크 비트를 검사하는 제 3 기능; 및 상기 검사된 체크 비트에 따라 트랜스포트 채널(Transport Channel)에서 해당 단말정보를 처리하여 상위 계층으로 전달하는 제 4 기능을 포함하는 것을 특징으로 한다.On the other hand, the present invention, the reverse multi-channel controller having a processor, the first function of initializing a check bit (bit) when the call occurs and to store the chip offset value of each terminal information; A second function of sorting the stored terminal information according to the chip offset value; A third function of checking check bits of the aligned terminal information; And a fourth function of processing corresponding terminal information in a transport channel according to the checked check bit and delivering the terminal information to a higher layer.
이처럼, 본 발명에서는 칩 오프셋 값으로 정렬된 순서대로 단말정보를 처리하는 것이 호 시작순으로 단말정보를 처리하는 것보다 양질의 통신서비스를 제공하므로, 상위 제어국이 각 기지국 부하를 미리 고려하여 결정한 프레임 오프셋, 티 셀, 칩 오프셋 파라미터 중 칩 오프셋 값을 새로운 단말정보가 추가될 때마다 그 단말정보를 큐에 저장하는 순서의 척도로 사용하는 것을 특징으로 하며, 일반적으로 상기 역방향 다채널 제어장치는 역방향 기지국 내에 존재하게 된다.As described above, in the present invention, the processing of the terminal information in the order arranged by the chip offset values provides a higher quality communication service than processing the terminal information in the order of the call start. The chip offset value among the frame offset, t-cell, and chip offset parameters is used as a measure of the order of storing the terminal information in a queue each time new terminal information is added. It exists in the reverse base station.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2 는 본 발명에 따른 칩 오프셋 값을 이용한 역방향 다채널 제어장치의 일실시예 구성도로서, 상기 도 2에 도시된 바와 같이 역방향 다채널 제어장치(110)는 적어도 하나 이상의 사용자 단말기(100)로부터 필요한 정보를 수신하여 복조(Demodulation)하기 위한 복조부(130)와, 복조부(130)로부터 복조된 신호를 한정된 시간동안 저장하기 위한 저장부(140)와, 저장부(140)로부터 일시 저장된 정보들을 소정의 과정을 거쳐 상위 레이어(120)에 전달하기 위한 트랜스포트 채널(150)을 포함한다.FIG. 2 is a block diagram illustrating an apparatus for controlling a reverse multichannel using a chip offset value according to the present invention. As illustrated in FIG. 2, the reverse multichannel controller 110 may include at least one user terminal 100. A demodulator 130 for receiving and demodulating necessary information from the demodulator 130, a storage 140 for storing the demodulated signal from the demodulator 130 for a limited time, and temporarily storing the demodulated signal from the storage 140. A transport channel 150 for transferring information to the upper layer 120 through a predetermined process.
여기서, 저장부(140)에 저장된 단말정보는 바람직하게는 후술하는 큐(200)에저장된 단말정보의 순서에 대한 정보와 마찬가지로 10ms동안의 정보유지시간을 가지며, 큐(200)내부에 정렬된 단말정보의 순서에 따라 트랜스포트 채널(150)로 단말정보를 출력한다.Here, the terminal information stored in the storage 140 preferably has an information holding time of 10 ms, similar to the information on the order of the terminal information stored in the queue 200 to be described later, and the terminals arranged in the queue 200. Terminal information is output to the transport channel 150 in the order of the information.
한편, 트랜스포트 채널(150)은 저장부(140)로부터 정보를 입력받기 위한 연결부(160)와, 연결부로부터 입력받은 기 다중화(Multiplexing)되어있는 정보에 대해 역다중화(Demultiplexing) 기능을 수행하기 위한 역다중화부(170)와, 역다중화부(170)로부터 정보를 입력받아 복호화(Decoding)하여 상위 레이어(120)에 전달하기 위한 복호부(180)와, 트랜스포트 채널(150) 내의 제반 기능을 큐(200)에 저장되어 있는 단말정보의 순서대로 수행하기 위한 제어부(190)와, 제어부(190) 내에 위치하여 칩 오프셋 값에 따라 정렬된 단말정보를 저장시키며 바람직하게는 10ms 간격으로 다음 단말정보로 갱신시키기 위한 큐(200)를 포함한다.On the other hand, the transport channel 150 is connected to the connection unit 160 for receiving information from the storage unit 140, and to perform the demultiplexing (Demultiplexing) function for the previously multiplexed (Multiplexed) information received from the connection unit The demultiplexer 170, a decoder 180 for receiving information from the demultiplexer 170, decoding the information, and transmitting the decoded information to the upper layer 120, and all functions of the transport channel 150. The control unit 190 for performing the order of the terminal information stored in the queue 200, and stores the terminal information arranged in the control unit 190 according to the chip offset value, preferably next terminal information at intervals of 10ms A queue 200 for updating.
도 3 은 칩 오프셋 값만큼 차이를 두어 발신하는 순방향 기지국의 데이터 발신을 나타낸 설명도로서, 상기 도 3에 도시된 바와 같이 순방향 기지국은 기지국간 구별을 하기 위한 티 셀(T Cell)과 각 단말기마다 서로 다른 "256*짝수"의 배수만큼 칩 오프셋 값 차이를 두어 모든 단말기로 정보를 발신한다. 여기서, 정보를 수신한 각 단말기는 프레임(Frame) 단위의 프로세싱 시간을 거친 후 최소한 칩 오프셋(Chip Offset)만큼 차이를 두고 역방향 다채널 제어장치(110)로 매 10ms 단위로 정보를 전송한다.FIG. 3 is an explanatory diagram illustrating data transmission of a forward base station transmitting with a difference by a chip offset value. As shown in FIG. 3, a forward base station has a T cell and a respective terminal for distinguishing between base stations. Information is sent to all terminals with a chip offset value difference of multiple "256 * even numbers". Here, after receiving the information, each terminal transmits the information to the reverse multi-channel controller 110 every 10 ms with a difference of at least a chip offset after a frame processing time.
도 4 는 발신 및 수신정보가 기지국 및 단말기로부터 발신되는 시점과 수신되는 시점을 시간축에서 나타낸 설명도로서, 상기 도 4에 도시된 바와 같이 각 단말기들이 발신한 정보가 역방향 다채널 제어장치에 도착하는 시점은 단말마다 서로 차이를 두고 도착한다. 여기서, 역방향 다채널 제어장치(110)에 도착된 단말정보는 도착된 시점부터 10ms동안 역방향 다채널 제어장치(110) 내의 저장부(140)에 저장된다.FIG. 4 is an explanatory diagram showing the time point at which the originating and receiving information is transmitted and received from the base station and the terminal on the time axis. As shown in FIG. 4, the information transmitted from each terminal arrives at the reverse multi-channel controller. A viewpoint arrives with a difference from each terminal. Here, the terminal information arrived at the reverse multi-channel controller 110 is stored in the storage unit 140 in the reverse multi-channel controller 110 for 10 ms from the time of arrival.
한편, 단말정보가 도착하는 시점이 서로 다른 이유는 이미 상위 제어국에서 각 기지국의 부하를 고려하여 칩 오프셋 값을 각 기지국에 전달했기 때문이며, 저장부(140)에 저장된 각 단말정보를 손실없이 트랜스포트 채널(150)이 처리하기 위하여 칩 오프셋 값을 각 단말기가 전송한 단말정보 제어에 사용하며, 이렇게 함으로써 칩 오프셋 값이 적고 나중에 호를 시도한 단말기의 단말정보가 성공적으로 처리될 수 있는 확률이 증가될 수 있다.The reason why the terminal information arrives different from each other is that the upper control station has already transferred the chip offset value to each base station in consideration of the load of each base station, and transmits the terminal information stored in the storage 140 without loss. In order to process the port channel 150, the chip offset value is used to control the terminal information transmitted by each terminal, thereby reducing the chip offset value and increasing the probability that the terminal information of the terminal which attempted the call later can be successfully processed. Can be.
한편, 각 단말정보의 오프셋 값을 바탕으로 큐(200)내의 단말정보 위치를 정렬하기 위하여 k+1번째 단말 오프셋 값과 k번째 단말 오프셋 값의 차이가 음수일 때, 소팅(Sorting) 과정이 필요하다. 하지만, 이미 기존의 단말정보들을 제어중이므로 큐(200)의 앞쪽에 위치한 각 단말정보들은 이미 처리되었으며, 이처럼 처리된 상태를 나타낼 체크 비트(Check Bit)가 필요하게 된다.Meanwhile, when the difference between the k + 1st terminal offset value and the kth terminal offset value is negative in order to align the terminal information position in the queue 200 based on the offset value of each terminal information, a sorting process is required. Do. However, since the terminal information is already being controlled, each terminal information located in front of the queue 200 has already been processed, and a check bit indicating the processed state is needed.
도 5 는 본 발명에 따라 칩 오프셋 값으로 정렬된 큐의 상태를 나타낸 설명도로서, 상기 도 5에 도시된 바와 같이 각 단말정보의 큐(200) 내에서의 순위가 커질수록 각 단말정보의 칩 오프셋 값의 크기 또한 커지게끔 정렬된다.FIG. 5 is an explanatory view showing the states of queues arranged by chip offset values according to the present invention. As shown in FIG. 5, the chip of each terminal information becomes larger as the rank in the queue 200 of each terminal information increases. The size of the offset value is also aligned to increase.
또한, 각 단말정보는 체크비트 값을 부여받는데, 체크비트 값이 "1"인 경우는 단말정보의 트랜스포트 채널절차가 종료되었음을 의미하며, "0"인 경우는 단말정보의 트랜스포트 채널절차가 아직 종료되지 않았음을 의미한다.In addition, each terminal information is given a check bit value. If the check bit value is "1", this means that the transport channel procedure of the terminal information is completed. If "0", the transport channel procedure of the terminal information is determined. It hasn't finished yet.
또한, 새로운 단말정보의 유입없이 모든 단말정보들의 제어과정이 끝나면 다음 10ms 프레임 제어를 위하여 현재 프레임의 체크 비트는 "0"으로 초기화한다.In addition, when the control process of all terminal information is finished without introducing new terminal information, the check bit of the current frame is initialized to "0" for the next 10 ms frame control.
도 6 은 칩 오프셋 값을 이용한 역방향 다채널 제어방법에 대한 일실시예 흐름도로서, 상기 도 6을 참조하여 각 과정을 보다 상세히 설명하면 다음과 같다.FIG. 6 is a flowchart illustrating a reverse multi-channel control method using a chip offset value. Referring to FIG. 6, each process will be described in detail as follows.
먼저, 호가 발생되면(601), 트래픽 채널로 성공적으로 상태가 천이되었는지 여부를 검사한다(602).First, when a call is made (601), it is checked whether the state has successfully transitioned to the traffic channel (602).
상기 검사결과, 성공적으로 상태천이가 이루어지지 않았으면 호 발생이 실패하였음을 의미하며, 호 발생(601)이전의 대기상태로 회귀한다.As a result of the check, if the state transition is not successful, it means that the call generation has failed, and returns to the standby state before the call generation (601).
한편 상기 검사결과, 트래픽 채널로의 상태천이가 성공적으로 이루어졌다면 체크비트를 초기화하고(603), 칩 오프셋 값을 저장한다(604).Meanwhile, if the state transition to the traffic channel is successful, the check bit is initialized (603) and the chip offset value is stored (604).
이후, 큐에 기존의 단말정보가 있는지 여부를 검사한다(605).Thereafter, it is checked whether existing queue information exists in the queue (605).
상기 검사결과, 기존의 단말정보가 존재하지 않는다고 판정되면, 큐의 저장순으로 체크비트를 검사한다(608).If it is determined that the existing terminal information does not exist, the check bit is checked in the order of storing the queue (608).
한편 상기 검사결과, 기존의 단말정보가 존재한다고 판정되면, 칩 오프셋 값에 따라 정렬되었는지 여부를 다시 검토한다(606).On the other hand, if it is determined that existing terminal information exists as a result of the check, it is again examined whether or not the alignment according to the chip offset value (606).
상기 검토결과, 이미 칩 오프셋 값에 따라 정렬되어 있으면 큐의 저장순으로 체크 비트를 검사한다(608).As a result of the examination, if the data is already sorted according to the chip offset value, the check bits are checked in the order of storing the queue (608).
한편 상기 검토결과, 칩 오프셋 값에 따라 정렬되어 있지 않으면, 칩 오프셋 값의 순서대로 소팅(Sorting)작업을 수행한 후에(607), 큐의 저장순으로 체크 비트를 검사한다(608).On the other hand, if the sorting result is not sorted according to the chip offset value, the sorting operation is performed in the order of the chip offset values (607), and then check bits are checked in the storage order of the queue (608).
이어서, 큐에 저장된 순서대로 체크 비트를 검사한 결과(608), "1"이라고 판정되면 현재 10ms 프레임이 종료되었는지 여부를 검토한다(610).Subsequently, as a result of checking the check bits in the order stored in the queue (608), if it is determined as "1", it is examined whether or not the current 10ms frame has ended (610).
한편, 상기 체크 비트를 검사한 결과(608), "0"이라고 판정되면 트랜스포트 채널 알고리즘(해당 단말정보를 처리하여 상위 레이어로 전달)을 수행한 후(609), 현재 10ms 프레임이 종료되었는지 여부를 검토한다(610).On the other hand, after checking the check bit (608), if it is determined to be "0" after performing a transport channel algorithm (processing the corresponding terminal information to the upper layer) (609), whether the current 10ms frame is finished or not Review 610.
이후, 상기 10ms 프레임 종료여부를 검토한 결과(610), 현재 프레임이 종료되지 않았다면 새로운 호가 발생했는지 여부를 다시 검사한다(614). 검사결과로서(614), 새로운 호가 발생하였다고 판정되면 체크 비트를 초기화하며(603), 새로운 호가 발생하지 않았다고 판정되면 큐의 저장순으로 체크 비트를 검사한다(608).Then, as a result of examining whether the 10ms frame is terminated (610), if the current frame is not finished, it is again checked whether a new call has occurred (614). As a result of the check (614), if it is determined that a new call has occurred, the check bit is initialized (603). If it is determined that no new call has occurred, the check bit is checked (608) in the order of storing the queue.
한편, 상기 10ms 프레임 종료여부를 검토한 결과(610), 현재 프레임이 종료되었다면 모든 단말정보의 체크비트를 초기화한 후(611), 각 단말정보의 다음 10ms 정보를 입력받는다(612).On the other hand, after reviewing whether the 10ms frame is terminated (610), if the current frame is terminated after initializing the check bits of all the terminal information (611), and receives the next 10ms information of each terminal information (612).
다음으로, 새로운 호가 발생했는지 여부를 검사하여(613), 새로운 호가 발생되었다고 판정되면 체크 비트를 초기화하며(603), 새로운 호가 발생되지 않았다고 판정되면 큐의 저장순으로 체크비트를 검사한다(604).Next, it is checked whether a new call has occurred (613). If it is determined that a new call has occurred, the check bit is initialized (603). If it is determined that no new call has occurred, the check bit is checked in the order of storing the queue (604). .
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.As described above, the method of the present invention may be implemented as a program and stored in a recording medium (CD-ROM, RAM, ROM, floppy disk, hard disk, magneto-optical disk, etc.) in a computer-readable form.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
상기한 바와 같은 본 발명은, 처리될 단말정보들을 칩 오프셋 값에 따라서 정렬된 상태로 큐에 저장한 후 그 순서대로 단말을 제어하며, 또한 체크 비트를 사용함으로써 큐의 첫번째 위치에 단말정보가 도달하기 전에 단말정보가 새로운 프레임 내용으로 바뀌어 처리하지 못하는 단말정보 제어실패의 확률을 감소시키는 효과가 있다.According to the present invention as described above, the terminal information to be processed is stored in the queue in a state aligned with the chip offset value, and then the terminals are controlled in that order, and the terminal information arrives at the first position of the queue by using a check bit. Before the terminal information is changed to a new frame content, there is an effect of reducing the probability of a terminal information control failure that cannot be processed.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0084450A KR100413181B1 (en) | 2001-12-24 | 2001-12-24 | Method and Apparatus of Up-Link Multi Channel Control using Chip Offset Parameter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0084450A KR100413181B1 (en) | 2001-12-24 | 2001-12-24 | Method and Apparatus of Up-Link Multi Channel Control using Chip Offset Parameter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030054309A KR20030054309A (en) | 2003-07-02 |
| KR100413181B1 true KR100413181B1 (en) | 2003-12-31 |
Family
ID=32212942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0084450A KR100413181B1 (en) | 2001-12-24 | 2001-12-24 | Method and Apparatus of Up-Link Multi Channel Control using Chip Offset Parameter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100413181B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101017643B1 (en) * | 2008-10-31 | 2011-02-28 | 주식회사 코아룩스 | Detachable LED Lighting Module Apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05316562A (en) * | 1992-05-14 | 1993-11-26 | Fujitsu Ltd | Mobile communication system |
| KR19990084307A (en) * | 1998-05-04 | 1999-12-06 | 서평원 | Radio Resource Allocation Method in Mobile Communication System |
| WO2000011879A1 (en) * | 1998-08-20 | 2000-03-02 | Qualcomm Incorporated | System and method for priority access channel assignment in a cellular telephone system |
| KR20010021117A (en) * | 1999-07-28 | 2001-03-15 | 윤종용 | System and method for controlling priority calls in a wireless network |
-
2001
- 2001-12-24 KR KR10-2001-0084450A patent/KR100413181B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05316562A (en) * | 1992-05-14 | 1993-11-26 | Fujitsu Ltd | Mobile communication system |
| KR19990084307A (en) * | 1998-05-04 | 1999-12-06 | 서평원 | Radio Resource Allocation Method in Mobile Communication System |
| WO2000011879A1 (en) * | 1998-08-20 | 2000-03-02 | Qualcomm Incorporated | System and method for priority access channel assignment in a cellular telephone system |
| KR20010021117A (en) * | 1999-07-28 | 2001-03-15 | 윤종용 | System and method for controlling priority calls in a wireless network |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101017643B1 (en) * | 2008-10-31 | 2011-02-28 | 주식회사 코아룩스 | Detachable LED Lighting Module Apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030054309A (en) | 2003-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5253250A (en) | Routing and switching of high-speed optical data with the header transmitted on a subcarrier frequency | |
| RU2187898C2 (en) | Method, device, and telecommunication system for generating data locations; method, device and telecommunication system for data burst conveying | |
| US7050468B2 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
| KR100494066B1 (en) | Method and apparatus for backhauling data in a communication system | |
| CN101267288A (en) | System and method for prioritization of retransmission of protocol data units to assist radio-link-control retransmission | |
| US6587465B1 (en) | Base station in a mobile communication system | |
| AU4274996A (en) | Up link macro diversity method and apparatus in a digital mobile radio communication system | |
| WO1983000412A1 (en) | Idle time slot seizure and transmission facilities for loop communication system | |
| US7400626B2 (en) | Processing a duplicate data packet | |
| CN1351439A (en) | Method and device for packet transmission in packet data system | |
| KR19990044754A (en) | Base station host device | |
| US6839329B1 (en) | Cell flow synchronization establishing system of wireless ATM access system | |
| US7685492B2 (en) | Method, arrangement, node and mobile unit for improved transmission between two units of a telecommunication system | |
| CA2018719C (en) | Token passing type slotted loop network system with means for enabling high speed access control and simple frame slot stripping | |
| CA2399619A1 (en) | Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment | |
| JPH05160815A (en) | Error recovery processing method in consecutive transmission system | |
| SE522587C2 (en) | Method and receiver device for receiving repeated bursts in a radio communication system | |
| EP0899899B1 (en) | An apparatus and method for sharing a signaling channel | |
| KR100413181B1 (en) | Method and Apparatus of Up-Link Multi Channel Control using Chip Offset Parameter | |
| US6928056B2 (en) | System and method for distribution of a data stream from high-to-low-to-high bandwidth links | |
| CA2193180C (en) | Packet transferring device | |
| JPH0746250A (en) | Uninterruptible transmitter | |
| EP1838054B1 (en) | Method of hitless radio protection switching over ethernet and a system for carrying out the method | |
| US6418119B1 (en) | Data transmission apparatus and method thereof | |
| US6381249B1 (en) | Tandem pass through in a switched call |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081202 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |