KR100413044B1 - Method for forming via hole of semiconductor device - Google Patents
Method for forming via hole of semiconductor device Download PDFInfo
- Publication number
- KR100413044B1 KR100413044B1 KR1019970029072A KR19970029072A KR100413044B1 KR 100413044 B1 KR100413044 B1 KR 100413044B1 KR 1019970029072 A KR1019970029072 A KR 1019970029072A KR 19970029072 A KR19970029072 A KR 19970029072A KR 100413044 B1 KR100413044 B1 KR 100413044B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- spin
- interlayer insulating
- via hole
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000011521 glass Substances 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 13
- 238000000151 deposition Methods 0.000 abstract description 3
- 230000000452 restraining effect Effects 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- -1 siloxanes Chemical class 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 장치의 제조 공정 중 스핀온글래스(Spin-On-Glass)를 층간절연막으로 사용하는 반도체 장치의 비아홀 형성 방법에 관한 것이다.The present invention relates to a method of forming a via hole in a semiconductor device using spin-on-glass as an interlayer insulating film during a semiconductor device manufacturing process.
반도체 장치의 고집적화에 따라 금속 배선이 다층화 되는 추세이며, 종래에는 금속층간의 절연과 평탄화를 위해 금속층간에 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition; 이하 PECVD)으로 산화막을 증착한다. 그러나 플라즈마 산화막으로 상부 공정을 위한 평탄화가 충분하지 못하여 금속 배선간의 간극을 메우기 위해 스핀온글래스(Spin On Glass: 이하 스핀온글래스라 함)막을 사용하고 있다.As the semiconductor devices are highly integrated, metal wirings tend to be multilayered. In the related art, oxide films are deposited by plasma enhanced chemical vapor deposition (PECVD) between metal layers for insulation and planarization between metal layers. However, since the plasma oxide film is not sufficiently planarized for the upper process, a spin on glass (hereinafter referred to as spin on glass) film is used to fill the gap between the metal wirings.
스핀온글래스는 액체 형태로 주로 스핀(spin) 도포 방법에 의해 도포되며 보이드(void) 없이 좁은 공간을 채우는 것이 가능하여 스텝커버리지(step coverage)가 양호하고 공정이 간단하다. 스핀온글래스는 실락산(siloxanes) 또는 실리케이트(silicates )가 알코올이 포함된 용매에 섞인 것으로, 차후의 베이크(bake)나 큐어링(curing) 공정에서 탈수(dehydration), 응결(condensation), 중합(polymerization) 등에 의해 실란올(silanol) 기(radical) 들이 고체화되어 금속 배선간의 간극을 메운다. 그러나, 스핀온글래스막은 막질이 열악하기 때문에 스핀온글래스막 상부와 하부를 플라즈마 산화막으로 감싸주어 즉, 플라즈마 산화막/스핀온글래스막/플라즈마 산화막으로 이루어지는 3개층의 절연막으로 금속층간을 절연한다.Spin-on glass is applied in a liquid form mainly by a spin coating method, and it is possible to fill a narrow space without voids so that the step coverage is good and the process is simple. Spin-on glass is a mixture of siloxanes or silicates in an alcohol-containing solvent, which is dehydrated, condensed, or polymerized during subsequent bake or curing processes. By polymerization, silanol radicals solidify the gap and fill the gap between metal lines. However, since the spin-on glass film is poor in film quality, the upper and lower portions of the spin-on glass film are wrapped with a plasma oxide film, that is, the metal layer is insulated with three insulating films consisting of a plasma oxide film, a spin-on glass film, and a plasma oxide film.
그러나, 상기와 같이 종래 기술에 의해 반도체 장치의 금속층간 절연막 형성 공정을 진행하게 될 경우 금속 배선간의 전기적 연결을 위한 비아홀(via Hole) 식각시 스핀온글래스막의 측벽이 노출된다. 따라서, 비아홀 형성 마스크로 사용된 포토레지스트 패턴을 제거하기 위한 O2플라즈마 공정에서 노출된 스핀온글래스막의 유기 성분이 산소와 반응하여 비아홀 측면에 보잉(bowing) 현상을 유발하는 문제점이 있었다.However, when the interlayer insulating film forming process of the semiconductor device is performed according to the related art as described above, the sidewalls of the spin-on glass film are exposed during the via hole etching for the electrical connection between the metal wires. Therefore, the organic component of the spin-on glass film exposed during the O 2 plasma process for removing the photoresist pattern used as the via hole forming mask reacts with oxygen, causing bowing on the side of the via hole.
이하, 도1a 내지 도1c를 참조하여 스핀온글래스막을 층간절연막으로 사용하는 반도체 장치의 종래의 비아홀 형성 방법을 살펴본다.Hereinafter, a method of forming a via hole of a semiconductor device using a spin on glass film as an interlayer insulating film will be described with reference to FIGS. 1A to 1C.
먼저, 도1a에 도시한 바와 같이 소정의 하부층이 형성된 반도체 기판(도시하지 않음) 상에 주로 산화막으로 이루어지는 제1 층간절연막(11)을 형성하고, 상기 제1 층간절연막(11) 상에 Ti. TiN, Ti/TiN 등의 제1 장벽금속막(12)과 알루미늄 또는 텅스텐 등으로 제1 금속막(13)을 차례로 증착한 다음, 상기 제1 금속막(13)과 제1 장벽금속막(12)을 선택적으로 식각 한다.First, as shown in FIG. 1A, a first interlayer
다음으로, 도1b에 도시한 바와 같이 상기 전체 구조에 제2 층간절연막(14), 스핀온글래스막(15), 제3 층간절연막(16)을 차례로 형성한다.Next, as shown in Fig. 1B, a second interlayer
이어서, 도1c에 도시한 바와 같이, 비아홀(Via Hole)을 형성하기 위하여 포토레지스트 패턴(17)을 형성하고, 상기 포토레지스트 패턴(17)을 식각 방지막으로하여 상기 제3 층간절연막(16), 스핀온글래스막(15) 및 제2 층간절연막(14)을 식각하여 제1 금속막(13)이 드러나도록 한다.Subsequently, as shown in FIG. 1C, a
다음으로, 도1d에 도시한 바와 같이 상기 포토레지스트 패턴(17)을 O2플라즈마 제거 챔버에서 제거한다. O2플라즈마를 이용한 포토레지스트 패턴 제거 공정에서 산소가 스핀온글래스 막의 유기 성분(Si-CH3)과 반응하여 H20, CO 및 CO2를 형성하여 스핀온글래스 막의 측벽에 보잉(bowing) 현상이 나타난다.Next, as shown in FIG. 1D, the
도1e는 상기 전체 구조에 Ti, TiN, Ti/TiN 등으로 제2 장벽금속막(18)과 알루미늄 등으로 제2 금속막(19)을 증착한 후의 단면도이다. 도시한 바와 같이 스핀온글래스막의 측벽에서 발생하는 보잉 현상으로 인하여 제2 장벽금속막(18)이 끊어져 제2 금속막(19)의 스텝커버리지가 악화되고, 제2 장벽금속막(18)으로 덮이지 않은 스핀온글래스막에서 스핀온글래스에 함유되었던 수분이 빠져나와 이후의 압력 및 열이 가한 테스트 단계에서 문제가 발생하는 단점이 있다.FIG. 1E is a cross-sectional view after the second
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 스핀온글래스막을 층간절연막으로 사용하는 반도체 장치의 스핀온글래스 막의 보잉 현상을 억제하여 비아홀 내에 금속막을 효과적으로 증착하는 것이 가능한 반도체 장치의 비아홀 형성 방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems is to provide a method of forming a via hole in a semiconductor device capable of effectively depositing a metal film in a via hole by suppressing a bowing phenomenon of the spin on glass film of a semiconductor device using the spin on glass film as an interlayer insulating film. The purpose is to provide.
도1a 내지 도1e는 종래의 기술에 따른 반도체 장치의 비아홀 형성 공정 단면도.1A to 1E are cross-sectional views of a via hole forming process of a conventional semiconductor device.
도2a 내지 도2e는 본 발명의 일실시예에 따른 반도체 장치의 비아홀 형성 공정 단면도.2A through 2E are cross-sectional views of a via hole forming process in a semiconductor device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing
11, 21: 제1 층간 절연막 12, 22, 17, 27: 장벽금속막11, 21: first interlayer
13, 23, 18, 28: 금속막 14, 24: 제2 층간 절연막13, 23, 18, 28:
15, 25: 스핀온글래스막 16, 26: 제3 층간절연막15, 25: spin on
상기 목적을 달성하기 위한 본 발명은 반도체 장치의 비아홀 형성 방법에 있어서, 소정의 하부층이 형성된 반도체 기판 상에 제1 금속 배선을 형성하는 단계; 전체 구조 상부에 제1 층간절연막, 스핀온글래스막 및 제2 층간절연막을 차례로 형성하는 단계; 상기 제2 층간절연막, 스핀온글래스막 및 제1 층간절연막을 선택적으로 식각하여 상기 제1 금속 배선이 드러나도록 하는 단계; 및 산소 및 질소를 포함하는 플라즈마 분위기에서 상기 포토레지스트 패턴을 제거하는 단계를 포함하여 이루어진다.According to another aspect of the present invention, there is provided a method of forming a via hole in a semiconductor device, the method including: forming a first metal wire on a semiconductor substrate on which a predetermined lower layer is formed; Sequentially forming a first interlayer insulating film, a spin-on glass film, and a second interlayer insulating film over the entire structure; Selectively etching the second interlayer insulating film, the spin-on-glass film, and the first interlayer insulating film to expose the first metal wires; And removing the photoresist pattern in a plasma atmosphere containing oxygen and nitrogen.
금속 배선을 전기적으로 연결하기 위한 비아홀을 형성한 후, O2플라즈마를 사용하여 비아홀 형성 마스크로 사용된 포토레지스트 패턴을 제거하는 공정에서 제거 시간이 감소할수록 스핀온글래스막의 측벽의 식각 정도는 감소한다. 따라서, 본 발명은 비아홀 형성 후, O2플라즈마를 이용한 포토레지스트 제거시 N2기체를 첨가해서 포토레지스트 패턴 제거 비율을 크게 증가시켜 O2를 이용한 제거 시간을 감소시킴으로써 스핀온글래스막 측벽에서 일어나는 보잉 현상을 방지한다.In the process of removing the photoresist pattern used as the via hole forming mask using an O 2 plasma after forming the via hole for electrically connecting the metal wiring, the etching degree of the sidewall of the spin-on glass film decreases as the removal time decreases. . Accordingly, the present invention takes place in the on-glass film side wall spin by reducing the removal time using the after forming via holes, O 2 plasma for using the photoresist removed in O 2 by by adding N 2 gas greatly increases the removal rate photoresist pattern Boeing Prevent the phenomenon.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
먼저, 도2a에 도시한 바와 같이 소정의 하부층이 형성된 반도체 기판(도시하지 않음) 상에 주로 산화막으로 이루어지는 제1 층간절연막(21)을 형성하고, 상기 제1 층간절연막(21) 상에 Ti. TiN, Ti/TiN 등의 제1 장벽금속막(22)과 알루미늄 또는 텅스텐 등으로 제1 금속막(23)을 차례로 증착한 다음, 상기 제1 금속막(23)과 제1 장벽금속막(22)을 선택적으로 식각한다.First, as shown in FIG. 2A, a first interlayer
다음으로, 도2b에 도시한 바와 같이 상기 전체 구조에 제2 층간절연막(24), 스핀온글래스막(25), 제3 층간절연막(26)을 차례로 형성한다.Next, as shown in Fig. 2B, a second
이어서, 도2c에 도시한 바와 같이, 비아홀(Via Hole)을 형성하기 위하여 포토레지스트 패턴(27)을 형성하고, 상기 포토레지스트 패턴(27)을 식각 방지막으로하여 상기 제3 층간절연막(26), 스핀온글래스막(25) 및 제2 층간절연막(24)을 식각하여 제1 금속막(23)이 드러나도록 한다.Next, as shown in FIG. 2C, the third
다음으로, 도2d에 도시한 바와 같이 상기 포토레지스트 패턴(27)을 O2플라즈마 제거 챔버내에 제거하는데 이때, 400 내지 600 sccm의 N2를 첨가하여 포토레지스트 패턴 제거 비율을 증가시킨다. 따라서 산소와 스핀온글래스막(25)의 반응 시간이 감소되고 상기 N2기체로 인한 접착력이 좋은 중합체(polymer)를 형성으로 보호(passivation) 효과가 나타나 스핀온글래스 막의 측벽에서 보잉 현상이 방지된다.Next, as shown in FIG. 2D, the
도2e는 Ti, TiN, Ti/TiN 등으로 장벽금속막(28)과 알루미늄 등으로 제2 금속막(29)을 증착한 후의 단면도이다. 도시한 바와 같이 스핀온글래스막(25) 측벽의 보잉현상 발생이 방지되어 비아홀 내에 증착되는 장벽금속막(28)의 끊임이 없이 연속적으로 증착된다. 따라서, 스핀온글래스막의 노출에 따라 스핀온글래스막에 함유되었던 수분이 빠져 나오는 문제점을 제거할 수 있으며, 상기 장벽금속막(28) 상에 증착되는 제2 금속막(28)의 스텝커버리지를 개선할 수 있다.2E is a cross-sectional view after the
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the technical field of the present invention without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
상기와 같이 이루어지는 본 발명은 스핀온글래스막을 층간절연막으로 사용하는 반도체 장치의 비아홀 형성 과정에서, 비아홀 형성 마스크인 포토레지스트 패턴을 O2및 N2가 포함된플라즈마로 제거함으로써, 비아홀 형성시 노출된 스핀온글래스막의 측벽이 O2와 반응하는 시간이 단축되고, N2의 보호 효과로 스핀온글래스막의 측벽에서 일어나는 보잉 현상을 방지하여 스텝커버리지가 양호한 금속막을 형성함과 동시에 스핀온글래스막에 함유된 수분이 빠져 나오는 것이 방지되어 반도체 소자의 신뢰성을 향상시킬 수 있다.According to the present invention as described above, during the via hole formation process of a semiconductor device using the spin-on-glass film as an interlayer insulating film, the photoresist pattern, which is a via hole formation mask, is removed by plasma containing O 2 and N 2 , thereby exposing the via hole. The time for the sidewall of the spin-on-glass film to react with O 2 is shortened, and the protective effect of N 2 prevents the bowing phenomenon occurring on the sidewall of the spin-on-glass film, thereby forming a metal film with good step coverage and being included in the spin-on glass film. The escaped moisture can be prevented to improve the reliability of the semiconductor device.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029072A KR100413044B1 (en) | 1997-06-30 | 1997-06-30 | Method for forming via hole of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029072A KR100413044B1 (en) | 1997-06-30 | 1997-06-30 | Method for forming via hole of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990004912A KR19990004912A (en) | 1999-01-25 |
| KR100413044B1 true KR100413044B1 (en) | 2004-03-09 |
Family
ID=37422981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970029072A KR100413044B1 (en) | 1997-06-30 | 1997-06-30 | Method for forming via hole of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100413044B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160022A (en) * | 1991-12-09 | 1993-06-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| KR940027101A (en) * | 1993-05-18 | 1994-12-10 | 문정환 | Manufacturing Method of Semiconductor Device |
| US5393702A (en) * | 1993-07-06 | 1995-02-28 | United Microelectronics Corporation | Via sidewall SOG nitridation for via filling |
| US5413963A (en) * | 1994-08-12 | 1995-05-09 | United Microelectronics Corporation | Method for depositing an insulating interlayer in a semiconductor metallurgy system |
| KR970013070A (en) * | 1995-08-23 | 1997-03-29 | 기타오카 다카시 | Semiconductor device and manufacturing method thereof |
-
1997
- 1997-06-30 KR KR1019970029072A patent/KR100413044B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160022A (en) * | 1991-12-09 | 1993-06-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| KR940027101A (en) * | 1993-05-18 | 1994-12-10 | 문정환 | Manufacturing Method of Semiconductor Device |
| US5393702A (en) * | 1993-07-06 | 1995-02-28 | United Microelectronics Corporation | Via sidewall SOG nitridation for via filling |
| US5413963A (en) * | 1994-08-12 | 1995-05-09 | United Microelectronics Corporation | Method for depositing an insulating interlayer in a semiconductor metallurgy system |
| KR970013070A (en) * | 1995-08-23 | 1997-03-29 | 기타오카 다카시 | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990004912A (en) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100358545B1 (en) | Semiconductor device and process for producing the same | |
| EP1182275B1 (en) | Method of forming an interlayer insulating film | |
| US5371047A (en) | Chip interconnection having a breathable etch stop layer | |
| US6162583A (en) | Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers | |
| KR100675722B1 (en) | Semiconductor wafer device having separated conductive patterns in peripheral area and its manufacture method | |
| JP2001077196A (en) | Manufacture of semiconductor device | |
| KR100382376B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100333562B1 (en) | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film | |
| KR100333382B1 (en) | Method for forming multi-level metal interconnection of semiconductor device | |
| US6506680B1 (en) | Method of forming connections with low dielectric insulating layers | |
| KR100413044B1 (en) | Method for forming via hole of semiconductor device | |
| KR19990054912A (en) | Method of forming interlayer insulating film of semiconductor device | |
| JP3400162B2 (en) | Method for manufacturing semiconductor device | |
| US6660645B1 (en) | Process for etching an organic dielectric using a silyated photoresist mask | |
| KR100522761B1 (en) | Method for forming pattern of semiconductor memory device by using dual damascene | |
| KR19990009557A (en) | Wiring formation method | |
| KR100315455B1 (en) | a semiconductor device and a manufacturing method thereof | |
| KR100257151B1 (en) | Method of forming intermetal dielectrics of semiconductor device | |
| KR100244410B1 (en) | Method for forming inter-layer insulating film in semiconductor device | |
| KR101181271B1 (en) | Method for Forming Metal Line of Semiconductor Device | |
| KR100199367B1 (en) | Method for forming a contact hole of a semiconductor device | |
| KR100406733B1 (en) | manufacturing method of semiconductor device | |
| KR100248621B1 (en) | Method for manufacturing semiconductor device | |
| KR100262009B1 (en) | A method of fabricating semiconductor device | |
| KR100410810B1 (en) | Method for forming multilayer metal line of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |