KR100406963B1 - 비동기전송모드 셀의 채널별 전송장치 및 그 방법 - Google Patents

비동기전송모드 셀의 채널별 전송장치 및 그 방법 Download PDF

Info

Publication number
KR100406963B1
KR100406963B1 KR10-2001-0063484A KR20010063484A KR100406963B1 KR 100406963 B1 KR100406963 B1 KR 100406963B1 KR 20010063484 A KR20010063484 A KR 20010063484A KR 100406963 B1 KR100406963 B1 KR 100406963B1
Authority
KR
South Korea
Prior art keywords
cell
physical layer
downlink
memory
pga unit
Prior art date
Application number
KR10-2001-0063484A
Other languages
English (en)
Other versions
KR20030031691A (ko
Inventor
김용진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0063484A priority Critical patent/KR100406963B1/ko
Publication of KR20030031691A publication Critical patent/KR20030031691A/ko
Application granted granted Critical
Publication of KR100406963B1 publication Critical patent/KR100406963B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 PGA부의 내부에 메모리를 두어 큰 용량의 외부 메모리를 추가하지 않고도 ATM 셀의 버퍼링이 이루어지도록 한 비동기전송모드 셀의 채널별 전송장치 및 그 방법을 제공하기 위한 것으로, 이러한 본 발명의 방법은, 하향 셀이 존재하는 경우에 물리계층의 셀 수신가능신호가 발생되는지 여부를 감지하는 단계와; 상기 물리계층의 셀 수신가능신호가 감지되는 경우, 상기 하향 셀이 해당 물리계층으로 전송되어질 것이라면 해당 하향 셀을 해당 물리계층으로 전송하는 단계와; 상기 하향 셀이 상기 셀 수신가능신호가 감지되는 물리계층으로 전송되어질 것에 해당되지 않는 경우, 해당 하향 셀을 PGA부에 저장한 후 각 물리계층의 셀 수신가능신호가 발생되는지 여부에 따라 해당 하향 셀에 대한 전송제어를 수행하는 단계를 포함하여 이루어지며, 외부 메모리의 용량을 증대시키지 않고도 각 물리계층의 셀 수신가능신호에 맞추어서 셀의 흐름을 제어할 수 있게 된다.

Description

비동기전송모드 셀의 채널별 전송장치 및 그 방법 {Apparatus and method for transmitting asynchronous transfer mode cell to channels}
본 발명은 비동기전송모드(Asynchronous Transfer Mode, 또는 ATM) 셀의 처리에 관한 것으로, 보다 상세하게는 외부에 큰 사이즈의 메모리를 추가하지 않고도 PGA(Programmable Gate Array)의 내부에 메모리를 두어 ATM 셀의 버퍼링이 이루어지도록 하기 위한 비동기전송모드 셀의 채널별 전송장치 및 그 방법에 관한 것이다.
일반적으로 ATM은 체계적이고 융통성 있는 정보 전달을 위해서 계층화된 프로토콜 기준 모형을 규정한다. 이때 규정되는 프로토콜 계층은 물리 계층, ATM 계층, ATM 적응 계층, 상위 계층 등인데, ATM 적응 계층은 서비스 신호들을 ATM 셀의 유료부하 공간에 매핑시키는 기능을 수행하고, ATM 계층은 유료부하 공간을 투명하게 전달하기 위한 ATM 셀 헤더 관련 기능을 수행하며, 물리 계층은 ATM 셀들을 전송 비트열로 변환시켜 전달하는 기능을 담당한다.
도1은 일반적인 ATM 계층화 구조도이다.
이러한 ATM에서는 비동기식 시분할 다중화(Asynchronous Time Division Multiplex, 또는 ATDM) 방식을 사용한다.
비동기식 시분할 다중화는 입력되는 저속 서비스 신호들을 각각의 완충 버퍼에 저장하였다가 다중화 시스템의 우선 순위 처리방침에 따라 하나씩 꺼내어 다중 슬롯에 삽입시키는 방식이다. 우선 순위 처리방침의 가장 간단한 예로는 선입선출(First-In First-Out, 또는 FIFO)을 들 수 있는데, 이때 입력되는 서비스 신호들은 ATM 통신 시스템에 있어서 ATM 셀이 된다. 그러므로 저속 입력 서비스 신호는 비동기식 다중화된 신호 내부의 규칙적인 위치에 존재할 수는 없으므로 시분할 다중화의 경우와 대비할 때 비동기식 동작을 하게 된다.
ATM의 트래픽 제어와 관련하여 우선 순위 제어(Priority Control)가 있다. 우선 순위 제어는 상이한 셀들을 지연 시간이나 셀 손실 우선순위에 따라 전송하기 위한 것으로, 버퍼 관리 방법에 해당한다. 즉, 우선순위의 제어를 위해 공유버퍼를사용하며, 높은 우선 순위의 셀이 낮은 우선 순위의 셀보다 버퍼에서 앞에 위치하도록 한다. 그리고 우선순위별로 별도의 버퍼를 사용함으로써 셀의 우선순위에 의해 해당 버퍼에 할당되도록 한다.
도2는 종래기술에 따른 ATM 셀 처리장치의 블록도이다.
도2에 따르면, ATM 교환기에서의 셀 처리시 외부에 입력 FIFO(211)를 두어 셀을 저장한다. 입력 FIFO는 하향 ATM 셀(Down Cell) 들간의 경합을 조정하기 위한 것이다. 이처럼 하향하는 ATM 셀은 입력 FIFO(211)에 저장된다.
이때 ATM 셀의 처리시 PGA부(220)와 물리계층(230)간에 교환되는 UTOPIA(Universal Test and Operations Physical Interface for ATM) 신호는 clk(클럭 신호), data(데이터), Clav(셀 송수신 가능 신호), EnB(인에이블 신호), SOC(셀 시작 신호) 등을 포함하여 이루어진다.
입력 FIFO(211)에 셀을 저장한 다음 각 채널로부터 셀 수신가능신호를 확인한다. 각 채널의 셀 수신가능신호는 물리계층(230)에서 Rx_UTOPIA 신호로써 PGA부(220)로 전달된다. 더불어 물리계층은 송신가능신호(Tx_UTOPIA)도 PGA부(220)로 전달한다.
그래서 셀 수신가능신호(Rx_UTOPIA)가 확인되면 PGA부(220)에서 각 채널별 우선순위를 결정하여 입력 FIFO(211)의 제어신호를 통해 셀을 읽어 들여 해당 물리계층(230)으로 셀을 송신하게 된다.
각 물리계층(230)은 셀 수신가능신호(Rx_UTOPIA)를 PGA부(220)에 계속해서 알려주고, PGA부(220)에서는 각 물리계층(230)의 셀 수신가능신호(Rx_UTOPIA)를 확인하여 우선순위를 결정한다.
결정된 우선순위에 맞추어 PGA부(220)는 입력 FIFO(211)를 검색하여 ATM 셀의 존재 유무를 판별한 후, 셀이 있으면 입력 FIFO(211)의 제어신호를 통해 각 해당 물리계층(230)으로 ATM 셀을 송신하게 된다.
이에 대응되는 체계로 각 채널의 ATM 셀을 물리계층(230)으로부터 출력 FIFO(212)를 거쳐 상향 접속시킨다.
그런데 이러한 종래기술은 각 물리계층에 배정된 셀이 입력 FIFO에 존재하는 상태임에도 해당 물리계층으로부터 셀 수신가능신호가 확인되지 않는 경우에 있어서, 입력 FIFO는 셀을 저장하고 있어야만 한다. 그러면 다음에 연속하여 들어오는 셀은 먼저 들어 온 셀이 빠져 나가지 않았으므로 물리계층으로부터 셀 수신가능신호가 있다 하더라도 빠져 나갈 수가 없게 된다.
이처럼 계속해서 입력 FIFO에 셀이 적체되면 해당 버퍼의 오버 플로우로 인한 셀 손실이 발생될 수 있다.
따라서 셀 손실을 방지하기 위해서는 PGA부가 물리계층으로부터 셀 수신가능신호를 전달받을 때까지 입력 FIFO에 셀을 저장할 수 있을 정도로 충분한 용량이 확보되어야 한다. 이를 위해서는 외부 메모리의 크기를 늘려야 하기 때문에 메모리 추가로 인한 비용 증대가 문제된다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 외부에 큰 사이즈의 메모리를 추가하지 않고도 PGA부의 내부에 메모리를 두어 ATM 셀의 버퍼링이 이루어지도록 한 비동기전송모드 셀의 채널별 전송장치와 비동기전송모드 셀의 채널별 전송방법을 제공하는 것이다.
도1은 일반적인 ATM 계층화 구조도.
도2는 종래기술에 따른 ATM 셀 처리장치의 블록도.
도3은 본 발명의 실시예에 따른 비동기전송모드 셀 처리장치의 블록도.
도4는 본 발명의 실시예에 따른 비동기전송모드 셀 처리방법의 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
311, 312 : FIFO 320 : PGA부 321 : 공통 메모리
322, 323, 324, 325 : 물리계층별 메모리
330, 331, 332, 333, 334 : 물리계층
상기 목적을 달성하기 위한 본 발명의 비동기전송모드 셀의 채널별 전송장치는, 하향 셀을 저장하기 위한 버퍼와; 상기 버퍼에서 하향 셀을 읽어 들여 내부의 메모리에 저장하였다가 해당 셀을 수신할 물리계층으로 전송하기 위한 PGA부와; 상기 PGA부로 셀 수신가능신호를 전달하여 자신에게 배정된 상기 하향 셀을 수신하기 위한 복수개의 물리계층을 포함하는 것을 그 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 비동기전송모드 셀의 채널별 전송방법은, 하향 셀이 존재하는 경우에 물리계층의 셀 수신가능신호가 발생되는지 여부를 감지하는 단계와; 상기 물리계층의 셀 수신가능신호가 감지되는 경우, 상기 하향 셀이 해당 물리계층으로 전송되어질 것이라면 해당 하향 셀을 해당 물리계층으로 전송하는 단계와; 상기 하향 셀이 상기 셀 수신가능신호가 감지되는 물리계층으로 전송되어질 것에 해당되지 않는 경우, 해당 하향 셀을 PGA부에 저장한 후 각 물리계층의 셀 수신가능신호가 발생되는지 여부에 따라 해당 하향 셀에 대한 전송제어를 수행하는 단계를 포함하는 것을 그 특징으로 한다.
이러한 본 발명은 각 물리계층으로부터 셀 수신기능신호가 발생되지 않는 상태에서 연속하여 같은 물리계층으로 향하는 셀이 들어 올 경우, PGA부가 버퍼로부터 하향 셀을 읽어 들여 내부 메모리에 기록하여 둔다. 이후에 물리계층으로부터 셀 수신가능신호를 확인하게 되면 해당 물리계층으로 셀을 보낸다.
즉, 하향 ATM 셀은 버퍼에 기록되고 PGA부는 계속해서 물리계층의 셀을 수신할 수 있는지를 확인하다.
여기서 셀 수신가능신호가 확인되면 PGA부의 내부에서 각 물리계층별로 우선순위를 결정한 후, 버퍼상에 셀이 존재하는지 여부를 확인하여 셀이 있으면 버퍼의 제어신호를 통해 해당 물리계층으로 셀을 송신한다.
그런데 해당 물리계층에서 셀 수신가능신호가 확인되지 않는 경우일지라도 버퍼는 셀이 있으면 연속하여 버퍼로 유입되는 셀의 흐름을 원활히 해 주어야 한다.
따라서 버퍼의 제어신호를 통해 셀을 PGA부의 해당 물리계층별 메모리에 기록한다. 이때 PGA부의 내부 메모리는 하나의 셀만을 수용할 있으므로 공통 메모리를 두어 물리계층으로부터 또 다시 셀 수신가능신호가 없을 경우에 공통 메모리로 셀을 저장해 두었다가 물리계층으로부터 셀 수신가능신호를 확인한 후 해당 물리계층으로 셀을 송신하게 된다.
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도3은 본 발명의 실시예에 따른 비동기전송모드 셀 처리장치의 블록도이며, 도4는 본 발명의 실시예에 따른 비동기전송모드 셀 처리방법의 순서도이다.
도3에 따르면, 본 실시예의 ATM 셀 처리장치는 하향 셀(Downcell)을 저장하는 버퍼1에 입력 FIFO(311)를 적용하고, 입력 FIFO(311)에서 하향 셀(Downcell)을 읽어 들여 내부의 메모리에 저장하였다가 해당 셀을 수신할 물리계층(330)으로 전송하는 PGA부(320)와, PGA부(320)로 셀 수신가능신호(Rx_UTOPIA)를 전달하여 자신에게 배정된 하향 셀을 수신하는 4개의 물리계층(330)을 포함한다. 더불어 PGA부(320)의 제어신호에 따라 물리계층으로부터 전송되는 상향 셀을 저장하기 위한 출력 FIFO(312)를 더 포함한다. 물리계층(330)의 셀 송수신 가능 상태는 UTOPIA 신호중에서 Clav에 의해 표시되므로, 셀 수신가능신호는 RxClav가 되고 셀 송신가능신호는 TxClav가 되지만, 이하에서는 단순히 Rx_UTOPIA와 Tx_UTOPIA로만 구분하여 설명한다.
입력 FIFO(311)와 출력 FIFO(312)는 버퍼링 기능을 갖는 것으로, 입력되는 데이터를 순차적으로 저장하였다가 선입선출 방식으로 출력한다.
물리계층(330)은 다수개 구비될 수 있는데, 첨부도면상에서는 편의상 4개를 예시하였다. 물리계층(330)은 각 채널을 통한 ATM 셀의 송수신 여부를 나타내는 송신가능신호(Tx_UTOPIA)와 수신가능신호(Rx_UTOPIA)를 선택적으로 발생시킨다. 이 송신가능신호(Tx_UTOPIA)와 수신가능신호(Rx_UTOPIA)의 생성 기준은 물리계층(330)의 상태에 따른다.
PGA부(320)는 내부 메모리를 갖는다. 즉, 종래와는 달리 각 물리계층(330)별로 할당되는 물리계층별 메모리(322)(323)(324)(325)와, 각 물리계층별 메모리(322)(323)(324)(325)에서 읽어 들인 셀을 저장하는 공통 메모리(310)를 둔다.
여기서 물리계층별 메모리(322)(323)(324)(325)는 해당 물리계층(330)으로 전송될 하향 셀을 저장하게 된다. 그러면 입력 FIFO(311)에 저장된 하향 셀에 대해 PGA부(320)는 물리계층(330)의 수신가능신호(Rx_UTOPIA)가 존재하지 않는 경우에도해당 물리계층(330)으로 전송될 하향 셀을 읽어 들여 물리계층별 메모리(322)(323)(324)(325)에 저장할 수 있게 된다. 예를 들어 물리계층1(331)로 전송될 ATM 셀이 존재하는 경우에 PGA부(320)는 입력 FIFO(311)에서 해당 ATM 셀을 읽어 들여 물리계층1 메모리(322)에 저장하게 되는 것이다. 기타 이와 같다.
이때 각 물리계층별 메모리(322)(323)(324)(325)는 하나의 ATM 셀을 저장할 수 있는 정도의 크기를 갖는다.
그런데 어느 하나의 물리계층(330)으로 전송될 하향 ATM 셀들이 연속해서 입력 FIFO(311)에 기록되고 있는 상태일 때, PGA부(320)가 해당 하향 셀을 수신할 물리계층(330)으로부터 수신가능신호(Rx_UTOPIA)를 수신하지 못하는 상태가 계속될 수도 있다. 입력 FIFO(311)는 상대적으로 고가의 고속처리 모듈이며 어느 정도 한정된 용량을 갖는데, 하향 셀이 출력되지는 않고 계속 입력되면 어느 시점에서는 오버 플로우가 발생될 수 있다.
이처럼 해당 하향 셀을 수신할 물리계층(330)으로부터 수신가능신호(Rx_UTOPIA)를 계속적으로 수신하지 못하는 경우, 본 실시예는 PGA부(320)는 해당 물리계층에 할당된 물리계층별 메모리(322)(323)(324)(325)에 기록된 하향 셀을 읽어 공통 메모리(321)에 기록한다. 그러면 입력 FIFO(311)의 하향 셀은 PGA부(320)의 물리계층별 메모리(322)(323)(324)(325)에 그 우선순위에 따라 기록될 수 있게 됨으로써 버퍼의 오버 플로우가 어느 정도 예방된다.
도4에 따르면, 본 실시예에 따른 ATM 셀 처리방법에 있어서, 하향 ATM 셀이 입력 FIFO(311)에 기록된다(S410).
단계 S410에서 입력 FIFO(311)에 하향 셀이 기록되는 동작에 병행하여 PGA부(320)는 각 물리계층(330)으로부터 셀 수신가능신호(Rx_UTOPIA)가 전달되는지 여부를 지속적으로 감시한다. 이 동작은 입력 FIFO(311)의 하향 셀 기록과 무관하게 수행되는데, 편의상 단계적으로 설명한 것이다(S420).
단계 S420에서 셀 수신가능신호(Rx_UTOPIA)를 발생시킨 물리계층(330)이 존재하면, PGA부(320)는 입력 FIFO(311)의 하향 셀이 해당 물리계층(330)으로 전송되어질 셀인지 여부를 판단한다(S430).
여기서 PGA부(320)는 각 물리계층(330)에서 발생되는 셀 수신가능신호(Rx_UTOPIA)에 대해 우선순위를 설정한다. 다수의 물리계층(330)에서 셀 수신가능신호(Rx_UTOPIA)가 동시에 발생되는 경우일지라도 PGA부(320)는 매 시점에서 하나의 물리계층(330)에 대해서만 셀을 전송할 수 있기 때문에 내부적으로 우선순위를 사용하는 것이다. PGA부(320)의 내부적으로 설정되는 우선순위는 각 물리계층의 송수신 가능신호를 처리하는 일련의 체계를 구성하기 위한 것으로써, 시스템 운용환경에 따라 임의적으로 구성할 수 있다.
예를 들면, 4개의 물리계층에 대해 물리계층1~물리계층4의 순으로 순차적으로 그 우선순위를 설정할 수 있다. PGA부(320)는 이러한 우선순위에 따라 물리계층1-물리계층2-물리계층3-물리계층4-물리계층1과 같은 순서로 돌면서 송수신 가능신호의 발생 여부를 확인한다.
일반적인 우선순위 처리에 있어서는, 입력 FIFO(311)의 출력 대상 셀이 물리계층4(334)로 수신되어질 하향 셀이라 하면, 상기 설정된 우선순위에 따라 각 물리계층(330)을 돌면서 셀 수신가능신호(Rx_UTOPIA)가 발생되는지 확인하게 되며, 물리계층4(334) 이외에서 발생된 셀 수신가능신호(Rx_UTOPIA)는 처리되지 않는 상태가 되고, 물리계층4(334)에서 셀 수신가능신호(Rx_UTOPIA)가 발해지는 경우에 입력 FIFO(311)의 출력 대상 셀을 물리계층4(334)로 비로소 전달하게 된다. 이 경우에는 현재 입력 FIFO(311)의 출력 대상 셀에 대한 셀 수신가능신호(Rx_UTOPIA)가 발해지지 않는 상태가 계속되면, 그 이외의 물리계층에서 셀 수신가능신호(Rx_UTOPIA)가 발해진다해도 입력 FIFO(311)의 셀은 전송되지 않고 적체되어져 오버플로우가 발생될 가능성이 있다.
그래서 본 실시예는 일반적인 우선순위 처리에 따른 문제점을 극복하기 위해, 우선순위에 따라 각 물리계층(330)을 돌면서 셀 수신가능신호(Rx_UTOPIA)가 검출되는 물리계층(330)이 있는지를 확인하고, 만약 물리계층4(340)에서 셀 수신가능신호(Rx_UTOPIA)가 검출되면 현재 입력 FIFO(311)의 출력대상 셀을 해당 물리계층4(340)로 전송한다. 하지만, 물리계층4(340)에서 셀 수신가능신호(Rx_UTOPIA)가 검출되었지만 현재 입력 FIFO(311)의 출력대상 셀이 해당 물리계층2(320) 등으로 전송되어질 셀이라면, PGA부(320)는 입력 FIFO(311)로부터 셀을 읽어들여 물리계층2 메모리(323)에 기록해 두며, 이러한 체계로 입력 FIFO(311)의 다음번 셀들을 검사하여 물리계층별 메모리에 기록하여 둘 것인지 물리계층(330)으로 직접 전송할 것인지를 결정한다.
더불어 물리계층별 메모리는 1개 셀만을 저장할 수 있으므로, 셀이 기록되어 있는 상태에서 다시 셀을 기록할 경우를 대비하여 다수의 셀을 기록하여 둘 수 있는 공통메모리(321)를 구비하여, 물리계층별 메모리에 더 이상의 셀을 기록할 수 없는 상태가 되면 기 기록되어 있던 셀을 공통 메모리(321)로 옮기고 입력 FIFO(311)로부터 신규의 셀을 읽어 들여 물리계층별 메모리에 저장하게 된다.
이후에 물리계층에서 셀 수신가능신호(Rx_UTOPIA)가 발해지면, PGA부(320)는 공통 메모리(321)-물리계층별 메모리-입력 FIFO(311)의 순으로 해당 물리계층으로 전송되어질 하향 셀이 존재하는지 여부를 확인하여 그에 따른 셀 전송을 수행하면 된다.
따라서 입력 FIFO(311)의 입장에서 보면, 특정 물리계층(330)으로 전송되어질 하향 셀이 계속적으로 적체되는 현상이 발생되지 않게 된다.
즉, 단계 S430에서 하향 셀이 해당 물리계층으로 전송되어질 셀인 것으로 판정되면, PGA부(320)는 이 하향 셀을 해당 물리계층으로 전송한 후 단계 S410으로 복귀한다. 이로써 하향 ATM 셀의 물리계층으로의 송신이 이루어진다(S440).
한편, 단계 S430에서 하향 셀이 해당 물리계층으로 전송되어질 셀이 아닌 것으로 판정되면, PGA부(320)는 해당 물리계층에 할당된 물리계층별 메모리(322)(323)(324)(325)에 기록된 셀이 있는지 여부를 판단한다(S450).
단계 S450에서 해당 물리계층에 할당된 물리계층별 메모리(322)(323)(324)(325)에 기록된 셀이 존재하지 않는 경우, PGA부(320)는 이 하향 셀을 입력 FIFO(311)로부터 읽어 들여 해당 물리계층에 할당된 물리계층별 메모리(322)(323)(324)(325)에 기록한 후 단계 S410으로 복귀한다. 예를 들어 하향 셀이 물리계층2(332)로 전송되어야 한다면, 물리계층2(332)로부터의 셀 수신가능신호(Rx_UTOPIA)가 감지되지 않았으므로 이 하향 셀을 물리계층2 메모리(323)에 기록하는 것이다(S460).
더불어 단계 S450에서 해당 물리계층에 할당된 물리계층별 메모리(322)(323)(324)(325)에 기록된 셀이 존재하는 경우라면, PGA부(320)는 해당 물리계층별 메모리(322)(323)(324)(325)에 기록된 셀을 공통 메모리(321)로 이동시킨다. 이 공통 메모리(321)는 다수의 셀을 저장할 수 있을 정도의 용량을 갖는다(S470).
이어서 하향 셀을 입력 FIFO(311)로부터 읽어 들여 해당 물리계층에 할당된 물리계층별 메모리(322)(323)(324)(325)에 기록한 후 단계 S410으로 복귀한다. 예를 들어 하향 셀이 물리계층2(332)로 전송되어야 한다면, 물리계층2 메모리(323)의 셀을 공통 메모리(321)로 이동시킨 후 입력 FIFO(311)로부터 읽어 들인 하향 셀을 물리계층2 메모리(323)에 기록하는 것이다(S480).
이때 PGA부(320)에 구비되는 물리계층별 메모리와 공통 메모리는 게이트 어레이 로직을 프로그래밍함으로써 용이하게 구현되어질 수 있다.
이처럼 본 실시예는 PGA부에 내부 메모리를 두어 각 물리계층으로부터의 셀 수신가능신호에 따라 입력 FIFO로부터 셀을 읽어 들여 해당 물리계층으로 셀을 보낼 수 있으며, 연속되는 셀이 존재하는 경우 또는 각 물리계층이 셀 수신가능신호를 보낼 수 없는 경우에도 PGA부의 내부 메모리에 해당 셀을 저장하였다가 해당 물리계층으로부터의 셀 수신가능신호를 확인한 후 셀을 보낼 수가 있게 되는 것이다.
이상 설명한 실시예는 본 발명의 다양한 변화, 변경 및 균등물의 범위에 속한다. 따라서 실시예에 대한 기재내용으로 본 발명이 한정되지 않는다.
본 발명의 비동기전송모드 셀의 채널별 전송장치에 따르면, 버퍼와 같은 외부 메모리의 용량을 증대시키지 않고도 각 물리계층의 셀 수신가능신호에 맞추어서 셀의 흐름을 제어할 수 있게 되는 효과가 있다.

Claims (7)

  1. 하향 셀을 저장하기 위한 버퍼와;
    상기 버퍼에서 하향 셀을 읽어 들여 내부의 메모리에 저장하였다가 해당 셀을 수신할 물리계층으로 전송하기 위한 PGA부와;
    상기 PGA부로 셀 수신가능신호를 전달하여 자신에게 배정된 상기 하향 셀을 수신하기 위한 복수개의 물리계층을 포함하는 것을 특징으로 하는 비동기전송모드 셀의 채널별 전송장치.
  2. 제 1항에 있어서, 상기 버퍼는,
    먼저 기록된 데이터를 먼저 출력하는 선입선출 방식으로 메모리를 관리하는 FIFO로 구현되는 것을 특징으로 하는 비동기전송모드 셀의 채널별 전송장치.
  3. 제 1항에 있어서, 상기 PGA부는,
    상기 각 물리계층별로 전송되어질 상기 하향 셀을 저장하기 위한 복수개의 물리계층별 메모리와;
    상기 각 물리계층별 메모리에서 읽어 들인 셀을 저장하였다가 해당 셀을 수신할 물리계층으로 전송하기 위한 공통 메모리를 포함하여 이루어지는 것을 특징으로 하는 비동기전송모드 셀의 채널별 전송장치.
  4. 하향 셀이 존재하는 경우에 물리계층의 셀 수신가능신호가 발생되는지 여부를 감지하는 (a)단계와;
    상기 물리계층의 셀 수신가능신호가 감지되는 경우, 상기 하향 셀이 해당 물리계층으로 전송되어질 것이라면 해당 하향 셀을 해당 물리계층으로 전송하는 (b) 단계와;
    상기 하향 셀이 상기 셀 수신가능신호가 감지되는 물리계층으로 전송되어질 것에 해당되지 않는 경우, 해당 하향 셀을 PGA부에 저장한 후 각 물리계층의 셀 수신가능신호가 발생되는지 여부에 따라 해당 하향 셀에 대한 전송제어를 수행하는 (c) 단계를 포함하는 것을 특징으로 하는 비동기전송모드 셀의 채널별 전송방법.
  5. 제 4항에 있어서, 상기 단계 (b)는,
    상기 각 물리계층에 대해 우선순위를 설정하는 단계와;
    다수의 상기 물리계층에서 셀 수신가능신호가 동시에 감지되는 경우, 상기 우선순위에 따라 상기 셀 수신가능신호가 감지된 물리계층들간에 셀을 전송하는 순서를 결정하는 단계와;
    상기 하향 셀이 상기 셀 수신가능신호가 감지된 물리계층으로 전송되어질 것에 해당하면, 상기 결정된 셀 전송순서에 따라 상기 하향 셀의 전송순서를 제어하여 해당 물리계층으로의 전송이 이루어지도록 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비동기전송모드 셀의 채널별 전송방법.
  6. 제 4항 또는 제 5항에 있어서, 상기 단계 (c)는,
    상기 하향 셀이 상기 셀 수신가능신호가 감지되는 물리계층으로 전송되어질 것에 해당되지 않는 경우, PGA부의 물리계층별 메모리에 셀이 기록되어 있는지 여부를 판단하는 단계와;
    상기 PGA부의 물리계층별 메모리에 셀이 기록되어 있지 않은 경우, 상기 하향 셀이 전송되어질 물리계층에 할당되어진 물리계층별 메모리에 기록하는 단계와;
    상기 PGA부의 물리계층별 메모리에 셀이 기록되어 있는 경우, 상기 하향 셀이 전송되어질 물리계층에 할당되어진 물리계층별 메모리상의 셀을 PGA부의 공통 메모리로 이동시킨 후, 상기 하향 셀이 전송되어질 물리계층에 할당되어진 물리계층별 메모리에 상기 하향 셀을 기록하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비동기전송모드 셀의 채널별 전송방법.
  7. 제 6항에 있어서, 상기 단계 (c)에서 PGA부의 물리계층별 메모리에 저장되어 있거나 공통 메모리에 저장되어 있는 셀에 대한 전송제어는,
    상기 셀이 전송되어질 물리계층으로부터 셀 수신가능신호가 감지되는 경우에 해당 물리계층으로 상기 셀을 전송하게 되는 것을 특징으로 하는 비동기전송모드 셀의 채널별 전송방법.
KR10-2001-0063484A 2001-10-15 2001-10-15 비동기전송모드 셀의 채널별 전송장치 및 그 방법 KR100406963B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0063484A KR100406963B1 (ko) 2001-10-15 2001-10-15 비동기전송모드 셀의 채널별 전송장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0063484A KR100406963B1 (ko) 2001-10-15 2001-10-15 비동기전송모드 셀의 채널별 전송장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030031691A KR20030031691A (ko) 2003-04-23
KR100406963B1 true KR100406963B1 (ko) 2003-11-28

Family

ID=29564715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0063484A KR100406963B1 (ko) 2001-10-15 2001-10-15 비동기전송모드 셀의 채널별 전송장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100406963B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015684B1 (ko) * 2008-12-05 2011-02-22 김지환 방화 도어스토퍼
KR101308252B1 (ko) * 2009-12-16 2013-09-13 한국전자통신연구원 물리계층의 제어 신호를 이용한 다중 레인 제어 모듈장치 및 방법

Also Published As

Publication number Publication date
KR20030031691A (ko) 2003-04-23

Similar Documents

Publication Publication Date Title
EP0336373B1 (en) Cell switching system of asynchronous transfer mode
EP1192753B1 (en) Method and apparatus for shared buffer packet switching
US6343072B1 (en) Single-chip architecture for shared-memory router
JP3808548B2 (ja) 非同期転送モード・システムとともに使用するインタフェース・システム内でデータ・ロード機能とアンロード機能を分割する方法および装置
JP4480845B2 (ja) メモリー幅の非常に広いｔｄｍスイッチシステム
US6442162B1 (en) Credit-based scheme for high performance communication between devices in a packet-based communication system
US6792002B2 (en) Packet transfer system
US6414961B1 (en) ATM switching with virtual circuit FIFO buffers
CA2310909C (en) Packet switching apparatus and method in data network
US20070086428A1 (en) Network packet storage method and network packet transmitting apparatus using the same
US6138219A (en) Method of and operating architectural enhancement for multi-port internally cached dynamic random access memory (AMPIC DRAM) systems, eliminating external control paths and random memory addressing, while providing zero bus contention for DRAM access
CN1965550B (zh) 处理完整数据突发的方法与装置
US6754216B1 (en) Method and apparatus for detecting congestion and controlling the transmission of cells across a data packet switch
CN103516627A (zh) 多芯片通信中数据包发送、接收的方法和装置
KR100406963B1 (ko) 비동기전송모드 셀의 채널별 전송장치 및 그 방법
CN100591067C (zh) 一种用逻辑实现sdh和以太网速率适配的方法
US8050263B1 (en) Device and process for efficient multicasting
EP1091289B1 (en) Device for processing sonet or SDH frames-DS0 to channel mapping
US5910953A (en) ATM interface apparatus for time-division multiplex highways
US7116659B2 (en) Data transmission memory
US7215673B2 (en) Multiplexing and demultiplexing method and apparatus
KR100335692B1 (ko) 선입선출을 이용한 비동기 전송 모드 셀의 다중화 방법
JP4681467B2 (ja) 通信装置および信号伝送方法
KR0175571B1 (ko) 순방향 성능감시 운용 및 유지보수 셀 생성방법
EP1091288A1 (en) Device for processing sonet or SDH frames having an H.100 bus

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121108

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131112

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151203

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161110

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 17