KR100399008B1 - Apparatus for acquisition for wideband DS/CDMA signal - Google Patents

Apparatus for acquisition for wideband DS/CDMA signal Download PDF

Info

Publication number
KR100399008B1
KR100399008B1 KR10-2000-0002381A KR20000002381A KR100399008B1 KR 100399008 B1 KR100399008 B1 KR 100399008B1 KR 20000002381 A KR20000002381 A KR 20000002381A KR 100399008 B1 KR100399008 B1 KR 100399008B1
Authority
KR
South Korea
Prior art keywords
code
phase
unit
acquisition
asynchronous
Prior art date
Application number
KR10-2000-0002381A
Other languages
Korean (ko)
Other versions
KR20010073619A (en
Inventor
이광복
신오순
Original Assignee
이광복
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이광복 filed Critical 이광복
Priority to KR10-2000-0002381A priority Critical patent/KR100399008B1/en
Publication of KR20010073619A publication Critical patent/KR20010073619A/en
Application granted granted Critical
Publication of KR100399008B1 publication Critical patent/KR100399008B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/7077Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/709Correlator structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 DS/CDMA 시스템의 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 관한 것으로, a) 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 코드발생부, b) 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 포함하는 비동기 검출부, c) 상기 비동기 검출부의 출력에 대해 코드획득여부를 판별하는 판별부, 및 d) 상기 판별부에서 코드획득이 되지 않았다고 판정된 경우 코드발생부에서 발생되는 코드위상을 갱신하는 코드위상 갱신부를 포함하는 것을 특징으로 한다.The present invention relates to a code acquisition receiver for acquiring a code phase of a DS / CDMA signal of a DS / CDMA system, comprising: a) a code generator for simultaneously generating at least two phase codes having a phase difference, and b) the code generator. A correlator for correlating each received phase code signal with a received signal; A square unit which squares the output of the correlation unit; And an asynchronous detector including a coupling unit for adding the output of the square unit, c) a discriminator for determining whether to acquire a code for the output of the asynchronous detector, and d) a code generator if it is determined that the code is not acquired by the discriminator. Characterized in that it comprises a code phase update unit for updating the code phase generated in the.

Description

광대역 직접 시퀀스 코드분할다중접속 수신신호에 대한 코드획득수신기{Apparatus for acquisition for wideband DS/CDMA signal}Code acquisition receiver for wideband direct sequence code division multiple access received signal {Apparatus for acquisition for wideband DS / CDMA signal}

본 발명은 직접 시퀀스 코드분할다중접속(Direct-Sequence/Code Division Multiple Access: DS/CDMA) 시스템의 코드획득수신기에 관한 것이다.The present invention relates to a code acquisition receiver of a direct sequence code division multiple access (DS / CDMA) system.

DS/CDMA방식은 차세대 이동통신 시스템의 표준으로 채택된 기술로서 데이터에 확산코드를 곱하여 광대역 확산 후 데이터를 전송한다. 수신기에서 데이터를 복조하려면 송신된 신호에 곱해진 확산코드와 같은 코드를 곱하는 역확산 과정이 선행되어야 한다. 역확산을 위해서 수신기는 수신신호에 곱해진 확산코드의 위상을 획득해야 하는데 이러한 과정을 코드획득(acquisition)이라고 한다. 코드획득 과정에서는 일반적으로 데이터 변조 없이 확산코드만 전송되는 파일롯채널(pilot channel) 신호를 이용한다. 이동통신 환경에서는 송신신호가 여러 경로를 통하여 수신기에 도달한다. 코드획득은 다중경로를 통해 수신되는 파일롯채널 신호를 이용하여 어떤 한 경로를 통해 수신되는 확산코드 신호와 수신기에서 발생되는 확산코드 신호의 위상차를 한 칩(chip)보다 작도록 하는 과정을 말한다.DS / CDMA is a technology adopted as the standard of next generation mobile communication system and multiplies data by spreading code to transmit data after spreading broadband. To demodulate the data at the receiver, the despreading process of multiplying the transmitted signal by the same code as the spreading code is required. To despread, the receiver must acquire the phase of the spreading code multiplied by the received signal. This process is called acquisition. In the code acquisition process, a pilot channel signal is generally used in which only a spreading code is transmitted without data modulation. In a mobile communication environment, a transmission signal reaches a receiver through several paths. Code acquisition refers to a process of making a phase difference between a spreading code signal received through a path and a spreading code signal generated by a receiver smaller than one chip using a pilot channel signal received through a multipath.

코드획득이 이루어지지 않은 상태에서는 채널위상을 추정할 수 없기 때문에 코드획득 과정에서는 일반적으로 채널위상에 관계없이 코드획득 여부를 판별할 수 있는 비동기 검출기가 사용된다. 도 1은 종래의 비동기 검출기에 대한 블록도이다. 도 1에 따른 코드획득 수신기는 안테나(100), 국부발진기(Local Oscillator: LO, 102), 믹서(mixer, 104), 코드발생기(106), 적분기(108) 및 표본기(110)를 포함하는 상관기(correlator, 112) 및 제곱기(114)를 구비한다. 상기 구성에 따른 동작은 다음과 같다. 안테나(100)는 무선 채널을 거치면서 페이딩을 겪고 잡음이 더해진 고주파 신호를 수신한다. 믹서(104)는 수신신호와 국부발진기(102)에서 발생된 신호를 곱하여, 수신신호를 기저대역의 복소신호(complex signal)로 변환한다. 상관기(112)는 복소신호의 실수성분과 허수성분을 각각 상관하고 제곱기(114)는 상관된 신호를 제곱하여 채널에 의한 위상성분을 제거한다.In the code acquisition process, the channel phase cannot be estimated. Therefore, in the code acquisition process, an asynchronous detector that can determine whether the code is acquired regardless of the channel phase is generally used. 1 is a block diagram of a conventional asynchronous detector. The code acquisition receiver according to FIG. 1 includes an antenna 100, a local oscillator LO, 102, a mixer 104, a code generator 106, an integrator 108, and a sampler 110. A correlator 112 and a squarer 114. The operation according to the configuration is as follows. The antenna 100 receives a high frequency signal that undergoes fading and adds noise through a wireless channel. The mixer 104 multiplies the received signal by the signal generated by the local oscillator 102 and converts the received signal into a baseband complex signal. The correlator 112 correlates the real and imaginary components of the complex signal, respectively, and the squarer 114 squares the correlated signals to remove phase components due to the channel.

상기 상관기(112)로는 도 1에 도시된 능동 상관기(active correlator)가 일반적으로 사용된다. 능동 상관기는 코드발생기에서 만들어진 신호와 수신신호를 곱하여 상관구간동안 적분한 후 표본화하여 상관을 구한다. 검색과정에서는 능동 상관기 대신 정합필터(matched filter) 상관기를 사용할 수도 있는데, 정합필터 상관기는 매 칩마다 서로 다른 위상을 테스트할 수 있기 때문에 능동 상관기에 비해 빠른 검색을 할 수 있는 장점을 가진다. 그러나, 정합필터 상관기는 능동 상관기에 비해 복잡도가 크고 상관구간이 중첩되어서는 안 되는 확인과정에서는 사용할 수 없는 단점을 가진다. 앞으로의 설명에서는 검색과정과 확인과정에서 모두 능동 상관기를 사용하여 설명한다.As the correlator 112, an active correlator shown in FIG. 1 is generally used. The active correlator multiplies the signal generated by the code generator with the received signal, integrates it over the correlation period, and samples it to find the correlation. In the search process, a matched filter correlator may be used instead of an active correlator. Since the matched filter correlator can test different phases on each chip, it has an advantage of faster searching than an active correlator. However, the matched filter correlator has a disadvantage in that it is more complicated than the active correlator and cannot be used in the verification process in which correlation sections should not overlap. In the following description, the active correlator is used for both the searching process and the checking process.

도 2(a) 내지 도 2(e)는 잡음과 페이딩이 없는 이상적인 채널을 가정하고 수신신호의 전력이 1일 때, 코드위상에 대한 동기가 이루어진 경우와 그 반대의 경우에 대해 상관결과를 도시한 것이다.r(t)는 수신신호를 도시한 것이고c(t)는 코드발생기의 출력을 도시한 것이며p(t)는r(t)와c(t)의 곱을 도시한 것이다. 도 2(a)는 수신신호를 도시한 것이다. 도 2(b)는 동기가 이루어진 경우(in-sync) 수신신호r(t)를 도시한 것이고, 도 2(c)는 도 2(a) 및 도 2(b)에 도시된 값을 곱한 결과인p(t)를 도시한 것이다. 도시된 바에 따르면, 동기가 이루어진 경우p(t) 값이 항상 1이 되어 상관기 출력은 1이 된다. 도 2(d)는 동기가 이루어지지 않은 경우(out-of-sync) 수신신호r'(t)를 도시한 것이고, 도 2(e)는 도 2(a) 및 도 2(d)에 도시된 값을 곱한 결과인p'(t)를 도시한 것이다. 도시된 바에 따르면, 동기가 이루어지지 않은 경우p'(t) 값은 1 또는 -1이 되어 이를 적분한 값은 1보다훨씬 작게 된다.2 (a) to 2 (e) show correlation results for the case where the synchronization of the code phase is achieved and vice versa when the power of the received signal is 1, assuming an ideal channel without noise and fading. It is. r ( t ) shows the received signal, c ( t ) shows the output of the code generator and p ( t ) shows the product of r ( t ) and c ( t ). 2 (a) shows a reception signal. FIG. 2 (b) shows the received signal r ( t ) in case of in-sync, and FIG. 2 (c) is a result of multiplying the values shown in FIGS. 2 (a) and 2 (b). P ( t ) is shown. As shown, the p ( t ) value is always 1 when synchronization is achieved, and the correlator output is 1. FIG. 2 (d) shows the received signal r ′ ( t ) when out-of-sync and FIG. 2 (e) is shown in FIGS. 2 (a) and 2 (d). P ' ( t ) is the result of multiplying the calculated values. As shown, in the case of no synchronization, the p ' ( t ) value is 1 or -1 and the integrated value is much smaller than 1.

코드획득 과정은 일반적으로 두 단계를 통해서 이루어진다. 각 단계에서 코드획득 여부의 판정은 비동기 검출기의 출력을 문턱값(threshold)과 비교함으로써 이루어진다. 첫번째 단계는 검색모드(search mode)로서 비동기 검출기 출력을 제1문턱값과 비교한다. 비동기 검출기 출력이 제1문턱값보다 큰 경우는 임시적으로 코드획득이 되었다고 판정하고 두번째 단계인 확인모드(verification mode)로 들어간다. 확인모드에서는 보다 신뢰성 있는 테스트를 위해 검색모드에서 판정된 코드위상에 대한A개의 비동기 검출기 출력을 제2문턱값과 비교하여 제2문턱값보다 큰 경우가B번 이상이면 최종적으로 코드획득이 되었다고 판정한다. 검색모드나 확인모드에서 코드획득이 이루어지지 않았다고 판정된 경우는 비동기 발생기에 있는 코드발생기 위상을 T c만큼 갱신한 후, 다음 코드위상에 대한 테스트를 한다.T c는 칩시간을 나타내고는 일반적으로 1 또는 1/2이 되는데 앞으로의 설명에서는 1이라고 가정한다. 제1문턱값, 제2문턱값 및A,B는 평균 코드획득 시간을 최소화하도록 설정되어야 한다.The code acquisition process is generally done in two stages. Determination of code acquisition at each step is made by comparing the output of the asynchronous detector with a threshold. The first step is the search mode, which compares the asynchronous detector output with the first threshold. If the asynchronous detector output is larger than the first threshold, it is determined temporarily that the code has been acquired and enters the second mode of verification mode. In the verify mode, for the sake of more reliable testing, the A asynchronous detector output for the code phase determined in the search mode is compared with the second threshold to determine that the code is finally acquired when it is greater than or equal to B times. do. If it is determined that the code acquisition has not been made in the search or confirm mode, the code generator phase in the asynchronous generator After updating by T c , test for the next code phase. T c represents chip time Is usually 1 or 1/2, which is assumed to be 1 in the following description. The first threshold value, the second threshold value, and A and B should be set to minimize the average code acquisition time.

위에서 설명한 일반적인 코드획득 수신기는 전파의 수신경로가 하나, 즉 코드획득이 될 수 있는 코드위상이 하나만 존재한다는 가정하에 설계되었다. [A. Polydoros and C. L. Weber, "A Unified Approach to Serial Search Spread-Spectrum Code Acquisition-Part I: General Theory,"IEEE Trans. Commun., vol. COM-32, pp. 542-549, May 1984. 참조] 그러나, DS/CDMA 신호는 다중경로를 통해수신되고 수신기에서 구분할 수 있는 경로의 지연차는T c이기 때문에 대략적으로 채널의 지연확산(delay spread)을T c로 나눈 값 만큼의 경로가 지연확산내에 밀집하여 존재한다. 다중경로가 존재하면 코드획득이 될 수 있는 코드위상의 수가 증가하는 반면, 각각의 경로에 대한 신호대잡음비(SNR)가 감소하게 되어 코드획득 성능이 열화될 수 있다.The general code acquisition receiver described above is designed on the assumption that there is only one reception path of radio waves, that is, only one code phase that can be code acquisition exists. [A. Polydoros and CL Weber, "A Unified Approach to Serial Search Spread-Spectrum Code Acquisition-Part I: General Theory," IEEE Trans. Commun ., Vol. COM-32, pp. 542-549, May 1984.] However, since DS / CDMA signals are received through multipath and the delay difference of the path that can be distinguished at the receiver is T c , the delay spread of the channel is divided by T c . As many paths as values exist in delay diffusion. The presence of multiple paths increases the number of code phases that can be acquired, while reducing the signal-to-noise ratio (SNR) for each path, which can degrade code acquisition performance.

본 발명이 이루고자 하는 기술적 과제는 다중경로 환경에서 다중경로를 효과적으로 이용하여 코드획득 시간을 줄일 수 있는 DS/CDMA 수신신호에 대한 코드획득 수신기를 제공하는데 있다.An object of the present invention is to provide a code acquisition receiver for a DS / CDMA received signal that can reduce the code acquisition time by effectively using the multipath in a multipath environment.

도 1은 종래의 비동기 검출기에 대한 블록도이다.1 is a block diagram of a conventional asynchronous detector.

도 2는 잡음과 페이딩이 없는 이상적인 채널을 가정하고 수신신호의 전력이 1일 때, 코드위상에 대한 동기가 이루어진 경우와 그 반대의 경우에 대한 상관기의 상관결과를 도시한 것이다.FIG. 2 illustrates a correlation result of a correlator for a case where synchronization of a code phase is performed and vice versa when an ideal channel without noise and fading is assumed and power of a received signal is 1. FIG.

도 3은 본 발명에 따른 DS/CDMA 수신신호의 코드획득수신기에 대한 블록도이다.3 is a block diagram of a code acquisition receiver of a DS / CDMA received signal according to the present invention.

도 4는 본 발명에 따른 광대역 DS/CDMA 수신신호에 대한 코드획득수신기의 실시예이다.4 is an embodiment of a code acquisition receiver for a wideband DS / CDMA received signal according to the present invention.

도 5(a) 및 도 5(b)는 도 4의 코드획득 수신기에서 코드위상의 검색 순서를 도시한 것이다.5 (a) and 5 (b) show a search order of code phases in the code acquisition receiver of FIG.

상기 기술적 과제를 이루기 위한 본 발명은 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 있어서, a) 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 코드발생부, b) 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 포함하는 비동기 검출부, c) 상기 비동기 검출부의 출력에 대해 코드획득여부를 판별하는 판별부, 및 d) 상기 판별부에서 코드획득이 되지 않았다고 판정된 경우 코드발생부에서 발생되는 코드위상을 갱신하는 코드위상 갱신부를 포함하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기로 구성된다.According to an aspect of the present invention, there is provided a code acquisition receiver for acquiring a code phase of a DS / CDMA signal, comprising: a) a code generator for simultaneously generating at least two phase codes having a phase difference, and b) the code generator. A correlator for correlating each received phase code signal with a received signal; A square unit which squares the output of the correlation unit; And an asynchronous detector including a coupling unit for adding the output of the square unit, c) a discriminator for determining whether to acquire a code for the output of the asynchronous detector, and d) a code generator if it is determined that the code is not acquired by the discriminator. Code acquisition receiver for acquiring the code phase of the DS / CDMA signal, characterized in that it comprises a code phase update unit for updating the code phase generated in the.

본 발명에 의한 코드획득 수신기의 상기 판별부는 비동기 검출부 츨력을 문턱값과 비교하여 코드획득 여부를 판별함을 특징으로 한다.The determination unit of the code acquisition receiver according to the present invention is characterized by determining whether to acquire a code by comparing the asynchronous detection unit output with a threshold value.

본 발명에 의한 코드획득 수신기의 상기 코드발생부는 하나의 코드발생기와 메모리를 포함하는 것을 특징으로 한다.The code generator of the code acquisition receiver according to the present invention is characterized in that it comprises one code generator and a memory.

본 발명에 의한 코드획득 수신기의 상기 코드위상 갱신부는N칩(chip) 수 만큼 코드발생기의 위상을 갱신하고, 코드 한 주기가 지난 경우에도 코드획득이 되지 않은 경우는 초기 코드위상으로부터 2 내지N번째 코드위상 중 하나로 코드위상을 갱신하여 다시N칩씩 코드발생기 위상을 갱신하고, 다시 한 주기가 지난 후에도 코드획득이 되지 않을 경우 초기 코드위상으로부터 2내지N번째 위상 중 이전에 선택된 위상을 제외한 하나로 코드위상을 갱신하여 다시N칩씩 코드발생기 위상을 갱신하고, 이러한 과정을 반복하여 코드획득이 될 때까지 전체 코드위상에 대해 불연속적인 코드갱신을 행하는 것을 특징으로 한다. 상기N은 여러 번의 측정을 행함으로써 최적의 값으로 설정될 수 있다.The code phase update unit of the code acquisition receiver according to the present invention updates the phase of the code generator by the number of N chips, and if the code acquisition is not performed even after one code period has passed, the second to Nth times from the initial code phase. The code phase is updated by one of the code phases, and the code generator phase is updated by N chips again.If the code is not acquired after another cycle, the code phase is one except the previously selected phase of the 2nd to Nth phases from the initial code phase. Update the code generator phase by N chips again, and repeat this process to perform discrete code updates for the entire code phase until the code is acquired. N can be set to an optimal value by making several measurements.

상기 기술적 과제를 이루기 위한 다른 한 가지 방법으로서, 본 발명은 또한 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 있어서, a) 서로 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 하나 이상의 코드발생부, b) 하나 이상의 비동기 검출부 - 상기 비동기 검출부 각각은 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 포함한다 -, c) 상기 하나 이상의 비동기 검출부의 출력에 대해 코드획득여부를 판별하는 판별부, 및 d) 상기 판별부에서 코드획득이 되지 않았다고 판정된 경우 코드발생부에서 발생되는 코드위상을 갱신하는 코드위상 갱신부를 포함하되, 상기 비동기 판별부는 전체 코드위상의 일부분에 해당하는 비동기 검출부 출력들을 비교하여 출력 중 가장 큰 값에 해당하는 코드위상을 판별하는 것을 특징으로 한다.As another method for achieving the above technical problem, the present invention also provides a code acquisition receiver for acquiring a code phase of a DS / CDMA signal, comprising: a) one or more simultaneously generating at least two phase codes having a phase difference from each other; Code generator, b) one or more asynchronous detectors, each of the asynchronous detectors comprising: a correlator for correlating the received signal with each phase code signal generated at the code generator; A square unit which squares the output of the correlation unit; And a combiner for adding outputs of the squares,-c) a determiner for determining whether to acquire a code for the output of the at least one asynchronous detector, and d) a code generation if it is determined that the code is not acquired at the determiner. And a code phase update unit for updating a code phase generated from the unit, wherein the asynchronous discrimination unit compares the outputs of the asynchronous detectors corresponding to a part of the entire code phase to determine a code phase corresponding to the largest value of the outputs. do.

본 발명에 있어서, 상기 코드발생부는 하나의 코드발생기와 메모리를 포함하는 것을 특징으로 한다.In the present invention, the code generator comprises one code generator and a memory.

본 발명에 의한 코드위상갱신부는 비동기 검출부가N칩씩 위상차를 갖는 코드위상들에 대한 출력을 생성할 수 있도록 코드위상을 갱신함을 특징으로 한다. 상기 판별부에서 코드획득이 실패한 경우는 앞서 테스트 되지 않은N개의 코드위상에 대한 비동기 검출기 출력을 얻을 수 있도록 코드위상을 갱신한다.The code phase update unit according to the present invention is characterized in that the asynchronous detection unit updates the code phase so that the asynchronous detector generates output for code phases having a phase difference by N chips. If the code acquisition fails in the determination unit, the code phase is updated to obtain an asynchronous detector output for N code phases that have not been tested previously.

이하에서 첨부된 도면을 참조하여 본 발명에 대해 보다 상세히 설명하기로 한다. 도 3은 본 발명이 제안하는 코드획득수신기의 블록도이다. 도 3에 따른 코드획득 장치는 비동기 검출부(300)를 이용한 판별부(302): 검색모드(304)와 확인모드(306), 코드위상 갱신부(308)를 포함한다. 비동기 검출부(300)에서는 일반적인 코드획득 장치에서와는 달리 수신신호를 내부의 코드발생기 신호 및 이를 지연한 신호와 상관하여 각각을 제곱한 후 이를 더하여 판별값을 얻는다. 판별부(302)는 검색모드(304)와 확인모드(306)로 구분된다. 검색모드(302)에서는 상기 비동기 검출기(300)에서 얻어진 판별값을 제1문턱값과 비교하여 코드획득 여부에 대한 임시적인 판정을 한다. 확인모드(304)에서는 검색모드에서 판정된 코드위상에 대한 비동기 검출기(300) 출력A개를 제2문턱값과 비교하여 제2문턱값보다 큰 것이B개 이상이면 최종적으로 코드획득이라고 판정한다. 검색모드나 확인모드에서 코드획득이 되지 않았다고 판정된 경우는 코드위상 갱신기(306)가 비동기 검출부(300)의 코드발생기 위상을 갱신하고 코드획득이 될 때까지 상기의 과정을 반복한다. 이때, 코드 위상을 한 칩 갱신하는 일반적인 코드획득 장치와는 달리 코드위상을N칩 갱신함으로써 불연속적인 검색이 되도록 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. 3 is a block diagram of a code acquisition receiver according to the present invention. The code acquisition apparatus according to FIG. 3 includes a determination unit 302 using a asynchronous detection unit 300: a search mode 304, a confirmation mode 306, and a code phase update unit 308. Unlike the general code acquisition apparatus, the asynchronous detector 300 correlates a received signal with an internal code generator signal and a delayed signal, squares each of them, and adds them to each other to obtain a discrimination value. The determination unit 302 is divided into a search mode 304 and a confirmation mode 306. In the search mode 302, the determination value obtained by the asynchronous detector 300 is compared with the first threshold value to make a temporary determination on whether the code is acquired. In the confirmation mode 304, the A output of the asynchronous detector 300 for the code phase determined in the search mode is compared with the second threshold value, and if it is larger than or equal to B than the second threshold value, it is finally determined as code acquisition. If it is determined that the code acquisition is not performed in the search mode or the confirmation mode, the code phase updater 306 updates the code generator phase of the asynchronous detection unit 300 and repeats the above process until the code acquisition is achieved. At this time, unlike a general code acquisition device that updates a code phase by one chip, the chip phase is updated by N chips so as to make a discontinuous search.

도 4는 본 발명에 따른 광대역 DS/CDMA 수신신호에 대한 코드획득 수신기의 실시예이다. 도 4에 따른 코드획득 수신기는 비동기 검출부(400)와 검색모드에 대한 판별부(403) 및 비동기 검출기(400)를 이용한 확인모드에 대한 판별부(404, 상세 블록 미도시) 및 코드위상 갱신부(405)를 구비한다. 비동기 검출부(400)는 코드발생기(401)와, 2개의 메모리(411, 412), 3개의 곱셈기(421 내지 423), 3개의 적분기(431 내지 433), 3개의 표본기(441 내지 443), 3개의 제곱기(451 내지 453) 및 덧셈기(402)를 포함한다. 상기구성에 따른 동작은 다음과 같다. 코드발생기(401), 메모리(411, 412), 곱셈기(412 내지 413), 적분기(431 내지 433), 표본기(441 내지 443) 및 제곱기(451 내지 453)를 이용하여 수신신호와 3개의 코드발생기 신호의 상관의 제곱을 구한다. 이때 3개의 상관은 인접한 서로 다른 코드위상에 대한 상관으로 이를 덧셈기(402)를 이용하여 결합하여 판별값을 생성한다. 이와 같이 판별값을 생성하면 보다 신뢰성 있는 판별값을 얻을 수 있을 뿐만 아니라 여러 코드위상에 대한 테스트를 동시에 할 수 있다. 이는 광대역 CDMA시스템에서 칩시간(Chip Time)이 작기 때문에 통상 서로 인접한 코드위상에 대중경로가 존재할 가능성이 커지게 되어 합성을 통한 다이버시티 이득을 얻을 수가 있게 되는 것이다. 또, 도 4에서는 3개의 인접한 코드위상에 대한 상관을 결합했지만 경로 수가 많은 환경에서는 더 많은 코드위상에 대한 상관을 결합할 수도 있다. 판별값은 검색모드의 판별부(403) 및 확인모드의 판별부(404)에서 이용된다.4 is an embodiment of a code acquisition receiver for a wideband DS / CDMA received signal according to the present invention. The code acquisition receiver according to FIG. 4 includes asynchronous detection unit 400, a determination unit 403 for a search mode, a determination unit 404 (not shown in detail block) and a code phase updater for a confirmation mode using the asynchronous detector 400. 405. The asynchronous detector 400 includes a code generator 401, two memories 411 and 412, three multipliers 421 to 423, three integrators 431 to 433, three samplers 441 to 443, Three squarers 451-453 and adder 402. The operation according to the above configuration is as follows. Using the code generator 401, the memories 411 and 412, the multipliers 412 to 413, the integrators 431 to 433, the samplers 441 to 443 and the squarers 451 to 453, Find the square of the correlation of the code generator signal. In this case, the three correlations are correlations for adjacent different code phases, and are combined using the adder 402 to generate a discrimination value. By generating the discrimination value in this way, not only a more reliable discrimination value can be obtained, but also multiple code phases can be tested simultaneously. This is because in a wideband CDMA system, since the chip time is small, there is a general possibility that a public path exists on adjacent code phases, thereby obtaining diversity gain through synthesis. In addition, although FIG. 4 combines correlations for three adjacent code phases, correlations for more code phases may be combined in an environment having a large number of paths. The determination value is used by the determination unit 403 of the retrieval mode and the determination unit 404 of the confirmation mode.

도 5(a) 내지 도 5(b)는 도 4의 코드획득 수신기에서 코드위상이 검색되는 순서를 도시한다.H 1은 신호가 존재하는 코드위상, 즉 코드획득이 이루어질 수 있는 코드위상을 의미하고H 0는 그 반대의 코드위상을 의미한다.L은 코드의 주기, 즉 코드위상 수를 나타내며L p 는 다중경로의 수를 나타내는데 이는H 1위상의 수와 일치한다.상기 도 5(a) 및 도 5(b)에서 코드위상이 검색되는 순서는 도 4에 도시된 코드위상 갱신부(405)와 비동기 검출부(400)의 상관 결과에 대한 결합부에 해당되는 덧셈기(402)의 연산기능에 대한 것이다. 즉, 상기 코드위상 갱신부(405)는 테스트하는 코드위상이 N(예컨대 5)칩 간격으로 변화하게 함으로써, 코드위상을 N칩 간격의 불연속적인 순서로 테스트되도록 하고, 상기 결합부의 덧셈기(402)는 인접하는 3개의 코드위상에 대한 상관기 출력을 결합함으로써 판정변수를 생성할 수 있도록 한다.도 5(a)는 다중경로의 수가 5이고 도 4의 수신기에서 매 테스트마다 갱신하는 코드위상이 5 칩, 즉N= 5인 경우에 대해서 코드위상이 테스트되는 순서를 도시한 것이다.l j (j= 1, 2, ...,L p )는 [L/N]+1 또는 [L/N] ([x]는x의 정수부분)인데 대략 코드주기의 1/N이 된다. 도시된 바에 대한 설명은 다음과 같다. 먼저, 첫번째 코드위상(i1)부터N의 배수 떨어져 있는 코드위상들에 대한 테스트를 수행한다.l i 1개의 코드위상에 대한 테스트를 한 후에도 코드획득이 되지 않을 경우는 초기위상으로부터 2 내지N번째 코드위상 중 하나(i2)에서 시작하여 그 위상부터N의 배수 떨어져 있는 코드위상들에 대한 테스트를 수행한다.l i 2개의 코드위상에 대한 테스트를 한 후에도 코드획득이 되지 않을 경우는 초기위상으로부터 2 내지N번째 코드위상 중i2를 제외한 위상 중 하나에서 시작하여 그 위상에서부터N의 배수 떨어져 있는 코드위상들에 대한 테스트를 수행한다. 이러한 과정을 반복하여 전체L개의 코드위상에 대한 테스트를 수행한 후에도 코드획득이 되지 않으면 코드획득이 이루어질 때까지 상기의 과정을 반복한다. 도 5(a)는i2=3,i3=5,i4=2,i5=4인 경우를 도시한 것이다. 도 5(b)는 일반적인 경우에 대해N=L p 인 경우 코드위상의 검색 순서를 도시한 것이다. 매l j 번의 검색마다L p 경로 중 하나에 해당하는 위상, 즉 코드획득이 이루어질 수 있는 위상이 하나씩 존재함을 알 수 있다. 도 5(a)와 도 5(b)는 갱신하는 코드위상 수N이 경로 수L p 와 같은 경우에 대해 도시한 것인데 실제로는 경로 수를 모르기 때문에N은 대략적으로 예상되는 경로 수로 설정되거나 환경에 따라 가변적으로 설정되어야 한다.N은 여러 번의 측정을 행함으로써 최적의 값으로 설정될 수도 있다. 도 5(a)에서 점선으로 나타낸 부분은 도4의 덧셈기(402) 연산을 도시한 것으로서 각각의 테스트마다 판정변수를 얻기 위해 인접한 여러 개(도 5(a)와 도 5(b)에서는 3개)의 코드위상에 대한 상관의 제곱을 결합함을 나타낸다.본 발명에 따르면, 다중경로가 없는 환경 하에서는 인접한 코드위상의 상관 결과를 합성하면 잡음만 증가하여 판별 특성이 떨어지게 되는 반면에, 본 발명과 같이 다중 경로가 있는 경우에는 송신신호가 여러 코드위상을 갖는 신호의 합으로 수신기에 도달하기 때문에, 서로 인접한 코드위상에 다중 경로가 존재할 가능성이 크므로, 인접한 코드위상에 대한 상관을 결합하게 되면H 1과 같이 코드위상이 일치하는 경우에는 인접한 다중경로 신호들이 결합되어 신호의 크기를 증가시킬 수 있다. 특히, 페이딩 환경에서는 신호의 크기가 시간에 따라 변화하는데 다중경로의 신호가 동시에 작아질 확률은 매우 작기 때문에, 다이버시티(diversity) 이득을 얻을 수 있게 되면서 검출확률을 증가시킬 수 있다. 또한 이 판별값을 이용하면 결합되는 여러 개의 위상들에 대한 테스트를 동시에 수행할 수도 있다.5 (a) to 5 (b) show the order in which the code phases are retrieved in the code acquisition receiver of FIG. H 1 denotes a code phase in which a signal exists, that is, a code phase in which code acquisition can be performed, and H 0 denotes a reverse code phase. L denotes the period of the code, that is, the code phase number, and L p denotes the number of multipaths, which corresponds to the number of H 1 phases. The order in which the code phases are searched in FIGS. 5 (a) and 5 (b). Denotes an operation function of the adder 402 corresponding to the coupling unit for the correlation result of the code phase update unit 405 and the asynchronous detection unit 400 shown in FIG. 4. That is, the code phase update unit 405 causes the code phase to be tested to change by N (for example, 5) chip intervals, thereby allowing the code phases to be tested in a discontinuous order of N chip intervals, and the adder 402 of the coupling unit. Figure 5 (a) shows that the number of multipaths is 5 and the code phases updated in each test in the receiver of Figure 4 are 5 chips, by combining the correlator outputs for three adjacent code phases. , That is, the order in which the code phases are tested for the case of N = 5. l j (j = 1, 2 , ..., L p) is [L / N] +1 or [L / N] ([x ] is the integer part of x) inde becomes 1 / N of approximately code period . Description of what is shown is as follows. First, we test the code phases that are multiples of N from the first code phase i 1. if l i will first be a code obtained after a test for one code phase starting from the second through the N-th one of the code phase (i 2) from the initial phase for the code phase spaced multiple of N from the phase Perform the test. l i 2 If there is no code obtained after a test for one code phase is to, starting at one, except for i 2 of the second through the N-th code phase from the initial phase a phase code phase spaced multiple of N from the phase Perform a test on If the code is not acquired even after performing the test for all L code phases by repeating this process, the above process is repeated until the code acquisition is achieved. FIG. 5A illustrates the case where i 2 = 3, i 3 = 5, i 4 = 2, and i 5 = 4. FIG. FIG. 5 (b) shows the search order of code phases when N = L p for the general case. It can be seen that for every l j searches, there is one phase corresponding to one of the L p paths, that is, a phase where code acquisition can be performed. 5 (a) and 5 (b) show the case where the updating code phase number N is equal to the number of paths L p , but since the actual number of paths is not known, N is set to an approximate number of expected paths or to the environment. It should be set variable accordingly. N may be set to an optimal value by making several measurements. A dotted line in FIG. 5 (a) shows the operation of the adder 402 of FIG. 4, and several adjacent ones (three in FIGS. 5 (a) and 5 (b)) to obtain a decision variable for each test. According to the present invention, in the absence of multipath, combining the correlation results of adjacent code phases results in only noise increase and inferior discrimination characteristics. If the multi-path, when the combination of matter for this greater potential there is multi-path on because they reach the receiver as a sum of signals having a different code phase transmission signal, the adjacent code phases, adjacent code phase H as When the code phases match as shown in FIG. 1 , adjacent multipath signals may be combined to increase the magnitude of the signal. In particular, in a fading environment, since the magnitude of the signal changes with time, and the probability of the multipath signal being simultaneously reduced is very small, the diversity gain can be obtained and the detection probability can be increased. This determination can also be used to simultaneously test multiple phases that are combined.

본 발명에서는 판별값을 문턱값과 비교하여 코드획득 여부를 결정하는 직렬탐색 방법에 대해서만 예를 들어 설명하였으나, 코드위상 수의 상관기로 전체 코드위상수의 일부에 해당하는 코드위상에 대한 판별값을 동시에 얻어서 가장 큰 값에 해당하는 코드위상을 선택하는 완전 병렬탐색 방법, 하나 또는 여러 개의 상관기로 모든 코드위상에 대한 판별값을 모은 다음 가장 큰 값에 해당하는 코드위상을 선택하는 방법, 또는 연속된 일부분의 코드위상에 대한 상관 중 가장 큰 것을 선택하고 이를 다시 문턱값과 비교하는 방법 등에도 적용할 수 있다. 즉, 본 발명에서 제안하는 방법을 이용하면 모든 코드위상에 대한 판별값을 얻을 필요없이N칩의 위상차를 갖는 위상들에 대한 판별값만 얻어서 코드획득 여부를 결정할 수 있고, 판별값을 얻기 위해 인접한 코드위상들의 상관을 결합함으로써 판정의 신뢰성을 높일 수 있고 여러 위상에 대한 테스트를 동시에 수행할 수 있다.In the present invention, only the serial search method for determining whether to acquire a code by comparing the discrimination value with a threshold value has been described as an example. However, the discrimination value for a code phase corresponding to a part of the overall code phase is determined using a code phase correlator. A full parallel search method that selects the code phases corresponding to the largest value by taking them at the same time, gathering the discriminant values for all code phases with one or several correlators, and then selecting the code phases corresponding to the largest value, or successive It can be applied to the method of selecting the largest of the correlations for a part of code phases and comparing them with a threshold again. That is, by using the method proposed in the present invention, it is possible to determine whether to obtain a code by obtaining only the discriminant values for phases having a phase difference of N chips without having to obtain the discriminant values for all code phases. By combining the correlation of the code phases, the reliability of the decision can be increased and tests for several phases can be performed simultaneously.

본 발명에 따르면, 첫째, 다중경로 환경에서 코드획득이 될 수 있는 코드위상을 전체 코드위상 영역에 분산시킴으로써 코드획득 시간을 줄일 수 있다. 둘째, 인접한 코드위상에 대한 상관을 결합함으로써 다중경로에 분산된 신호를 결합할 수 있기 때문에 검출확률을 증가 시킬 수 있고 또한 여러 코드위상을 동시에 테스트할 수 있어 코드획득 시간을 줄일 수 있다. 셋째, 동일한 코드획득 시간을 얻기 위한 송신전력의 절약, 또는 기지국당 서비스 영역의 확대를 가져온다. 아울러 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정, 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.According to the present invention, first, the code acquisition time can be reduced by distributing code phases that can be acquired in a multipath environment over the entire code phase region. Second, by combining correlations for adjacent code phases, signals distributed in multiple paths can be combined to increase detection probability and to test multiple code phases simultaneously, thus reducing code acquisition time. Third, the transmission power is reduced to obtain the same code acquisition time, or the service area per base station is expanded. In addition, various modifications, changes, additions, and the like will be possible within the spirit and scope of the present invention. Such modifications, changes, and the like should be regarded as falling within the scope of the following claims.

Claims (7)

DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 있어서,A code acquisition receiver for acquiring a code phase of a DS / CDMA signal, a) 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 코드발생부,a) a code generator for simultaneously generating at least two or more phase codes having a phase difference, b) 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 포함하는 비동기 검출부,b) a correlator for correlating the received signal with each phase code signal generated by the code generator; A square unit which squares the output of the correlation unit; An asynchronous detector including a coupling unit for adding an output of the square unit; c) 상기 비동기 검출부의 출력에 대해 코드획득여부를 판별하는 판별부, 및c) a judging unit for judging whether to obtain a code for the output of the asynchronous detecting unit, and d) 상기 판별부에서 코드획득이 되지 않았다고 판정된 경우 코드발생부에서 발생되는 코드위상을 갱신하는 코드위상 갱신부d) a code phase update unit for updating the code phase generated at the code generation unit when it is determined that the code acquisition has not been made; 를 포함하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.Code acquisition receiver for acquiring the code phase of the DS / CDMA signal, characterized in that it comprises a. 제1항에 있어서, 상기 판별부는 비동기 검출부 출력을 문턱값과 비교하여 코드획득여부를 판별함을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.The code acquisition receiver of claim 1, wherein the determination unit determines whether to acquire a code by comparing the output of the asynchronous detection unit with a threshold value. 제1항에 있어서, 상기 코드위상 갱신부는N칩(chip) 수 만큼 코드발생기의 위상을 갱신하고, 코드 한 주기가 지난 경우에도 코드획득이 되지 않은 경우는 초기 코드위상으로부터 2 내지N번째 코드위상 중 하나로 코드위상을 갱신하여 다시N칩씩 코드발생기 위상을 갱신하고, 다시 한 주기가 지난 후에도 코드획득이 되지 않을 경우 초기 코드위상으로부터 2내지N번째 위상 중 이전에 선택된 위상을 제외한 하나로 코드위상을 갱신하여 다시N칩씩 코드발생기 위상을 갱신하고, 이러한 과정을 반복하여 코드획득이 될 때까지 전체 코드위상에 대해 불연속적인 코드갱신을 행하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.The code phase update unit according to claim 1, wherein the code phase update unit updates the phase of the code generator by the number of N chips, and if the code is not acquired even after one code period has elapsed, the second to N th code phases from the initial code phase. Update the code phase by one N chip to update the code generator phase by N chips, and if the code is not acquired after another cycle, update the code phase to one of the 2 to Nth phases except the previously selected phase from the initial code phase. The code acquisition phase is updated again by N chip, and the code acquisition is performed to obtain the code phase of the DS / CDMA signal, characterized by discontinuous code updating for the entire code phase until the code acquisition is repeated. receiving set. DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 있어서,A code acquisition receiver for acquiring a code phase of a DS / CDMA signal, a) 서로 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 하나 이상의 코드발생부,a) one or more code generators for simultaneously generating at least two or more phase codes having a phase difference from each other, b) 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 각각 포함하고 있는 하나 이상의 비동기 검출부,b) a correlator for correlating the received signal with each phase code signal generated by the code generator; A square unit which squares the output of the correlation unit; And one or more asynchronous detectors each including a combiner that adds outputs of the squares; c) 상기 하나 이상의 비동기 검출부의 출력들에 대해 코드획득여부를 판별하는 판별부, 및c) a discriminating unit for determining whether to obtain a code for the outputs of the at least one asynchronous detecting unit, and d) 상기 비동기 검출부가 판별에 필요한 코드위상에 대한 출력을 얻을 수 있도록 코드발생부에서 발생되는 코드위상을 갱신하는 하나 이상의 코드위상 갱신부를 포함함을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.d) acquiring the code phase of the DS / CDMA signal, characterized in that it comprises at least one code phase update unit for updating the code phase generated in the code generator so that the asynchronous detection unit obtains an output for the code phase required for determination. Code acquisition receivers. 제4항에 있어서, 상기 판별부는 상기 하나 이상의 비동기 검출부로부터 얻어진 전체 코드위상 또는 일부분의 코드위상들에 대한 비동기 검출부 출력들을 비교하여 출력 중 가장 큰 값에 해당되는 코드위상을 판별하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.The method of claim 4, wherein the determining unit compares the asynchronous detector outputs for all or part of the code phases obtained from the at least one asynchronous detector to determine a code phase corresponding to the largest value among the outputs. Code Acquisition Receiver for Acquiring Code Phase of DS / CDMA Signal. 제4항에 있어서, 상기 코드위상 갱신부는 비동기 검출부가N칩씩 위상차를 갖는 코드위상들에 대한 출력을 생성할 수 있도록 코드위상을 갱신하고 상기 판별부에서 코드획득이 실패한 경우는 앞서 테스트 되지 않은 코드위상들 중N칩씩 위상차를 갖는 코드위상에 대한 비동기 검출기 출력을 얻을 수 있도록 코드위상을 갱신함을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.The code phase update unit of claim 4, wherein the code phase update unit updates the code phase so that the asynchronous detector generates output for code phases having a phase difference of N chips, and if the code acquisition fails in the determination unit, the code not previously tested. A code acquisition receiver for acquiring the code phase of a DS / CDMA signal, characterized in that the code phase is updated to obtain an asynchronous detector output for a code phase with a phase difference of N chips among the phases. 제1항 내지 제6항중 어느 한 항에 있어서, 상기 코드발생부는 하나의 코드발생기와 메모리를 포함하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.The code acquisition receiver according to any one of claims 1 to 6, wherein the code generator comprises one code generator and a memory.
KR10-2000-0002381A 2000-01-19 2000-01-19 Apparatus for acquisition for wideband DS/CDMA signal KR100399008B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0002381A KR100399008B1 (en) 2000-01-19 2000-01-19 Apparatus for acquisition for wideband DS/CDMA signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0002381A KR100399008B1 (en) 2000-01-19 2000-01-19 Apparatus for acquisition for wideband DS/CDMA signal

Publications (2)

Publication Number Publication Date
KR20010073619A KR20010073619A (en) 2001-08-01
KR100399008B1 true KR100399008B1 (en) 2003-09-19

Family

ID=19639600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0002381A KR100399008B1 (en) 2000-01-19 2000-01-19 Apparatus for acquisition for wideband DS/CDMA signal

Country Status (1)

Country Link
KR (1) KR100399008B1 (en)

Also Published As

Publication number Publication date
KR20010073619A (en) 2001-08-01

Similar Documents

Publication Publication Date Title
JP3040481B2 (en) Method and apparatus for performing search acquisition in a CDMA communication system
US6574205B1 (en) CDMA cellular system and method of detecting spreading code in CDMA cellular system
US5805648A (en) Method and apparatus for performing search acquisition in a CDMA communication system
US6813478B2 (en) Method and apparatus for searching a gated pilot
US5544155A (en) Method of synchronization for code division multiple access radiotelephone communications
EP0779000A1 (en) Code acquisition in a cdma communication system using multiple walsh channels
KR100668590B1 (en) Fast and accurate identification of spread spectrum signals
JP2000505611A (en) Multiple user acquisition method for point-to-multipoint synchronous CDMA system
US6490315B2 (en) Code synchronization method and receiver
KR101017547B1 (en) Acquisition of a gated pilot
EP1109325B1 (en) Apparatuses and method for acquisition of asynchronous wideband CDMA signals
JP2005518132A (en) Receiver and receiving method for radio communication transmitting / receiving station
JP4335913B2 (en) Method and system for capturing a received impulse radio signal
KR100399008B1 (en) Apparatus for acquisition for wideband DS/CDMA signal
JP4335912B2 (en) Method, system, and apparatus for capturing a received impulse radio signal
US6912227B1 (en) Device and method for acquiring phase of spreading code in CDMA communication system
US6850507B1 (en) Apparatus and method for acquiring PN sequence in multicarrier CDMA mobile communication system
KR100426564B1 (en) Apparatus for acquisition for DS/CDMA signal
US20020136267A1 (en) Apparatus and method for performing fast acquisition of PN sequences by transferring distributed samples
KR100362558B1 (en) Apparatus and method for pn acquisition in the cdma mobile communication system
Lee et al. Code acquisition for the DS-CDMA RAKE receiver in a multipath fading channel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160901

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee