KR100394065B1 - 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램방식 선택회로 - Google Patents

마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램방식 선택회로 Download PDF

Info

Publication number
KR100394065B1
KR100394065B1 KR10-2000-0054470A KR20000054470A KR100394065B1 KR 100394065 B1 KR100394065 B1 KR 100394065B1 KR 20000054470 A KR20000054470 A KR 20000054470A KR 100394065 B1 KR100394065 B1 KR 100394065B1
Authority
KR
South Korea
Prior art keywords
signal
high voltage
program
serial
driving signal
Prior art date
Application number
KR10-2000-0054470A
Other languages
English (en)
Other versions
KR20020021738A (ko
Inventor
심재륜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0054470A priority Critical patent/KR100394065B1/ko
Publication of KR20020021738A publication Critical patent/KR20020021738A/ko
Application granted granted Critical
Publication of KR100394065B1 publication Critical patent/KR100394065B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로에 관한 것으로, 종래에는 핀 수가 20개 이하인 이피롬의 경우에 직렬 프로그램 방식을 위한 핀을 별도로 구비할 여유가 없기 때문에 데이터신호, 클럭신호 및 고전압 구동신호를 통해 직렬 프로그램 방식을 구동시켜야 하는데, 프로그램 모드에 진입하게 되면 데이터신호와 클럭신호가 고정되지 않고 토글됨에 따라 직렬 프로그램 방식의 진입이 불가능한 문제점이 있으며, 사용되는 핀 수를 줄이기 위해서 모드 선택신호를 공유할 경우에는 직렬 프로그램 방식으로 동작하는 중에 모드 선택신호의 조합에 의해 병렬 프로그램 방식으로 바뀌게 되어 오동작이 발생하는 문제점이 있었다. 따라서, 본 발명은 프로그램 전압의 레벨을 검출하여 그에 따른 고전압 구동신호를 출력하는 프로그램 전압 검출부와; 4비트의 모드선택신호를 디코딩하여 병렬 프로그램 방식의 동작중 하나일 경우에 고전위신호를 출력하는 디코더와; 상기 프로그램 전압 검출부의 고전압 구동신호와 디코더의 출력신호를 앤드조합하는 제1앤드게이트와; 상기 프로그램 전압 검출부의 고전압 구동신호를 지연부를 통해 입력받아 지연된 고전압 구동신호의 에지를 검출하여 펄스를 출력하는 고전압 에지 검출부와; 상기 4비트의 모드 선택신호중 선택된 2비트의 신호를 앤드조합하는 제2앤드게이트와; 상기 프로그램 전압 검출부의 고전압 구동신호를 입력받아 초기화되며, 고전압 에지 검출부의 펄스에 의해 구동되어 상기 제2앤드게이트의 출력신호를 래치하여 직렬모드 구동신호로 출력하는 래치부와; 상기 제1앤드게이트의 출력신호를 일측에 입력받고, 상기 직렬모드 구동신호를 제1인버터를 통해 타측에 입력받아 낸드조합하는 낸드게이트와; 상기 낸드게이트의 출력신호를 반전하여 병렬모드 구동신호로 출력하는 제2인버터로 구성되는 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로를 제공함으로써, 핀 수가 20개 이하인 이피롬의 경우에 직렬 및 병렬 프로그램 방식을 위한 핀을 공유하여 핀 수를 최소화할 수 있으며, 직렬 및 병렬 프로그램 방식의 선택에 대한 신뢰성을 향상시킴과 아울러 안정적으로 유지하여 오동작을 방지할 수 있는 효과가 있다.

Description

마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로{CIRCUIT FOR SELECTING SERIAL AND PARALLEL PROGRAM MODE OF EPROM EQUIPPED WITH MICROCONTROLLER}
본 발명은 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로에 관한 것으로, 특히 직렬 및 병렬 프로그램 방식의 선택에 대한 신뢰성을 향상시킴과 아울러 핀(pin) 수를 최소화할 수 있도록 한 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로에 관한 것이다.
일반적으로, 이피롬의 온-보드(on-board) 프로그램이 가능하도록 하여 이피롬의 시스템 개발 시간을 줄이고, 이피롬의 프로그램 방식과 데이터 입력에 필요한 핀 수를 줄여 이피롬 라이터(writer)를 간편화 하기 위하여 직렬 프로그램 방식의 마이크로 콘트롤러가 내장된 이피롬이 많이 개발되고 있지만, 병렬 프로그램 방식 이피롬 라이터와의 호환을 유지하기 위하여 직렬 및 병렬 프로그램 방식을 동시에 구현하고, 직렬 및 병렬 프로그램 방식 선택회로를 구비하도록 하고 있다. 이와같은 종래 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로를 보인 블록도로서, 이에 도시한 바와같이 프로그램 전압(VPP)의 레벨을 검출하여 그에 따른 고전압 구동신호(HVEN)를 출력하는 프로그램 전압 검출부(1)와; 4비트의 모드선택신호(PMODE[0]∼PMODE[3])를 디코딩하여 병렬 프로그램 방식의 동작중 하나일 경우에 고전위신호를 출력하는 디코더(2)와; 상기 프로그램 전압검출부(1)의 고전압 구동신호(HVEN)와 디코더(2)의 출력신호(A)를 낸드조합하여 병렬 프로그램 모드 구동신호(PMEN)를 출력하는 낸드게이트(NAND1)로 구성된다.
이하, 상기한 바와같은 종래 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로에 대한 동작을 도2의 파형도를 참조하여 상세히 설명한다.
먼저, 프로그램 전압 검출부(1)는 프로그램 전압(VPP)의 레벨이 도2에 도시한 바와같이 고전압으로 인가되면, 고전압 구동신호(HVEN)를 고전위로 출력한다.
이때, 디코더(2)는 4비트의 모드선택신호(PMODE[0]∼PMODE[3])를 디코딩하여 병렬 프로그램 방식의 동작중 하나일 경우에는 출력신호(A)를 고전위로 출력한다.
따라서, 낸드게이트(NAND1)는 상기 프로그램 전압 검출부(1)의 고전압 구동신호(HVEN)와 디코더(2)의 출력신호(A)가 고전위이므로, 병렬 프로그램 모드 구동신호(PMEN)를저전위로 출력하여 이피롬이 병렬 프로그램 방식에 진입하도록 한다.
그러나, 상기한 바와같은 종래 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로는 핀 수가 20개 이하인 이피롬의 경우에 직렬 프로그램 방식을 위한 핀을 별도로 구비할 여유가 없기 때문에 데이터신호, 클럭신호 및 고전압 구동신호를 통해 직렬 프로그램 방식을 구동시켜야 하는데, 프로그램 모드에 진입하게 되면 데이터신호와 클럭신호가 고정되지 않고 토글(toggle)됨에 따라 직렬 프로그램 방식의 진입이 불가능한 문제점이 있으며, 사용되는 핀 수를 줄이기 위해서 모드 선택신호를 공유할 경우에는 직렬 프로그램 방식으로 동작하는 중에 모드 선택신호의 조합에 의해 병렬 프로그램 방식으로 바뀌게 되어 오동작이 발생하는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 직렬 및 병렬 프로그램 방식의 선택에 대한 신뢰성을 향상시킴과 아울러 핀 수를 최소화할 수 있는 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로를 제공하는데 있다.
도1은 종래 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로를 보인 블록도.
도2는 도1의 파형도.
도3은 본 발명의 일 실시예를 보인 블록도.
도4는 도3에 있어서, 병렬 프로그램 방식에 따른 파형도.
도5는 도3에 있어서, 직렬 프로그램 방식에 따른 파형도.
***도면의 주요부분에 대한 부호의 설명***
11:프로그램 전압 검출부 12:디코더
13:지연부 14:고전압 에지 검출부
15:래치부 VPP:프로그램 전압
HVEN:고전압 구동신호 PMODE[0]∼PMODE[3]:모드 선택신호
AND11,AND12:앤드게이트 SMEN:직렬모드 구동신호
INV11,INV12:인버터 NAND11:낸드게이트
PMEN:병렬모드 구동신호
상기한 바와같은 본 발명의 목적을 달성하기 위한 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로는 프로그램 전압의 레벨을 검출하여 그에 따른 고전압 구동신호를 출력하는 프로그램 전압 검출부와; 4비트의 모드선택신호를 디코딩하여 병렬 프로그램 방식의 동작중 하나일 경우에 고전위신호를 출력하는 디코더와; 상기 프로그램 전압 검출부의 고전압 구동신호와상기디코더의 출력신호를 앤드조합하는 제1앤드게이트와; 상기 프로그램 전압 검출부의 고전압 구동신호를 지연부를 통해 입력받아그지연된 고전압 구동신호의 에지를 검출하여 펄스를 출력하는 고전압 에지 검출부와; 상기 4비트의 모드 선택신호중 선택된 2비트의 신호를 앤드조합하는 제2앤드게이트와; 상기 프로그램 전압 검출부의 고전압 구동신호를 입력받아 초기화되며,상기고전압 에지 검출부의 펄스에 의해 구동되어 상기 제2앤드게이트의 출력신호를 래치하여 직렬모드 구동신호로 출력하는 래치부와; 상기 제1앤드게이트의 출력신호를 일측에 입력받고, 상기 직렬모드 구동신호를 제1인버터를 통해 타측에 입력받아 낸드조합하는 낸드게이트와; 상기 낸드게이트의 출력신호를 반전하여 병렬모드 구동신호로 출력하는 제2인버터를 구비하여 구성되는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로를 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명의 일 실시예를 보인 블록도로서, 이에 도시한 바와같이 프로그램 전압(VPP)의 레벨을 검출하여 그에 따른 고전압 구동신호(HVEN)를 출력하는 프로그램 전압 검출부(11)와; 4비트 모드선택신호(PMODE[0]∼PMODE[3])를 디코딩하여 병렬 프로그램 방식의 동작중 하나일 경우에 고전위를 출력하는 디코더(12)와; 상기 프로그램 전압 검출부(11)의 고전압 구동신호(HVEN)와 상기 디코더의 출력신호(A)를 앤드조합하는 앤드게이트(AND11)와; 상기 프로그램 전압 검출부(11)의 고전압 구동신호(HVEN)를 지연시키는 지연부(13)와; 상기 지연부(13) 출력신호(B)의 에지를 검출하여 펄스(C)를 출력하는 고전압 에지 검출부(14)와; 상기 4비트 모드 선택신호(PMODE[0]∼PMODE[3])중에서2비트 모드 선택신호(PMODE[0],PMODE[1])를 앤드조합하는 앤드게이트(AND12)와; 상기 프로그램 전압 검출부(11)의 고전압 구동신호(HVEN)를 입력받아 초기화되며,상기고전압 에지 검출부(14)의 펄스(C)에 의해 구동되어 상기 앤드게이트(AND12)의 출력신호(D)를 래치하여 직렬모드 구동신호(SMEN)로 출력하는 래치부(15)와; 상기 앤드게이트(AND11)의 출력신호(E)를 일측에 입력받고, 상기 직렬모드 구동신호(SMEN)를 인버터(INV11)를 통해 타측에 입력받아 낸드조합하는 낸드게이트(NAND11)와; 상기 낸드게이트(NAND11)의 출력신호를 반전하여 병렬모드 구동신호(PMEN)로 출력하는 인버터(INV12)로 구성된다.
상기한 바와같이 구성된 본 발명의 동작과정을 도4의 병렬 프로그램 방식에따른 파형도와 도5의 직렬 프로그램 방식에 따른 파형도를 참조하여 설명한다.
먼저, 병렬 프로그램 방식의 동작중 하나일 경우에는 상기 2비트 모드 선택신호(PMODE[0],PMODE[1])중 하나는 초기에 저전위로 인가되도록 설정하여야 한다. 즉, 도4의 파형도에 예로 든 것처럼 초기에 모드 선택신호(PMODE[0])는 고전위로 인가되고, 모드 선택신호(PMODE[1])는 저전위로 인가된다.
이와같은 상태에서 프로그램 전압(VPP)의 레벨이 고전압으로 인가되면, 프로그램 전압 검출부(11)에서 이를 검출하여 고전압 구동신호(HVEN)를 고전위로 출력한다. 이때, 디코더(12)는 4비트 모드선택신호(PMODE[0]∼PMODE[3])를 디코딩하여 병렬 프로그램 방식의 동작중 하나일 경우에 고전위를 출력하므로, 프로그램 전압 검출부(11)의 고전압 구동신호(HVEN)와 디코더(12)의 출력신호(A)를 앤드조합하는 앤드게이트(AND11)는 출력신호(E)로 고전위를 출력한다.
한편, 지연부(13)는 프로그램 전압 검출부(11)의 고전압 구동신호(HVEN)를 지연시켜 출력하고, 고전압 에지 검출부(14)는 상기 지연부(13)의 출력신호(B)로부터 에지를 검출하여 펄스(C)를 출력한다.
이때, 상기 2비트 모드 선택신호(PMODE[0],PMODE[1])를 앤드조합하는 앤드게이트(AND12)가 저전위를 출력하므로, 래치부(15)는 상기 프로그램 전압 검출부(11)의 고전압 구동신호(HVEN)를 입력받아 초기화되고, 상기 고전압 에지 검출부(14)의 펄스(C)에 구동되어 상기 앤드게이트(AND12)의 출력신호(D)를 래치하여 직렬모드 구동신호(SMEN)로 저전위를 출력함에 따라 직렬모드는 구동되지 않는다.
그리고, 낸드게이트(NAND11)는 앤드게이트(AND11)의 고전위 출력신호(E)를일측에 입력받고, 상기 저전위 직렬모드 구동신호(SMEN)를 인버터(INV11)를 통해 반전하여 타측에 입력받아 낸드조합하므로, 저전위를 출력한다.
그리고, 인버터(INV12)는 상기 낸드게이트(NAND11)의 저전위 출력을 반전하여 고전위의 병렬모드 구동신호(PMEN)를 출력함에 따라 병렬모드가 구동된다.
한편, 직렬 프로그램 방식일 경우에는 상기 모드 선택신호(PMODE[0])는 데이터 입력핀으로 적용되고, 모드 선택신호(PMODE[1])는 클럭 입력핀으로 적용됨에 따라 직렬 데이터가 입력될 때, 토글이 이루어진다. 따라서, 초기에 상기 2비트 모드 선택신호(PMODE[0],PMODE[1])를 정해진 값으로 인가하여 직렬 프로그램 방식을 구동하고, 이를 계속 유지하도록 하여야 한다. 즉, 도5의 파형도에 예로 든 것처럼 초기에 2비트 모드 선택신호(PMODE[0],PMODE[1])는 고전위로 인가된다.
이와같은 상태에서 프로그램 전압(VPP)의 레벨이 고전압으로 인가되면, 프로그램 전압 검출부(11)에서 이를 검출하여 고전압 구동신호(HVEN)를 고전위로 출력한다. 이때, 디코더(12)는 2비트 모드선택신호(PMODE[0],PMODE[1])가 모두 고전위로 인가되는 직렬 프로그램 방식일 경우에 저전위를 출력하므로, 프로그램 전압 검출부(11)의 고전압 구동신호(HVEN)와 디코더(12)의 출력신호(A)를 앤드조합하는 앤드게이트(AND11)는 출력신호(E)로 저전위를 출력한다.
한편, 지연부(13)는 프로그램 전압 검출부(11)의 고전압 구동신호(HVEN)를 지연시켜 출력하고, 고전압 에지 검출부(14)는 상기 지연부(13)의 출력신호(B)로부터 에지를 검출하여 펄스(C)를 출력한다.
이때, 상기 2비트 모드 선택신호(PMODE[0],PMODE[1])를 앤드조합하는 앤드게이트(AND12)가 고전위를 출력하므로, 래치부(15)는 상기 프로그램 전압 검출부(11)의 고전압 구동신호(HVEN)를 입력받아 초기화되고, 상기 고전압 에지 검출부(14)의 펄스(C)에 구동되어 상기 앤드게이트(AND12)의 출력신호(D)를 래치하여 직렬모드 구동신호(SMEN)로 고전위를 출력함에 따라 직렬모드가 구동된다.
그리고, 낸드게이트(NAND11)는 앤드게이트(AND11)의 저전위 출력신호(E)를 일측에 입력받고, 상기 고전위 직렬모드 구동신호(SMEN)를 인버터(INV11)를 통해 반전하여 타측에 입력받아 낸드조합하므로, 고전위를 출력한다.
그리고, 인버터(INV12)는 상기 낸드게이트(NAND11)의 고전위 출력을 반전하여 병렬모드 구동신호(PMEN)로 출력함에 따라 병렬모드는 구동되지 않는다.
한편, 상기한 바와같은 직렬 프로그램 방식의 동작중에 상기 4비트 모드 선택신호(PMODE[0]∼PMODE[1])의 조합에 의해 디코더(12)의 출력신호(A)가 고전위로 토글할 경우에도 고전위 직렬모드 구동신호(SMEN)를 반전하는 인버터(INV12)가 저전위를 유지하므로, 낸드게이트(NAND11)의 출력은 토글이 이루어지지 않아 직렬모드가 구동된 후의 병렬모드는 무시된다.
상기한 바와같은 본 발명에 의한 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로는 핀 수가 20개 이하인 이피롬의 경우에 직렬 및 병렬 프로그램 방식을 위한 핀을 공유하여 핀 수를 최소화할 수 있으며, 직렬 및 병렬 프로그램 방식의 선택에 대한 신뢰성을 향상시킴과 아울러 안정적으로 유지하여 오동작을 방지할 수 있는 효과가 있다.

Claims (1)

  1. 프로그램 전압의 레벨을 검출하여 그에 따른 고전압 구동신호를 출력하는 프로그램 전압 검출부와; 4비트의 모드선택신호를 디코딩하여 병렬 프로그램 방식의 동작중 하나일 경우에 고전위신호를 출력하는 디코더와; 상기 프로그램 전압 검출부의 고전압 구동신호와상기디코더의 출력신호를 앤드조합하는 제1앤드게이트와; 상기 프로그램 전압 검출부의 고전압 구동신호를 지연부를 통해 입력받아그지연된 고전압 구동신호의 에지를 검출하여 펄스를 출력하는 고전압 에지 검출부와; 상기 4비트의 모드 선택신호중 선택된 2비트의모드선택신호를 앤드조합하는 제2앤드게이트와; 상기 프로그램 전압 검출부의 고전압 구동신호를 입력받아 초기화되며,상기고전압 에지 검출부의 펄스에 의해 구동되어 상기 제2앤드게이트의 출력신호를 래치하여 직렬모드 구동신호로 출력하는 래치부와; 상기 제1앤드게이트의 출력신호를 일측에 입력받고, 상기 직렬모드 구동신호를 제1인버터를 통해 타측에 입력받아 낸드조합하는 낸드게이트와; 상기 낸드게이트의 출력신호를 반전하여 병렬모드 구동신호로 출력하는 제2인버터를 구비하여 구성된것을 특징으로 하는 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램 방식 선택회로.
KR10-2000-0054470A 2000-09-16 2000-09-16 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램방식 선택회로 KR100394065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0054470A KR100394065B1 (ko) 2000-09-16 2000-09-16 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램방식 선택회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0054470A KR100394065B1 (ko) 2000-09-16 2000-09-16 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램방식 선택회로

Publications (2)

Publication Number Publication Date
KR20020021738A KR20020021738A (ko) 2002-03-22
KR100394065B1 true KR100394065B1 (ko) 2003-08-09

Family

ID=19688963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0054470A KR100394065B1 (ko) 2000-09-16 2000-09-16 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램방식 선택회로

Country Status (1)

Country Link
KR (1) KR100394065B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200452400Y1 (ko) * 2009-01-14 2011-02-25 고우방 어초

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966723A (en) * 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
KR100265362B1 (ko) * 1997-12-30 2000-09-15 김영환 직병렬 방식을 이용한 마이크로프로세서의 데이터송수신 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966723A (en) * 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
KR100265362B1 (ko) * 1997-12-30 2000-09-15 김영환 직병렬 방식을 이용한 마이크로프로세서의 데이터송수신 방법

Also Published As

Publication number Publication date
KR20020021738A (ko) 2002-03-22

Similar Documents

Publication Publication Date Title
US8284593B2 (en) Multi-port memory having a variable number of used write ports
KR0141494B1 (ko) 레벨시프트회로를 사용한 고속센스 방식의 반도체장치
US7304889B2 (en) Serially sensing the output of multilevel cell arrays
US5978246A (en) Content addressable memory device
EP2891057B1 (en) Majority vote circuit
US20020154565A1 (en) Method and apparatus for read operation and write operation in semiconductor memory device
EP2672485A2 (en) Clocked memory with latching predecoder circuitry
JP2824444B2 (ja) アドレス変化検出回路
US8103922B2 (en) Error detection in precharged logic
KR0156173B1 (ko) 인터럽트 발생회로
KR100394065B1 (ko) 마이크로 콘트롤러 내장 이피롬의 직렬 및 병렬 프로그램방식 선택회로
EP2672486A2 (en) Clocked memory with word line activation during a first portion of the clock cycle
US6717865B2 (en) Voltage detection circuit and method for semiconductor memory devices
US6950357B2 (en) Test mode flag signal generator of semiconductor memory device
KR960002007B1 (ko) 불휘발성 메모리의 독출회로
US8294487B2 (en) Configuration setting device of integrated circuit and the configuration setting method thereof
US20020149969A1 (en) Bus driving circuit and memory device having same
KR100486261B1 (ko) 스큐가 없는 듀얼 레일 버스 드라이버
US6313669B1 (en) Buffer circuitry
US7868650B2 (en) Termination control circuit and method for global input/output line
US20020067188A1 (en) Method and apparatus for reduction of noise sensitivity in dynamic logic circuits
US6597623B2 (en) Low power architecture for register files
KR100205326B1 (ko) 입력 버퍼회로
KR0174772B1 (ko) 신호전송회로 및 신호전송방법
US6381718B1 (en) Current controlled multi-state parallel test for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130425

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee