KR100390363B1 - Main memory unit programing board and programing method - Google Patents

Main memory unit programing board and programing method Download PDF

Info

Publication number
KR100390363B1
KR100390363B1 KR10-2001-0062845A KR20010062845A KR100390363B1 KR 100390363 B1 KR100390363 B1 KR 100390363B1 KR 20010062845 A KR20010062845 A KR 20010062845A KR 100390363 B1 KR100390363 B1 KR 100390363B1
Authority
KR
South Korea
Prior art keywords
memory
board
main memory
target
target memory
Prior art date
Application number
KR10-2001-0062845A
Other languages
Korean (ko)
Other versions
KR20030030622A (en
Inventor
이재웅
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0062845A priority Critical patent/KR100390363B1/en
Publication of KR20030030622A publication Critical patent/KR20030030622A/en
Application granted granted Critical
Publication of KR100390363B1 publication Critical patent/KR100390363B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839Architectures of general purpose stored program computers comprising a single central processing unit with memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 시스템의 주기억장치를 생산 또는 업그레이드하는 프로그래밍 보드에 관한 것으로, 본 발명에 따른 주기억장치 프로그래밍 보드 및 프로그램 방법은, 프로그램 보드의 동작을 가능하도록 하는 명령어를 저장하는 코드메모리와; 주기억장치에 저장하기 위한 프로그램이 저장되는 소스 메모리와; 상기 코드 메모리에 저장된 명령어를 로딩하여 보드 동작을 제어하는 CPU와; 상기 CPU에서 코드메모리를 로딩하여 시스템 동작하는 동안의 변수를 임시 저장하고 주기억장치 업그레이드시 다운로드를 위한 버퍼역할을 하는 보조메모리와; 상기 소스메모리에 저장된 프로그램이 복사되어 주기억장치로 만들어지는 다수의 타겟 메모리를 장착하는 타겟 메모리부와; 시스템의 동작상태를 표시하기 위한 상태 표시부와; 주기억장치 업그레이드시 새로운 프로그램 다운로드를 위한 인터페이스를 제공하는 통신인터페이스부와; 상기 프로그래밍 보드의 전원을 공급하는 전원부를 포함하여 구성되는 것을 특징으로 한다.The present invention relates to a programming board for producing or upgrading a main memory of a system. The main memory programming board and a program method according to the present invention include: a code memory for storing instructions for enabling an operation of a program board; A source memory for storing a program for storing in the main memory; A CPU for controlling a board operation by loading an instruction stored in the code memory; An auxiliary memory for temporarily storing variables during system operation by loading code memory in the CPU and acting as a buffer for downloading when the main memory is upgraded; A target memory unit for mounting a plurality of target memories to which a program stored in the source memory is copied to form a main memory device; A status display section for displaying an operating status of the system; A communication interface unit which provides an interface for downloading a new program when the main memory is upgraded; It characterized in that it comprises a power supply for supplying power to the programming board.

이 같은 본 발명에 의하면, 주기억장치를 생산하기 위한 플래시메모리를 한꺼번에 여러 개 장착하여 차례로 생산 및 업그레이드를 할 수 있도록 하여 생산 및 업그레이드하는 작업시간을 줄이고, 작업상태를 관리자에게 시각 및 청각적으로 알릴 수 있도록 하여 관리자가 좀더 손쉽게 작업할 수 있도록 하는 효과가 기대된다.According to the present invention, it is possible to produce a number of flash memory at the same time to produce a main memory device at a time to produce and upgrade in order to reduce the production and upgrade work time, to inform the administrator visually and audibly the working status It is expected to make it easier for administrators to work.

Description

주기억장치 프로그래밍 보드 및 프로그램 방법{Main memory unit programing board and programing method}Main memory unit programming board and programing method

본 발명은 시스템의 주기억장치 역할을 하는 플래시메모리에 주 프로그램을 저장 및 업그레이드하는 주기억장치 프로그래밍 보드에 관한 것으로, 특히 주기억장치 플래시메모리를 생산 또는 업그레이드할 때 한꺼번에 여러 개의 플래시메모리를 생산 또는 업그레이드하고 관리자가 상태관리를 쉽게 할 수 있도록 하는 주기억장치 프로그래밍 보드 및 프로그램 방법에 관한 것이다.The present invention relates to a main memory programming board for storing and upgrading a main program in a flash memory serving as a main memory of a system. In particular, when a main memory flash memory is produced or upgraded, a plurality of flash memories are produced or upgraded at one time. A main memory programming board and a programming method for easy state management.

주기억장치 프로그래밍 보드는 키폰 시스템과 같은 각종 시스템의 주기억장치 역할을 하는 플래시메모리를 생산하거나, 업그레이드 또는 정상유무를 알 수 있도록 하는 보드로서, 종래에 주기억장치 프로그래밍 보드에서 플래시메모리를 생산하는 방법은 하나의 플래시메모리를 장착하여 주프로그램을 저장하고, 또 다른 플래시메모리로 교체하여 다시 프로그램을 저장하는 방식을 사용하였고, 이 작업을 위해서 상용 ROM(read only memory) 에뮬레이터를 이용하였으며, 컴퓨터로부터 파일을 데이터 라인을 통해 쓰기 작업을 실행하고, 업그레이드시 ISDN 통신망 또는 원격지 다운로드를 이용하였다.The main memory programming board is a board that produces, upgrades, or checks whether a flash memory acts as a main memory of various systems such as a key phone system. To store the main program by replacing the flash memory with another flash memory, and to save the program again. A commercial ROM (read only memory) emulator was used for this operation. Writes were run over the line and upgraded using ISDN networks or remote downloads.

도 1은 종래의 주기억장치 생산 및 업그레이드를 위한 보드 구성을 나타내는 블록도이다.1 is a block diagram showing a board configuration for a conventional main memory production and upgrade.

도 1을 참조하면, 주기억장치 프로그래밍을 위한 메인보드(10)는 주기억장치 프로그램을 저장하기 위한 플래시메모리(12)와, 상기 메인보드(10)의 전체적인 제어를 위한 CPU(11)를 포함하고, 상기 메인보드(10)에서 플래시메모리(12)에 업그레이드를 위한 ISDN통신을 위한 ISDN 보드(20)는 상기 메인보드(10)의 CPU(11)과 하이웨이로 연결되어 ISDN 통신 인터페이스를 제공하는 ISDN 인터페이스부(21)를 포함하여 구성되고, 상기 ISDN 보드(20)는 ISDN 카드가 장착되어 ISDN 통신이 가능한 컴퓨터(30)와 ISDN 라인으로 연결되어 있다.Referring to FIG. 1, the main board 10 for main memory programming includes a flash memory 12 for storing main memory programs, and a CPU 11 for overall control of the main board 10. The ISDN board 20 for ISDN communication for upgrading from the main board 10 to the flash memory 12 is connected to the CPU 11 of the main board 10 by highway to provide an ISDN communication interface. It is configured to include a section 21, the ISDN board 20 is equipped with an ISDN card is connected to the ISDN line and the computer 30 capable of ISDN communication.

상기와 같이 구성된 종래의 주기억장치 프로그래밍 보드는 플래시메모리(12)를 장착하고 상기 CPU(11)가 데이터 라인을 통하여 플래시메모리에 프로그램 쓰기 동작을 하였으며 업그레이드를 위해서는 모뎀과 연결하여 원격지 다운로드를 실행하거나, 상기 ISDN 보드(20)를 통해 상기 컴퓨터(30)로부터 프로그램을 다운 받아 상기 CPU(11)가 데이터 라인을 통해 플래시메모리(12)를 업그레이드하는 방법으로 주기억장치를 생산 또는 업그레이드하였다.The conventional main memory programming board configured as described above has a flash memory 12 and the CPU 11 performs a program write operation to the flash memory through a data line. The main memory device was produced or upgraded by downloading the program from the computer 30 through the ISDN board 20 and upgrading the flash memory 12 through the data line.

그러나, 종래의 주기억장치 프래그래밍 보드를 이용한 주기억장치 생산 또는 업그레이드 방식은 한번에 하나씩의 플래시메모리에 저장이 가능하여 속도가 느렸고, 사용자가 항상 작업하는 상태를 살펴서 에러가 있는가를 체크해야 했으며 업그레이드 역시 ISDN 카드가 장착된 컴퓨터를 이용하거나 모뎀을 이용하여 하나의 플래시메모리를 업그레이드하는 방식을 사용하여 작업속도 저하와 관리자의 불편 및업그레이드가 장시간 계속될 경우 시스템 불능을 가져오는 문제가 있었다.However, the conventional main memory production or upgrade method using the main memory programming board is slow because it can be stored in one flash memory at a time, and the user must check whether there is an error by checking the working state at all times. Using a computer equipped with a card or using a modem to upgrade a single flash memory, there is a problem that the system slows down, the inconvenience of the administrator, and the system is disabled if the upgrade continues for a long time.

상기와 같은 문제를 해결하기 위해서 본 발명은, 하나의 주기억장치 프로그래밍 보드에서 한번에 여러 개의 주기억장치를 생산할 수 있으며, 주기억장치 생산 상태를 관리자가 알아볼 수 있도록 LED 및 부저와 모니터를 이용하여 상태를 표시하고, 업그레이드 시에도 원격으로 프로그램을 다운 받을 수 있는 인터페이스를 제공하여 주기억장치 생산 및 업그레이드를 빠르고 쉽게 할 수 있으며, 관리자가 상태파악이 용이하고 업그레이드도 손쉽게 할 수 있도록 하는 주기억장치 프로그래밍 보드 및 프로그램 방법을 제공함에 그 목적이 있다.In order to solve the above problems, the present invention can produce a plurality of main memory at a time in one main memory programming board, and displays the status using the LED, buzzer and monitor so that the administrator can recognize the main memory production status In addition, the main memory programming board and program method allows the administrator to check the status easily and upgrade easily by providing the interface to download the program remotely during the upgrade. The purpose is to provide.

도 1은 종래의 주기억장치 생산 및 업그레이드를 위한 보드 구성을 나타내는 블록도.1 is a block diagram showing a board configuration for a conventional main memory production and upgrade.

도 2는 본 발명의 실시 예에 따른 주기억장치 프로그래밍 보드의 구성을 나타낸 블록도.2 is a block diagram illustrating a configuration of a main memory programming board according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시 예에 따른 주기억장치 프로그래밍 보드의 동작순서를 나타낸 플로우 차트.3 is a flowchart illustrating an operation sequence of a main memory programming board according to an exemplary embodiment of the present invention.

도 4는 도 3에서 콘솔 모드에 따른 동작순서를 나타낸 플로우 차트.4 is a flowchart illustrating an operation sequence according to the console mode in FIG. 3.

도 5는 도 3에서 업그레이드 모드에 따른 동작순서를 나타낸 플로우 차트.5 is a flowchart illustrating an operation sequence according to the upgrade mode in FIG. 3.

<도면의 주요부분의 간단한 설명><Brief description of the main parts of the drawings>

10 : 메인보드 11 : CPU10: motherboard 11: CPU

12 : 플래시메모리 20 : ISDN 보드12: flash memory 20: ISDN board

21 : ISDN 인터페이스부 22 : ISDN 포트21: ISDN interface unit 22: ISDN port

30 : 컴퓨터 110 : 전원부30 computer 110 power unit

120 : 상태 표시부 130 : 리셋부120: status display unit 130: reset unit

140 : 인터페이스부 150 : CPU140: interface unit 150: CPU

160 : 코드 메모리 170 : 소스 메모리160: code memory 170: source memory

180 : 보조 메모리 190 : 타겟 메모리부180: auxiliary memory 190: target memory

본 발명에 따른 주기억장치 프로그래밍 보드는,Main memory programming board according to the present invention,

프로그램 보드의 동작을 가능하도록 하는 명령어를 저장하는 코드메모리와;Code memory for storing instructions for enabling operation of a program board;

주기억장치에 저장하기 위한 프로그램이 저장되는 소스 메모리와;A source memory for storing a program for storing in the main memory;

상기 코드 메모리에 저장된 명령어를 로딩하여 보드 동작을 제어하는 CPU와;A CPU for controlling a board operation by loading an instruction stored in the code memory;

상기 CPU에서 코드메모리를 로딩하여 시스템 동작하는 동안의 변수를 임시 저장하거나 주기억장치 업그레이드시 다운로드를 위한 버퍼역할을 하는 보조 메모리와;An auxiliary memory which loads a code memory in the CPU and temporarily stores variables during system operation or serves as a buffer for downloading when the main memory is upgraded;

상기 소스메모리에 저장된 프로그램이 복사되어 주기억장치로 만들어지는다수의 타겟 메모리를 장착하는 타겟 메모리부와;A target memory unit for mounting a plurality of target memories to which a program stored in the source memory is copied to make a main memory;

시스템의 동작상태를 표시하기 위한 상태 표시부와;A status display section for displaying an operating status of the system;

주기억장치 업그레이드시 새로운 프로그램 다운로드를 위한 인터페이스를 제공하는 통신인터페이스부와;A communication interface unit which provides an interface for downloading a new program when the main memory is upgraded;

상기 프로그래밍 보드의 전원을 공급하는 전원부를 포함하여 구성되는 것을 특징으로 한다.It characterized in that it comprises a power supply for supplying power to the programming board.

바람직하게, 제 1항에 있어서, 상기 통신 인터페이스부는Preferably, the communication interface unit

직렬통신을 위한 직렬통신 포트와;A serial communication port for serial communication;

랜 통신을 위한 랜 인터페이스부를 포함하여 구성되는 것을 특징으로 한다.Characterized in that it comprises a LAN interface unit for LAN communication.

바람직하게, 상기 보조 메모리는 상기 보드의 동작에 따라 발생하는 변수를 저장하기 위한 제 1 보조메모리부와;Preferably, the auxiliary memory includes a first auxiliary memory unit for storing a variable generated according to the operation of the board;

주기억장치 업그레이드시 다운로드 버퍼로 이용되는 제 2메모리부로 시스템 관리자에의해 개념적으로 나누어 사용하는 것을 특징으로 한다.A second memory unit used as a download buffer when the main memory is upgraded is conceptually divided and used by a system administrator.

바람직하게, 상기 소스 메모리는 주기억장치 생산시에는 장착되고, 업그레이드 시에는 제거되는 것을 특징으로 한다.Preferably, the source memory is mounted in the production of the main memory, and removed in the upgrade.

바람직하게, 상기 타겟 메모리부는 주기억장치로 생산 또는 업그레이드하기 위한 다수의 플래시메모리를 장착할 수 있는 것을 특징으로 한다.Preferably, the target memory unit may be equipped with a plurality of flash memory for production or upgrade to the main memory device.

바람직하게, 상기 보드 전체 내용을 리셋하기 위한 리셋부를 더 포함하여 구성되는 것을 특징으로 한다.Preferably, the method further comprises a reset unit for resetting the entire contents of the board.

바람직하게, 상기 상태 표시부는 타겟 메모리의 상태 및 작업진행을 나타내기 위한 다수의 LED와 부저를 포함하여 구성되는 것을 특징으로 한다.Preferably, the status display unit is characterized in that it comprises a plurality of LEDs and a buzzer for indicating the status and the progress of the target memory.

또한, 본 발명에 따른 주기억장치 프로그래밍 보드의 프로그래밍 방법은,In addition, the programming method of the main memory programming board according to the present invention,

보드에 전원을 인가하여 CPU가 레지스트리를 초기화하고 소스 메모리의 유무를 판단하는 단계;Applying power to the board to initialize the registry by the CPU and determining whether the source memory is present;

상기 판단결과, 소스 메모리가 있어서 콘솔모드로 동작하기 위해 타겟 메모리의 유무를 판단하고, 타겟 메모리가 있어서 타겟 메모리의 정상여부를 판단하는 단계;Determining whether the target memory exists in order to operate in the console mode with the source memory, and determining whether the target memory is normally present in the target memory;

상기 판단결과, 타겟 메모리가 정상이어서 타겟 메모리의 내용을 삭제하고, 소스 메모리의 내용을 복사하는 단계;Determining that the target memory is normal and deleting the contents of the target memory and copying the contents of the source memory;

상기 복사가 정상적으로 완료되어, 다음 타겟 메모리를 검색하고 다음 타겟 메모리가 있으면 타겟 메모리의 정상여부 판단과 삭제 및 소스 메모리 복제를 다음 타겟 메모리가 없을 때까지 반복하는 단계를 포함하여 구성되는 것을 특징으로 한다.The copying is normally completed, and the next target memory is searched, and if there is a next target memory, determining whether or not the target memory is normal, and repeating the source memory replication until the next target memory is absent. .

바람직하게, 상기 타겟 메모리의 정상여부 판단과 타겟 메모리 삭제 및 소스 메모리내용 저장단계에서 에러가 발생하면, 상기 상태표시부를 통해 에러를 표시한 후, 다음 타겟 메모리를 검색하여 정상여부 판단과 타겟 메모리 삭제 및 소스 메모리내용 저장을 되풀이하는 것을 특징으로 한다.Preferably, when an error occurs in the determination of whether the target memory is normal, the deletion of the target memory, and the storage of the source memory contents, an error is displayed through the status display unit, and then the next target memory is searched to determine whether the target memory is normal and the target memory is deleted. And repeatedly storing the source memory contents.

바람직하게, 상기 소스메모리의 유무 판단결과, 소스 메모리가 없으면 다운로드 모드로 동작하여 랜통신 또는 직렬통신여부를 결정하여 랜통신이면 IP 주소를 설정하는 단계;Preferably, as a result of determining the presence or absence of the source memory, if there is no source memory, operating in the download mode to determine whether the LAN communication or serial communication to set the IP address if the LAN communication;

상기 IP 주소 설정후 타겟 메모리가 정상인가를 확인하고, 정상적인 타겟 메모리인 경우 타겟 메모리의 내용을 삭제하는 단계;Checking whether a target memory is normal after setting the IP address, and deleting contents of the target memory if the target memory is normal;

상기 타겟 메모리의 삭제가 완료되면, 설정된 통신모드에 다운로드 모드를 선택하여 상기 보조 메모리에 할당된 제 2메모리부의 크기에 따른 일정 데이터를 수신하고 송신중지 요청신호를 전송하는 단계;When the deletion of the target memory is completed, selecting a download mode in a set communication mode to receive certain data according to the size of the second memory unit allocated to the auxiliary memory and to transmit a transmission stop request signal;

상기 수신된 일정 데이터를 타겟 메모리에 저장하고, 남은 데이터가 있는가를 확인하여 남은 데이터가 있으면 다음 데이터를 전송하라는 데이터 송신 요청신호를 전송하여, 상기 제 2메모리부의 크기에 따른 다음 데이터를 다운로드하고 다시 데이터 송신중지 요청신호를 전송하는 단계;Store the received constant data in a target memory, check whether there is remaining data, and if there is remaining data, transmit a data transmission request signal for transmitting the next data, download the next data according to the size of the second memory unit, and then again Transmitting a transmission stop request signal;

상기 수신된 다음 데이터를 타겟 메모리에 저장하고 남은 데이터가 있는가를 확인하여 모든 데이터가 수신되었으면 다음 타겟 메모리를 검색하여 다운로드 모드 동작을 되풀이하도록 하는 단계를 포함하여 구성되는 것을 특징으로 한다.And storing the received next data in the target memory and checking whether there is remaining data, and retrieving the next target memory to repeat the download mode operation when all the data has been received.

바람직하게, 상기 설정된 통신모드가 직렬통신일 경우 보레이트 및 포트를 설정하여 통신을 준비하는 것을 특징으로 한다.Preferably, when the set communication mode is serial communication, the baud rate and the port are set to prepare for communication.

바람직하게, 상기 타겟 메모리의 오류 및 데이터 수신이 완료되면 상태 표시부에 의해 사용자에게 오류 또는 종료상태를 알리는 단계를 더 포함하는 것을 특징으로 한다.The method may further include informing a user of an error or an end state by a status display unit when error and data reception of the target memory is completed.

상기와 같이 구성되는 본 발명에 따른 주기억장치 프로그래밍 보드 및 프로그램 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.Referring to the accompanying drawings, a main memory programming board and a program method according to the present invention configured as described above are as follows.

도 2는 본 발명의 실시 예에 따른 주기억장치 프로그래밍 보드의 구성을 나타낸 블록도이다.2 is a block diagram illustrating a configuration of a main memory programming board according to an exemplary embodiment of the present invention.

도 2를 참조하면, 주기억장치 프로그래밍 보드는, 전원공급을 위한 전원부(110)와, 프로그래밍 보드의 동작을 위한 명령어를 저장하는 코드 메모리(160)와, 상기 코드 메모리(160)에 명령어를 로딩하여 주기억장치 프로그래밍 동작을 제어하는 CPU(150)와, 주기억장치 프로그래밍을 위해 플래시메모리에 저장되는 프로그램이 저장되는 소스 메모리(170)와, 상기 코드 메모리(160)에 명령어를 로딩하여 보드가 동작하는 동안 변수를 저장하고 업그레이드를 위해 다운 받은 프로그램을 임시 저장하는 보조 메모리(180)와, 주기억장치로 생산하기 위한 플래시메모리를 장착하는 타겟 메모리부(190)와, 상기 보드의 동작상태를 시각 및 청각적으로 나타내기 이한 상태 표시부(120)와, 업그레이드를 위해 외부로부터 파일 다운로드를 위한 통신 인터페이스를 담당하는 인터페이스부(140)와, 시스템을 전체적으로 리셋 시킬 수 있는 리셋부(120)를 포함하여 구성되는 것을 특징으로 한다.Referring to FIG. 2, the main memory programming board includes: a power supply unit 110 for supplying power, a code memory 160 storing instructions for operating the programming board, and a command loaded in the code memory 160. CPU 150 for controlling a main memory programming operation, a source memory 170 storing a program stored in a flash memory for main memory programming, and a command loaded in the code memory 160 while the board is operating. Auxiliary memory 180 for storing variables and temporarily storing the downloaded program for upgrading, Target memory unit 190 for mounting a flash memory to produce a main memory device, and visual and auditory operation of the board Intermediate in charge of the communication interface for downloading a file from the outside for an upgrade and the status display unit 120 is not shown It is characterized in that it comprises a face unit 140 and a reset unit 120 that can reset the system as a whole.

상기 전원부(110)는 외부 전원을 5V DC로 입력받는 커넥터(111)와, 상기 커넥터(111)로부터 입력받은 5V DC의 전원을 보드가 동작하는 3.3V DC로 변환하여 공급하는 변압기(112)를 포함하여 구성된다.The power supply unit 110 supplies a connector 111 for receiving external power at 5V DC and a transformer 112 for converting and supplying 5V DC power input from the connector 111 to 3.3V DC at which the board operates. It is configured to include.

또한, 상기 상태 표시부(120)는 시각적으로 작업상태를 나타내는 11개의 LED(1~11)와, 청각적으로 작업상태를 나타내기 위한 부저(112)를 포함하여 구성된다.In addition, the state display unit 120 includes eleven LEDs 1 to 11 that visually indicate a work state, and a buzzer 112 for audibly indicating a work state.

상기 타겟 메모리부(190)는 여러 개의 플래시메모리인 타겟 메모리(191~195)를 장착하여 한꺼번에 주기억장치를 생산 또는 업그레이드할 수 있도록 한다.The target memory unit 190 is equipped with a target memory (191 ~ 195), which is a plurality of flash memory to be able to produce or upgrade the main memory at a time.

특히, 상기 보조 메모리(180)는 보드 동작에 따르는 변수 등을 저장하는 임시저장소인 제 1 메모리부(181)와, 업그레이드를 위한 다운로드 파일의 임시 저장장소인 버퍼역할을 위한 제 2 메모리부(182)로 개념적으로 나누어 설명할 수 있으며, 제 1메모리부(181)는 보드 동작에 따른 변수저장에 필요한 크기만큼 할당되며, 제 2 메모리부(182)는 보조메모리(180)의 나머지 크기를 차지하도록 설정하는 것이 일반적이다.In particular, the auxiliary memory 180 includes a first memory unit 181 which is a temporary storage unit for storing a variable according to a board operation, and a second memory unit 182 which serves as a buffer which is a temporary storage location of a download file for upgrading. The first memory unit 181 may be allocated as much as necessary to store the variable according to the board operation, and the second memory unit 182 may occupy the remaining size of the auxiliary memory 180. It is common to set it.

본 발명의 실시 예에 의한 보조 메모리(180)인 SRAM의 크기를 2Mbyte로 한다면, 제 1 메모리부(181)로 1Mbyte로 사용하고, 다운로드 버퍼인 제 2메모리부(182)로 1Mbyte사용할 수 있도록 설정할 수 있다.If the size of the SRAM of the auxiliary memory 180 according to the embodiment of the present invention is 2 Mbytes, the first memory unit 181 may be set to 1 Mbyte, and the second memory unit 182 serving as the download buffer may be set to be 1 Mbyte. Can be.

상기와 같이 구성되는 주기억장치 프로그래밍 보드의 동작은 주기억장치 생산을 위한 콘솔모드와 업그레이드를 위한 다운로드 모드로 동작한다.The operation of the main memory programming board configured as described above operates in a console mode for main memory production and a download mode for upgrading.

도 3은 본 발명의 실시 예에 따른 주기억장치 프로그래밍 보드의 동작순서를 나타낸 플로우 차트이다.3 is a flowchart illustrating an operation procedure of a main memory programming board according to an exemplary embodiment of the present invention.

도 3을 참조하면, 외부 전원으로부터 커넥터(111)가 5V DC의 전원을 인가하면(S101), 변압기(112)는 보드가 동작할 수 있는 3.3V DC로 전압을 변환하여 보드로 공급하고(S102), 전원공급에 따라 보드가 동작을 시작한다(S103).Referring to FIG. 3, when the connector 111 applies a power of 5V DC from an external power supply (S101), the transformer 112 converts a voltage to 3.3V DC where the board can operate and supplies the voltage to the board (S102). ), The board starts to operate according to the power supply (S103).

처음 보드가 동작하면, CPU(150) 내부의 레지스터들을 초기화하고(S104), 주기억장치의 제품정보를 파악하게 된다(S105). 이때, 주기억장치는 일반적으로 플래시메모리이며 상기 주기억장치를 읽고 쓰기 위해서는 제조회사 및 제품정보를 알아야만 하는데, 모든 회사의 제품을 사용하기 위해서 CFI(common flash memoryinterface)방법을 사용할 수 있다.When the board operates for the first time, the registers in the CPU 150 are initialized (S104), and the product information of the main memory is grasped (S105). In this case, the main memory is generally a flash memory, and in order to read and write the main memory, it is necessary to know the manufacturer and the product information. To use the products of all companies, the CFI (common flash memory interface) method may be used.

상기 CFI는 각기 다른 회사의 플래시메모리를 사용할 수 있도록 플래시메모리 제조사들이 협의한 내용을 말한다.The CFI refers to the contents negotiated by flash memory manufacturers to use flash memory of different companies.

이것은 각 제조사 및 제품종류에 따라 메모리에 읽고 쓰는 명령어가 다르므로, 제품정보를 파악하여 읽고 쓰기 위한 명령어를 코드 메모리(160)에서 읽어와야 하는 것이다. 만약 상기 코드 메모리(160)에 있는 명령어 중에서 주기억장치의 제품정보에 따른 명령어를 지원하지 않는다면 더 이상의 동작이 어려워지는 것이다.This is because the instructions to read and write in the memory is different according to each manufacturer and product type, it is necessary to read the instructions to read and write the product information from the code memory 160. If the command in the code memory 160 does not support the command according to the product information of the main memory, further operation becomes difficult.

상기 코드 메모리(160)에 각종 제조사 및 제품종류에 따른 명령어가 있다고 가정하고, 상기 주기억장치의 제품 정보를 파악한 후에는 소스 메모리(170)가 있는가를 확인하게 된다(S106).It is assumed that the code memory 160 has instructions according to various manufacturers and product types, and after determining the product information of the main memory, it is checked whether the source memory 170 exists (S106).

상기 소스 메모리(170)의 유무는 보드의 동작을 주기억장치 생산 또는 업그레이드로 동작하도록 한다.The presence or absence of the source memory 170 allows the operation of the board to operate as a main memory production or upgrade.

상기 소스 메모리(170)가 있으면, 보드는 주기억장치를 생산하기 위한 콘솔모드로 동작하고(S107), 소스 메모리(170)가 없으면 주기억장치 업그레이드를 위한 다운로드 모드로 동작한다(S108).If there is the source memory 170, the board operates in a console mode for producing a main memory (S107), and if there is no source memory 170, the board operates in a download mode for upgrading a main memory (S108).

상기의 콘솔모드 및 다운로드 모드에서의 동작은 도 4 및 도 5와 같다.Operations in the console mode and the download mode are the same as in FIGS. 4 and 5.

도 4는 도 3에서 콘솔 모드에 따른 동작순서를 나타낸 플로우 차트이고, 도 5는 도 3에서 업그레이드 모드에 따른 동작순서를 나타낸 플로우 차트이다.4 is a flowchart illustrating an operation procedure according to the console mode in FIG. 3, and FIG. 5 is a flowchart illustrating an operation procedure according to the upgrade mode in FIG. 3.

도 4를 참조하여 콘솔모드의 동작을 먼저 설명하면, 타겟 메모리가 있는가를 확인하고(S201), 타겟 메모리가 있으면 첫 번째 타겟 메모리1(191)부터 정상인가를확인하고(S202, S203), 타겟 메모리 1(191)이 정상이면, 타겟 메모리 1(191)의 내용을 삭제한다(S204). 이때, 상기 타겟 메모리 1(191)이 정상이 아니면, 상태 표시부(120)의 LED(1~11)(121)와 부저(122)를 이용하여 타겟 메모리 1(191)의 오류를 알리고(S212), 다음 타겟 메모리 2(192)가 있는가를 확인하여(S209), 다음 타겟 메모리 2(192)가 있으면, 타겟 메모리 2(192)의 정상유무를 확인하게 된다(S203).Referring first to the operation of the console mode with reference to Figure 4, it is checked whether there is a target memory (S201), if there is a target memory to determine whether it is normal from the first target memory 1 (191) (S202, S203), the target memory If 1 191 is normal, the contents of the target memory 1 191 are deleted (S204). At this time, if the target memory 1 191 is not normal, an error of the target memory 1 191 is notified by using the LEDs 1 to 11 121 and the buzzer 122 of the status display unit 120 (S212). If the next target memory 2 192 is present, it is checked whether the next target memory 2 192 is normal (S203).

또한, 상기와 같이 콘솔모드가 동작하는 동안의 코드 메모리(160)의 명령어에 따른 보드 동작에 따라 발생하는 변수 등은 보조 메모리(180)에 할당된 제 1메모리부(181)에 임시 저장되어 동작하게 된다.In addition, as described above, variables generated according to a board operation according to a command of the code memory 160 while the console mode is operating are temporarily stored in the first memory unit 181 allocated to the auxiliary memory 180 to operate. Done.

상기 타겟 메모리 1(191)의 삭제가 정상적으로 종료되면, 소스 메모리(170)의 내용을 타겟 메모리1(191)에 복사하는데, 복사가 제대로 이루어지지 않아도 타겟 메모리 1(191)의 오류를 상태 표시부(120)에서 알리고 다음 타겟 메모리를 확인하여 단계 S203부터 되풀이하게 된다.When the deletion of the target memory 1 191 is normally terminated, the contents of the source memory 170 are copied to the target memory 1 191, but the copy of the target memory 1 191 is not performed properly. In step 120, the next target memory is checked and the process is repeated from step S203.

또한, 복사가 정상적으로 종료되었으면(S27), 타겟 메모리 1(191)의 복사 작업 종료를 알리고(S208), 다음 타겟 메모리 2(209)를 검색하여 삭제 및 복사 동작을 반복하게 된다.In addition, when copying is normally completed (S27), the end of the copy operation of the target memory 1 191 is notified (S208), and the next target memory 2 209 is searched to repeat the delete and copy operations.

타겟 메모리부(190)에 장착된 모든 타겟 메모리의 프로그래밍이 끝나면, 상태 표시부(120)에서 모든 작업종료를 관리자에게 알리게 된다.After programming of all target memories mounted on the target memory unit 190 is finished, the status display unit 120 notifies all administrators of the end of the work.

상기와 같이 타겟 메모리부(190)에 여러 개의 타겟 메모리를 장착하고 차례로 에러를 체크하고, 소스 메모리의 내용을 복사함으로써 한꺼번에 여러 개의 주기억장치를 생산하는 효과와 함께 관리자가 다른 업무를 보면서도 LED 또는 부저소리등으로 작업진행 상태를 알 수 있다.As described above, by mounting a plurality of target memories in the target memory unit 190 and checking the errors in turn, by copying the contents of the source memory, the LED or the buzzer while the administrator sees other tasks with the effect of producing several main memory devices at once. You can tell the work progress by sound.

또한, 상기 시스템의 관리자 모니터에는 좀더 구체적으로 작업진행중인 타겟 메모리와 작업진행상태 등을 표시하여 관리자가 상태파악이 용이하도록 할 수 있다.In addition, the administrator monitor of the system may display the target memory and the work progress state in progress in more detail, so that the administrator can easily understand the state.

한편, 소스 메모리(170)가 없는 업그레이드 모드에서는 도 5와 같다.On the other hand, in the upgrade mode without the source memory 170 is shown in FIG.

도 5를 참조하면, 보드는 우선 프로그램 다운로드를 위한 통신 인터페이스를 설정해야 하는데 랜 통신 또는 직렬통신이냐에 따라 (S301), 랜 통신 인터페이스부(141)를 이용하고자 하면 IP 주소를 설정하고(S303), 직렬통신 포트(142)를 통한 직렬통신을 이용하고자 하면 보레이트와 포트를 설정한다(S302). 이때 상기 직렬통신 포트는 일반적인 RS323포트를 사용할 수 있다.Referring to FIG. 5, the board must first set up a communication interface for program download, depending on whether it is LAN communication or serial communication (S301), and when using the LAN communication interface unit 141, set an IP address (S303). In order to use serial communication through the serial communication port 142, a baud rate and a port are set (S302). At this time, the serial communication port may use a general RS323 port.

상기와 같이 통신 준비가 완료되면, 여러 개의 타겟 메모리 중에서 첫 번째 타겟 메모리1의 상태가 정상인가를 확인하고(S304), 상태가 정상이라면 타겟 메모리 1(191)의 내용을 삭제하고, 상태가 정상이 아니라면 오류를 알리고(S305), 다음번 타겟 메모리 2(192)의 상태를 확인하여 작업하도록 한다.When the communication preparation is completed as described above, it is checked whether the state of the first target memory 1 is normal among the plurality of target memories (S304). If the state is normal, the contents of the target memory 1 191 are deleted, and the state is normal. If not, an error is notified (S305) and the next target memory 2 (192) to check the status to work.

상기 타겟 메모리1(191)의 삭제 작업이 정상적으로 끝나면, 다운로드를 시작하는데, 본 발명의 실시 예에서는 다운로드의 속도 및 안정성 보장을 위해 현재 파일 전송 프로토콜로 가장 많이 사용되는 Z모뎀 프로토콜을 가동하도록 하고(S308), 상기 보조 메모리(180)에 할당된 제 2메모리부(182)에 설정한 1Mbyte를 수신하면 (S310), 데이터 송신측에 송신을 중지할 것을 요청하는 신호인 Xoff 신호를 전송하고(S310), 타겟 메모리1(191)에 수신된 1Mbyte의 데이터를 저장한다(S311).When the deletion operation of the target memory 1 191 is normally completed, the download is started. In an embodiment of the present invention, the Z-modem protocol, which is most used as a file transfer protocol, is operated to ensure the speed and stability of the download. In operation S308, when 1 Mbyte set in the second memory unit 182 allocated to the auxiliary memory 180 is received (S310), an Xoff signal, which is a signal for requesting to stop transmission, is transmitted to the data transmitting side (S310). In operation S311, 1 Mbyte of data received in the target memory 191 is stored.

상기 타겟 메모리1(191)에 데이터 저장이 끝나면, 수신할 데이터가 모두 수신되었는가를 확인하고(S312), 데이터 수신이 완료되었으면 타겟 메모리1(191)의 업그레이드가 완료되었음을 상태 표시부(120)를 통해 관리자에게 알리고(S313), 데이터 수신이 완료되지 않았으면 다음번 데이터를 계속하여 송신하라는 Xon 메시지를 송신측에 전송한다(S314).After the data storage is completed in the target memory 191, it is checked whether all data to be received are received (S312). If the data reception is completed, the upgrade of the target memory 191 is completed through the status display unit 120. Notify the manager (S313), and if the data reception is not completed, and transmits the Xon message to continue transmitting the next data (S314).

상기 Xon 메시지를 수신한 송신측은 다음번 데이터를 계속하여 전송하게 되고, 1Mbyte를 수신하면 보드는 다시 Xoff 메시지를 전송한 후(S310), 타겟 메모리1(191)에 저장하는 동작을 반복한다.After receiving the Xon message, the transmitter continuously transmits the next data. When receiving 1 Mbyte, the board transmits the Xoff message again (S310), and repeats the operation of storing the data in the target memory 191.

하나의 타겟 메모리에 업그레이드 동작이 완료되면, 보드는 다음 타겟 메모리를 검색하여 다운로드 동작을 반복하여 모든 타겟 메모리의 업그레이드를 완료한 후 상태 표시부(120)를 통해 관리자에게 알린다(S318).When the upgrade operation is completed in one target memory, the board searches for the next target memory and repeats the download operation to complete the upgrade of all the target memories and informs the manager through the status display unit 120 (S318).

또한, 상기 에러를 알리거나, 작업 완료를 알리는 것은 LED(1~11)(121) 및 부저(122)를 포함한 상태 표시부(120)에서 시각, 청각적으로 관리자에게 알리는 방법 이외에 관리 모니터에 좀더 상세히 다운로딩 작업상태 및 오류상태 등을 표시하여 관리자가 쉽게 상태파악을 할 수 있도록 한다.In addition, the notification of the error or the completion of the operation in more detail in the management monitor in addition to the method of notifying the administrator visually and audibly in the status display unit 120 including the LED (1-11) 121 and the buzzer (122). Downloading status and error status are displayed so that the administrator can easily grasp the status.

이상에서 설명한 바와 같이, 본 발명에 따른 주기억장치 프로그래밍 보드 및 프로그램 방법은 기존의 주기억장치 프로그래밍 보드를 이용하여 주기억장치를 생산 또는 업그레이드하는 것이 하나씩 플래시메모리를 장착하여 작업을 진행하고 관리자가 계속하여 상태를 체크해야 했던 것을, 한꺼번에 많은 수의 플래시메모리를 장착하여 차례로 생산 또는 업그레이드 작업을 진행하도록 하고, 작업진행중의 플래시메모리 오류 및 동작 오류와 작업상태 진행정도를 시각 및 청각적으로 관리자에게 알릴 수 있도록 하여 관리를 좀더 수월하게 하였으며, 업그레이드시 직렬통신 또는 랜 통신과 같은 보편적인 통신방식을 이용하여 간단하게 프로그램을 다운로드 하여 업그레이드 할 수 있도록 하여 빠른 시간 내에 많은 주기억장치를 생산 및 업그레이드하고 작업을 관리하는 것이 쉬워지도록 하는 효과가 있다.As described above, in the main memory programming board and the program method according to the present invention, the production or upgrade of the main memory using the existing main memory programming board is performed by mounting the flash memory one by one, and the administrator continues the state. In order to be able to proceed with the production or upgrade work by installing a large number of flash memory at a time, and to notify the administrator visually and aurally about the flash memory error and operation error and progress of work status. It makes the management easier, and when upgrading, it is possible to simply download and upgrade the program by using universal communication method such as serial communication or LAN communication. It is more effective to ensure easy to manage work.

Claims (12)

프로그램 보드의 동작을 가능하도록 하는 명령어를 저장하는 코드메모리와;Code memory for storing instructions for enabling operation of a program board; 주기억장치에 저장하기 위한 프로그램이 저장되는 소스 메모리와;A source memory for storing a program for storing in the main memory; 상기 코드 메모리에 저장된 명령어를 로딩하여 보드 동작을 제어하는 CPU와;A CPU for controlling a board operation by loading an instruction stored in the code memory; 상기 CPU에서 코드메모리를 로딩하여 시스템 동작하는 동안의 변수를 임시 저장하거나 주기억장치 업그레이드시 다운로드를 위한 버퍼역할을 하는 보조 메모리와;An auxiliary memory which loads a code memory in the CPU and temporarily stores variables during system operation or serves as a buffer for downloading when the main memory is upgraded; 상기 소스메모리에 저장된 프로그램이 복사되어 주기억장치로 만들어지는 다수의 타겟 메모리를 장착하는 타겟 메모리부와;A target memory unit for mounting a plurality of target memories to which a program stored in the source memory is copied to form a main memory device; 시스템의 동작상태를 표시하기 위한 상태 표시부와;A status display section for displaying an operating status of the system; 주기억장치 업그레이드시 새로운 프로그램 다운로드를 위한 인터페이스를 제공하는 통신인터페이스부와;A communication interface unit which provides an interface for downloading a new program when the main memory is upgraded; 상기 프로그래밍 보드의 전원을 공급하는 전원부를 포함하여 구성되는 것을 특징으로 하는 주기억장치 프로그래밍 보드.The main memory programming board, characterized in that it comprises a power supply for supplying power to the programming board. 제 1항에 있어서, 상기 통신 인터페이스부는The method of claim 1, wherein the communication interface unit 직렬통신을 위한 직렬통신 포트와;A serial communication port for serial communication; 랜 통신을 위한 랜 인터페이스부를 포함하여 구성되는 것을 특징으로 하는주기억장치 프로그래밍 보드.Main memory programming board comprising a LAN interface for LAN communication. 제 1항에 있어서, 상기 보조 메모리는 상기 보드의 동작에 따라 발생하는 변수를 저장하기 위한 제 1 보조메모리부와;The apparatus of claim 1, wherein the auxiliary memory comprises: a first auxiliary memory unit for storing a variable generated according to an operation of the board; 주기억장치 업그레이드시 다운로드 버퍼로 이용되는 제 2메모리부로 시스템 관리자에의해 개념적으로 나누어 사용하는 것을 특징하는 주기억장치 프로그래밍 보드.A main memory programming board, which is conceptually divided and used by a system administrator into a second memory unit used as a download buffer when upgrading a main memory. 제 1항에 있어서, 상기 소스 메모리는 주기억장치 생산시에는 장착되고, 업그레이드 시에는 제거되는 것을 특징으로 하는 주기억장치 프로그래밍 보드.The main memory programming board of claim 1, wherein the source memory is mounted when the main memory is manufactured and removed when the main memory is upgraded. 제 1항에 있어서, 상기 타겟 메모리부는 주기억장치로 생산 또는 업그레이드하기 위한 다수의 플래시메모리를 장착할 수 있는 것을 특징으로 하는 주기억장치 프로그래밍 보드.The main memory programming board of claim 1, wherein the target memory unit may include a plurality of flash memories for producing or upgrading the main memory. 제 1항에 있어서, 상기 보드 전체 내용을 리셋하기 위한 리셋부를 더 포함하여 구성되는 것을 특징으로 하는 주기억장치 프로그래밍 보드.The main memory programming board of claim 1, further comprising a reset unit for resetting the entire contents of the board. 제 1항에 있어서, 상기 상태 표시부는 타겟 메모리의 상태 및 작업진행을 나타내기 위한 다수의 LED와 부저를 포함하여 구성되는 것을 특징으로 하는 주기억장치 프로그래밍 보드.The main memory programming board of claim 1, wherein the state display unit comprises a plurality of LEDs and a buzzer for indicating a state and a progress of a target memory. 보드에 전원을 인가하여 CPU가 레지스트리를 초기화하고 소스 메모리의 유무를 판단하는 단계;Powering the board to initialize the registry by the CPU and determining whether the source memory is present; 상기 판단결과, 소스 메모리가 있어서 콘솔모드로 동작하기 위해 타겟 메모리의 유무를 판단하고, 타겟 메모리가 있어서 타겟 메모리의 정상여부를 판단하는 단계;Determining whether the target memory exists in order to operate in the console mode with the source memory, and determining whether the target memory is normally present in the target memory; 상기 판단결과, 타겟 메모리가 정상이어서 타겟 메모리의 내용을 삭제하고, 소스 메모리의 내용을 복사하는 단계;Determining that the target memory is normal and deleting the contents of the target memory and copying the contents of the source memory; 상기 복사가 정상적으로 완료되어, 다음 타겟 메모리를 검색하고 다음 타겟 메모리가 있으면 타겟 메모리의 정상여부 판단과 삭제 및 소스 메모리 복제를 다음 타겟 메모리가 없을 때까지 반복하는 단계를 포함하여 구성되는 것을 특징으로 하는 주기억장치 프로그래밍 보드의 프로래밍 방법.The copying is normally completed, and the next target memory is searched, and if there is a next target memory, determining whether or not the target memory is normal, and repeating the source memory duplication until there is no next target memory. How to program main memory programming board. 제 8항에 있어서, 상기 타겟 메모리의 정상여부 판단과 타겟 메모리 삭제 및소스 메모리내용 저장단계에서 에러가 발생하면, 상기 상태표시부를 통해 에러를 표시한 후, 다음 타겟 메모리를 검색하여 정상여부 판단과 타겟 메모리 삭제 및 소스 메모리내용 저장을 되풀이하는 것을 특징으로 하는 주기억장치 프로그래밍 보드의 프로래밍방법.10. The method of claim 8, wherein if an error occurs in the determination of whether the target memory is normal, the deletion of the target memory, and the storage of the source memory contents, an error is displayed through the status display unit, and then the next target memory is searched for. A method of programming a main memory programming board, characterized by repeatedly deleting a target memory and storing the contents of a source memory. 제 8항에 있어서, 상기 소스메모리의 유무 판단결과, 소스 메모리가 없으면 다운로드 모드로 동작하여 랜통신 또는 직렬통신여부를 결정하여 랜통신이면 IP 주소를 설정하는 단계;The method of claim 8, further comprising: determining whether LAN communication or serial communication is performed by operating in a download mode when there is no source memory, and setting an IP address when LAN communication is performed. 상기 IP 주소 설정후 타겟 메모리가 정상인가를 확인하고, 정상적인 타겟 메모리인 경우 타겟 메모리의 내용을 삭제하는 단계;Checking whether a target memory is normal after setting the IP address, and deleting contents of the target memory if the target memory is normal; 상기 타겟 메모리의 삭제가 완료되면, 설정된 통신모드에 다운로드 모드를 선택하여 상기 보조 메모리에 할당된 제 2메모리부의 크기에 따른 일정 데이터를 수신하고 송신중지 요청신호를 전송하는 단계;When the deletion of the target memory is completed, selecting a download mode in a set communication mode to receive certain data according to the size of the second memory unit allocated to the auxiliary memory and to transmit a transmission stop request signal; 상기 수신된 일정 데이터를 타겟 메모리에 저장하고, 남은 데이터가 있는가를 확인하여 남은 데이터가 있으면 다음 데이터를 전송하라는 데이터 송신 요청신호를 전송하여, 상기 제 2메모리부의 크기에 따른 다음 데이터를 다운로드하고 다시 데이터 송신중지 요청신호를 전송하는 단계;Store the received constant data in a target memory, check whether there is remaining data, and if there is remaining data, transmit a data transmission request signal for transmitting the next data, download the next data according to the size of the second memory unit, and then again Transmitting a transmission stop request signal; 상기 수신된 다음 데이터를 타겟 메모리에 저장하고 남은 데이터가 있는가를 확인하여 모든 데이터가 수신되었으면 다음 타겟 메모리를 검색하여 다운로드 모드동작을 되풀이하도록 하는 단계를 포함하여 구성되는 것을 특징으로 하는 주기억장치 프로그래밍 보드의 프로래밍방법.Storing the received next data in a target memory and checking whether there is remaining data, and if all data have been received, retrieving the next target memory to repeat the download mode operation of the main memory programming board. Programming method. 제 10항에 있어서, 상기 설정된 통신모드가 직렬통신일 경우 보레이트 및 포트를 설정하여 통신을 준비하는 것을 특징으로 하는 주기억장치 프로그래밍 보드의 프로래밍방법.12. The method of claim 10, wherein when the set communication mode is serial communication, the baud rate and the port are set to prepare for communication. 제 10항에 있어서, 상기 타겟 메모리의 오류 및 데이터 수신이 완료되면 상태 표시부에 의해 사용자에게 오류 또는 종료상태를 알리는 단계를 더 포함하는 것을 특징으로 하는 주기억장치 프로그래밍 보드의 프로래밍방법.The programming method of claim 10, further comprising informing a user of an error or an end state by a status display unit when an error and data reception of the target memory are completed.
KR10-2001-0062845A 2001-10-12 2001-10-12 Main memory unit programing board and programing method KR100390363B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0062845A KR100390363B1 (en) 2001-10-12 2001-10-12 Main memory unit programing board and programing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0062845A KR100390363B1 (en) 2001-10-12 2001-10-12 Main memory unit programing board and programing method

Publications (2)

Publication Number Publication Date
KR20030030622A KR20030030622A (en) 2003-04-18
KR100390363B1 true KR100390363B1 (en) 2003-07-07

Family

ID=29564300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0062845A KR100390363B1 (en) 2001-10-12 2001-10-12 Main memory unit programing board and programing method

Country Status (1)

Country Link
KR (1) KR100390363B1 (en)

Also Published As

Publication number Publication date
KR20030030622A (en) 2003-04-18

Similar Documents

Publication Publication Date Title
US6289510B1 (en) Online program-updating system and computer-readable recording medium storing a program-updating program
CN100385395C (en) Method and apparatus for booting with remote configuration data
US6754723B2 (en) System comprising host device that determines compatibility of firmware for connected peripheral device and downloads optimum firmware if peripheral device is not compatible
CN1953491B (en) Information processing apparatus and file controller
CN110494855B (en) System and method for restoring trusted system firmware state
KR20050034409A (en) Home network system and its operating method
US4868783A (en) Dynamic port reconfiguration
CN103092648B (en) A kind of image upgrade method, system and subscriber equipment and personal computer
KR20000053266A (en) Self-booting mechanism to allow dynamic system configuration and diagnostic
KR100390363B1 (en) Main memory unit programing board and programing method
JP2000194543A (en) Network device
CN100552627C (en) A kind of method of electronic product being carried out Data Update
US6505297B1 (en) IC card terminal device and installation of application program into IC card terminal device
JP4497587B2 (en) Computer system, computer, message processing method, and computer-readable storage medium
WO2020129324A1 (en) Module, information processing device equipped with same, and program data updating method for updating program data of module
JP2000245682A (en) Electronic endoscope device
JPS6215898B2 (en)
JP2002014834A (en) Control system for controlling image forming device and image forming device
JP2003186645A (en) Data updating method of image forming apparatus, image forming apparatus, and image forming system
KR100456112B1 (en) Apparatus and method for software upgrade of mobile phone
JP3635903B2 (en) Programmable controller
JP2003076565A (en) Equipment controller, program update method, storage medium and program
JP2001312432A (en) Network server and its control method
JP2004013463A (en) Memory rewriting system, memory rewriting method, information processing device, information processing system, and storage medium
JP2003223327A (en) Portable terminal device and its program

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee