KR100389742B1 - Device for compensating frequency abnormal gps receiver in imt-2000 bsc system - Google Patents

Device for compensating frequency abnormal gps receiver in imt-2000 bsc system Download PDF

Info

Publication number
KR100389742B1
KR100389742B1 KR10-2000-0076902A KR20000076902A KR100389742B1 KR 100389742 B1 KR100389742 B1 KR 100389742B1 KR 20000076902 A KR20000076902 A KR 20000076902A KR 100389742 B1 KR100389742 B1 KR 100389742B1
Authority
KR
South Korea
Prior art keywords
clock
gps
analog
digital
gps receiver
Prior art date
Application number
KR10-2000-0076902A
Other languages
Korean (ko)
Other versions
KR20020046634A (en
Inventor
최영준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0076902A priority Critical patent/KR100389742B1/en
Publication of KR20020046634A publication Critical patent/KR20020046634A/en
Application granted granted Critical
Publication of KR100389742B1 publication Critical patent/KR100389742B1/en

Links

Abstract

본 발명은 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치, 더욱 상세하게는 시스템 클럭을 공급하는 GPS 수신기의 이상이나 노드의 불량으로 인해 시스템 클럭의 출력에 이상이 발생한 경우 자체 보드를 통한 10MHz의 주파수 보상이 가능하도록 해주는 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치에 관한 것으로서, 본 발명에 의한 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치에 의하면, GPS 수신기의 이상 발생시에도 10MHz의 주파수를 최대한 확보해 줄 뿐만 아니라, 이로인해 GPS 수신기의 홀드 오버 기능을 유지하여 안정된 시스템 클럭의 공급을 통해 사용자들에게 보다 더 질높은 서비스를 제공해줄 수 있다는 뛰어난 효과가 있다.The present invention relates to a frequency compensator in case of an abnormal GPS receiver in an IMT-2000 control station system, and more particularly, when an abnormality occurs in the output of the system clock due to a failure of a GPS receiver or a node that supplies a system clock. The present invention relates to a frequency compensation device in case of a GPS receiver abnormality in an IMT-2000 control station system that enables 10 MHz frequency compensation. According to the present invention, a frequency compensation device in case of a GPS receiver abnormality in an IMT-2000 control station system is provided. In case of an abnormality, it not only secures the frequency of 10MHz, but also maintains the hold over function of the GPS receiver, thereby providing a higher quality service to users by supplying a stable system clock.

Description

IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치{DEVICE FOR COMPENSATING FREQUENCY ABNORMAL GPS RECEIVER IN IMT-2000 BSC SYSTEM}Frequency compensation device in case of abnormal GPS receiver in IMT-2000 control station system {DEVICE FOR COMPENSATING FREQUENCY ABNORMAL GPS RECEIVER IN IMT-2000 BSC SYSTEM}
본 발명은 IMT(Internationl Mobile Telecommunication; 이하 IMT라 칭함.)-2000 제어국 시스템내 GPS(Global Positioning System; 이하 GPS라 칭함.) 수신기 이상시 주파수 보상 장치에 관한 것으로, 더욱 상세하게는 시스템 클럭을 공급하는 GPS 수신기의 이상이나 노드의 불량으로 인해 시스템 클럭의 출력에 이상이 발생한 경우 자체 보드를 통한 10MHz의 주파수 보상이 가능하도록 해주는 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치에 관한 것이다.The present invention relates to a frequency compensation device in case of an abnormal receiver of a Global Positioning System (GPS) in a system of an International Mobile Telecommunication (IMT) -2000 control station. The present invention relates to a frequency compensation device in case of a GPS receiver failure in an IMT-2000 control station system that enables 10 MHz frequency compensation through its own board when an abnormality occurs in the output of the system clock due to an abnormal GPS receiver or a node failure. .
종래의 이동통신 제어국 시스템내 GPS 주파수 제공 장치는 도 1에 도시된 바와 같이, GPS 위성으로부터 1PPS 기준클럭을 수신받아 자체적으로 10MHz의 클럭을 생성하는 GPS 수신기로부터 4개의 GPS 클럭(GPSA10M+,-; GPSB10M+,-; GPSAPPS+,-; GPSBPPS+,-)을 입력받음과 동시에 그 4개의 GPS 클럭의 레벨을 변환시키는 GPS 클럭 레벨 변환기(1), 상기 GPS 클럭 레벨 변환기(1)로부터 GPS 클럭(GPSA10M, GPSB10M, GPSAPPS, GPSBPPS)을 입력받음과 동시에 그에 상응한 SCGA10M, 및 SCGAPPS를 출력하는 먹스(2), 및 상기 먹스(2)로부터 SCGA10M, 및 SCGAPPS를 입력받음과 동시에 그에 상응한 10MHz의 시스템 클럭을 제어국내 모든 보드로 출력하는 TSB 블록(3)으로 구성되었다.In the conventional mobile communication control station system, the GPS frequency providing apparatus includes four GPS clocks (GPSA10M +,-) from a GPS receiver that receives a 1PPS reference clock from a GPS satellite and generates a clock of 10 MHz by itself. GPS clock level converter (1) which receives GPSB10M +,-; GPSAPPS +,-; GPSBPPS +,-and simultaneously converts the levels of the four GPS clocks, GPS clocks (GPSA10M, GPSB10M) from the GPS clock level converter (1). , GPSAPPS, GPSBPPS) and at the same time the corresponding SCGA10M, and outputs the SCGAPPS mux (2), and receives the SCGA10M, and SCGAPPS from the mux (2) and simultaneously control the corresponding system clock of 10MHz It is composed of TSB blocks (3) that output to all domestic boards
그러나, 상기와 같은 종래의 이동통신 제어국 시스템내 GPS 주파수 제공 장치를 사용하여 시스템 클럭을 공급할 경우, GPS 수신기로부터 GPS 클럭이 절단되면 이를 보상하지 못하고 교환기로부터 프레임 오프셋(Frame Off-set)(8KHz)을 추출하여 TSB 블록에서 제너레이션하여 필요한 클럭군을 만들어 사용하였으나, 하위단에서 자체 망동기로 클럭 소스가 절체되어 사용됨에 따라 핸드 오프(Hand Off)등이 발생하게 된다는 문제점이 있었다.However, in case of supplying the system clock using the conventional GPS frequency providing apparatus in the mobile communication control station system as described above, if the GPS clock is disconnected from the GPS receiver, it is not compensated for and the frame offset (8KHz) from the exchange. ) To generate the required clock group by generating it in the TSB block, but there was a problem that a hand off occurs as the clock source is switched to its own network in the lower stage.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 GPS 수신기의 이상 발생시에도 10MHz의 주파수를 최대한 확보해 줌으로써 안정된 시스템 클럭의 공급을 통해 사용자들에게 보다 더 질높은 서비스를 제공해주기 위한 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치를 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to ensure a more stable frequency of 10 MHz even when a GPS receiver malfunctions. The present invention provides a frequency compensation device in case of a GPS receiver failure in an IMT-2000 control station system for providing high service.
상기와 같은 목적을 달성하기 위하여 본 발명 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치는, GPS 위성으로부터 1PPS 기준클럭을 수신받아 자체적으로 10MHz의 클럭을 생성하는 GPS 수신기로부터 4개의 GPS 클럭을 입력받음과 동시에 그 4개의 GPS 클럭의 레벨을 변환시키는 GPS 클럭 레벨 변환기;In order to achieve the above object, the GPS receiver in the IMT-2000 control station system of the present invention has four GPS clocks from a GPS receiver that receives a 1PPS reference clock from a GPS satellite and generates a clock of 10 MHz by itself. A GPS clock level converter which converts the levels of the four GPS clocks at the same time as receiving the input;
상기 GPS 클럭 레벨 변환기로부터 GPS 클럭을 입력받으면 그에 상응한 GPS10MPLD, OCXO10MPLD, GPS10M, 및 GPSPPS를 출력하는 한편, 상기 GPS 클럭 레벨 변환기로부터 GPS 클럭을 입력받지 못하면 그에 상응한 SCGA10M, 및 SCGAPPS를 출력하는 먹스;When the GPS clock is input from the GPS clock level converter, the corresponding GPS10MPLD, OCXO10MPLD, GPS10M, and GPSPPS are output. ;
상기 먹스로부터 GPS10M, 및 GPSPPS를 입력받음과 동시에 그에 상응한 10MHz의 시스템 클럭을 제어국내 모든 보드로 출력하는 한편, 상기 먹스로부터 SCGA10M, 및 SCGAPPS를 입력받으면 그에 상응한 10MHz의 시스템 클럭을 제어국내 모든 보드로 출력하는 TSB 블록;Upon receiving the GPS10M and GPSPPS from the MUX, the system clock outputs the corresponding 10 MHz system clock to all the boards in the control station, while the SCGA10M and the SCGAPPS input from the MUX are outputted to the corresponding system clocks of the 10 MHz. TSB block output to the board;
상기 먹스로부터 기준 주파수 클럭(GPS10MPLD), 및 비교 주파수 클럭(OCXO10MPLD)을 입력받음과 동시에 그 기준 주파수 클럭(GPS10MPLD)과 비교 주파수 클럭(OCXO10MPLD)을 비교한 후 그에 상응한 위상차를 전압값(PD_OUT)으로 출력하는 PLL;The reference frequency clock (GPS10MPLD) and the comparison frequency clock (OCXO10MPLD) are inputted from the mux, the reference frequency clock (GPS10MPLD) and the comparison frequency clock (OCXO10MPLD) are compared, and the corresponding phase difference is converted into a voltage value (PD_OUT). Output to PLL;
상기 PLL로부터 전압값(PD_OUT)을 입력받음과 동시에 그 전압값(PD_OUT)을 디지털 신호로 변환시키는 아날로그/디지털 변환기;An analog / digital converter for receiving a voltage value PD_OUT from the PLL and converting the voltage value PD_OUT into a digital signal;
상기 아날로그/디지털 변환기로부터 디지털 신호를 입력받음과 동시에 그 디지털 신호를 저장하는 메모리;A memory configured to receive a digital signal from the analog / digital converter and simultaneously store the digital signal;
상기 메모리로부터 저장된 디지털 신호를 입력받음과 동시에 그 디지털 신호를 아날로그 신호로 변환시키는 디지털/아날로그 변환기; 및A digital / analog converter configured to receive a stored digital signal from the memory and convert the digital signal into an analog signal; And
상기 디지털/아날로그 변환기로부터 아날로그 신호를 입력받음과 동시에 그에 상응한 OCXO10M를 상기 먹스로 출력하는 오실레이터(0CXO)로 구성된 것을 특징으로 한다.An oscillator (0CXO) for receiving an analog signal from the digital / analog converter and outputting the corresponding OCXO10M to the mux.
도 1은 종래의 이동통신 제어국 시스템내 GPS 주파수 제공 장치의 구성을 나타낸 기능블록도,1 is a functional block diagram showing the configuration of a conventional GPS frequency providing apparatus in a mobile communication control station system;
도 2는 본 발명의 일 실시예에 따른 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치의 구성을 나타낸 기능블록도이다.FIG. 2 is a functional block diagram showing the configuration of a frequency compensating device in the event of a GPS receiver failure in an IMT-2000 control station system according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : GPS 클럭 레벨 변환기 200 : 먹스100: GPS Clock Level Converter 200: MUX
300 : TSB 블록 400 : PLL300: TSB Block 400: PLL
500 : 아날로그/디지털 변환기 600 : 메모리500: analog-to-digital converter 600: memory
700 : 디지털/아날로그 변환기 800 : 오실레이터700: digital-to-analog converter 800: oscillator
이하, 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, an apparatus for compensating for a GPS receiver in an IMP-2000 control station system according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치의 기능블록도로서, 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치는 GPS 클럭 레벨 변환기(100), 먹스(Muxer)(200), TSB(Transcode Selector Bank; 이하 TSB라 칭함.) 블록(300), PLL(Phase Loop Lock; 이하 PLL이라 칭함.)(400), 아날로그/디지털 변환기(Analog to Digital Converter)(500), 메모리(Memory)(600), 디지털/아날로그 변환기(Digital to Analog Converter)(700), 오실레이터(0CXO)(800)로 구성되어 있다.2 is a functional block diagram of a frequency compensation device in an IMT-2000 control station system according to an embodiment of the present invention. FIG. 2 is a functional block diagram of a WPS receiver in an IMT-2000 control station system according to an embodiment of the present invention. The frequency compensating device includes a GPS clock level converter 100, a muxer 200, a TSB (Transcode Selector Bank) block 300, a PLL (Phase Loop Lock). 400), an analog to digital converter 500, a memory 600, a digital to analog converter 700, and an oscillator (0CXO) 800. .
상기 GPS 클럭 레벨 변환기(100)는 GPS 위성으로부터 1PPS 기준클럭을 수신받아 자체적으로 10MHz의 클럭을 생성하는 GPS 수신기로부터 4개의 GPS 클럭(GPSA10M+,-; GPSB10M+,-; GPSAPPS+,-; 및 GPSBPPS+,-)을 입력받음과 동시에 그 4개의 GPS 클럭의 레벨을 변환시켜 상기 먹스(200)로 출력하는 역할을 한다.The GPS clock level converter 100 receives four GPS clocks (GPSA10M +,-; GPSB10M +,-; GPSAPPS +,-; and GPSBPPS +,-) from a GPS receiver that receives a 1PPS reference clock from a GPS satellite and generates a clock of 10 MHz. ) And at the same time converts the levels of the four GPS clocks to output to the mux (200).
한편, 상기 먹스(200)는 상기 GPS 클럭 레벨 변환기(100)로부터 4개의 GPS 클럭(GPSA10M, GPSB10M, GPSAPPS, 및 GPSBPPS)을 입력받으면 그에 상응한 GPS10MPLD, 및 OCXO10MPLD를 상기 PLL(400)에 출력하고, GPS10M, 및 GPSPPS를 상기 TSB 블록(300)으로 출력하는 한편, 상기 GPS 클럭 레벨 변환기(100)로부터 4개의 GPS 클럭(GPSA10M, GPSB10M, GPSAPPS, 및 GPSBPPS)을 입력받지 못하면 그에 상응한 SCGA10M, 및 SCGAPPS를 상기 TSB 블록(300)으로 출력하는 역할을 한다.Meanwhile, when the MUX 200 receives four GPS clocks GPSA10M, GPSB10M, GPSAPPS, and GPSBPPS from the GPS clock level converter 100, the mux 200 outputs corresponding GPS10MPLD and OCXO10MPLD to the PLL 400. , GPS10M, and GPSPPS are output to the TSB block 300, and if the four GPS clocks (GPSA10M, GPSB10M, GPSAPPS, and GPSBPPS) are not received from the GPS clock level converter 100, the corresponding SCGA10M, and Outputs SCGAPPS to the TSB block 300.
이때, 상기 TSB 블록(300)은 상기 먹스(200)로부터 GPS10M, 및 GPSPPS를 입력받음과 동시에 그에 상응한 10MHz의 시스템 클럭을 제어국내 모든 보드로 출력하는 역할을 하며, 또한, 상기 먹스(200)로부터 SCGA10M, 및 SCGAPPS를 입력받으면 그에 상응한 10MHz의 시스템 클럭을 제어국내 모든 보드로 출력하는 역할을 한다.At this time, the TSB block 300 receives the GPS10M and the GPSPPS from the mux 200 and simultaneously outputs a system clock of 10 MHz corresponding to all the boards in the control station, and also the mux 200. When SCGA10M and SCGAPPS are inputted, the corresponding 10MHz system clock is outputted to all boards in the control station.
또한, 상기 PLL(400)은 상기 먹스(200)로부터 기준 주파수 클럭(GPS10MPLD), 및 비교 주파수 클럭(OCXO10MPLD)을 입력받음과 동시에 그 기준 주파수 클럭(GPS10MPLD)과 비교 주파수 클럭(OCXO10MPLD)을 비교한 후 그에 상응한 위상차를 나타내는 전압값(PD_OUT)을 상기 아날로그/디지털 변환기(500)로 출력하는 역할을 한다.In addition, the PLL 400 receives a reference frequency clock GPS10MPLD and a comparison frequency clock OCXO10MPLD from the mux 200 and compares the reference frequency clock GPS10MPLD with a comparison frequency clock OCXO10MPLD. Thereafter, a voltage value PD_OUT indicating a phase difference corresponding thereto is output to the analog-to-digital converter 500.
한편, 상기 아날로그/디지털 변환기(500)는 상기 PLL(400)로부터 위상차를 나타내는 전압값(PD_OUT)을 입력받음과 동시에 그 전압값(PD_OUT)을 디지털 신호로 변환시켜 상기 메모리(600)에 저장하는 역할을 한다.Meanwhile, the analog-to-digital converter 500 receives a voltage value PD_OUT indicating a phase difference from the PLL 400 and simultaneously converts the voltage value PD_OUT into a digital signal and stores the voltage value PD_OUT in a digital signal. Play a role.
상기 메모리(600)는 상기 아날로그/디지털 변환기(500)로부터 디지털 신호를 입력받아 저장함과 동시에 그 저장된 디지털 신호를 상기 디지털/아날로그 변환기(700)로 제공하는 역할을 한다.The memory 600 receives and stores a digital signal from the analog-to-digital converter 500 and provides the stored digital signal to the digital-to-analog converter 700.
한편, 상기 디지털/아날로그 변환기(700)는 상기 메모리(600)로부터 저장된 디지털 신호를 입력받음과 동시에 그 디지털 신호를 아날로그 신호로 변환시켜 상기 오실레이터(0CXO)(800)로 출력하는 역할을 한다.Meanwhile, the digital-to-analog converter 700 receives a digital signal stored from the memory 600 and simultaneously converts the digital signal into an analog signal and outputs the analog signal to the oscillator (0CXO) 800.
상기 오실레이터(0CXO)(800)는 상기 디지털/아날로그 변환기(700)로부터 아날로그 신호를 입력받음과 동시에 그에 상응한 OCXO10M를 상기 먹스(200)로 출력하는 역할을 한다.The oscillator (0CXO) 800 receives an analog signal from the digital / analog converter 700 and simultaneously outputs the corresponding OCXO10M to the mux 200.
그러면, 상기와 같은 구성을 가지는 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치에 대해 설명하기로 한다.Next, a description will be given of a frequency compensating device in the event of a GPS receiver failure in an IMT-2000 control station system having the above configuration.
먼저, 상기 GPS 클럭 레벨 변환기(100)는 GPS 수신기로부터 4개의 GPS 클럭(GPSA10M+,-; GPSB10M+,-; GPSAPPS+,- 및 GPSBPPS+,-)을 입력받음과 동시에 그 4개의 GPS 클럭의 레벨을 변환(ELC 레벨에서 TTL 레벨로)시켜 상기 먹스(200)로 출력한다.First, the GPS clock level converter 100 receives four GPS clocks (GPSA10M +,-; GPSB10M +,-; GPSAPPS +,-and GPSBPPS +,-) from a GPS receiver and simultaneously converts the levels of the four GPS clocks ( ELC level to TTL level) and output to the mux (200).
그러면, 상기 먹스(200)는 상기 GPS 클럭 레벨 변환기(100)로부터 4개의 GPS 클럭(GPSA10M, GPSB10M, GPSAPPS, 및 GPSBPPS)을 입력받으면 그에 상응한 GPS10MPLD, 및 OCXO10MPLD를 상기 PLL(400)에 출력함과 동시에 GPS10M, 및 GPSPPS를 상기 TSB 블록(300)으로 출력한다. 이때, GPS10MPLD는 GPS에서 오는 클럭이며, 또한 OCXO10MPLD는 상기 오실레이터(OCXO)(800)의 출력 클럭값이다.Then, the MUX 200 receives four GPS clocks GPSA10M, GPSB10M, GPSAPPS, and GPSBPPS from the GPS clock level converter 100 and outputs corresponding GPS10MPLD and OCXO10MPLD to the PLL 400. Simultaneously, GPS10M and GPSPPS are output to the TSB block 300. At this time, GPS10MPLD is a clock coming from GPS, and OCXO10MPLD is an output clock value of the oscillator (OCXO) 800.
이어서, 상기 TSB 블록(300)은 상기 먹스(200)로부터 GPS10M, 및 GPSPPS를 입력받음과 동시에 그에 상응한 10MHz의 시스템 클럭을 제어국내 모든 보드로 출력한다.Subsequently, the TSB block 300 receives GPS10M and GPSPPS from the MUX 200 and simultaneously outputs a system clock of 10 MHz corresponding to all boards in the control station.
한편, 상기 PLL(400)은 상기 먹스(200)로부터 기준 주파수 클럭(GPS10MPLD), 및 비교 주파수 클럭(OCXO10MPLD)을 입력받음과 동시에 그 기준 주파수 클럭(GPS10MPLD)과 비교 주파수 클럭(OCXO10MPLD)을 비교한 후 그에 상응한 위상차를 나타내는 전압값(PD_OUT)을 상기 아날로그/디지털 변환기(500)로 출력한다. 이때, 상기 기준 주파수 클럭(GPS10MPLD) 보다 비교 주파수 클럭(OCXO10MPLD)의 위상이 뒤지게 되면 전압값은 상승하게 되고, 비교 주파수 클럭(OCXO10MPLD)의 위상이 기준 주파수 클럭(GPS10MPLD) 보다 빠른 경우에는 전압값이 내려간다.The PLL 400 receives a reference frequency clock GPS10MPLD and a comparison frequency clock OCXO10MPLD from the MUX 200, and compares the reference frequency clock GPS10MPLD with a comparison frequency clock OCXO10MPLD. After that, the voltage value PD_OUT indicating the corresponding phase difference is output to the analog-to-digital converter 500. At this time, if the phase of the comparison frequency clock (OCXO10MPLD) is behind the reference frequency clock (GPS10MPLD), the voltage value is increased, if the phase of the comparison frequency clock (OCXO10MPLD) is faster than the reference frequency clock (GPS10MPLD) voltage value This goes down.
그러면, 상기 아날로그/디지털 변환기(500)는 상기 PLL(400)로부터 위상차를 나타내는 전압값(PD_OUT)을 입력받음과 동시에 그 전압값(PD_OUT)을 디지털 신호로 변환시켜 상기 메모리(600)에 저장한다.Then, the analog-to-digital converter 500 receives a voltage value PD_OUT indicating a phase difference from the PLL 400, and simultaneously converts the voltage value PD_OUT into a digital signal and stores it in the memory 600. .
여기서, 상기 아날로그/디지털 변환기(500)를 좀더 상세히 설명하면, 상기 PLL(400)로부터 전압값(PD_OUT ; 0∼5Volt 사이값)을 입력받으면 그 전압값을 16 비트의 2진값으로 코딩(Coding)한다. 예를들면, 입력 전압값으로 0V가 입력되는 경우 출력되는 데이터는 (0000 0000 0000 0000)으로 출력되어 상기 메모리(600)의 특정 번지에 저장되며, 중간 전압값(+2.5V)을 입력받으면 출력되는 데이터는 (1000 0000 0000 0000)으로 출력되어 상기 메모리(600)에 라이트(Write) 된다.Here, the analog-to-digital converter 500 will be described in more detail. When the voltage value PD_OUT (between 0 and 5 Volt) is received from the PLL 400, the voltage value is coded into a binary value of 16 bits. do. For example, when 0V is input as an input voltage value, the output data is output as (0000 0000 0000 0000) and stored at a specific address of the memory 600, and when an intermediate voltage value (+ 2.5V) is input, the output data is output. The data is output as (1000 0000 0000 0000) and written to the memory 600.
이 때, 상기 메모리(600)는 상기 아날로그/디지털 변환기(500)로부터 디지털 신호를 입력받아 저장함과 동시에 그 저장된 디지털 신호를 상기 디지털/아날로그 변환기(700)로 제공한다.At this time, the memory 600 receives and stores a digital signal from the analog-to-digital converter 500 and simultaneously provides the stored digital signal to the digital-to-analog converter 700.
이어서, 상기 디지털/아날로그 변환기(700)는 상기 메모리(600)로부터 저장된 디지털 신호를 입력받음과 동시에 그 디지털 신호를 아날로그 신호로 변환시켜 상기 오실레이터(0CXO)(800)로 출력한다.Subsequently, the digital-to-analog converter 700 receives a digital signal stored from the memory 600 and simultaneously converts the digital signal into an analog signal and outputs the digital signal to the oscillator (0CXO) 800.
그러면, 상기 오실레이터(0CXO)(800)는 상기 디지털/아날로그 변환기(700)로부터 상기 기준 주파수 클럭(GPS10MPLD)과 비교 주파수 클럭(OCXO10MPLD)과의 위상차를 포함한 아날로그 신호를 입력받음과 동시에 그 위상차를 포함한 아날로그 신호를 이용하여 그 차이나는 위상차를 보상한 OCXO10M를 생성한 후 상기 먹스(200)로 출력한다.Then, the oscillator (0CXO) 800 receives an analog signal including a phase difference between the reference frequency clock (GPS10MPLD) and the comparison frequency clock (OCXO10MPLD) from the digital / analog converter 700 and includes a phase difference thereof. The OCXO10M compensating for the difference in phase difference using an analog signal is generated and output to the MUX 200.
한편, 상기 먹스(200)는 상기 GPS 클럭 레벨 변환기(100)로부터 4개의 GPS 클럭(GPSA10M, GPSB10M, GPSAPPS, 및 GPSBPPS)을 입력받지 못하는 경우, 상기 오실레이터(800)로부터 입력받은 OCXO10M의 출력 클럭값을 사용하여 SCGA10M, 및 SCGAPPS를 생성하여 상기 TSB 블록(300)으로 출력한다.On the other hand, when the mux 200 does not receive four GPS clocks (GPSA10M, GPSB10M, GPSAPPS, and GPSBPPS) from the GPS clock level converter 100, the output clock value of the OCXO10M received from the oscillator 800 SCGA10M and SCGAPPS are generated using the same and output to the TSB block 300.
그런후, 상기 TSB 블록(300)은 상기 먹스(200)로부터 SCGA10M, 및 SCGAPPS를 입력받음과 동시에 그에 상응한 10MHz의 시스템 클럭을 제어국내 모든 보드로 출력한다.Thereafter, the TSB block 300 receives the SCGA10M and the SCGAPPS from the MUX 200 and outputs a corresponding system clock of 10 MHz to all the boards in the control station.
상술한 동작에서와 같이 본 발명의 일 실시예에 따른 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치는 IMT-2000 제어국 시스템 뿐만 아니라, 시스템 클럭을 사용하는 모든 분야에 적용될 수 있다.As in the above-described operation, the frequency compensation apparatus in the event of a WPS receiver failure in the IMT-2000 control station system according to an embodiment of the present invention can be applied to all fields using the system clock as well as the IMT-2000 control station system.
상술한 바와 같이 본 발명에 의한 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치에 의하면, 시스템 클럭을 공급하는 GPS 수신기의 이상이나 노드의 불량으로 인해 시스템 클럭의 출력에 이상이 발생한 경우 자체 보드를 통한 10MHz의 주파수 보상이 가능하도록 해줌으로써 GPS 수신기의 이상 발생시에도 10MHz의 주파수를 최대한 확보해 줄 뿐만 아니라, 이로인해 GPS 수신기의 홀드 오버(Hold Over)기능을 유지하여 안정된 시스템 클럭의 공급을 통해 사용자들에게 보다 더 질높은 서비스를 제공해줄 수 있다는 뛰어난 효과가 있다.As described above, according to the present invention, the frequency compensation device in case of a GPS receiver abnormality in the IMT-2000 control station system provides an error in the output of the system clock due to an abnormality of the GPS receiver supplying the system clock or a node failure. By enabling 10MHz frequency compensation through the board, it ensures the maximum 10MHz frequency even in case of GPS receiver failure, and maintains the hold over function of the GPS receiver, thereby providing a stable system clock. Through this, there is an excellent effect that it can provide higher quality service to users.

Claims (1)

  1. GPS 위성으로부터 1PPS 기준클럭을 수신받아 자체적으로 10MHz의 클럭을 생성하는 GPS 수신기로부터 4개의 GPS 클럭을 입력받음과 동시에 그 4개의 GPS 클럭의 레벨을 변환시키는 GPS 클럭 레벨 변환기;A GPS clock level converter which receives a 1PPS reference clock from a GPS satellite and receives four GPS clocks from a GPS receiver that generates a clock of 10 MHz and simultaneously converts the levels of the four GPS clocks;
    상기 GPS 클럭 레벨 변환기로부터 GPS 클럭을 입력받으면 그에 상응한 GPS10MPLD, OCXO10MPLD, GPS10M, 및 GPSPPS를 출력하는 한편, 상기 GPS 클럭 레벨 변환기로부터 GPS 클럭을 입력받지 못하면 그에 상응한 SCGA10M, 및 SCGAPPS를 출력하는 먹스;When the GPS clock is input from the GPS clock level converter, the corresponding GPS10MPLD, OCXO10MPLD, GPS10M, and GPSPPS are output. ;
    상기 먹스로부터 GPS10M, 및 GPSPPS를 입력받음과 동시에 그에 상응한 10MHz의 시스템 클럭을 제어국내 모든 보드로 출력하는 한편, 상기 먹스로부터 SCGA10M, 및 SCGAPPS를 입력받으면 그에 상응한 10MHz의 시스템 클럭을 제어국내 모든 보드로 출력하는 TSB 블록;Upon receiving the GPS10M and GPSPPS from the MUX, the system clock outputs the corresponding 10 MHz system clock to all the boards in the control station, while the SCGA10M and the SCGAPPS input from the MUX are outputted to the corresponding system clocks of the 10 MHz. TSB block output to the board;
    상기 먹스로부터 기준 주파수 클럭(GPS10MPLD), 및 비교 주파수 클럭(OCXO10MPLD)을 입력받음과 동시에 그 기준 주파수 클럭(GPS10MPLD)과 비교 주파수 클럭(OCXO10MPLD)을 비교한 후 그에 상응한 위상차를 전압값(PD_OUT)으로 출력하는 PLL;The reference frequency clock (GPS10MPLD) and the comparison frequency clock (OCXO10MPLD) are received from the mux, and the reference frequency clock (GPS10MPLD) is compared with the comparison frequency clock (OCXO10MPLD), and the corresponding phase difference is converted into a voltage value (PD_OUT). Output to PLL;
    상기 PLL로부터 전압값(PD_OUT)을 입력받음과 동시에 그 전압값(PD_OUT)을 디지털 신호로 변환시키는 아날로그/디지털 변환기;An analog / digital converter for receiving a voltage value PD_OUT from the PLL and converting the voltage value PD_OUT into a digital signal;
    상기 아날로그/디지털 변환기로부터 디지털 신호를 입력받음과 동시에 그 디지털 신호를 저장하는 메모리;A memory configured to receive a digital signal from the analog / digital converter and simultaneously store the digital signal;
    상기 메모리로부터 저장된 디지털 신호를 입력받음과 동시에 그 디지털 신호를 아날로그 신호로 변환시키는 디지털/아날로그 변환기; 및A digital / analog converter configured to receive a stored digital signal from the memory and convert the digital signal into an analog signal; And
    상기 디지털/아날로그 변환기로부터 아날로그 신호를 입력받음과 동시에 그에 상응한 OCXO10M를 상기 먹스로 출력하는 오실레이터(0CXO)로 구성된 것을 특징으로 하는 IMT-2000 제어국 시스템내 GPS 수신기 이상시 주파수 보상 장치.And an oscillator (0CXO) configured to receive an analog signal from the digital-to-analog converter and output the corresponding OCXO10M to the mux.
KR10-2000-0076902A 2000-12-15 2000-12-15 Device for compensating frequency abnormal gps receiver in imt-2000 bsc system KR100389742B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0076902A KR100389742B1 (en) 2000-12-15 2000-12-15 Device for compensating frequency abnormal gps receiver in imt-2000 bsc system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0076902A KR100389742B1 (en) 2000-12-15 2000-12-15 Device for compensating frequency abnormal gps receiver in imt-2000 bsc system

Publications (2)

Publication Number Publication Date
KR20020046634A KR20020046634A (en) 2002-06-21
KR100389742B1 true KR100389742B1 (en) 2003-07-02

Family

ID=27682154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0076902A KR100389742B1 (en) 2000-12-15 2000-12-15 Device for compensating frequency abnormal gps receiver in imt-2000 bsc system

Country Status (1)

Country Link
KR (1) KR100389742B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466490B1 (en) * 2002-11-20 2005-01-24 주식회사 에이스테크놀로지 Apparatus for up converting/down converting frequency with modulation quality using ocxo
US7582535B2 (en) 2004-07-12 2009-09-01 Samsung Electronics Co., Ltd. Method of forming MOS transistor having fully silicided metal gate electrode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466490B1 (en) * 2002-11-20 2005-01-24 주식회사 에이스테크놀로지 Apparatus for up converting/down converting frequency with modulation quality using ocxo
US7582535B2 (en) 2004-07-12 2009-09-01 Samsung Electronics Co., Ltd. Method of forming MOS transistor having fully silicided metal gate electrode

Also Published As

Publication number Publication date
KR20020046634A (en) 2002-06-21

Similar Documents

Publication Publication Date Title
KR101696320B1 (en) Apparatus and method for recovering burst-mode pulse width modulation (pwm) and non-return-to-zero (nrz) data
US5842137A (en) Subscriber unit for wireless digital telephone system
KR100290613B1 (en) Device and method for measurement of jitter tolerance using built in self test
EP0909035B1 (en) Phase synchronisation device and phase quadrature signal generating apparatus
JP4403454B2 (en) Analog delay locked loop and analog phase locked loop with tracking analog-to-digital converter
NL193013C (en) Subscriber unit for a wireless digital communication system.
CN100373777C (en) Digital phase locked loop with optional routine or rapid lock capability
US8194652B2 (en) Serializer for generating serial clock based on independent clock source and method for serial data transmission
US7283601B2 (en) Timing signal generating system and receiving circuit for transmitting signals at high speed with less circuitry
US4803705A (en) Analog phase locked loop
JP2007096903A (en) Parallel-serial converter circuit and electronic apparatus using the same
JP2009232462A (en) Apparatus and method for transmitting clock information and data
JP2006217203A (en) Digital pll circuit
US20040052323A1 (en) Phase interpolater and applications thereof
CN102308643B (en) Multiple redundant GNSS synchronization system
JP2006524476A (en) Automatic frequency control processing in multichannel receivers.
JP2006025417A (en) Circuit and method for clock signal restoration
JP3023146B2 (en) Digital control circuit for tuning system
KR100818181B1 (en) Data driving circuit and delay locked loop circuit
US8892617B2 (en) Jitter generator for generating jittered clock signal
US7498852B1 (en) Phase error correction circuit for a high speed frequency synthesizer
US20040155686A1 (en) Analog delay locked loop having duty cycle correction circuit
US20050042996A1 (en) Apparatus for generating multiple clock signals of different frequency characteristics
US7680217B2 (en) Methods and systems for coding of a bang-bang detector
US8170000B2 (en) Method and apparatus for automatic frequency correction in a multimode device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee