KR100388673B1 - displaying device and controlling method thereof - Google Patents
displaying device and controlling method thereof Download PDFInfo
- Publication number
- KR100388673B1 KR100388673B1 KR10-2001-0027354A KR20010027354A KR100388673B1 KR 100388673 B1 KR100388673 B1 KR 100388673B1 KR 20010027354 A KR20010027354 A KR 20010027354A KR 100388673 B1 KR100388673 B1 KR 100388673B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- value
- scaler
- data
- threshold
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/14—Solving problems related to the presentation of information to be displayed
Abstract
본 발명은, 적어도 하나의 신호처리부를 갖는 디스플레이장치에 관한 것으로서, 아날로그신호를 복수의 전압레벨로 변환하는 신호변환부와, 상기 신호처리부로부터 소정의 데이터를 읽어 들일 때 출력되는 아날로그신호를 상기 신호변환부에서 변환하도록 제어하고, 상기 변환된 데이터 중에서 최대값과 최소값을 선택하여, 선택된 최대값과 최소값의 평균값을 신호인식의 문턱치로 설정하는 제어부를 포함하는 것을 특징으로 한다. 이에 의하여, 신호처리부로부터 제공되는 신호의 출력범위에 따른 문턱치를 설정하여 정상적으로 신호를 인식하는 제어부를 갖는 디스플레이장치를 제공할 수 있다.The present invention relates to a display apparatus having at least one signal processor, comprising: a signal converter for converting an analog signal into a plurality of voltage levels, and an analog signal output when reading predetermined data from the signal processor; And a control unit for controlling the conversion unit to select the maximum value and the minimum value among the converted data and to set the average value of the selected maximum value and the minimum value as a threshold for signal recognition. Accordingly, it is possible to provide a display apparatus having a control unit which sets a threshold value according to an output range of a signal provided from a signal processing unit and recognizes a signal normally.
Description
본 발명은 디스플레이장치에 관한 것으로서, 보다 상세하게는 적어도 하나의 신호처리부를 갖는 디스플레이장치에 관한 것이다.The present invention relates to a display apparatus, and more particularly, to a display apparatus having at least one signal processor.
디스플레이장치는 비디오카드로부터 인가된 영상신호를 디지털로 변환하는 A/D컨버터와, A/D컨버터로부터의 디지털영상신호의 크기를 조정하는 스케일러와, 영상데이터가 저장되는 EEPROM, A/D컨버터 또는 스케일러에 제어신호를 인가하는마이컴으로 구성된다.The display apparatus includes an A / D converter for converting an image signal applied from a video card into a digital device, a scaler for adjusting the size of a digital image signal from an A / D converter, an EEPROM, an A / D converter for storing image data, or the like. It is composed of a microcomputer that applies a control signal to the scaler.
마이컴은 I/O통신포트를 통해 스케일러 등의 신호처리부와 통신함으로써 스케일러에 제어신호를 인가하고 스케일러에 저장된 데이터를 읽어들인다.The microcomputer communicates with a signal processor such as a scaler through an I / O communication port to apply a control signal to the scaler and read data stored in the scaler.
그런데, 마이컴과 스케일러가 하이신호로 인식하는 기준전압은 각각 5V와 3.3V이다. 이로 인해, 마이컴이 스케일러에 제어신호를 인가하는 출력모드일 때는 스케일러의 기준전압이 마이컴에 비해 작기 때문에 문제가 되지 않으나, 마이컴이 스케일러로부터 출력되는 신호를 읽어오는 입력모드일 때는 스케일러에서 출력하는 신호의 전압크기가 마이컴이 하이신호로 인식하는 기준전압에 못 미치기 때문에 신호를 부정확하게 인식하는 경우가 발생할 수 있다.However, the reference voltages recognized by the microcomputer and the scaler as high signals are 5V and 3.3V, respectively. Therefore, this is not a problem because the reference voltage of the scaler is smaller than that of the microcomputer in the output mode in which the microcomputer applies the control signal to the scaler. However, the signal output from the scaler in the microcomputer input mode reads the signal output from the scaler. Incorrect recognition of the signal may occur because the voltage magnitude of is less than the reference voltage recognized by the microcomputer as a high signal.
도 5는 마이컴의 입출력신호레벨표시도이다. 도면에 도시된 바와 같이, 스케일러에서 출력되는 신호값이 마이컴의 기준전압보다 낮기 때문에 마이컴은 스케일러의 하이(high)신호를 로우(low)신호로 인식하게 되어 마이컴은 부정확한 신호인식으로 인한 오동작을 일으킬 수 있다.5 is an input / output signal level display diagram of the microcomputer. As shown in the figure, since the signal value output from the scaler is lower than the reference voltage of the microcomputer, the microcomputer recognizes the high signal of the scaler as a low signal and the microcomputer detects a malfunction due to incorrect signal recognition. Can cause.
따라서, 본 발명의 목적은, 신호처리부로부터 제공되는 신호의 출력범위에 따른 문턱치를 설정하여 정상적으로 신호를 인식하는 제어부를 갖는 디스플레이장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a display apparatus having a control unit which normally recognizes a signal by setting a threshold value according to an output range of a signal provided from a signal processing unit.
도 1은 본 발명에 따른 디스플레이장치의 제어블럭도,1 is a control block diagram of a display device according to the present invention;
도 2는 도 1의 디스플레이장치의 제어순서도,2 is a control flowchart of the display apparatus of FIG. 1;
도 3은 도 1의 제어부의 입출력포트설정도,3 is an input / output port setting diagram of the controller of FIG. 1;
도 4는 도 1의 기준레벨설정 후 입출력신호레벨표시도,4 is an input / output signal level display diagram after setting the reference level of FIG. 1;
도 5는 종래의 디스플레이장치의 입출력신호레벨표시도이다.5 is an input / output signal level display diagram of a conventional display apparatus.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
7 : 스케일러 9 : 제어부7 scaler 9 control unit
상기 목적은, 본 발명에 따라, 적어도 하나의 신호처리부를 갖는 디스플레이장치에 있어서, 아날로그신호를 복수의 신호레벨로 변환하는 신호변환부와, 상기신호처리부로부터 소정의 데이터를 읽어 들일 때 출력되는 아날로그신호를 상기 신호변환부에서 변환하도록 제어하고, 상기 변환된 데이터 중에서 최대값과 최소값을 선택하여, 선택된 최대값과 최소값의 평균값을 신호인식의 문턱치로 설정하는 제어부를 포함하는 디스플레이장치에 의해 달성된다.According to the present invention, there is provided a display apparatus having at least one signal processing unit, comprising: a signal conversion unit for converting an analog signal into a plurality of signal levels, and an analog output when reading predetermined data from the signal processing unit; And controlling the signal to be converted by the signal conversion unit, selecting a maximum value and a minimum value from the converted data, and setting a mean value of the selected maximum value and minimum value to a threshold of signal recognition. .
여기서, 상기 신호처리부는 스케일러인 경우, 상기 제어부는 스케일러와 시리얼통신에 의해 제어신호를 인가하여 스케일러에 데이터를 기록하거나 스케일러로부터 데이터를 읽어들일 수 있다.Here, when the signal processing unit is a scaler, the control unit may apply a control signal through serial communication with the scaler to write data to or read data from the scaler.
상기 신호처리부는 AD포트에 접속하게 하는 경우 상기 제어부는 AD포트를 통해 신호처리부의 데이터를 미리 읽어 들일 수 있다.When the signal processor is connected to the AD port, the controller may read data of the signal processor in advance through the AD port.
상기 신호변환부는 8bit-resolution A/D컨버터인 경우, 상기 신호처리부로부터 읽어들인 아날로그 신호를 세분화하여 신호변환할 수 있다.In the case of an 8-bit A / D converter, the signal converter may segment and convert the analog signal read from the signal processor.
한편, 본 발명의 다른 분야에 따르면, 상기 목적은, 적어도 하나의 신호처리부를 갖는 디스플레이장치의 입력신호 정상인식방법에 있어서, 상기 신호처리부로부터 소정의 데이터를 읽어들이는 단계와, 읽어들인 데이터를 A/D변환하는 단계와,변환된 데이터 중에서 최대값과 최소값을 선택하는 단계와, 상기 최대값과 최소값의 평균값을 문턱치로 설정하는 단계와, 상기 설정된 문턱치에 따라 입력신호를 인식하는 단계를 포함하는 디스플레이장치의 입력신호 정상인식방법에 의해서도 달성된다.On the other hand, according to another aspect of the present invention, the object is, in the input signal normal recognition method of the display device having at least one signal processing unit, the step of reading predetermined data from the signal processing unit, and the read data A / D conversion, selecting the maximum value and the minimum value from the converted data, setting the average value of the maximum value and the minimum value as a threshold, and recognizing an input signal according to the set threshold It is also achieved by the input signal normal recognition method of the display device.
상기 최대값과 최소값을 선택단계는 상기 신호처리부로부터 데이터를 다시 읽어 들여 기선택된 최대값 및 최소값과 비교하여 재선택하는 단계를 더 포함하는경우, 상기 신호처리부에서 시간에 따라 변화되는 출력신호의 최대값과 최소값을 재선택하여 정확한 기준레벨을 설정할 수 있게 된다.The selecting of the maximum value and the minimum value further includes re-reading the data from the signal processor and reselecting the data by comparing the selected maximum value with the minimum value. By reselecting the value and the minimum value, the correct reference level can be set.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 디스플레이장치의 제어블럭도이다. 도면에 도시된 바와 같이, 디스플레이장치는 일반적으로 컴퓨터와 연결된 I/O커넥터(1)로부터 입력되는 RGB아날로그신호와 H/V 동기신호를 디지털신호로 변환하는 디지털변환부(3)와, 상기 디지털변환부(3)내에 마련되어 클럭신호를 출력하는 클럭발생부(4)와, 디지털변환부(3)로부터 디지털화된 RGB신호와 클럭신호를 수령하여 데이터의 크기를 변환시키거나 데이터를 가공하는 스케일러(7)와, 스케일러(7)의 변환데이터를 패널(13)에 표시될 수 있는 형태로 포맷하는 패널구동부(11)와, I/O커넥터(1)로부터 H/V동기신호의 주파수를 읽어들여 해상도와 타임모드 및 입력신호의 도트클럭(dot clock)을 인식하여 클럭발생부(4)에서 기준클럭신호가 발생되도록 제어하는 제어부(9)에 의해 동작된다.1 is a control block diagram of a display apparatus according to the present invention. As shown in the figure, a display apparatus generally includes a digital converter 3 for converting an RGB analog signal and an H / V sync signal input from an I / O connector 1 connected to a computer into a digital signal, and the digital signal. A clock generator (4) provided in the converter (3) for outputting a clock signal, and a scaler for receiving the digitized RGB signal and the clock signal from the digital converter (3) to convert the size of the data or to process the data ( 7) and the frequency of the H / V synchronous signal from the panel driver 11 and the I / O connector 1 for formatting the converted data of the scaler 7 into a form that can be displayed on the panel 13. It is operated by the controller 9 for recognizing the resolution, the time mode and the dot clock of the input signal to control the generation of the reference clock signal in the clock generator 4.
제어부(9)는 스케일러(7)로부터 입력된 아날로그 신호를 0~255레벨로 변환시키는 신호변환부(10)를 포함한다. 여기서, 신호변환부(10)는 8bit-resolution AD컨버터(Analog to Digital Converter)이며, AD컨버터는 입력되는 아날로그 신호를 세분화하여 정확한 크기를 측정하기 위해 사용된다.The controller 9 includes a signal converter 10 for converting the analog signal input from the scaler 7 to 0 to 255 levels. Here, the signal converter 10 is an 8bit-resolution AD converter, and the AD converter is used to measure an accurate size by subdividing an input analog signal.
제어부(9)는 스케일러(7)의 복수의 레지스터 중 출력전압정보를 갖는 칩버젼이 저장된 레지스터에서 출력전압을 읽어들이고, 읽어들인 출력전압을 AD컨버터에서 변환시켜 변환된 신호 중 최대값과 최소값의 평균값을 선택하여 문턱치로 설정한다.The control unit 9 reads the output voltage from the register in which the chip version having the output voltage information among the plurality of registers of the scaler 7 is stored, and converts the read output voltage into the AD converter to determine the maximum and minimum values of the converted signals. Select the average value and set it as the threshold.
도 2는 도 1의 디스플레이장치의 제어순서도이다. 도면에 도시된 바와 같이, 제어부(9)는 스케일러(7)에서 소정의 데이터를 읽어들일 때, 스케일러(7)로부터 출력되는 아날로그신호를 AD컨버터에서 신호변환하여 변환된 신호값 중에서 최대값과 최소값을 선택한다. 그리고, 스케일러로부터 데이터를 다시 읽어들여 변환시킨 데이터를 기선택된 최대값 및 최소값과 비교하는 과정을 N번 반복하여 최대값과 최소값을 재선택한 후 선택한 최대값과 최소값을 평균값을 구하여 문턱치로 설정한다.2 is a control flowchart of the display apparatus of FIG. 1. As shown in the figure, when the control unit 9 reads predetermined data from the scaler 7, the maximum value and the minimum value among the signal values converted by converting the analog signal output from the scaler 7 by the AD converter Select. Then, the data is read back from the scaler and the converted data is compared with the previously selected maximum and minimum values by repeating N times, reselecting the maximum and minimum values, and then the average of the selected maximum and minimum values is set as a threshold.
한 예로, 제어부의 기준전압이 5V일 때, 스케일러(7)에서 입력된 아날로그신호의 최대값과 최소값이 각각 2.5V와 0.25V일 때 A/D컨버터에서 변환 후, 변환된 신호값은 각각 2.5V/5V×256=128 level과 0.25/5V×256=12 level이다. 문턱치는 128 level과 12 level의 평균값이므로 70 level 된다.As an example, when the reference voltage of the controller is 5V, the maximum and minimum values of the analog signal input from the scaler 7 are 2.5V and 0.25V, respectively, after conversion in the A / D converter, and the converted signal values are respectively 2.5. V / 5V × 256 = 128 level and 0.25 / 5V × 256 = 12 level. The threshold is 70 levels because it is an average of 128 and 12 levels.
제어부(9)는 위의 과정에 의해 설정된 문턱치를 기준으로 스케일러(7)로부터 입력되는 신호가 70 level보다 크면 하이(high)신호로 인식하고 70 level보다 작으면 로우(low)신호로 인식하게 된다.The controller 9 recognizes a high signal when the signal input from the scaler 7 is greater than 70 levels based on the threshold set by the above process, and recognizes it as a low signal when it is smaller than 70 levels. .
이러한 문턱치 설정과정은 시간이 경과되면서 스케일러(7)에서 출력되는 신호가 변화되므로 정확한 신호인식을 위해 디스플레이장치의 전원이 온될 때마다 설정하게 하거나, 문턱치 설정키를 마련하여 사용자의 선택에 의해 설정하도록 제어부(9)에 프로그램화함으로써, 제어부(9)가 스케일러(7)의 출력신호를 하이(high)와 로우(low)상태를 정상적으로 인식하도록 할 수 있다.This threshold setting process changes the signal output from the scaler 7 as time elapses, so that the signal is set every time the display apparatus is turned on for accurate signal recognition, or by setting a threshold setting key to be set by the user's selection. By programming the control unit 9, it is possible for the control unit 9 to recognize the high and low states of the output signal of the scaler 7 normally.
도 3은 도 1의 제어부(9)의 입출력포트설정도이다. 도면에 도시된 바와 같이, I/O포트에 해당하는 제어부(9)의 24번 핀(31)과 25번 핀(33)을 각각 클럭신호와 칩선택신호가 출력되는 통신포트로 설정하고, AD포트에 해당하는 37번 핀(35)을 스케일러(7)로부터 데이터를 읽어들이기 위한 데이터입출력포트로 설정한다.3 is an input / output port setting diagram of the control unit 9 of FIG. 1. As shown in the figure, pins 24 and 31 of the control unit 9 corresponding to the I / O port are set to the communication port for outputting the clock signal and the chip select signal, respectively. Pin 37 corresponding to the port is set as a data input / output port for reading data from the scaler 7.
제어부(9)는 스케일러(7)로부터 데이터를 읽어들이는 입력모드일 때, AD포트(35)를 통해 스케일러(7)에 저장된 칩버전정보에서 스케일러에서 신호가 출력될 때의 최대값과 최소값을 읽어들인다.When the controller 9 is in an input mode for reading data from the scaler 7, the controller 9 sets a maximum value and a minimum value when a signal is output from the scaler in chip version information stored in the scaler 7 through the AD port 35. Read.
도 4는 도 1의 기준레벨설정 후 입출력신호레벨표시도이다. 도면에 도시된 바와 같이, 본 발명에 따르면, 스케일러(7)에서 입력되는 데이터의 신호레벨은 도 2의 순서에 의해 설정된 문턱치보다 크게 나타나는 것을 알 수 있다.4 is an input / output signal level display diagram after setting the reference level of FIG. 1. As shown in the figure, according to the present invention, it can be seen that the signal level of the data input from the scaler 7 is larger than the threshold set by the procedure of FIG.
따라서, 제어부(9)가 스케일러(7)로부터 데이터를 읽어들여 아날로그신호가 출력될 때, 제어부(9)는 문턱치를 기준으로 스케일러(7)로부터 입력되는 신호의 크기를 판단하여 하이(high)신호와 로우(low)신호를 정확하게 인식하게 된다.Therefore, when the control unit 9 reads data from the scaler 7 and outputs an analog signal, the control unit 9 judges the magnitude of the signal input from the scaler 7 based on the threshold value to determine the high signal. And low signals are correctly recognized.
전술한 실시 예에서는 제어부(9)에 신호를 제공하는 신호처리부가 스케일러(7)인 것으로 서술하였으나, 본 발명의 신호처리부는 제어부의 기준전압에 비해 작은 출력전압을 갖는 EEPROM과 다른 신호처리부에도 적용할 수 있다.In the above-described embodiment, the signal processor for providing a signal to the controller 9 is described as the scaler 7. However, the signal processor of the present invention is applied to an EEPROM and another signal processor having a smaller output voltage than the reference voltage of the controller. can do.
또한, 전술한 실시 예에서는 스케일러(7)의 출력신호값을 칩버젼이 저장된 레지스테에서 읽어들인 경우로 서술하였으나, 스케일러(7)내의 수많은 레지스터중에서 출력신호값을 미리 알 수 있는 레지스터를 이용할 수 있다.In addition, in the above-described embodiment, the output signal value of the scaler 7 is described as being read from a register in which the chip version is stored. However, a register that can know the output signal value in advance among the many registers in the scaler 7 can be used. have.
이러한 구성에 의하여, 신호처리부에서 입력되는 신호를 출력범위에 따라 신호의 상태를 인식하는 문턱치를 설정하여 정상적으로 신호를 인식하게 하여 정상적인 제어동작을 수행하는 제어부를 갖는 디스플레이장치를 제공할 수 있다.By such a configuration, it is possible to provide a display apparatus having a control unit for performing a normal control operation by setting a threshold for recognizing a state of a signal according to an output range of a signal input from a signal processor.
이상 설명한 바와 같이, 본 발명에 따르면, 신호처리부로부터 제공되는 신호의 출력범위에 따른 문턱치를 설정하여 정상적으로 신호를 인식하는 제어부를 갖는 디스플레이장치가 제공된다.As described above, according to the present invention, there is provided a display apparatus having a control unit which normally recognizes a signal by setting a threshold value according to an output range of a signal provided from a signal processing unit.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0027354A KR100388673B1 (en) | 2001-05-18 | 2001-05-18 | displaying device and controlling method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0027354A KR100388673B1 (en) | 2001-05-18 | 2001-05-18 | displaying device and controlling method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020088599A KR20020088599A (en) | 2002-11-29 |
| KR100388673B1 true KR100388673B1 (en) | 2003-06-25 |
Family
ID=27705486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0027354A KR100388673B1 (en) | 2001-05-18 | 2001-05-18 | displaying device and controlling method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100388673B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960035398A (en) * | 1995-03-31 | 1996-10-24 | 쯔지 하루오 | Liquid crystal display |
| KR960043925A (en) * | 1995-05-20 | 1996-12-23 | 구자홍 | Start code detection device of arm plus signal |
| KR19990008502A (en) * | 1997-07-01 | 1999-02-05 | 윤종용 | Peak Detector Using Automatic Threshold Control and Its Method |
| KR20010019447A (en) * | 1999-08-27 | 2001-03-15 | 윤종용 | Method and apparatus for reduction of image noise using filtering window |
-
2001
- 2001-05-18 KR KR10-2001-0027354A patent/KR100388673B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960035398A (en) * | 1995-03-31 | 1996-10-24 | 쯔지 하루오 | Liquid crystal display |
| KR960043925A (en) * | 1995-05-20 | 1996-12-23 | 구자홍 | Start code detection device of arm plus signal |
| KR19990008502A (en) * | 1997-07-01 | 1999-02-05 | 윤종용 | Peak Detector Using Automatic Threshold Control and Its Method |
| KR20010019447A (en) * | 1999-08-27 | 2001-03-15 | 윤종용 | Method and apparatus for reduction of image noise using filtering window |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020088599A (en) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100489759C (en) | Display devices and control thereof | |
| KR20070079831A (en) | Display apparatus and control method thereof | |
| KR100341919B1 (en) | Apparatus for diagnosing of video signals in a liquid crystal display | |
| US6253259B1 (en) | System for controlling operation of an external storage utilizing reduced number of status signals for determining ready or busy state based on status signal level | |
| KR19990042190A (en) | Hot plugging method of display device | |
| US6412023B1 (en) | System for communicating status via first signal line in a period of time in which control signal via second line is not transmitted | |
| US5781796A (en) | System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device | |
| US6756974B2 (en) | Display control apparatus and method | |
| US6999064B2 (en) | Single integrated circuit for optical mouse | |
| KR100388673B1 (en) | displaying device and controlling method thereof | |
| US5917468A (en) | Apparatus for controlling an operation of a display data channel in a monitor and a method thereof | |
| US20090080625A1 (en) | Communication terminal apparatus | |
| US20090115753A1 (en) | Display apparatus and controlling method thereof | |
| KR20010061329A (en) | Method and apparatus for detecting error of touch signal | |
| KR100583958B1 (en) | Device of setting test mode and method | |
| KR100415998B1 (en) | Display apparatus and control method thereof | |
| KR100275042B1 (en) | Method and device of auto sensing video signal in a monitor | |
| JP2007155659A (en) | Mode setting circuit | |
| KR100472215B1 (en) | A voice recorder having function of image scanner and processing data thereof | |
| KR100244877B1 (en) | Integrated interface module | |
| KR100198610B1 (en) | A/d converting apparatus possible for establishment of sampling province | |
| JP2002158042A (en) | Information method of battery life and electronic apparatus | |
| US6064402A (en) | Character display control circuit | |
| KR100813725B1 (en) | Self-diagnosable circuit for driving an lcd and method thereof | |
| KR100451585B1 (en) | Virtual host apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120530 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |