KR100386232B1 - 메모리 액세스 동작의 제어 - Google Patents

메모리 액세스 동작의 제어 Download PDF

Info

Publication number
KR100386232B1
KR100386232B1 KR10-2001-7002485A KR20017002485A KR100386232B1 KR 100386232 B1 KR100386232 B1 KR 100386232B1 KR 20017002485 A KR20017002485 A KR 20017002485A KR 100386232 B1 KR100386232 B1 KR 100386232B1
Authority
KR
South Korea
Prior art keywords
memory
access
specific value
temperature
interval
Prior art date
Application number
KR10-2001-7002485A
Other languages
English (en)
Other versions
KR20010099631A (ko
Inventor
송어닐
제인삿치타난드
레인하르트데니스
조성수
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20010099631A publication Critical patent/KR20010099631A/ko
Application granted granted Critical
Publication of KR100386232B1 publication Critical patent/KR100386232B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Storage Device Security (AREA)
  • Massaging Devices (AREA)
  • Eye Examination Apparatus (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)
  • Stored Programmes (AREA)

Abstract

컴퓨터 시스템 메모리로의 액세스를 제어하기 위한 기술(방법 및 장치)가 설명되었다. 하나의 기술은 예를 들어, 메모리의 고온도 조건을 표시하는 신호 수신시 메모리 액세스 동작을 제한한다. 상기 기술은 메모리의 온도가 제 1특정치를 초과했다는 것을 표시하는 신호를 수신하는 단계, 온도가 제 1특정치를 초과하기를 계속하는 제 1인터벌동안에 메모리로의 액세스를 차단하는 단계, 및 온도가 제 1특정치를 초과하기를 계속하는 제 2인터벌동안에 메모리로의 액세스를 허용하는 단계를 포함한다.

Description

메모리 액세스 동작의 제어{CONTROL OF MEMORY ACCESS OPERATIONS}
현대 컴퓨터 시스템은 점점 더 작은 엔클로저내에 제조되거나, 대안적으로, 소정 크기의 엔클로저에 점점 더 많은 계산 하드웨어를 포함한다. 이런 경향의 결과로 컴퓨터 시스템 구성요소의 서멀 로딩이 증가하고 있다. 이런 이유로, 열 관리 기술은 중요한 설계 고려 사항이 되어 있다. 예를 들어, 많은 컴퓨터 시스템은 컴퓨터 시스템의 동작 환경(엔클로저)전체에 찬 공기를 끌어들임으로써 구성요소 동작 온도를 감소시키기 위해 팬과 같은 능동적인 냉각 장치를 사용한다. 또한 많은 컴퓨터 시스템은 시스템 구성요소상에 히트 싱크를 사용하는 것과 같은 수동 서멀 제어 기술을 사용한다.
컴퓨터 시스템 메모리 집적 레벨 및 동작 속도가 증가함에 따라, 메모리 장치에 의해 방출되는 열 에너지의 양도 증가한다. 이런 추가된 열은 컴퓨터 시스템내의 모든 구성요소의 서멀 로드에 기여한다. 어느 정도까지는(예를 들어, 동작 속도 및/또는 시스템 집적화), 메모리 장치에 히트 싱크를 제공하는 것과 같은 수동기술로서 충분하다는 것이 밝혀졌다. 그러나, 과거에는 팬을 사용하는 이런 능동적인 기술이 통상 유일한 대안이었다. 메모리 장치의 능동적인 냉각의 단점은 (스스로 에너지를 소비하고 열을 발생시키는)팬이 필요하고 팬이 냉각시킬 수 있는 위치에 메모리 장치를 놓아야 한다는 것이다. 여러 설계 고려사항은 유용한 메모리 냉각 기술의 사용 및 실용성을 제한했다.
본 발명은 컴퓨터 시스템에서의 가열에 관한 여러 문제를 제기한다. 특별히, 본 발명의 다양한 실시예는 메모리 장치로의 액세스를 제어하도록 조절되어서 장치에 의해 방출되는 열 에너지의 양을 줄인다. 본 발명에 따른 실시예는 팬 또는 다른 표준 능동 냉각 기술을 사용하지 않고 여러 장점(하기에 설명되었다)을 제공한다.
본 발명은 보통 메모리 액세스를 제어하는 것에 관한 것이고, 더 상세하게는 컴퓨터 시스템에서 상승된 동작 온도의 기간 동안에 메모리 액세스를 제한하는 것에 관한 것이다.
도 1은 본 발명의 일 실시예에 따른 컴퓨터 시스템을 도시하는 도면,
도 2는 본 발명의 일 실시예에 따른 메모리 액세스를 제한하는 방법의 순서도,
도 3은 본 발명의 일 실시예에 따른 브리지 회로를 도시하는 도면,
도 4는 본 발명의 일 실시예에 따른 메모리 제어기를 위한 개념 상태 다이아그램,
도 5는 본 발명의 일 실시예에 따른 메모리 액세스를 제한하는 또 다른 방법의 순서도,
도 6는 본 발명의 일 실시예에 따른 메모리 액세스를 제한하는 또 다른 방법의 순서도,
도 7은 본 발명의 또 다른 실시예에 따른 컴퓨터 시스템을 도시하는 도면,
도 8은 본 발명의 일 실시예에 따른 도 7의 시스템에서 메모리 액세스를 제한하는 방법의 순서도.
일 실시예에서 본 발명은 컴퓨터 시스템 메모리로의 액세스를 제어하는 방법을 제공한다. 이 방법은 메모리의 온도가 제 1특정치를 초과했다는 것을 나타내는 신호를 수신하는 단계, 상기 온도가 제 1특정치를 계속 초과하는 제1 인터벌 동안에 메모리로의 액세스를 차단하는 단계, 및 온도가 제 1특정치를 계속 초과하는 제 2 인터벌 동안에 메모리로의 액세스를 허용하는 단계를 포함한다.
본 발명의 실시예에 따른 방법은 예를 들어, 마이크로프로세서 또는 주문형 상태 기계(custom designed state machine)와 같은 프로그램가능 제어 장치에 의해 판독가능하고 실행가능한 임의의 미디어에 저장된다. 또 다른 실시예에서 컴퓨터 시스템 메모리로의 액세스를 제어하기 위해 장치 및 컴퓨터 시스템이 제공된다.
메모리 시스템의 열 컨디션에 응답하여 메모리 액세스를 제어하는 기술(방법 및 장치)이 설명되었다. 본 발명 개념의 다음 실시예는 단지 예일 뿐이고 어느 관점에서도 제한하는 것으로 여겨져서는 안된다.
도 1에서, 본 발명의 일 실시예에 따른 예시 컴퓨터 시스템(100)은 호스트 버스(104)에 연결되고 차례로 호스트 브리지 회로(108)를 통해서 1차 버스(106)에연결된 호스트 프로세서(102)를 포함한다. 예시된 호스트 프로세서(102)는 인텔 코포레이션에서 제조한 프로세서의 PENTIUM패밀리 및 프로세서의 80X86 패밀리를 포함한다. 일 예시 1차 버스(106)는 주변장치상호연결(PCI)버스이다.
1차 버스(106)에 호스트 버스(104)를 연결하는 것에 더하여, 호스트 브리지 회로(108)는 시스템 랜덤 액세스 메모리(RAM)(112)를 위한 인터페이스(110)를 제공한다. 시스템 RAM(112)은 메모리 모듈(114)을 포함하고, 메모리 모듈(114)은 하나 또는 그이상의 열센서(116)를 포함한다. 예를 들어, 일 실시예에서 두 열센서가 사용되는데 메모리 모듈(114)의 각각의 측에 하나씩 사용된다. 열센서(116)는 입출력(I/O)인터페이스(118)를 통하여 호스트 브리지 회로(108)와 통신한다. 또한 호스트 브리지 회로(108)는 가속 그래픽 포트(AGP)인터페이스를 제공하는데 이것을 통해서 예를 들어, 비디어 제어기 및 관련된 표시 장치가 연결된다(도시되지 않음). 예시된 I/O인터페이스(118)는 범용 입출력(GPIO)인터페이스이다. 일 예시된 열센서(116)는 서멀 다이오드이다.
제 2 브리지 회로(120)는 1차 버스(106)를 2차버스(122)에 연결하는 반면에, 또한 집적 디바이스 일렉트로닉스(IDE)(124) 및 유니버셜 시리얼 버스(USB)(126)인터페이스를 제공한다. 일 예시된 2차 브리지 회로(120)는 인텔사에서 제조한 82731AB PCI-ISA/IDE 컨트롤러이고, 2차 버스(122)는 인더스트리 스탠더드 아키텍처(ISA)버스이다. 통상적인 IDE 디바이스는 자기 및 광학 디스크 드라이브를 포함한다. 또한 입출력 (I/O)회로(124), 키보드 제어기(KYBD)(126), 오디오 디바이스(128), 및 시스템 판독 전용 메모리(ROM)(130)가 제 2버스(122)를 통해서컴퓨터 시스템(100)에 연결되어 있다. 입출력 회로(124)는 적외선포트(132), 병렬포트(134), 플로피디스크포트(136), 및 시리얼포트(138)를 위한 인터페이스를 제공한다.
도 2는 메모리 모듈(114)의 서멀 작용상태(thermal behavior)에 응답하여 메모리 액세스를 제어하기 위해 본 발명에 따른 한 방법을 설명한다. 메모리 모듈(114)의 온도가 센서(116)의 임계치를 초과할 때, 호스트 브리지 회로(108)는 I/O인터페이스(118)를 통해 서멀 알람을 수신한다(블록(200)). 일 실시예에서, 센서(116)는 열 세트-포인트가 사전 설정/고정된 값 싼 센서이다. 또 다른 실시예에서, 센서(116)는 열 세트-포인트가 호스트 브리지 회로(108) 및 I/O인터페이스(118)를 통해서 컴퓨터 시스템(100)의 소프트웨어 제어하에 동적으로 설정되는 스탠더드 센서이다. 센서(116)는 히스테리시스를 더 제공한다. 서멀 알람의 수신후에, 메모리 제어 회로는 특정 시간동안 메모리 모듈(114)로의 액세스를 제한한다(블록(202)). 도 1에 도시된 실시예에서, 메모리 제어 회로는 호스트 브리지 회로(108)내에 통합되고 인터페이스(110)를 통해 RAM(112)과 인터페이싱한다. 메모리 엑세스는 열센서(116)가 메모리 모듈(114)의 온도는 특정 세트-포인트 이하 (판정 블록(204)의 '노')임을 표시할 때까지 제한된다(예를 들어 스로틀링된다). 서멀 알람이 제거되었을 때(판정 블록(204)의 '예스'), 스로틀링 동작은 중지된다(블록(206)).
도 3에서, 본 발명의 일 실시예에 따른 호스트 브리지 회로(108)의 기능 블록도는 인터페이스(110)에 연결된 메모리 제어기 상태 기계(300), 서멀 알람조건이존재할 때를 지시하는 플래그(302), 액세스 제한 시간을 지시하는 값을 저장하는 스로틀 레지스터(304), 및 엑세스 제어 회로(306)를 포함한다. 플래그(302) 및 스로틀 레지스터(304)와 조합하여 액세스 제어 회로(306)는 메모리 액세스 스로틀링 동작을 초래하기 위해 메모리 제어기(310)를 선택적으로 인에이블링 및 디스에이블링 시킨다.
이제 도 2 및 3에서, 열센서(116)가 메모리 모듈 열 임계치가 초과되었음을 표시할 때(블록(200)), 플래그(302)는 센서(116) 출력에 의해 초기화된 제어 로직을 통해서 센서(116) 출력에 의해, 또는 센서(116) 출력에 의해 초기화된 소프트웨어에 의해 직접 설정된다(예를 들어, "1"의 값으로). 플래그(302)가 설정되었을 때, 액세스 제어 회로(306)는 스로틀 레지스터(304)에 의해 지정된 값에 따라서 메모리 모듈(114)로의 액세스를 제한하기 위해 제어기(300)를 디스에이블링시킨다. 제어기(300)는 스탠더드 다이내믹 RAM(DRAM)유형 메모리를 위한 행 및 열 어드레스 스트로브 신호, 또는 RAMBUS 유형 메모리를 위한 행, 열, 뱅크, 및 개시 신호와 같은 메모리 제어 신호를 발생하지 않는 상태로 놓음으로써 디스에이블링된다. 메모리 제어기 상태 기계(300)가 액세스 제어 회로(306)에 의해 디스에이블링되는 시간 기간은 제한 기간으로 불린다. 제한 기간의 만료시에, 액세스 제어 회로(306)는 메모리 제어 신호를 발생할 수 있는 정상 동작 모드로 메모리 제어기(300)를 변환한다. 이렇게, 액세스 제어 회로(306)는 알람 상태동안 (판정 블록(204)의 '노')에 주기적으로 제어기(300)를 디스에이블링 및 인에이블링한다. 서멀 알람이 제거되었을 때(판정 블록(204)의 '예스'), 플래그(302)는 제거되어 메모리 제어 신호가 발생되는 모드에서 메모리 제어기(300)가 지속적으로 동작할 수 있게 한다(블록206).
일 실시예에서, 스로틀 레지스터(304)는 3비트의 레지스터이고 그것의 값은 표 ZZ에 따라 액세스 제어 회로(306)에 의해 해석된다. 도시된 바와 같이, 스로틀 레지스터(304)의 값이 '0 0 0'일 때, 액세스 제어 회로(306)는 메모리 액세스 동작을 제한하지 않는다. 스로틀 레지스터(304)의 값이 '0 1 0'일 때, 액세스 제어 회로(306)는 시간의 약 25%동안 제어기(300)를 디스에이블링한다. 예를 들어, 액세스 제어 회로(306)는 (메모리 제어기(300)의 동작을 구동하는 클록 신호(308)의) 100클록 사이클을 카운팅하고 100 클록 사이클중 25 클록 사이클 동안 제어기(300)를 디스에이블링한다.
스로틀 레지스터 해석 예
스로틀 레지스터값 액세스 제한
000 액세스를 제한하지 않음
001 액세스를 약 12.5%만큼 제한
010 액세스를 약 25%만큼 제한
011 액세스를 약 37.5%만큼 제한
100 액세스를 약 50%만큼 제한
101 액세스를 약 62.5%만큼 제한
110 액세스를 약 75%만큼 제한
111 액세스를 약 87.5%만큼 제한
액세스 제어 회로(306)가 임의의 수의 방법으로 스로틀 레지스터(304)입력을 번역하는 것을 이해할 것이다. 예를 들어, 스로틀 레지스터의 값은 특정 지연의 증대를 표시한다. 본 실시예에서, '0'의 값은 지연이 없음을, 2의 값은 두 배 증분된 지연을 표시할 수 있고, n은 n배 증분된 지연을 표시할 수 있다. 시간 증분은 예를들어, 1 마이크로초 또는 100마이크로초와 같은 임의의 특정 시간양이다. 스로틀 레지스터(304)의 값이 컴퓨터 시스템(100) 파워-업(예를 들어, 펌 웨어 제어에서)에서, 또는 하드웨어 또는 소프트웨어 제어에서의 어떤 연속적인 시간에서 설정/초기화된다는 것을 또한 이해할 것이다. 또 다른 실시예에서, 스로틀 레지스터(304)의 값은 하나 또는 특정 수의 액세스 동작(판독 또는 쓰기)을 허용하기 전에 얼마나 많은 액세스 시도(판독 및/또는 쓰기 동작)을 차단하는 가를 표시한다.
도 4는 메모리 액세스 제어 신호가 발생되는 인에이블 또는 정상 동작 상태(400)와 메모리 제어 신호가 발생되지 않는 디스에이블 상태(402)간에 메모리 제어기 상태 기계(300)를 변환하는 개념을 설명한다. 서멀 알람 조건이 존재할 때, 또는 알람 조건 동안이면서 액세스 제어 회로(306)가 제어기(300)를 디스에이블링하지 않을 때(즉, 제한 기간동안이 아닐 때), 메모리 제어기(300)는 인에이블 상태(400)에서 동작하는 것으로 모델링된다. 플래그(302)가 설정되고(서멀 알람 조건을 표시하는 것으로) 제한 기간이 초기화될 때, 메모리 제어기(300)는 디스에이블 상태(402)(이벤트 404)로 변환한다. 제한 기간의 만료시에, 메모리 제어기는 인에이블 상태(이벤트 406)로 다시 변환한다. 인에이블 상태(400)에 있는 동안에, 액세스 제어 신호는 발생된다(이벤트 408). 일 실시예에서, 제한 기간을 개시시키는 시간일 때 메모리 액세스가 진행중이라면, 메모리 액세스는 중단된다. 다른 실시예에서, 이벤트 (404)가 일어나기 전에 초기화된 메모리 액세스는 제어기(300)가 디스에이블 상태(402)로 변환하기 전에 (제한기간)만료로 진행할 수 있다.
도 5는 본 발명에 따른 메모리 모듈(114)의 서멀 작용 상태를 조절하는 다른방법을 설명한다. 메모리 모듈(114)의 온도가 센서(116)의 임계값을 초과할 때, 호스트 브리지 회로(108)는 I/O 인터페이스(118)를 통해 서멀 알람을 수신한다(블록 500). 알람 수신시, 브리지 회로(108)는 컴퓨터 시스템(100)의 운영체제(OS)에 서멀 알람을 통지한다(블록 502). 예를 들어, OS가 개량된 파워 관리(APM) 운영체제라면, 브리지 회로(108)는 필요한 스로틀링 동작을 실행하기 위해 기초 입출력 시스템(BIOS)루틴을 초기화하는 시스템 관리 인터럽트(SMI)를 발생한다. ("Advanced Power Management(APM) BIOS Interface Specification," Rev. 1.2, 1996, copyright Intel Corporation and Microsoft Corporation을 참조.) OS가 진보된 구성 및 파워 인터페이스(ACPI) 운영체제라면, 브리지 회로(108)는 시스템 제어 인터럽트(SCI)를 발생한다. ("Advanced Configuration and Power Interface Specification," Rev. 1.0, 1996, copyright Intel Corporation, Microsoft Corporation, and Toshiba Corporation를 참조.) ACPI 설명서에 따라서, 소프트웨어 제어 방법은 메모리 모듈(114)의 액세스 행위를 조절하기 위해 실행된다(블록 504)--즉, 상기 및 도 2에 설명된 방법은 OS 제어 메모리 스로틀링 메커니즘을 구현하기 위해 ACPI특성 레지스터 및 카운터를 사용한다. 열센서(116)가 서멀 이벤트가 지났다는 것을 지시할 때, 브리지 회로(108)는 OS에 통지한다(블록 508). 그다음 OS는 메모리 모듈 서멀 조절 제어 방법의 실행을 중지하고 정상 동작으로 복귀한다(블록 510).
도 6은 본 발명에 따라 메모리 모듈(114)의 서멀 작용 상태를 조절하는 다른 방법을 설명한다. 도 6의 방법은 도 3의 브리지 회로와 도 2 및 5의 방법을 조합한다. 상기에서와 같이, 메모리 모듈(114)의 온도가 센서(116)의 임계치를 초과할 때, 호스트 브리지 회로(108)는 I/O 인터페이스(118)를 통해 서멀 알람을 수신한다(블록 200). 알람 수신시, 브리지 회로(108)는 예를 들어, 플래그(302)와 같은 표시를 설정하고(블록 600), OS에 알람 조건을 통지한다(블록 502). 다음에, 브리지 회로(108)는 OS가 서멀 경보 통지에 응답하는 지를 감시한다. OS가 특정 기간의 시간내에 응답을 개시시키는 데 실패하면(판정 블록 602의 '노'), 브리지 회로(108)는 스스로 서멀 스로틀링 동작을 개시시킨다(블록 202). 예를 들어, 브리지 회로(108)는 그것이 블록 502에서 OS에 서멀 이벤트를 통지할 때 카운터-다운 타이머를 개시시킨다. 타이머는 그것이 서멀 이벤트에 응답할 때 OS에 의해 리셋팅된다. 그래서, 카운터가 OS에 의해 리셋팅되기 전에 0으로 되면, 브리지 회로(108)는 스스로 서멀 스로틀링 동작을 개시시킨다. 일반적으로 OS가 응답해야 하는 수용가능한 시간은 1초이고, 약 500 밀리초이내인 것이 바람직하다. 열센서(116)가 서멀 알람이 해제되었음을 표시할 때(블록 604), 스로틀링 동작은 정지한다(블록 206). OS가 지정된 시간 주기내에 응답한다면(판정 블록 602의 '예스'), OS는 예를 들어, ACPI제어 방법(OS가 ACPI OS라면) 또는 BIOS루틴(OS가 APM OS이라면)을 통해서 서멀 이벤트를 관리한다. 서멀 알람 해제 신호가 수신되었다면(블록 506), 브리지 회로(108)는 다시 OS에 통지한다(블록 508).
도 7에서, 본 발명의 다른 실시예에 따른 예시된 컴퓨터 시스템(70)은 컴퓨터 시스템(100)에서와 같은 많은 동일한 구성요소, 예를 들어, 호스트 프로세서(102), 호스트 버스(104), 1차 버스(106), 2차 버스(122), 시스템RAM(112), 메모리 모듈(114), 및 열센서(116)를 포함한다. 또한 컴퓨터 시스템(700)은 호스트 브리지 회로(702) 및 2차 브리지 회로(704)를 포함한다. 예시된 호스트 브리지 회로(702)는 82349TX 제어기이고, 예시된 2차 브리지 회로는 82371AB PCI-ISA/IDE 제어기이고, 양쪽 모두 인텔 코포레이션에 의해 제조되었다.
호스트 브리지 회로(702)는 RAM 인터페이스(706) 및 버스 인터페이스(708)를 제공한다. 2차 브리지 회로(704)는 버스 인터페이스(710) 및 I/O 인터페이스(712)를 제공한다. 버스 인터페이스(708,710)는 호스트 브리지 회로(702)와 2차 브리지 회로(704)가 통신하는 메커니즘을 제공한다. 버스 인터페이스(708,710)는 예를 들어 인텔 코포레이션("System Management Bus Specification," Rev. 1.0, 1995)에 의해 상술된 것과 같은 시스템 관리 버스(SMBus)인터페이스 또는 필립스 반도체("I2C Bus Specification," 1995)에 의해 상술된 것과 같은 집적 회로 상호간 제어(inter-integrated circuit control)(I2C)버스 인터페이스이다. 입출력 인터페이스(712)는 예를 들어, GPIO인터페이스이다. 입출력 인터페이스(712)는 열센서(116)로부터 입력을 수신하는 매커니즘을 제공한다.
이제 도 8에서, 메모리 모듈(114)의 온도가 센서(116)의 임계치를 초과할 때, 또는 그 이하로 될 때, 2차 브리지 회로(704)는 I/O인터페이스(712)를 통해 이것의 표시를 수신한다(블록 800). 2차 브리지 회로(704)는 인터페이스(708, 710)에 의해 수립된 통신 버스를 통해 호스트 브리지 회로(702)에 서멀 컨디션을 통지한다(블록 802). 2차 브리지 회로(704)가 예를 들어, 컴퓨터 시스템(100)파워-업 동작동안에 서멀 조건을 호스트 프로세서(102)에 통지하기로 초기화되었다면(판정 블록 804의 '예스'), 2차 브리지 회로(704)는 예를 들어, SCI신호를 발생함으로써 OS에 통지한다(판정 블록 806). 2차 브리지 회로(704)가 호스트 프로세서(102)에 서멀 이벤트를 통지하기 위해 초기화되지 않았다면(판정 806의 '노'), 2차 브리지 회로 프로세싱은 종료한다.
일단 (메모리 모듈(116)의 온도가 센서(116) 임계치를 초과했거나 그것이 그것의 임계치 아래로 떨어진 것을 표시하는) 서멀 이벤트가 통지되면, 호스트 브리지 회로는 도 2(하드웨어에 기초한 접근법), 도 5(소프트웨어에 기초한 접근법), 또는 도 6(하드웨어에 기초한 접근법과 소프트웨어에 기초한 접근법 조합)에 따른 방법을 통해 정보를 처리한다. 컴퓨터 시스템(700)의 하나의 장점은 어떤 현재 유용한 호스트 브리지 회로는 버스 인터페이스(708)를 제공하지만 I/O인터페이스(712)를 제공하지 않는 반면에 많은 현재 유용한 2차 브리지 회로는 버스 인터페이스(710) 및 I/O 인터페이스(712) 모두를 제공한다는 것이다. 또한, 현재 유용한 호스트 브리지 회로는 본 발명에 따른 방법을 실현하기 위해 사용되는 타이머 및 레지스터 회로(예를 들어, 플래그(302) 및 스로틀 레지스터(304))를 포함한다.
본 발명에 따른 열 조절은 메모리로의 액세스를 제한하여 컴퓨터 시스템내에서의 열에너지의 발생을 감소시킨다. 본 발명에 따른 기술이 부품들(열센서(116)는 기존 메모리 모듈 설계내에 집약된다)을 위한 추가 크기 또는 팬에 의해 필요되는것과 같은 상당한 양의 전력을 소비할 필요 없이 이런 능력을 제공한다는 것은 중요하다.
설명된 동작 방법의 상세 사항 및 재료, 구성요소, 회로 요소에서의 다양한 변화가 청구항의 범위를 벗어남 없이 가능하다. 예를 들어, 도 1 및 도 7의 예시 시스템은 도시된 요소 보다 더 많은 요소 또는 더 적은 요소를 포함한다. 또한, 도 2,5,6 및 8에 따른 동작은 프로그램 모듈내에 구성된 명령을 실행하는 프로그램가능 제어 장치에 의해 실행된다. 프로그램가능 제어 장치는 컴퓨터 프로세서 또는 주문형 상태 기계이다. 주문형 상태 기계는 이산 로직, 집적 회로, 또는 특별히 설계된 응용 주문형 집적 회로(ASIC)를 포함하는 인쇄 회로 기판과 같은 하드웨어 장치내에 통합된다. 실제적으로 실현 프로그램 명령어를 통합하기에 적당한 저장 장치는 모든 형태의 불휘발성 메모리를 포함하지만, EPROM, EEPROM 및 플래시 장치와 같은 반도체 메모리 장치; 자기 디스크(고정, 플로피, 및 소거가능); 테이프와 같은 기타 자기 미디어; 및 CD-ROM 디스크와 같은 광학 디스크;에 제한되지 않는다.

Claims (10)

  1. 컴퓨터 시스템 메모리 액세스를 제어하는 방법에 있어서,
    메모리의 온도가 제 1특정치를 초과했다는 것을 지시하는 신호를 수신하는 단계;
    상기 온도가 제 1특정치를 계속 초과하고 있는 제1인터벌 동안에 메모리로의 액세스를 차단하는 단계; 및
    상기 온도가 제 1특정치를 계속 초과하고 있는 제 2인터벌 동안에 메모리로의 액세스를 허용하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 메모리의 온도가 제 2특정치 이하임을 나타내는 표시를 수신하는 단계; 및
    메모리로의 제한없는 액세스를 허용하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 제 1특정치와 제 2특정치는 동일한 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서, 상기 제 2특정치가 제 1특정치보다 낮은 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 제 1인터벌은 특정 횟수의 메모리 액세스 시도를 포함하고, 상기 제 2인터벌은 상기 특정 횟수와는 상이한 횟수의 메모리 액세스 동작을 포함하는 것을 특징으로 하는 방법.
  6. 프로그램가능 제어장치에 의해 판독가능한 프로그램 저장 장치에 있어서,
    프로그램가능 제어 장치로 하여금,
    메모리의 온도가 제 1특정치를 초과했다는 것을 나타내는 표시를 수신하고;
    상기 온도가 제 1특정치를 계속 초과하고 있음을 상기 지시가 지시하는 제 1인터벌동안에 메모리로의 액세스를 차단하고; 및
    상기 온도가 제 1특정치를 계속 초과하고 있음을 상기표시가 표시하는 제 2인터벌 동안에 메모리로의 액세스를 허용하게 하기 위해, 프로그램 저장 장치에 저장된 명령어를 포함한 것을 특징으로 하는 프로그램 저장 장치.
  7. 제 6 항에 있어서,
    메모리의 온도가 제 2특정치 이하임을 나타내는 표시를 수신하고;
    메모리로의 제한없는 액세스를 허용하는 명령을 더 포함한 것을 특징으로 하는 프로그램 저장 장치.
  8. 제 6 항에 있어서, 상기 제 1인터벌은 특정 횟수의 메모리 액세스 시도를 포함하고, 상기 제 2인터벌은 상기 특정 횟수와는 상이한 횟수의 메모리 액세스 동작을 포함한 것을 특징으로 하는 프로그램 저장 장치.
  9. 버스;
    상기 버스에 작동적으로 접속되는 프로세서;
    상기 버스에 작동적으로 접속되는 메모리;
    메모리의 온도가 제 1특정치를 초과했다는 것을 표시하는 신호를 수신하는 수신기; 및
    상기 온도가 제 1특정치를 계속 초과하고 있는 제 1인터벌 동안에 메모리로의 액세스를 차단하고, 온도가 제 1특정치를 계속 초과하고 있는 제 2인터벌 동안에 메모리로의 액세스를 허용하기 위해 상기 수신기 및 상기 메모리에 작동적으로 접속된 연결된 제어 회로를 포함한 것을 특징으로 하는 컴퓨터 시스템.
  10. 제 9 항에 있어서, 상기 온도가 특정 제 2온도아래 있다는 것을 표시하는 신호를 수시기가 수신할 때 메모리로의 제한없는 액세스를 허용하기 위해 상기 수신기, 상기 제어 회로 및 상기 메모리에 작동적으로 접속된 리셋 회로를 더 포함한 것을 특징으로 하는 컴퓨터 시스템.
KR10-2001-7002485A 1998-09-01 1999-06-17 메모리 액세스 동작의 제어 KR100386232B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14486198A 1998-09-01 1998-09-01
US09/144,861 1998-09-01

Publications (2)

Publication Number Publication Date
KR20010099631A KR20010099631A (ko) 2001-11-09
KR100386232B1 true KR100386232B1 (ko) 2003-06-02

Family

ID=22510468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7002485A KR100386232B1 (ko) 1998-09-01 1999-06-17 메모리 액세스 동작의 제어

Country Status (9)

Country Link
EP (1) EP1110136B1 (ko)
KR (1) KR100386232B1 (ko)
CN (1) CN1119738C (ko)
AT (1) ATE214171T1 (ko)
AU (1) AU4576599A (ko)
DE (1) DE69901003T2 (ko)
HK (1) HK1037173A1 (ko)
TW (1) TW436686B (ko)
WO (1) WO2000013074A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950893B2 (en) 2001-03-22 2005-09-27 I-Bus Corporation Hybrid switching architecture
DE10163153A1 (de) * 2001-12-20 2003-07-03 Siemens Ag Verfahren zur Steuerung eines einen Mikrocontroller enthaltenden sicherheitskritischen Systems
CN102105870B (zh) 2008-07-23 2015-05-20 微动公司 具有外部存储器存取控制的处理系统
EP2312432A1 (de) 2009-10-16 2011-04-20 Herbert-Helmut Reschke Warenetikett
US8169811B2 (en) * 2010-07-13 2012-05-01 Nxp B.V. Non-volatile re-programmable memory device
DE102012209941A1 (de) 2012-06-13 2013-12-19 Herbert-Helmut Reschke Warenetikett
KR101725691B1 (ko) * 2015-12-28 2017-04-12 성균관대학교산학협력단 발열을 고려한 비휘발성 데이터 저장 장치 및 액세스 제어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714920A (en) * 1980-07-01 1982-01-26 Mitsubishi Electric Corp Starting system of electronic computer
EP0712064A1 (en) * 1994-10-11 1996-05-15 Digital Equipment Corporation Variable frequency clock control for microprocessor-based computer systems
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US6226726B1 (en) * 1997-11-14 2001-05-01 Lucent Technologies, Inc. Memory bank organization correlating distance with a memory map

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321513A (ja) * 1988-06-24 1989-12-27 Mitsubishi Electric Corp 外部記憶機器を備えた制御装置
US5490059A (en) * 1994-09-02 1996-02-06 Advanced Micro Devices, Inc. Heuristic clock speed optimizing mechanism and computer system employing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714920A (en) * 1980-07-01 1982-01-26 Mitsubishi Electric Corp Starting system of electronic computer
EP0712064A1 (en) * 1994-10-11 1996-05-15 Digital Equipment Corporation Variable frequency clock control for microprocessor-based computer systems
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US6226726B1 (en) * 1997-11-14 2001-05-01 Lucent Technologies, Inc. Memory bank organization correlating distance with a memory map
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory

Also Published As

Publication number Publication date
DE69901003D1 (de) 2002-04-11
DE69901003T2 (de) 2002-11-14
EP1110136A1 (en) 2001-06-27
ATE214171T1 (de) 2002-03-15
CN1119738C (zh) 2003-08-27
TW436686B (en) 2001-05-28
HK1037173A1 (en) 2002-02-01
WO2000013074A1 (en) 2000-03-09
KR20010099631A (ko) 2001-11-09
AU4576599A (en) 2000-03-21
EP1110136B1 (en) 2002-03-06
CN1315015A (zh) 2001-09-26

Similar Documents

Publication Publication Date Title
US6873883B2 (en) Adaptive fan controller for a computer system
US6854064B2 (en) ACPI complaint computer system and overtemperature protection method therefor
US6535798B1 (en) Thermal management in a system
JP3715475B2 (ja) 電子機器用温度制御回路および電子機器の温度制御方法
US7174467B1 (en) Message based power management in a multi-processor system
US7158911B2 (en) Methods and apparatus for thermal management of an integrated circuit die
US7085945B2 (en) Using multiple thermal points to enable component level power and thermal management
US7051218B1 (en) Message based power management
KR20020050270A (ko) 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법
KR100260380B1 (ko) 마이크로 프로세서칩의 냉각팬 제어장치 및 그 제어방법
JP2635911B2 (ja) 熱調節装置および方法
US7822996B2 (en) Method for implementing thermal management in a processor and/or apparatus and/or system employing the same
EP0785496A1 (en) Thermal management of computers
US7191088B1 (en) Method and system for memory temperature detection and thermal load management
US7596638B2 (en) Method, system, and apparatus to decrease CPU temperature through I/O bus throttling
US7523229B2 (en) Memory protection during direct memory access
US7194646B1 (en) Real-time thermal management for computers
KR100386232B1 (ko) 메모리 액세스 동작의 제어
US6003109A (en) Method and apparatus for processing interrupts in a data processing system
US7813204B2 (en) Method and system for memory thermal load sharing using memory on die termination
US7196903B2 (en) Multiple source fan control with override
KR100633853B1 (ko) 디스크 드라이브 인터페이스들 사이에 인터럽트를공유하기 위한 방법 및 장치
US5867676A (en) Reset circuit for a peripheral component interconnect bus
JP3086032B2 (ja) 電子装置およびそのパワー・マネージメント・コントロール方法
JP3695546B2 (ja) メモリリフレッシュカウンタを利用したコンピュータシステムスピード制御方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee