KR100385589B1 - Dual High Power VCO - Google Patents
Dual High Power VCO Download PDFInfo
- Publication number
- KR100385589B1 KR100385589B1 KR10-2000-0049722A KR20000049722A KR100385589B1 KR 100385589 B1 KR100385589 B1 KR 100385589B1 KR 20000049722 A KR20000049722 A KR 20000049722A KR 100385589 B1 KR100385589 B1 KR 100385589B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- capacitor
- transistor
- terminal
- voltage controlled
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
본 발명은 듀얼 고전력 전압 제어 발진기에 관한 것으로 특히 파워 세이브, 사이즈 축소 및 고출력이 가능하기에 적당하도록 한 듀얼 고전력 전압 제어 발진기에 관한 것이다. 이와 같은 본 발명에 따른 듀얼 고전력 전압 제어 발진기는 임의의 입력 신호에 따라 제 1 대역주파수를 발생시키는 제 1 주파수 발진부와, 임의의 입력 신호에 따라 제 2 대역주파수를 발생시키는 제 2 주파수 발진부와, 제 1 또는 제 2 주파수 발진부에서 출력되는 주파수를 증폭시켜 출력하는 제 1 버퍼와, 제 1 버퍼의 출력을 설정된 레벨로 증폭시켜 출력하는 제 2 버퍼와, 제 1 버퍼의 온/오프를 제어하는 제 1 스위칭부와, 제 2 버퍼의 온/오프를 제어하는 제 2 스위칭부를 포함하는 것을 특징으로 하는 듀얼 고전력 전압제어 발진기를 제공하면 파워 세이브 기능과, 출력단을 하나로 함으로써 회로의 구성이 단순해지고, 고전력의 출력이 가능한 이점이 있다.FIELD OF THE INVENTION The present invention relates to dual high power voltage controlled oscillators, and more particularly, to dual high power voltage controlled oscillators that are suitable for power saving, size reduction and high power. The dual high power voltage controlled oscillator according to the present invention includes a first frequency oscillator for generating a first band frequency according to an input signal, a second frequency oscillator for generating a second band frequency according to an input signal, A first buffer for amplifying and outputting a frequency output from the first or second frequency oscillator, a second buffer for amplifying and outputting the output of the first buffer to a set level, and a second buffer for controlling on / off of the first buffer Providing a dual high power voltage controlled oscillator comprising a first switching unit and a second switching unit for controlling the on / off of the second buffer, the configuration of the circuit is simplified by a single power save function and an output stage, and high power The output is possible advantage.
Description
본 발명은 듀얼 고전력 전압 제어 발진기에 관한 것으로 특히 파워 세이브, 사이즈 축소 및 고출력이 가능하기에 적당하도록 한 듀얼 고전력 전압 제어 발진기에 관한 것이다.FIELD OF THE INVENTION The present invention relates to dual high power voltage controlled oscillators, and more particularly, to dual high power voltage controlled oscillators that are suitable for power saving, size reduction and high power.
최근 수년간 휴대폰의 보급은 괄목 할 만한 성장을 이루었다. 한국내의 수요만도 이미 2000만대가 넘었고, 전세계적으로는 이보다 몇 배 또는 몇 십 배에 이를 것이다.In recent years, the spread of mobile phones has seen remarkable growth. The demand in Korea has already exceeded 20 million units, and it will be several times or even tens of times worldwide.
이처럼 휴대폰 시장이 급성장을 이루고 있는 배경에는 휴대 단말기의 소형화, 다기능화, 디자인의 다양화에 의한 기능의 향상, 인터넷 관련 기기와의 융합과 인프라의 정비에 의한 통화 지역의 확대 등을 들 수 있다.Background of the rapid growth of the mobile phone market is the miniaturization of mobile terminals, the multifunctionalization, the improvement of functions by diversifying the design, the expansion of the call area by the convergence with the Internet-related devices and the maintenance of the infrastructure.
또한 최근에는 유럽의 GSM과 DCS의 양방 시스템으로 사용 가능한 듀얼 밴드기기, PCS도 사용가능한 트리플 밴드 기기 등도 시장에 등장하고, 차세대 이동통신시스템인 IMT2000 관련 W-CDMA가 등장할 예정이고, 무선 인터넷이 가능한 휴대폰의 보급도 크게 증가하고 있다.Recently, dual band devices that can be used for both GSM and DCS systems in Europe and triple band devices that can be used for PCS also appear in the market, and the next generation mobile communication system, IMT2000-related W-CDMA, will appear. The spread of possible mobile phones is also increasing.
이러한 배경 중에는 휴대 단말기에 사용되는 디바이스, 즉 부품에는 소형, 경량, 박형화, 다기능 집적화라는 것이 항상 요구된다. 특히 앞에서 얘기한 듀얼밴드, 트리플밴드와 같은 시스템에서는 RF부의 신호처리 계통이 2배, 3배의 규모로 되기 때문에 부품에 대한 이러한 요구가 클 수밖에 없다.Among these backgrounds, devices, i.e., components used in portable terminals, are always required to be compact, lightweight, thin, and multifunctional. Especially in systems such as dual band and triple band, the RF signal processing system is doubled and tripled, so this demand for components is inevitably high.
일반적으로, 기존의 DCS중 디지털 방식의 경우는 PCS와 마찬가지로 CDMA 방식을 사용하며, 상기 DCS와 PCS의 하드웨어 구현상 가장 큰 차이점은 사용 주파수 대역과 채널 간격이 다르다는 점에 있다. 즉, DCS의 채널 간격은 30㎑이고, PCS의 채널 간격은 50㎑로서, 각각의 PLL의 기준 주파수는 19.68㎒(30㎑×656)와 24.6㎒를 사용한다.In general, the digital method of the existing DCS uses the CDMA method like the PCS, the biggest difference in the hardware implementation of the DCS and PCS is that the frequency band and the channel spacing is different. That is, the channel spacing of the DCS is 30 kHz, the channel spacing of the PCS is 50 kHz, and the reference frequencies of each PLL use 19.68 MHz (30 kHz × 656) and 24.6 MHz.
그런데, 앞에서도 설명한 바와 같이 지역 특성에 따라 또는 사용자의 필요성에 따라 동일한 단말기가 PCS로 또는 DCS 또는 GSM으로 사용되어야 하는 경우가 발생되었다. 이러한 경우 하나의 단말기에는 상술한 바와 같은 이종의 사용 주파수를모두 만족시켜 줘야 한다.However, as described above, the same terminal has to be used as PCS or DCS or GSM according to local characteristics or user needs. In this case, one terminal must satisfy all of the heterogeneous use frequencies as described above.
특히 고주파수(RF)의 핵심부품중 하나인 전압제어 발진기(VCO) 역시 갈수록 소형화되어 가고 있고, 기능도 여러 가지 다양한 형태로 나타나고 있다. 특히 고출력을 나타내는 고전력 전압제어 발진기와 스위칭 방식에 의한 듀얼 밴드 전압제어 발진기의 수요 증가에 따라 안정적인 출력 및 고전력 출력이 가능한 휴대폰에 대한 연구가 활발히 진행 중에 있다.In particular, the voltage-controlled oscillator (VCO), which is one of the core components of high frequency (RF), is also becoming smaller and smaller, and its functions are appearing in various forms. In particular, as the demand for a high power voltage controlled oscillator showing a high output and a dual band voltage controlled oscillator by a switching method increases, studies on a mobile phone capable of a stable output and a high power output are being actively conducted.
이하 첨부된 도면을 참조하여 종래 듀얼 전압 제어 발진기를 설명하기로 한다.Hereinafter, a conventional dual voltage controlled oscillator will be described with reference to the accompanying drawings.
도 1은 종래 기술에 따른 듀얼 고전력 전압 제어 발진기의 회로도이다.1 is a circuit diagram of a dual high power voltage controlled oscillator according to the prior art.
종래 기술에 따른 듀얼 고전력 전압 제어 발진기는 도 1에 나타낸 바와 같이, 제 1 기준 주파수(예를 들면 DCS용)의 발생을 위한 제 1 전압제어 발진 모듈과 제 2 기준 주파수(예를 들면 PCS용) 기준 주파수의 발생을 위한 제 2 전압제어 발진 모듈과 제 1, 제 2 버퍼부로 구분할 수 있다.The dual high power voltage controlled oscillator according to the prior art has a first voltage controlled oscillation module and a second reference frequency (for PCS) for generation of a first reference frequency (for DCS), as shown in FIG. It may be divided into a second voltage controlled oscillation module and first and second buffer units for generating a reference frequency.
이때, 제 1 전압제어 발진 모듈은 위상고정루프(PLL)(도면에 도시하지 않음)에서 출력되는 전압신호를 입력받아 예를 들면 DCS에 적합한 기준주파수를 발생시키기 위해 발진 동작하고, 트랜지스터를 통해 증폭되어 제 1 버퍼부로 출력되며, 제 2 전압제어 발진 모듈 역시 위상고정루프(PLL)(도면에 도시하지 않음)에서 출력되는 전압신호를 입력받아 예를 들면 PCS에 적합한 기준주파수를 발생시키기 위해 발진 동작하고, 역시 트랜지스터를 통해 증폭되어 제 2 버퍼부로 출력된다. 이때 각 트랜지스터의 베이스 단자에 걸리는 신호는 서로 반전되는 신호를 받게되어 어느 한쪽의 증폭부내 트랜지스터가 온동작하면 다른 한쪽의 증폭부내 트랜지스터는 오프 동작함으로써 참조부호 Out로 표시되는 출력단에는 DCS용 기준주파수 또는 PCS용 기준주파수중 어느 하나만이 출력되어진다.At this time, the first voltage controlled oscillation module receives the voltage signal output from the phase locked loop (PLL) (not shown) and oscillates to generate a reference frequency suitable for, for example, DCS, and amplifies through a transistor. Oscillation operation to generate a reference frequency suitable for PCS, for example, by receiving a voltage signal output from a phase locked loop (PLL) (not shown). Also, it is amplified by the transistor and output to the second buffer unit. At this time, the signal applied to the base terminal of each transistor receives the inverted signal. If the transistor in one of the amplifiers is turned on, the transistor in the other amplifier is turned off. Only one of the reference frequencies for the PCS is output.
따라서, 사용자 또는 단말기 시스템의 제어수단에서는 현재 단말기가 사용하여야 하는 최적의 통신방식에 따라 하나의 단말기를 PCS 또는 DCS로 사용할 수 있게 되는 것이다.Therefore, in the control means of the user or the terminal system, one terminal can be used as the PCS or the DCS according to the optimal communication method that the current terminal should use.
그러나, 상술한 바와 같은 종래의 듀얼 전압제어 발진기는 다음과 같은 문제점이 있었다.However, the conventional dual voltage controlled oscillator as described above has the following problems.
첫째, 제 1, 제 2 전압 제어 발진부와 출력단인 OUT 사이에 각각 버퍼부가 구성되어 있으므로 제 1, 제 2 전압 제어 발진부는 항상 온(On)인 상태에서 버퍼부를 스위칭함에 따라 전력을 제어하므로 불필요한 전력 소모가 발생한다.First, since the buffer unit is configured between the first and the second voltage controlled oscillator and the output terminal OUT, the first and second voltage controlled oscillators control the power by switching the buffer unit in the always on state, thereby unnecessary power. Consumption occurs.
둘째, 제 1, 제 2 전압 제어 발진부와 출력단인 OUT 사이에 각각 버퍼부가 구성되어 있으므로 전체적인 회로의 크기에 비해 고전력 출력을 얻을 수 없는 문제점이 있었다. 즉, 안정적인 출력 레벨을 얻기 위해서는 10dBm정도의 출력값을 얻어야 하지만 종래의 경우는 7dBm 이상의 출력 레벨을 얻을 수 없어 신뢰도 높은 듀얼 전압제어 발진회로의 구성이 어려웠다.Second, since a buffer unit is formed between the first and second voltage controlled oscillator and OUT, respectively, there is a problem in that a high power output cannot be obtained compared to the overall circuit size. In other words, in order to obtain a stable output level, an output value of about 10 dBm must be obtained. However, in the conventional case, an output level of 7 dBm or more cannot be obtained. Therefore, it is difficult to construct a reliable dual voltage controlled oscillator circuit.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 듀얼 전압 제어 발진기를 구성함에 있어 충분한 고전력의 출력 레벨을 얻기 위해 버퍼부분을 직렬로 2개로 구성함과 함께 불필요한 전원의 낭비를 방지할 수 있는 듀얼 고전력 전압 제어 발진기를 제공하는 데 있다.An object of the present invention for solving the above problems is to configure a dual voltage controlled oscillator in order to obtain a sufficient high power output level dual buffer portion in series and dual to prevent unnecessary waste of power To provide a high power voltage controlled oscillator.
도 1은 종래 기술에 따른 듀얼 고전력 전압 제어 발진기의 회로도1 is a circuit diagram of a dual high power voltage controlled oscillator according to the prior art.
도 2는 본 발명에 따른 듀얼 고전력 전압 제어 발진기의 블록 구성 예시도2 is an exemplary block diagram of a dual high power voltage controlled oscillator according to the present invention.
도 3은 도 2에 도시되어 있는 듀얼 고전력 전압 제어 발진기의 회로도3 is a circuit diagram of the dual high power voltage controlled oscillator shown in FIG.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11 : 제 1 주파수 발진부 12 : 제 2 주파수 발진부11: first frequency oscillator 12: second frequency oscillator
13 : 제 1 제어신호 수신부 14 : 제 2 제어신호 수신부13: first control signal receiver 14: second control signal receiver
15 : 제 1 스위칭부 16 : 제 1 버퍼15: first switching unit 16: first buffer
17 : 제 2 스위칭부 18 : 제 2 스위칭부17: second switching unit 18: second switching unit
상기 목적을 달성하기 위한 본 발명 듀얼 고전력 전압 제어 발진기의 특징은, 임의의 입력 신호에 따라 제 1 대역주파수를 발생시키는 제 1 주파수 발진부와, 임의의 입력 신호에 따라 제 2 대역주파수를 발생시키는 제 2 주파수 발진부와, 제 1 또는 제 2 주파수 발진부에서 출력되는 주파수를 증폭시켜 출력하는 제 1 버퍼와, 제 1 버퍼의 출력을 설정된 레벨로 증폭시켜 출력하는 제 2 버퍼와, 제 1 버퍼의 온/오프를 제어하는 제 1 스위칭부와, 제 2 버퍼의 온/오프를 제어하는 제 2 스위칭부를 포함하여 구성된다.The dual high power voltage controlled oscillator of the present invention for achieving the above object is a first frequency oscillator for generating a first band frequency in accordance with any input signal, and a second band frequency in accordance with any input signal A second frequency oscillator, a first buffer for amplifying and outputting a frequency output from the first or second frequency oscillator, a second buffer for amplifying and outputting the output of the first buffer to a set level, and turning on / off the first buffer And a first switching unit for controlling the off and a second switching unit for controlling the on / off of the second buffer.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 후술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 듀얼 고전력 전압 제어 발진기의 블록 구성 예시도를 나타낸 도면이고, 도 3은 도 2에 도시되어 있는 듀얼 고전력 전압 제어 발진기의 상세 회로도이다.2 is a block diagram illustrating a dual high power voltage controlled oscillator according to the present invention, and FIG. 3 is a detailed circuit diagram of the dual high power voltage controlled oscillator shown in FIG. 2.
첨부한 도 2에 도시되어 있는 본 발명에 따른 듀얼 고전력 전압 제어 발진기의 구성을 살펴보면 임의의 입력 신호에 따라 제 1 대역주파수(예를 들면 DCS 사용 주파수 대역)를 발생시키는 제 1 주파수 발진부(11)와, 임의의 입력 신호에 따라 제 2 대역주파수(예를 들면 GSM 사용 주파수 대역)를 발생시키는 제 2 주파수 발진부(12)와, 제 1 또는 제 2 주파수 발진부(11,12)에서 출력되는 주파수를 증폭시켜 출력하는 제 1 버퍼(16)와, 제 1 버퍼(16)의 출력을 설정된 레벨로 증폭시켜 출력하는 제 2 버퍼(18)와, 제 1 버퍼(16)의 온/오프를 제어하는 제 1 스위칭부(15)와, 제 2 버퍼(18)의 온/오프를 제어하는 제 2 스위칭부(17)를 포함하여 구성된다.Referring to the configuration of the dual high power voltage controlled oscillator according to the present invention shown in FIG. 2, the first frequency oscillator 11 generating a first band frequency (for example, DCS frequency band) according to an arbitrary input signal is shown. And a frequency output from the second frequency oscillator 12 and the first or second frequency oscillator 11, 12 for generating a second band frequency (for example, a GSM frequency band) according to an input signal. A first buffer 16 that amplifies and outputs the second buffer 18 that amplifies and outputs the output of the first buffer 16 to a set level, and an agent that controls on / off of the first buffer 16; It comprises a 1 switching part 15 and the 2nd switching part 17 which controls ON / OFF of the 2nd buffer 18. As shown in FIG.
이를 제 3 도에서 좀 더 상세하게 살펴보면, 제 2 주파수 발진부(12)는 입력단에 걸리는 전압(Vt)을 코일(L1)을 통해 캐소드 단자에 입력받고 애노드 단자는 접지단과 연결되는 제 1 바랙터 다이오드(VD1)와, 두 개의 콘덴서가 직렬 연결되어 있으며 전체적으로 상기 제 1 바랙터 다이오드(VD1)와 병렬 연결되어 있는 제 1, 제 2 콘덴서(CR1, CTR1)와, 상기 제 1 콘덴서(CR1)와 제 2 콘덴서(CTR1)의 연결점에 일단이 연결되고 접지단에 타단이 연결되어 있는 제 3 코일(L3)과, 상기 제 1 콘덴서(CR1)와 제 2 콘덴서(CTR1)의 연결점에 일측이 연결되고, 타측이 제 1 트랜지스터(TR1)의 베이스에 연결된 제 3 콘덴서(CC1)와, 에미터가 저항(RE1)을 통해 접지에 연결되고, 콜렉터가 제 2 스위칭 신호 수신단(SW2) 및 제 5, 제 6 및 제 7 트랜지스터(STR21,STR22,STR23)의 베이스에 연결된 제 1 트랜지스터(TR1)로 구성된다. 이때, 상기 제 1 트랜지스터(TR1)의 콜렉터와 베이스 사이에는 제 1 저항(R1)이 연결되고, 상기 베이스에 연결된 제 1 저항(R1)의 일측은 접지단에 일측이 연결된 제 2 저항(R2)의 타측에 연결되어 있다. 그리고, 상기 제 2 저항(R2)의 타측과, 상기 제 1 트랜지스터(TR1)와 저항(RE1)의 연결점의 일측 사이에는 제 4 콘덴서(CF1)가 연결되며, 상기 제 1 트랜지스터(TR1)와 저항(RE1)의 연결점의 타측으로는 제 5 콘덴서(CE1)와 제 6 콘덴서(CC2)의 일측이 연결된 연결점에 연결된다. 여기서 제 5 콘덴서(CE1)의 타측은 접지단에 연결되어 있다. 그리고, 제 6 콘덴서(CC2)의 타측은 제 1 주파수 발진부(11)의 제 12 콘덴서(CC4)의 타측과 직렬 연결되어 있다.Looking at this in more detail in FIG. 3, the second frequency oscillator 12 receives the voltage Vt applied to the input terminal to the cathode terminal through the coil L1 and the anode terminal of the first varactor diode connected to the ground terminal. The first and second capacitors CR1 and CTR1 and the first capacitor CR1 and the first capacitor VD1 and two capacitors are connected in series and are connected to the first varactor diode VD1 in parallel. One end is connected to the third coil L3 having one end connected to the connection point of the two capacitors CTR1 and the other end connected to the ground terminal, and one side connected to the connection point of the first capacitor CR1 and the second capacitor CTR1. A third capacitor CC1 connected to the base of the first transistor TR1 on the other side, an emitter connected to ground through a resistor RE1, and a collector connected to the second switching signal receiving end SW2 and the fifth and sixth terminals. And a first transistor connected to the base of the seventh transistors STR21, STR22, and STR23. It consists of (TR1). In this case, a first resistor R1 is connected between the collector and the base of the first transistor TR1, and one side of the first resistor R1 connected to the base is connected to the ground terminal of the second resistor R2. It is connected to the other side of. In addition, a fourth capacitor CF1 is connected between the other side of the second resistor R2 and one side of a connection point of the first transistor TR1 and the resistor RE1, and the first transistor TR1 and the resistor are connected to each other. The other side of the connection point of RE1 is connected to a connection point to which one side of the fifth capacitor CE1 and the sixth capacitor CC2 is connected. The other side of the fifth capacitor CE1 is connected to the ground terminal. The other side of the sixth capacitor CC2 is connected in series with the other side of the twelfth capacitor CC4 of the first frequency oscillator 11.
그리고, 제 1 주파수 발진부(11)는 입력단에 걸리는 전압(Vt)을 코일(L2)을 통해 캐소드 단자에 입력받고 애노드 단자는 접지단과 연결되는 제 2 바랙터 다이오드(VD2)와, 두 개의 콘덴서가 직렬 연결되어 있으며 전체적으로 상기 제 2 바랙터 다이오드(VD2)와 병렬 연결되어 있는 제 7, 제 8 콘덴서(CR2, CTR2)와, 상기 제 7 콘덴서(CR2)와 제 8 콘덴서(CTR2)의 연결점에 일단이 연결되고 접지단에 타단이 연결되어 있는 제 4 코일(L4)과, 상기 제 7 콘덴서(CR2)와 제 8 콘덴서(CTR2)의 연결점에 일측이 연결되고, 타측이 제 2 트랜지스터(TR2)의 베이스에 연결된 제 9 콘덴서(CC3)와, 에미터가 저항(RE2)을 통해 접지에 연결되고, 콜렉터가 제 1 스위칭 신호 수신단(SW1) 및 제 8 트랜지스터(STR11)의 베이스에 연결된 제 2 트랜지스터로 구성된다. 이때, 상기 제 2 트랜지스터(TR2)의 콜렉터와 베이스 사이에는 제 3 저항(R3)이 연결되고, 상기 베이스에 연결된 제 3 저항(R3)의 일측은 접지단에 일측이 연결된 제 4 저항(R4)의 타측에 연결되어 있다. 그리고, 상기 제 4 저항(R4)의 타측과, 상기 제 2 트랜지스터(TR2)와 저항(RE2)의 연결점의 일측 사이에는 제 10 콘덴서(CF2)가 연결되며, 상기 제 2 트랜지스터(TR2)와 저항(RE2)의 연결점의 타측으로는 제 11 콘덴서(CE2)와 제 12 콘덴서(CC4)의 일측이 연결된 연결점에 연결된다. 여기서 제 11 콘덴서(CE2)의 타측은 접지단에 연결되어 있다. 그리고, 제 12 콘덴서(CC4)의 타측은 제 2 주파수 발진부(12)의 제 6 콘덴서(CC2)의 타측과 직렬 연결되어 있다.The first frequency oscillator 11 receives the voltage Vt applied to the input terminal to the cathode terminal through the coil L2, and the anode terminal has a second varactor diode VD2 connected to the ground terminal, and two capacitors are provided. One end of the seventh and eighth capacitors CR2 and CTR2 connected in series and connected to the second varactor diode VD2 in parallel, and a connection point of the seventh capacitor CR2 and the eighth capacitor CTR2. One side is connected to the connection point of the fourth coil L4 and the seventh capacitor CR2 and the eighth capacitor CTR2 connected to the other end of the second transistor TR2. A ninth capacitor CC3 connected to the base, an emitter connected to ground through a resistor RE2, and a collector connected to a second transistor connected to the base of the first switching signal receiving end SW1 and the eighth transistor STR11. It is composed. In this case, a third resistor R3 is connected between the collector and the base of the second transistor TR2, and one side of the third resistor R3 connected to the base is connected to the ground terminal of the fourth resistor R4. It is connected to the other side of. In addition, a tenth capacitor CF2 is connected between the other side of the fourth resistor R4 and one side of the connection point of the second transistor TR2 and the resistor RE2, and the second transistor TR2 and the resistor are connected to each other. The other side of the connection point of RE2 is connected to a connection point to which one side of the eleventh capacitor CE2 and the twelfth capacitor CC4 is connected. The other side of the eleventh capacitor CE2 is connected to the ground terminal. The other side of the twelfth capacitor CC4 is connected in series with the other side of the sixth capacitor CC2 of the second frequency oscillator 12.
그리고 제 1 스위칭부(15)는 제 5 트랜지스터(STR21)로 구성되며, 제 2 스위칭부(17)는 제 8 트랜지스터(STR11)로 구성된다.The first switching unit 15 is composed of the fifth transistor STR21, and the second switching unit 17 is composed of the eighth transistor STR11.
앞에서도 설명하였지만 제 1 스위칭부(15)인 제 5 트랜지스터(STR21)(도2)는 제 2 스위칭 신호 입력단(S/W2)에서 제 5 트랜지스터(STR21)의 베이스에 입력되는 신호에 따라 제어되고, 제 2 스위칭부(17)인 제 8 트랜지스터(STR11)(도2)는 제 1 스위칭 신호 입력단(S/W1)에서 제 8 트랜지스터(STR11)의 베이스에 입력되는 입력신호에 따라 제어된다.As described above, the fifth transistor STR21 (FIG. 2), which is the first switching unit 15, is controlled according to the signal input to the base of the fifth transistor STR21 at the second switching signal input terminal S / W2. The eighth transistor STR11 (FIG. 2), which is the second switching unit 17, is controlled according to an input signal input to the base of the eighth transistor STR11 at the first switching signal input terminal S / W1.
여기서, 제 5 트랜지스터(STR21)의 에미터는 일측이 접지단에 연결된 제 13 콘덴서(CB5)의 타측에 연결됨과 동시에 제 5 저항(R5)의 일측에 연결되어 있고, 콜렉터는 전원전압(VCC)단에 연결되어 있다.Here, the emitter of the fifth transistor STR21 is connected to the other side of the thirteenth capacitor CB5 having one side connected to the ground terminal and to the one side of the fifth resistor R5, and the collector is connected to the power supply voltage VCC terminal. Is connected to.
그리고, 제 8 트랜지스터(STR11)의 에미터는 제 7 저항(R7)이 일측에 연결되어 있고, 콜렉터는 전원전압(VCC)단에 연결되어 있다.The emitter of the eighth transistor STR11 has a seventh resistor R7 connected to one side thereof, and the collector is connected to a power supply voltage VCC terminal.
또한 제 6 트랜지스터(STR21)의 에미터는 접지단과 연결되고, 콜렉터는 제 14 콘덴서(CB4)의 일측에 연결되어 있으며, 제 8 트랜지스터(STR11)의 이미터는 접지단과 연결되고, 콜렉터는 제 15 콘덴서(CB6)의 일측에 연결되어 있다.In addition, the emitter of the sixth transistor STR21 is connected to the ground terminal, the collector is connected to one side of the fourteenth capacitor CB4, the emitter of the eighth transistor STR11 is connected to the ground terminal, and the collector is the fifteenth capacitor ( It is connected to one side of CB6).
그리고, 제 1 버퍼(16)(도 2)는 상기 제 6 및 제 12 콘덴서(CC2,CC4)의 연결점에 베이스가 연결되고, 에미터가 일측이 접지단에 연결된 제 9 저항(RE3)의 타측에 연결되며, 콜렉터가 상기 전원전압단(VCC)에 직렬 연결된 제 5 코일(L5)과 제 6 코일(L6)중 제 6 코일(L6)의 일측에 연결된 제 3 트랜지스터(TR3)와, 상기 제 3 트랜지스터(TR3)의 에미터와 상기 제 9 저항(RE3)의 타측 사이에 일측이 연결되고 타측이 접지단에 연결된 제 15 콘덴서(CE3)와, 상기 제 3 트랜지스터(TR3)의 콜렉터와 상기 제 6 코일(L6)의 연결점에 일측이 연결되고 타측이 접지단에 연결된 제 16 콘덴서(CB7)와, 상기 제 3 트랜지스터(TR3)의 베이스 및 상기 제 5 저항(R5)의 타측에 일측이 연결되고, 타측이 접지단에 연결된 제 6 저항(R6)으로 구성된다.The first buffer 16 (FIG. 2) has a base connected to the connection points of the sixth and twelfth capacitors CC2 and CC4, and the other side of the ninth resistor RE3 having one emitter connected to the ground terminal. A third transistor TR3 connected to one side of a sixth coil L6 of a fifth coil L5 and a sixth coil L6 connected to the power supply voltage terminal VCC in series; A fifteenth capacitor CE3 having one side connected between the emitter of the third transistor TR3 and the other side of the ninth resistor RE3 and the other side connected to the ground terminal, the collector of the third transistor TR3 and the third side; One side is connected to the connection point of the sixth coil (L6) and the other side is connected to the ground terminal, the 16th capacitor (CB7), the base of the third transistor (TR3) and the other side of the fifth resistor (R5) The other side is composed of a sixth resistor R6 connected to the ground terminal.
그리고, 제 2 버퍼(18)(도2)는 베이스가 상기 제 1 버퍼(16)의 상기 제 16 콘덴서(CB7)의 일측에 일측이 연결된 제 17 콘덴서(CC5)의 타측에 일측이 연결되고, 에미터가 일측이 접지단에 연결된 제 10 저항(RE4)의 타측에 연결되며, 콜렉터가 상기 전원전압단(VCC)에 직렬 연결된 제 7 코일(L7)과 제 8 코일(L8)중 제 8 코일(L8)의 일측에 연결된 제 4 트랜지스터(TR4)와, 상기 제 4 트랜지스터(TR4)의 에미터와 상기 제 10 저항(RE4)의 타측 사이에 일측이 연결되고 타측이 접지단에 연결된 제 18 콘덴서(CE4)와, 상기 제 4 트랜지스터(TR4)의 콜렉터와 상기 제 8 코일(L8)의 연결점에 일측이 연결되고 타측이 접지단에 연결된 제 18 콘덴서(CO2)와, 상기 제 4 트랜지스터(TR4)의 베이스 및 상기 제 7 저항(R7)의 타측에 일측이 연결되고, 타측이 접지단에 연결된 제 8 저항(R8)으로 구성된다.In addition, one side of the second buffer 18 (FIG. 2) is connected to the other side of the seventeenth capacitor CC5 having a base connected to one side of the sixteenth capacitor CB7 of the first buffer 16, The emitter is connected to the other side of the tenth resistor RE4 having one side connected to the ground terminal, and the eighth coil of the seventh coil L7 and the eighth coil L8 connected to the collector in series with the power supply voltage terminal VCC. An eighteenth capacitor connected to a fourth transistor TR4 connected to one side of L8 and an emitter of the fourth transistor TR4 and the other side of the tenth resistor RE4 and the other end connected to a ground terminal An eighteenth capacitor CO2 having one side connected to a connection point of the CE4 and the collector of the fourth transistor TR4 and the eighth coil L8, and the other side connected to the ground terminal, and the fourth transistor TR4. One side of the base and the other side of the seventh resistor (R7) is connected, the other side is composed of an eighth resistor (R8) connected to the ground terminal.
이때, 상기 제 14 콘덴서(CB4)의 타측은 상기 제 5 코일(L5)과 제 6 코일(L6)의 연결점에 연결되고, 제 15 콘덴서(CB6)의 타측은 상기 제 7 코일(L7)과 제 8 코일(L8)의 연결점에 타측이 연결된다.In this case, the other side of the fourteenth condenser CB4 is connected to the connection point of the fifth coil L5 and the sixth coil L6, and the other side of the fifteenth condenser CB6 is formed of the seventh coil L7 and the seventh coil. 8 The other side is connected to the connection point of the coil (L8).
그리고 상기 전원전압(VCC)단은 일측이 접지단에 연결된 콘덴서(CB1)의 타측에 연결되어 있다.The power supply voltage VCC terminal is connected to the other side of the capacitor CB1 having one side connected to the ground terminal.
이와 같은 본 발명 듀얼 고전력 전압제어 발진기는 S/W2가 온되면 제 1, 제 6 및 제 7 트랜지스터(TR1,STR23,STR22)가 턴온되어 제 1 트랜지스터(TR1)의 제 2 주파수 발진부(12)와 제 3 트랜지스터(TR3), 제 6 코일(L6), 제 14 콘덴서(CB4), 제 6 트랜지스터(STR23) 및 접지를 통해 제 1 버퍼부(16)와, 제 4 트랜지스터(TR4), 제 8 코일(L8), 제 7 트랜지스터(STR22) 및 접지의 제 2 버퍼부(18)가 동작하게 된다. 이때 S/W1은 오프되어 제 1 주파수 발진부(11)의 제 2 트랜지스터(TR2)와 제 8 트랜지스터(STR11)는 턴 오프되어 구동하지 않는다.When the S / W2 is turned on, the dual high power voltage controlled oscillator of the present invention has the first, sixth, and seventh transistors TR1, STR23, and STR22 turned on to form the second frequency oscillator 12 of the first transistor TR1. The first buffer unit 16, the fourth transistor TR4, and the eighth coil through the third transistor TR3, the sixth coil L6, the fourteenth capacitor CB4, the sixth transistor STR23, and the ground. (L8), the seventh transistor STR22 and the second buffer portion 18 at ground are operated. At this time, the S / W1 is turned off so that the second transistor TR2 and the eighth transistor STR11 of the first frequency oscillator 11 are turned off and are not driven.
반대로 S/W1 온시에는 제 1 주파수 발진부(11)의 제 2 트랜지스터(TR2)와 제 8 트랜지스터(STR11)는 제 3 트랜지스터(TR3), 제 5 및 제 6 코일(L5.L6)과 전원전압단(VCC)에 연결된 콘덴서(CB1)를 통해 제 1 버퍼부(16)와, 제 4 트랜지스터(TR4), 제 7, 제 8 코일(L7,L8) 및 콘덴서(CB1)를 통해 제 2 버퍼부(17)가 동작하게 되고, 이때 S/W2는 오프되고, 그에 따라 제 1 트랜지스터(TR1), 제 6 트랜지스터(STR23) 및 제 7 트랜지스터(STR22) 역시 오프되어 동작을 하지 않는다.On the contrary, when the S / W1 is on, the second transistor TR2 and the eighth transistor STR11 of the first frequency oscillator 11 are connected to the third transistor TR3, the fifth and sixth coils L5.L6, and the power supply voltage terminal. The first buffer unit 16 through the capacitor CB1 connected to the VCC and the second buffer unit through the fourth transistor TR4, the seventh and eighth coils L7 and L8 and the capacitor CB1. 17) is operated, and S / W2 is turned off, and accordingly, the first transistor TR1, the sixth transistor STR23, and the seventh transistor STR22 are also turned off to not operate.
그리고 S/W1과 S/W2 오프시에는 제 1 트랜지스터(TR1)와 제 2 트랜지스터(TR2)의 바이어스가 인가되지 않으므로 모든 트랜지스터는 턴 오프되어 동작을 하지 않게 된다. 따라서 제 5 및 제 8 트랜지스터(STR21,STR11) 역시 턴 오프되어 제 3 및 제 4 트랜지스터(TR3,TR4)의 바이어스 전압을 인가하지 않으므로 전체 회로가 오프된다.In addition, since the bias of the first transistor TR1 and the second transistor TR2 is not applied when S / W1 and S / W2 are off, all the transistors are turned off and do not operate. Accordingly, since the fifth and eighth transistors STR21 and STR11 are also turned off and do not apply bias voltages of the third and fourth transistors TR3 and TR4, the entire circuit is turned off.
이때 높은 대역의 주파수를 출력하기 위해서는 S/W2를 온시켜 초크의 길이를 제 6 및 제 8 코일(L6.L8)만을 사용하므로 높은 주파수를 얻을 수 있고, 낮은 대역의 주파수를 얻고자 하는 경우에는 S/W1만을 동작시켜 초크의 길이를 제 5, 제 6 코일(L5,L6)과 제 7, 제 8 코일(L7,L8)을 사용함으로써 낮은 대역의 주파수를 얻게 된다. 따라서 버퍼를 직렬 연결시킴으로써 종래의 하나만 이용하여 10dBm을 초과시 발생할 수 있는 특성 열화현상을 방지할 수 있는 고전력 출력이 가능하게 된다.In this case, to output high frequency, S / W2 is turned on to use only the sixth and eighth coils (L6.L8) of the choke length, so that a high frequency can be obtained and a low frequency is desired. By operating only S / W1 and using choke lengths of the fifth and sixth coils L5 and L6 and the seventh and eighth coils L7 and L8, a low band frequency is obtained. Therefore, by connecting the buffers in series, it is possible to use high power output to prevent characteristic deterioration that may occur when exceeding 10 dBm using only one conventional device.
이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.While the invention has been shown and described in connection with specific embodiments thereof, it will be appreciated that various modifications and changes can be made without departing from the spirit and scope of the invention as indicated by the claims. Anyone who owns it can easily find out.
상술한 바와 같이 동작하는 본 발명에 따른 듀얼 고전력 전압 제어 발진기는 파워 세이브 기능을 추가하여 전원 오프시 전압 제어 발진기(VCO)의 전류 소모를 최소화할 수 있고, 2개의 버퍼를 직렬로 사용함으로써 안정적인 고출력이 가능하며, 버퍼단을 하나의 회로로 통합하는 경우 전체적인 크기를 최소화 할 수 있는 효과가 있다.Dual high power voltage controlled oscillator according to the present invention operating as described above can minimize the current consumption of the voltage controlled oscillator (VCO) when the power off by adding a power save function, stable high output by using two buffers in series This is possible, and integrating the buffer stage into one circuit has the effect of minimizing the overall size.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0049722A KR100385589B1 (en) | 2000-08-25 | 2000-08-25 | Dual High Power VCO |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0049722A KR100385589B1 (en) | 2000-08-25 | 2000-08-25 | Dual High Power VCO |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020016419A KR20020016419A (en) | 2002-03-04 |
| KR100385589B1 true KR100385589B1 (en) | 2003-05-27 |
Family
ID=19685289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0049722A KR100385589B1 (en) | 2000-08-25 | 2000-08-25 | Dual High Power VCO |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100385589B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09294018A (en) * | 1996-04-25 | 1997-11-11 | Matsushita Electric Ind Co Ltd | High frequency two-band oscillating circuit |
| KR19980067973U (en) * | 1997-05-30 | 1998-12-05 | 김영환 | Operation Control Device of Voltage Controlled Generator Using Switching Circuit |
| KR19990085588A (en) * | 1998-05-20 | 1999-12-06 | 이형도 | Voltage controlled oscillator circuit |
| KR20000034617A (en) * | 1998-11-30 | 2000-06-26 | 서평원 | Dual band voltage controlled oscillator |
-
2000
- 2000-08-25 KR KR10-2000-0049722A patent/KR100385589B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09294018A (en) * | 1996-04-25 | 1997-11-11 | Matsushita Electric Ind Co Ltd | High frequency two-band oscillating circuit |
| KR19980067973U (en) * | 1997-05-30 | 1998-12-05 | 김영환 | Operation Control Device of Voltage Controlled Generator Using Switching Circuit |
| KR19990085588A (en) * | 1998-05-20 | 1999-12-06 | 이형도 | Voltage controlled oscillator circuit |
| KR20000034617A (en) * | 1998-11-30 | 2000-06-26 | 서평원 | Dual band voltage controlled oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020016419A (en) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100366821B1 (en) | High frequency tuning amplifier for buffer | |
| KR19980702555A (en) | High-Power, Low-Noise, Voltage-Controlled Oscillator | |
| JP2002261542A (en) | Oscillator and communication device using the same | |
| US7375601B2 (en) | Dual-band oscillator | |
| KR100385589B1 (en) | Dual High Power VCO | |
| JP2968592B2 (en) | Mobile phone | |
| KR100393560B1 (en) | Dual high power VCO | |
| KR20010007383A (en) | Switch type oscillation circuit | |
| US20020050866A1 (en) | Voltage controlled oscillator and communication device using the same | |
| KR20010013185A (en) | Communications device | |
| KR20020016393A (en) | High Power dual VCO | |
| KR100385588B1 (en) | Voltage Control Oscillator for transmitting/receiving type | |
| EP1111771A2 (en) | A multi-band type voltage controlled oscillator | |
| KR100313330B1 (en) | Phase lock loop module for a combined use of difference frequency | |
| JP3129351B2 (en) | Mobile phone | |
| KR100490906B1 (en) | Dual Mode Oscillator Using a Variable Capacitance Element | |
| KR100396495B1 (en) | Tripple Band VCO using dual band VCO | |
| Wu et al. | A 1.04 mm 2, low-power front-end circuit of receiver in 0.18 μm CMOS for IEEE 802.11 a application | |
| JP2002141745A (en) | Voltage controlled oscillator and communication unit using it | |
| KR100313327B1 (en) | Phase lock loop module for a combined use of difference frequency | |
| KR100313328B1 (en) | Phase lock loop module for a combined use of difference frequency | |
| KR960007764Y1 (en) | Fm modulation circuit for wireless phone | |
| Choi et al. | A 0.75–6.75 GHz receiver with a digitally controlled LO generator for software-defined radio | |
| KR20010000129A (en) | Dual-band voltage controlled oscillator by using variable resonant circuit | |
| JP2001244733A (en) | High-frequency two-band output oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070328 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |