KR100365352B1 - 이동통신 시스템에서의 채널 인식 코드 발생 장치 및 방법 - Google Patents

Abstract

본 발명은 이동통신 시스템에 관한 것으로 특히, 무선 통신 채널 인식을 위해 현재 논의 중인 1xEV-DV의 Forward Link Channel의 순방향 제2 패킷 데이터 제어 채널(Forward Secondary Packet Data Control Channel, 이하 F-SPDCCH라 한다.)과 Reverse Link Channel의 역방향 전송율 지시채널(Reverse Rate Indicator Channel, 이하 R-RICH라 한다)에 적합한 코드를 발생하는 방법 및 장치에 관한 것이다.

본 발명은 통신 채널을 식별하는 식별자를 가진 이동 통신 시스템에 있어서,

식별자에 대한 정보 비트 열에 대응하는 Codeword를 가진 Golay Code를 생성하는 단계와; 상기 생성된 코드에 symbol을 추가하거나, 삭제하여 Codeword의 길이가 다른 변형된 Code를 생성하는 변형 단계와; 상기 변형된 코드의 전부 또는 일부를 반복하여 Codeword를 생성하는 반복 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

이동통신 시스템에서의 채널 인식 코드 발생 장치 및 방법 {Method and apparatus for generating channel identification codes in a mobile communication}

본 발명은 이동통신 시스템에 관한 것으로 특히, 무선 통신 채널 인식을 위해 현재 논의중인 1xEV-DV의 Forward Link Channel의 순방향 제2 패킷 데이터 제어 채널(Forward Secondary Packet Data Control Channel, 이하 F-SPDCCH라 한다.)과 Reverse Link Channel의 역방향 전송율 지시채널(Reverse Rate Indicator Channel, 이하 R-RICH라 한다)에 적합한 코드를 발생하는 방법 및 장치에 관한 것이다.

더욱 상세하게는 본 발명은, F-SPDCCH에 적합한 코드인 (48,12) 코드를 생성및 R-RICH에 적합한 코드인 (24,3) 및 (24,6) 코드를 생성하는 장치에 관한 것으로, (23,12) Golay코드를 이용하여 상기의 적합한 코드를 생성하는 것이다.

먼저 F-SPDCCH에 적합한 (48,12)코드 생성은, 상기의 (23,12) Golay코드 에다 1 비트의 패리티 검사 비트를 부가해서 (24,12) Codeword를 생성한후, 1번 반복하여 F-SPDCCH에 적합한 (48,12)의 Codeword를 생성하게 된다.

또한 R-RICH에 적합한 (24,3) 및 (24,6)의 RRI 코드생성은, 입력정보인 3비트 또는 6비트에다 "0"비트를 6개 또는 9개를 부가하여 12개의 입력 비트를 만들고 상기의 (23,12)의 Golay 코드를 생성한 후, 상기 Golay 코드의 23 심볼의 코드워드의 상위 심볼 가운데 임의 갯수의 심볼을 펑쳐링(Puncturing)하여 제2의 Golay 코드인 (14,3) 또는 (17,6)를 생성한다. 이후 상기 제2 Golay 코드의 상위 또는 하위의 임의 갯수의 심볼을 반복하여 (24,3) 또는 (24,6)의 RRI 코드를 생성하게 된다.

상기에서 1xEV-DV(Evolution-Data and Voice)는 동일한 운반자(Carrier)로 패킷 스위치 고속 데이터 뿐만 아니라 데이터와 음성을 전송하기위한 이동통신의 새로운 표준안이다. 즉, 현재 3세대 이동통신 방식에 있어서 다양한 제안과 표준이 논의 되고 또 제정되고 있으며 그 가운데 1xEV-DV라는 명칭의 표준안은 CDMA방식의 IMT-2000표준 가운데 하나인 cdma2000 표준의 한 진화 형태로 같은 반송 주파수상에서 패킷 교환 방식의 고속 데이터 뿐만 아니라 회선교환 방식의 음성 데이터를 지원할 수 있게 하는 새로운 표준안이다.

이하 첨부된 도면을 인용하여 종래의 CDMA기술과, 현재 추진중인 1xEV-DV에 대한 개괄적인 설명을 한다.

도 1은 1xEV-DV표준안에서 사용되는 통상의 CDMA 기술의 순방향 채널과 여기에 새롭게 추가되는 채널들은 나타내었다. 또한 CDMA 한 채널에서 각각의 채널 형식에 대해 허용되는 최대 채널의 수를 나타내었다.

도면에서 보는바와 같이 종래의 CDMA채널들에 비해, 1xEV-DV표준안에 새롭게 추가되는 채널들은 순방향 제1 패킷 데이터 제어 채널(Forward Primary Packet Data Control Channel)과, 순방향 제2 패킷 데이터 제어 채널(Forward Secondary Packet Data Control Channel)과, 그리고 순방향 패킷 데이터 채널(Forward Packet Data Channel, 이하 F-PDCH라 한다)이다.

상기 1xEV-DV표준안은 순방향 제2 패킷 데이터 제어 채널(Forward Secondary Packet Data Control Channel)을 두고 있는데, 상기 F-SPDCCH는 순방향 패킷 데이터 채널(Forward Packet Data Channel)상에서 전송되는 하부 패킷의 MAC_ID(Medium Access Control ID), ACID(ARQ Channel ID), SPID(Sub-Packet ID) 그리고 페이로드 크기 정보를 싣기 위해 사용된다. F-PDCH는 시분할 다중 방식에서와 같이 다수의 이동국(mobile station)에 엔코더 패킷들을 전송하는 공통 채널이다.

도 2는 1xEV-DV표준안에서 하나의 기지국에 의해 전송되는 순방향 CDMA채널의 구조도이다.

도 2에서 코드 채널들은 각각 직교 월쉬 함수의 한 적절한 집합에 의해 확산 된다.

상기의 직교코드를 간단히 설명하면, CDMA방식이 사용하는 대역확산 통신방식은 확산코드로 완전잡음과 같은 신호를 확산신호로 사용해야 한다.

순방향채널에 대해서는 직교확산방식을 사용하는데, 이동국이 기지국에서 송신하는 각채널을 구분하기 위해 사용하는 직교확산코드인 월쉬함수가 있다. 또한 이동국이 각 기지국을 구별하는데 사용하는 Short Code인 PN코드가 있다.

도 2의 각 코드 채널들은 고정된 칩율인 1.2288 Mcps로 PN sequences의 4중 쌍(Quadrature pair, 직교쌍)에 의해 확산 된다.

상기의 1.2288Mcps은 순방향 CDMA시스템에서 사용되는 대역폭을 만족시키기 위해서 최종적으로 나온 값이다. 좀 구체적으로 설명하면 대역폭은 1.2288Mcps( chip per second 여기서 chip은 심볼과 비슷한 개념이다)인데 한 심볼에 32개의 chip이 나중에 곱해져서 768*32=24576개의 chip이 만들어진다. 상기 24576개의 chip은 20ms 동안 보내지기 때문에 24576/20ms = 1.2288Mcps가 된다.

상기 도 2에서 순방향 파일럿 채널(Forward Pilot Channel), 전송 다이버시티 파일럿 채널(Transmit Diversity Pilot Channel), 보조 파일럿 채널(Auxiliary Pilot Channel), 보조 전송 다이버시티 파일럿 채널 (Auxiliary Transmit Diversity Pilot Channel), 동기화 채널(Synch Channel), 페이징 채널(Paging Channel), 방송 제어 채널(Broadcast Control Channel), 신속 페이징 채널(Quick Paging Channel), 공통 전력 제어 채널(Common Power Control Channel), 공통 할당 채널(Common Assignment Channel), 전용 제어 채널(Dedicated Control Channel), 기본 및 보충 채널(Fundamental and Supplemental Channels)은 종래의 CDMA2000 표준 에서도 사용하는 것이나, Forward Primary Packet Data Control Channel(순방향 제1패킷 데이터 제어채널)과 Forward Secondary Packet Data Control Channel(순방향 제2패킷 데이터제어채널) 및 Forward Packet Data Channel(순방향 패킷 데이터 채널)은 1xEV-DV 패킷 데이터 동작을 위해 정의된것이다.

도 3은 F-PDCH의 슬롯구조이다.

도 4는 F-PDCH의 채널구조이다.

도면에서 보는 바와 같이 순방향공유패킷데이터채널(F-SPDCH)에서는 1/5 코드율로 데이터를 생성하며, 32칩 월쉬 Covers를 통해 동위상(I) 및 직교위상(Q)의 월쉬 Covers를 생성한다.

상기 도 3과 4에서 순방향 패킷 데이터 채널(F-PDCH)은 시분할 기반으로 패킷 데이터 사용자에 의해 공유된다. F-PDCH는 사용자 데이터 패킷들을 전달한다.

F-PDCH는 각각 32 칩의 다수의 코드 분할 다중된 4중쌍(직교쌍) 월쉬 채널들로 이루어져 있다. 하위 채널들의 수는 회선 교환 음성과 데이터의 사용자들의 요구에 따라 시간에 의존함으로써 변화될 수 있다.

F-PDCH는 패킷 기반의 가변 레이트 채널이다. 2.4576 Mbps 까지 이를 수 있는 데이터 레이트는 현재 F-PDCH상에 특정되어 있다.

한편 이 F-PDCH는 순방향 제1 패킷 데이터 제어 채널(F-PPDCCH), 순방향 제2 패킷 데이터 제어 채널(F-SPDCCH) 두개의 다중화된 연합 제어 채널들에 의해 제어된다.

도 5는 F-PPDCCH의 구조를 나타내며, 도 6은 F-PPDCCH의 코딩 체계를 나타낸다.

도 5에서 보는 바와 같이 순방향 제1 패킷 데이터 제어 채널(F-PPDCCH)은 하위 패킷 길이 정보를 나타내는 2 비트의 필드를 전달한다. 이 필드는 (3, 2) 블록 코드를 사용하여 코드화 되고, 시퀀스 반복 되고 길이 256인 월쉬 코드를 사용하여 확산 된다.

도 6은 F-PPDCCH를 위한 심플렉스 코드를 나타낸 것으로, 데이터 1 프레임의 16슬롯중 서브패킷 동안의 슬롯 갯수를 코드화한 심벌을 나타낸 것이다.

도 7은 F-SPDCCH의 구조를 나타내며, 도 8은 F-SPDCCH의 슬롯구조를 나타내며, 도 9는 F-SPDCCH를 위한 시퀀스 반복을 나타낸다.

상기 도 7의 동작과정은 상기 도 5의 F-PPDCCH의 과정과 유사하게 진행된다.

도 10은 순방향 데이터 및 제어 채널들의 동작의 예를 보인 것이다.

도면에서 보는바와 같이 1 슬롯의 1.25ms동안 보내지는데, 이것은 1 프레임인 16슬롯이 20ms동안에 보내지기 때문이다.

도 11은 역방향 연결 채널구조를 나타낸 것이다.

1xEV-DV표준안은 또한 Reverse Link Channel의 역방향 전송율 지시 채널(Reverse Rate Indicator Channel, 이하 R-RICH라 한다)을 두고 있는데 이동국에 의해 사용되는 이 채널은 역방향 통화 채널(Reverse Traffic Channel )상으로 전송되는 데이터 레이트(전송율)을 지시하는데 사용된다.

1xEV-DV표준안의 역방향 연결은 최대 1.024Mbps까지의 데이터 레이트를 제공한다. cdma2000에 비해 다른 측면에서의 향상은 F-PDCH를 지원하기 위한 채널들의 추가와 고속 ACK/NACK, 고속 채널 feedback, rate adaptation, 그리고 고속 셀 선택 과 같은 것들이다.

도 12는 방향 연결의 채널 형태들과 사용자 당 채널들의 최대수를 나타내었다.

도 12의 각 코드 채널들은 고정된 칩율인 1.2288 Mcps로 PN sequences의 4중 쌍(Quadrature pair, 직교쌍)에 의해 확산 된다.

상기의 1.2288Mcps은 역방향 CDMA시스템에서 사용되는 대역폭을 만족시키기 위해서 최종적으로 나온 값이다. 좀 구체적으로 설명하면 대역폭은 1.2288Mcps( chip per second 여기서 chip은 심볼과 비슷한 개념이다)인데 한 심볼에 32개의 chip이 나중에 곱해져서 768*32=24576개의 chip이 만들어진다. 상기 24576개의 chip은 20ms 동안 보내지기 때문데 24576/20ms = 1.2288Mcps가 된다.

이 코드 채널들은 각각 직교 월쉬 함수의 한 적절한 집합에 의해 확산 된다.

각 코드 채널들은 고정된 칩율인 1.2288 Mcps로 PN sequences의 4중 쌍에 의해 확산 된다.

도면에서 보는바와 같이, 1xEV-DV시스템은 CDMA-2000의 역방향채널구조를 대부분 사용하고 있으며, FPDCH를 지원하기 위해 몇 개의 채널이 도입되었다. 즉, 역방향인지채널(Reverse ACK Channel)(R-ACKCH)은 F-PDCH에서 전송된 순방향링크패킷의 빠른 피드백의 목적이며, 역방향전송율 지시채널(Reverse Rate Indicator Channel)(R-RICH)은 이동국에 의해 R-SCH(Reverse Supplemental Code Channel)(역방향 보충채널)에서 전송된 데이터 전송율을 나타내기 위한 것이며, 역방향채널품질지시채널(Reverse Channel Quality Indicator Channel)(R-CQICH)은. 이동국이 최상의 서비스를 받는 섹터로부터 네트웍까지의 채널 품질 측정경과를 나타내기 위해사용되며, 상기의 최상의 서비스를 받는 섹터는 R-CQICH에서 월쉬 코드 확산에 의해 나타내진다. 이때 네트웍은 순방향링크상태에서 지원되어질수 있는 데이터 전송율을 계산한다.

상기에서 테이터 프레임크기는 20ms동안 전송되며, 각 프레임은 16슬롯으로 구성된다. 또한 24576개의 chip이 20ms 동안 보내지기 때문데 1.25ms동안에는 1536칩이 전송된다.

도 13은 도 11 및 12에 있는 역방향전송율지시채널의 I 채널에서 전송되어지는 데이터 레이트와 상기 데이터 전송율를 2진화한 RRI 심볼을 나타낸 것이다. 또한 상기 RRI 심볼은 도 14의 역방향 전송율 지시 채널를 나타내는 채널구조의 입력으로 사용된다.

도 14는 역방향 전송율 지시 채널를 나타내는 채널구조로서, RRI 심볼 즉, RL(Reverse Link) Rate Information을 20ms동안 16개의 슬롯당 3개 또는 6개의 비트를 전송한다. 상기 3개 또는 6개의 비트는 심플렉서 인코더를 통하여 슬롯당 24비트 RRI Codeword를 발생시킨다.

상기 생성된 24비트는 데이터의 신뢰도를 위하여 16번을 반복하여 20ms동안 384비트를 생성하며, Signal Point Mapping(0->+1, 1->-1)후 64칩 월쉬함수를 가지고 확산하여 역방향 전송율 지시 채널을 통하여 1.2288Mcps로 전송된다.

도 14를 다시 간단히 설명하면, R-RICH는 1xEV-DV에서 이동국에 의해 역방향 상태에서 전송된 데이터 전송율을 나타내는데 사용되어진다.

만약 하나의 보충채널이 존재한다면 데이터 전송율은 3비트의 RRI 지시자에의해 표시되고, 만약 두 개의 보충채널이 존재한다면 데이터 전송율은 6비트의 RRI 지시자에 의해 표시된다.

한편, 상기와 같은 데이터 전송율을 나타내거나 시스템의 채널들을 인식하게 하는 종래의 블록 코드 발생 방법으로써, Golay Code 로 알려져 있는 코딩 방법이 있다. 한 예로써 (23,12) Golay Code인 경우는 3개까지의 오류가 발생하여도 완벽히 오류를 정정할 수 있다. 그리고 (23,12) Golay Code는 반드시 Decoding이 가능한 장점을 지니고 있다. 반드시 Decoding이 가능한 코드를 나중에 설명하는 완전 코드라 부르고 있는데 이 Golay Code에 대하여 설명한다.

본 실시예에서 적용하고자 하는 (n,k) = (23, 12)인 Golay Code를 고려한다.

상기에서 12는 원래 정보 비트이고, 23은 데이터에 포함된 오류를 검출, 정정하기 위해 본래의 정보인 12비트에 여분의 정보(비트)를 추가한 즉, Redundancy한 정보이다.

(23,12) Golay Code는 다음의 생성 다항식 (Generator Polynomial)에 기초하여 생성된다.

g(x) = x¹¹+ x⁹+ x⁷+ x⁶+ x⁵+ x + 1 (1)

도 15는 상기 생성 다항식 g(x)를 이용하여, Input information 12 bit를 23 bit의 code word로 생성하는 (23, 12) Golay Code 생성회로이다.

도 15를 이용하여 Golay Code 발생에 대해 설명하면, 도 15의 회로내의 모든 쉬프트 레지스터의 값을 "0"으로 초기화한다. 이후에 입력되는 정보비트 d=(d₀, d₁,...,d₁₁)를 도 15에 나타나 있는 Input으로 입력된다.

상기의 12 비트의 모든 정보가 입력되면, 도 15의 오른쪽의 3개의 스위치는 다른 위치로 각각 이동하여 11개의 쉬프트 레지스터에 저장된 모든 값들이 출력될 때까지 동작한다. 이에 따라 출력된 (23, 12) codeword는 다음과 같이 된다.

C=(c_0,c_{1, ...,}c_10,d_0,d_1,...,d₁₁)=(c_0,c_{1, ...,}c_10,c_11,c_12,...,c₂₂)

상기 도 15의 Golay 코드 발생회로로 생성된 code word는 최소 해밍 거리(minimum Hamming distance), d_min= 7이다. 이렇게 생성된 출력 code word는,C=(c_0,c_{1, ...,}c_10,c_11,c_12,...,c₂₂) 로 표시 된다.

상기에서 해밍거리란 같은 워드길이(비트 수)를 갖는 두개의 2진수를 비교했을 때 각각 대응하는 비트의 수치가 서로 다른 개수를 말한다.

참고로 상기에서 설명했던 완전 코드(Perfect Code)는 다음과 같이 정의된다.

(n,k,d)인 임의의 이원부호를 생각하자.

여기서, n=codeword length (생성된 코드길이)

k = # of information bits (입력되는 원래의 정보길이)

d = minimum Hamming distance

그러면, 다음과 같은 조건을 만족하는 Hamming bound를 만족하는 코드는 완전 코드이다.

2^k(1+_n C ₁+ ...+_n C _e)=2ⁿ여기서,(2)

여기서 e는 오류정정 능력을 나타낸다.

_n C _x는 n개 가운데 x개를 취하는 조합의 가지 수.

상기는 (d-1)/2 를 넘지않는 최대 정수를 의미한다. 즉, (d-1)/2 =2.5이면 2이고, (d-1)/2 =3이면 3이 되는 것이다. 여기서는 d 가 7이므로 e는 3이 된다.

따라서 상기 식 (2)에 의하면, (23, 12) Golay Code는 2¹²(1+23+23*11+23*11*7)=2²³이므로 위의 수식 (2)을 만족하여 완전 코드가 된다.

상기의 완전 코드가 의미하는 것은 다음과 같다.

수신된 codeword에 e개 이하의 오류가 발생하였을 때, Decoding을 하게 되면, 오류 없이 완벽히 decoding할 수 있다. 예를 들면, (23,12) Golay Code인 경우는 e=3이므로 3개까지의 오류가 발생하여도 완벽히 오류를 정정할 수 있다. 따라서, 이러한 완전 코드인 Golay Code는 Decoding시, 수신 코드워드를 반드시 Decoding할 수 있다. 완전 코드가 아닌 코드는 수신된 부호어의 error 유무를 검출하고, decoding할 수 없는 경우가 발생하지만, 이러한 완전 코드는 반드시 decoding이 가능한 장점을 지니고 있다.

그러나 음성과 데이터를 함께 전송하기 위해서 종래의 Golay 코드로는 불충분하며, 또한 1xEV-DV의 Forward Link Channel의 F-SPDCCH에 적용할 (48,12)코드에대하여 어떤 코드 체계를 사용할지 아직 정의된 바 없으므로, 새로운 코드와 그 코딩 방법이 필요하다. 또한 1xEV-DV의 Reverse Link Channel의 R-RICH에 적용할 코드에 대하여, 상기 F-SPDCCH에 적용할 코드 체계와 부합하는 새로운 코드와 그 코딩 방법이 필요하다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위하여, 현재 논의 중인 1xEV-DV의 Forward Link Channel의 F-SPDCCH에 적합한 코딩 방법의 제안과, Reverse Link Channel의 R-RICH에 적용할 코딩 방법을 제안한다.

도 1은 1xEV-DV표준안에서 사용되는 통상의 CDMA 기술의 순방향 채널과 여기에 새롭게 추가되는 채널구조

도 2는 1xEV-DV표준안에서 하나의 기지국에 의해 전송되는 순방향 CDMA채널의 구조도

도 3은 F-PDCH의 슬롯구조

도 4는 F-PDCH의 채널구조

도 5는 F-PPDCCH의 구조

도 6은 F-PPDCCH의 코딩 체계

도 7은 F-SPDCCH의 구조

도 8은 F-SPDCCH의 슬롯구조

도 9는 F-SPDCCH를 위한 시퀀스 반복

도 10은 순방향 데이터 및 제어 채널들의 동작의 예

도 11은 역방향 연결 채널구조

도 12는 방향 연결의 채널 형태들과 사용자 당 채널들의 최대수를 나타냄.

도 13은 도 11 및 12에 있는 역방향전송율지시채널의 I 채널에서 전송되어지는 데이터 레이트와 상기 데이터 전송율를 2진화한 RRI 심볼을 나타냄.

도 14는 역방향 전송율 지시 채널를 나타내는 채널구조

도 15는 상기 생성 다항식 g(x)를 이용하여, Input information 12 bit를 23 bit의 code word로 생성하는 (23, 12) Golay Code 생성회로

도 16은 F-SPDCCH 인코딩을 위한 블록도

도 17은 도 16에서 생성한 코드를 QPSK 변조하는 블록도

도 18은 상기의 (24,6) RRI Coding을 하기 위한 블록도

도 19는 상기의 (24,3) RRI Coding을 하기 위한 블록도

본 발명의 이동통신 시스템에서의 채널 인식 코드 발생에 있어서, F-SPDCCH에 적합한 코딩은 입력정보를 이용하여 Golay 코드를 생성하는 제 1 Golay Code 생성부와; 상기 생성된 코드에 임의의 정보를 더하는 가산부와; 상기 가산결과에 따라 Codeword의 길이가 다른 별도의 Golay 코드를 생성하는 제 2 Golay Code 생성부와; 상기 제2의 Golay 코드의 전부 또는 일부를 적어도 1번 이상 반복하는 반복부를 구비하여, 식별자에 대한 정보 비트 열에 대응하는 Codeword를 가진 Golay Code를 생성하는 단계와; 상기 생성된 코드에 symbol을 추가하거나, 삭제하여 Codeword의 길이가 다른 변형된 Code를 생성하는 변형 단계와; 상기 변형된 코드의 전부 또는 일부를 반복하여 Codeword를 생성하는 반복 단계를 포함하여 이루어진 것을 특징으로 한다.

또한 본 발명에서 상기 Golay Code는 입력 정보 비트 길이를 12비트로 하는 길이가23 비트인 Codeword(23,12)로 이루어 진 것을 특징으로 한다.

또한 본 발명의 상기 변형 단계에서 상기 Golay Code에 하나의 parity bit를 추가한 extended Golay Code(24,12)를 생성하는 것을 특징으로 한다.

또한 본 발명의 두 번째 목적인 Reverse Link Channel의 R-RICH에 적용할 코딩은, 입력정보에다 임의의 0 정보를 더하는 가산부와; 상기 가산결과에 따라 Golay 코드를 생성하는 제 1 Golay Code 생성부와; 상기 제1의 Golay 코드에 symbol을 추가하거나, 삭제하여 Codeword의 길이가 다른 변형된 Code를 생성하는 제 2 Golay Code 생성부와; 상기 제2의 Golay 코드 심벌을 적어도 1개 이상 반복하는 반복부를 구비하는 것을 특징으로 한다.

또한 본 발명의 상기 Golay Code생성 단계에서 식별자에 대한 입력 정보 비트 길이가, 원래의 Golay Code 입력 정보 비트 길이 보다 작을 경우, 0을 추가하여 본래의 Golay Code로 맞추는 것을 특징으로 한다.

또한 본 발명에서, extended Golay Code를 한번 반복하여 Codeword(48,12)들을 생성하는 것을 특징으로 한다.

또한 본 발명에서, 변형 단계에서는, 상기 Golay Code에서 추가한 0 숫자 만큼의 상위 symbol을 천공한 punctured Golay Code를 생성하는 것을 특징으로 한다.

또한 본 발명의 반복 단계에서, 상기 punctured Golay Code에서 상기 천공된 심볼의 수보다 1많은 심볼(7심볼 또는 10심볼)을 선택하여 한번 반복하여Codeword(24,6),(24,3)들을 생성하는 것을 특징으로 한다.

또한 본 발명에서, 더해진 패리티비트 만큼 Codeword의 최소 해밍거리가 증가하는 것을 특징으로 한다.

본 발명의 다른 목적, 특징들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 이동통신 시스템에서의 채널 인식 코드 발생 장치 및 방법을 설명한다.

먼저 본발명의 첫 번째 목적인 F-SPDCCH에서의 (48, 12) Encoding방법에 대하여 설명한다. 본 발명에서는, Input information 12 bit를 23 bit의 code word로 생성하는 (23, 12) Golay Code를 기반으로 하여 이를 확장하므로써 (48, 12) 블록 코드를 생성하는 방법에 착안하였다.

이하 도 16을 인용하여 설명한다.

도 15의 (23, 12) Golay Code 생성회로에서 생성된 출력 code word, C=(c_0,c_1,...c₂₂) 에, 다음의 조건을 만족하는 1bit의 parity check bit을 추가하면 길이가 24인 code word C=(c_0,c_1,...c₂₃)로 된다.

상기 조건은 한 code word의 비트 값의 합계가 짝수인 경우 0을 부여하고 홀수인 경우 1을 부여하는 것을 의미한다. 즉 짝수 패리티이다.

그러면, 이렇게 parity bit 가 추가된 code word의 minimum Hamming distance는 d_min= 8이 된다. 상기의 도 15의 (23, 12) Golay Code 생성회로에서 생성된 출력 code word의 minimum Hamming distance는 d_min= 7이었다.

이렇게 생성된 (24, 12) codeword는 한번 반복되어 길이가 (48, 12)인 F-SPDCCH가 된다. 이에 따라 생성된 (48,12) code는 최소 해밍 거리, d_min= 16이 된다.

상기의 (48,12)codeword는 도 17과 같이 QPSK 변조되어 길이가 64인 월쉬 code로 Spreading(확산)되어 전송된다.

그러나 일반적으로 도 14의 설명에서 알 수 있듯이 Reverse Channel(역방향채널)에 한 개의 Supplemental Channel(보충채널)이 있으면, (24,3) Channel Coding 방법이 적용되어야 하고, 두개의 Supplemental channel 이 있으면, (24,6) 채널 코딩 기법이 요구된다. 하지만, 현재는 아직 제안된 방법이 없다.

두 가지의 (24,3), (24,6) 코딩 방법은 동일한 R-RICH에서 RRI로 사용되므로, 최대한 많은 공통점을 가지고 있어야 하며, 우수한 성능을 가져야 한다.

이하 본 발명의 두 번째 목적인 Reverse Link Channel의 R-RICH에 적용할 코딩 방법을 제안한다.

첫째로 (23,12) Golay Code에 기반한 (24,6) RRI Coding에 대해서 설명한다.

도 18은 상기의 (24,6) RRI Coding을 하기 위한 블록도로써, 도면을 참고하여 (24,6) RRI 코드 생성 방법을 설명한다.

1) 먼저 입력되는 6비트의 정보비트(d_0,d_{1 ,}d_2,d_3,d_4,d₅) 에 6 비트의 zero 비트를 추가하여 도 15의 Golay 코드 발생기를 통해 다음과 같은 (23,12) Golay code입력 정보 비트를 생성한다.

d=(d_0,d_{1 ,}d_2,d_3,d_4,d₅,0,0,0,0,0,0)

2) (23, 12)정보비트를 Golay Encoding하여 다음과 같은 codeword를 생성한다.

(c₀, c₁, c_2,...c_10,d_0,d_{1 ,}d_2,d_3,d_4,d₅,0,0,0,0,0,0)

3) 상기의 23 Symbol의 코드워드중에서 all zero인 상위 6 symbol(0,0,0,0,0,0)을 puncturing하여 다음과 같은 길이가 17 symbol만을 출력한다.

(c₀, c₁, c_2,...c_10,d_0,d_{1 ,}d_2,d_3,d_4,d₅)

이를 shortened (17,6) Golay Code라 부른다.

4) 출력된 길이가 17인 codeword를 길이가 24인 codeword로 만들기 위하여 임의의 7 symbol을 선택하여 반복한다.

예를 들어, shortened (17,6) Golay codeword중에서 상위 7 symbol을 반복하는 경우는 다음과 길이가 24인 코드워드가 최종 출력된다.

c=(c₀, c₁, c_2,...c_10,d_0,d_{1 ,}d_2,d_3,d_4,d₅,c_10,d_0,d_{1 ,}d_2,d_3,d_4,d₅)

다른 예로 shortened (17,6) Golay codeword중에서 하위 7 symbol을 반복하는 경우는 다음과 길이가 24인 코드워드가 최종 출력된다.

c=(c₀, c₁, c_2,...c_10,d_0,d_{1 ,}d_2,d_3,d_4,d₅,c_0,c_{1 ,}c_2,c_3,c_4,c_{5 ,}c₆)

둘째로 (23,12) Golay Code에 기반한 (24,3) RRI Coding에 대해서 설명한다.

도 19는 상기의 (24,3) RRI Coding을 하기 위한 블록도로써 도면을 참고하여 (24,3) RRI 코드 생성 방법을 설명한다.

1) 먼저 입력되는 3비트의 정보비트(d_0,d_{1 ,}d₂) 에 9 비트의 zero 비트를 추가하여 도 15의 Golay 코드 발생기를 통해 다음과 같은 (23,12) Golay code입력 정보 비트를 생성한다.

d=(d_0,d_{1 ,}d_2,d_3,d_4,d₅,0,0,0,0,0,0,0,0,0)

2) (23, 12)정보비트를 Golay Encoding하여 다음과 같은 codeword를 생성한다.

(c₀, c₁, c_2,...c_10,d_0,d_{1 ,}d₂,0,0,0,0,0,0,0,0,0)

3) 상기의 23 Symbol의 코드워드중에서 all zero인 상위 6 symbol(0,0,0,0,0,0,0,0,0)을 puncturing하여 다음과 같은 길이가 14 symbol만을 출력한다.

(c₀, c₁, c_2,...c_10,d_0,d_{1 ,}d₂)

이를 shortened (14,3) Golay Code라 부른다.

4) 출력된 길이가 14인 codeword를 길이가 24인 codeword로 만들기 위하여임의의 10 symbol을 선택하여 반복한다.

예를 들어, shortened (14,3) Golay codeword중에서 상위 10 symbol을 반복하는 경우는 다음과 길이가 24인 코드워드가 최종 출력된다.

c=(c₀, c₁, c_2,...c_10,d_0,d_{1 ,}d₂,c_4,c_5,...,c_10,d_0,d_{1 ,}d₂)

다른 예로 shortened (17,6) Golay codeword중에서 하위 10 symbol을 반복하는 경우는 다음과 길이가 24인 코드워드가 최종 출력된다.

c=(c₀, c₁, c_2,...c_10,d_0,d_{1 ,}d₂,c_0,c_1,c_2...,c_8,c₉)

상기한 바와 같이 본발명은 Golay 코드를 이용하여, F-SPDCCH에 적합한 코드인 (48,12)코드를 생성하고, R-RICH에 적합한 코드인 (24,3) 및 (24,6)코드를 생성하는 방법에 관한 것으로, (23,12) Golay코드를 이용하여 상기의 적합한 코드를 생성하는 것이다.

첫째로 F-SPDCCH에 적합한 (48,12)코드 생성은, 상기의 (23,12) Golay 코드 에다 1 비트의 패리티 검사 비트(심볼)를 부가해서 24 심볼의 Codeword를 생성한 후, 1번 반복하여 48 심볼의 Codeword를 생성하게 하므로써F-SPDCCH에 적합한 Codeword를 생성한다.

둘째로 R-RICH에 적합한 (24,3) 및 (24,6)의 RRI 코드생성은, 입력정보인 3비트 또는 6비트에다 "0"비트를 6개 또는 9개를 부가하여 상기의 (23,12)의 Golay 코드를 생성한 후, 상기 Golay 코드의 23 심볼의 코드워드의 상위의 임의 갯수의 심볼을 펑쳐링(Puncturing)하여 제2의 Golay 코드인 (14,3) 또는 (17,6)를 생성한다.이후 상기 제2 Golay 코드의 상위 또는 하위의 임의 갯수의 심볼을 반복하여 (24,3) 또는 (24,6)의 RRI 코드를 생성하게 된다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다.

따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

본발명은 현재 논의 중인 1xEV-DV의 Forward Link Channel의 F-SPDCCH에 적합한 코드 생성을, 완전 코드인 (23, 12) Golay Code에 기반하여 상기 Golay 코드에 one parity bit를 추가한 (24,12) extended Golay Code를 생성한 다음, 이를 한번 반복하여 최적인 (48, 12) Codeword를 생성하여 사용하므로써 시스템이 최적의 성능을 유지할 수 있게 하며, 또한 상기의 (23, 12) 골레이 코드에 기반하여 역방향 전송율을 나타내는 R-RICH 의 (24, 3), (24, 6) RRI Codeword를 생성방법을 구현하여, 시스템의 효율화를 도모하면서, 같은 시스템 내에서 동일 근원의 코드체계를 사용하여 두 종류의 코드워드를 생성하도록 하여 제품 설계를 용이하도록 하는 장점을 가지고 있다.

Claims (13)

1. 통신 채널을 식별하는 식별자를 가진 이동 통신 시스템에 있어서,

   식별자에 대한 정보 비트 열에 대응하는 Codeword를 가진 Golay Code를 생성하는 단계와; 상기 생성된 코드에 symbol을 추가하거나, 삭제하여 Codeword의 길이가 다른 변형된 Code를 생성하는 변형 단계와; 상기 변형된 코드의 전부 또는 일부를 반복하여 Codeword를 생성하는 반복 단계를 포함하여 이루어진 것을 특징으로 하는 코드 생성 방법.
2. 제 1항에 있어서, 상기 Golay Code는 입력 정보 비트 길이를 12비트로 하는 길이가23 비트인 Codeword(23,12)로 이루어 진 것을 특징으로 하는 코드 생성 방법
3. 제 1항에 있어서, 상기 변형 단계에서 상기 Golay Code에 하나의 parity bit를 추가한 extended Golay Code(24,12)를 생성하는 것을 특징으로 하는 코드 생성 방법.
4. 제 3항에 있어서 상기 패리티 비트는 대상 Codeword의 비트 값의 합계가 짝수인 경우 0을 부여하고, 홀수인 경우 1을 부여하는 것을 특징으로 하는 코드 생성 방법
5. 제 3항에 있어서, 상기 반복 단계에서, 상기 extended Golay Code를 한번 반복하여 Codeword(48,12)들을 생성하는 것을 특징으로 하는 코드 생성 방법
6. 제 1항에 있어서, 상기 Golay Code생성 단계에서 식별자에 대한 입력 정보 비트 길이가, 원래의 Golay Code 입력 정보 비트 길이 보다 작을 경우, 0을 추가하여 본래의 Golay Code로 맞추는 것을 특징으로 하는 식별자 코드 생성 방법.
7. 제 6항에 있어서 상기 Golay Code는 입력 정보 비트 길이를 12비트로 하는 길이가23 비트인 Codeword(23,12)로 이루어 진 것을 특징으로 하는 식별자 코드 생성 방법
8. 제 6항에 있어서, 상기 변형 단계에서는, 상기 Golay Code에서 추가한 0 숫자 만큼의 상위 symbol을 천공한 punctured Golay Code를 생성하는 것을 특징으로 하는 식별자 코드 생성 방법.
9. 제 8항에 있어서, 상기 반복 단계에서, 상기 punctured Golay Code에서 상기 천공된 심볼의 수보다 1많은 심볼(7심볼 또는 10심볼)을 선택하여 한번 반복하여 Codeword(24,6),(24,3)들을 생성하는 것을 특징으로 하는 식별자 코드 생성 방법
10. 제 9항에 있어서, 상기 extended Golay Code에서 상기 천공된 심볼의 수보다 1많은 심볼(7심볼 또는 10심볼) 선택은, 코드의 상위 또는 하위코드순으로 선택 하는 것을 특징으로 식별자 코드 생성 방법.
11. 제 4항에 있어서, 더해진 패리티비트 만큼 Codeword의 최소 해밍거리가 증가하는 것을 특징으로 하는 코드 생성방법.
12. 이동 통신 시스템에 있어서,

    입력정보를 이용하여 Golay 코드를 생성하는 제 1 Golay Code 생성부와; 상기 생성된 코드에 임의의 정보를 더하는 가산부와; 상기 가산결과에 따라 Codeword의 길이가 다른 별도의 Golay 코드를 생성하는 제 2 Golay Code 생성부와; 상기 제2의 Golay 코드의 전부 또는 일부를 적어도 1번 이상 반복하는 반복부를 구비하는 것을 특징으로 하는 코드 생성 장치.
13. 이동 통신 시스템에 있어서,

    입력정보에다 임의의 0 정보를 더하는 가산부와; 상기 가산결과에 따라 Golay 코드를 생성하는 제 1 Golay Code 생성부와; 상기 제1의 Golay 코드에 symbol을 추가하거나, 삭제하여 Codeword의 길이가 다른 변형된 Code를 생성하는 제 2 Golay Code 생성부와; 상기 제2의 Golay 코드 심벌을 적어도 1개 이상 반복하는 반복부를 구비하는 것을 특징으로 하는 식별자 코드 생성 장치.