KR100364604B1 - Cmos active pixel for improving sensitivity - Google Patents
Cmos active pixel for improving sensitivity Download PDFInfo
- Publication number
- KR100364604B1 KR100364604B1 KR1020000033924A KR20000033924A KR100364604B1 KR 100364604 B1 KR100364604 B1 KR 100364604B1 KR 1020000033924 A KR1020000033924 A KR 1020000033924A KR 20000033924 A KR20000033924 A KR 20000033924A KR 100364604 B1 KR100364604 B1 KR 100364604B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- floating diffusion
- diffusion layer
- impurity
- type
- Prior art date
Links
- 230000035945 sensitivity Effects 0.000 title abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 67
- 239000012535 impurity Substances 0.000 claims abstract description 65
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 230000004044 response Effects 0.000 claims abstract description 5
- 238000005381 potential energy Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 4
- 230000009467 reduction Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 15
- 230000008859 change Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005286 illumination Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Abstract
감도를 향상시키는 씨모스 액티브 픽셀이 제공된다. 본 발명의 씨모스 액티브 픽셀은 소정형으로 도핑되며, 소정의 신호 전하를 수신하는 부유 확산층; 수광되는 에너지에 따라 상기 신호 전하를 생성하고, 상기 생성된 신호 전하를 상기 부유 확산층으로 전송하는 포토 다이오드로서, 상기 제1 불순물형으로 도핑되는 하부 다이오드 불순물층과, 상기 제1 불순물층에 대칭되는 극성을 가지는 제2 불순물형으로 도핑되며, 상기 하부 다이오드 불순물층의 상부에 형성되는 상부 다이오드 불순물층 및 상기 하부 다이오드 불순물층과 상기 부유 확산층 사이에 형성되는 격리층을 포함하는 상기 포토 다이오드; 소정의 제어 신호에 응답하여, 상기 부유 확산층의 전압 레벨을 소정 리셋 전압 레벨로 제어하는 리셋부; 상기 부유 확산층의 전압 레벨에 응답하여, 출력 신호를 발생하는 출력부를 구비한다. 본 발명의 씨모스 액티브 픽셀을 적용하는 이미지 센서에 의하면, 수광 면적의 감소는 최소화하면서, 감도는 효율적으로 증가한다. 또한, 전체적인 노이즈가 감소하여, 이미지 센서의 질이 향상된다.CMOS active pixels are provided that enhance the sensitivity. The CMOS active pixel of the present invention is doped to a predetermined type, the floating diffusion layer for receiving a predetermined signal charge; A photodiode that generates the signal charges according to the received energy and transfers the generated signal charges to the floating diffusion layer, which is symmetrical to the lower diode impurity layer doped with the first impurity type and the first impurity layer. The photodiode doped with a second impurity type having a polarity and including an upper diode impurity layer formed on the lower diode impurity layer and an isolation layer formed between the lower diode impurity layer and the floating diffusion layer; A reset unit for controlling the voltage level of the floating diffusion layer to a predetermined reset voltage level in response to a predetermined control signal; And an output unit for generating an output signal in response to the voltage level of the floating diffusion layer. According to the image sensor to which the CMOS active pixel of the present invention is applied, the sensitivity is efficiently increased while minimizing the reduction of the light receiving area. In addition, the overall noise is reduced, thereby improving the quality of the image sensor.
Description
본 발명은 이미지 센서(image sensor)에 관한 것으로서, 특히 씨모스(CMOS: Complementary Metal Oxide)로 구현되는 이미지 센서의 픽셀(pixel)에 관한 것이다.The present invention relates to an image sensor, and more particularly, to a pixel of an image sensor implemented by CMOS (Complementary Metal Oxide).
이미지 센서는 외부의 에너지(예를 들면, 빛 에너지)에 반응하는 반도체 장치의 성질을 이용하여, 이미지를 포획하는(capture) 장치이다. 자연계에 존재하는 각 피사체에서 발생되는 빛은 파장 등에서 고유의 에너지 값을 가진다. 이미지 센서의 픽셀은 각 피사체에서 발생하는 빛을 감지하여, 전기적인 값으로 변환한다. 즉, 이미지 센서의 픽셀은 피사체에서 발생되는 빛 에너지에 대응하는 전기적인 값을 발생한다.An image sensor is a device that captures an image by using a property of a semiconductor device that responds to external energy (eg, light energy). Light generated from each subject in the natural world has its own energy value in wavelength and the like. The pixel of the image sensor detects light generated from each subject and converts it into an electric value. That is, the pixel of the image sensor generates an electrical value corresponding to the light energy generated in the subject.
도 1은 기존의 3-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면으로서, 주변 구성 요소의 회로를 포함하는 포토 다이오드(photo-diode, 10)의 단면을 나타내는 도면이다. 기존의 3-트랜지스터 씨모스 액티브 픽셀에서는, 피-웰(P-WELL)과 상기 피-웰에 접속되어 형성되는 N+형의 불순물층(11) 및 N+형의 부유 확산층(13)에 의하여, PN 접합의 포토 다이오드(10)가 형성된다. 그리고, PN 접합의 포토 다이오드(10)의 한쪽 접합을 구성하는 N+형의 불순물층(11)과 N+형의 부유 확산층(13)이 서로 접촉된다. 그러므로, 드라이빙 트랜지스터(15)를 게이팅하는 부유 확산층(13)의 실질적인 캐패시터 성분은 N+형의 불순물층(11)과 피-웰(P-WELL) 사이에 생성되는 캐패시터 성분과, N+형의 부유 확산층(13)과 피-웰(P-WELL) 사이에 생성되는 캐패시터 성분의 합으로 된다. 그러므로, 도 1의 3-트랜지스터 씨모스 액티브 픽셀에서는, 도 2에 도시되는 4-트랜지스터 씨모스 액티브 픽셀에서와 비교하여, 부유 확산층(13)의 캐패시터 성분은 상대적으로 크게 된다.1 is a view showing a conventional three-transistor CMOS active pixel, a cross-sectional view of a photo-diode 10 including a circuit of peripheral components. In the conventional three-transistor CMOS active pixel, an N + type impurity layer 11 and an N + type floating diffusion layer 13 are formed by being connected to the P-WELL and the P-well. The photodiode 10 of the PN junction is formed. The N + type impurity layer 11 and the N + type floating diffusion layer 13 constituting one junction of the photodiode 10 of the PN junction are in contact with each other. Therefore, the substantial capacitor component of the floating diffusion layer 13 gating the driving transistor 15 is the capacitor component generated between the N + type impurity layer 11 and the P-WELL and the N + type. It is the sum of the capacitor components produced between the floating diffusion layer 13 and the P-WELL. Therefore, in the three-transistor CMOS active pixel of FIG. 1, the capacitor component of the floating diffusion layer 13 becomes relatively large as compared with the four-transistor CMOS active pixel shown in FIG.
따라서, 기존의 3-트랜지스터 씨모스 액티브 픽셀을 적용하는 이미지 센서는, 동일한 양의 신호 전하를 생성하는 4-트랜지스터 씨모스 액티브 픽셀을 적용하는 이미지 센스에 비하여, 감도(sensitivity)가 상대적으로 낮다는 단점이 지닌다.Thus, an image sensor employing a conventional three-transistor CMOS active pixel has a relatively low sensitivity compared to an image sense employing a four-transistor CMOS active pixel that generates the same amount of signal charge. It has a downside.
이와 같은 3-트랜지스터 씨모스 액티브 픽셀의 단점을 보완하기 위한 것이 4-트랜지스터 씨모스 액티브 픽셀이다. 도 2는 기존의 4-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면으로서, 주변 구성 요소의 회로를 포함하는 포토 다이오드(photo-diode, 20)의 단면을 나타내는 도면이다. 4-트랜지스터 씨모스 액티브 픽셀에는, 3-트랜지스터 씨모스 액티브 픽셀의 포토 다이오드에서 발생하는 노이즈의 부유 확산층(13)으로의 유입을 방지하기 위하여, 전송 트랜지스터(35)가 사용된다. 전송 트랜지스터(35)는 전송 제어 신호(TX)에 의하여 제어된다.그리고, 기존의 4-트랜지스터 씨모스 액티브 픽셀에서는, 피-웰(P-WELL)과 상기 피-웰에 접속되어 형성되는 N+형의 불순물층(21)에 의하여, PN 접합 형태의 포토 다이오드(20)가 형성된다. 그리고, N+형의 부유 확산층(23)과 PN 접합 형태의 포토 다이오드(20)의 한쪽 접합을 구성하는 N+형의 불순물층(21)은 물리적으로 분리된다. 그러므로, 드라이빙 트랜지스터(25)를 게이팅하는 부유 확산층(23)의 실질적인 캐패시터 성분에는, N+형의 불순물층(21)과 피-웰 사이에 생성되는 캐패시터 성분이 배제된다. 즉, 도 2에 도시되는 4-트랜지스터 씨모스 액티브 픽셀에서는, 도 1의 3-트랜지스터 씨모스 액티브 픽셀에서와 비교하여, 부유 확산층(23)의 캐패시터 성분은 상대적으로 작게 된다. 따라서, 기존의 4-트랜지스터 씨모스 액티브 픽셀을 적용하는 이미지 센서는, 동일한 양의 신호 전하를 생성하는 3-트랜지스터 씨모스 액티브 픽셀을 적용하는 이미지 센스에 비하여, 감도(sensitivity)가 상대적으로 높다.The four-transistor CMOS active pixel is to compensate for the disadvantage of the three-transistor CMOS active pixel. FIG. 2 is a diagram illustrating a conventional 4-transistor CMOS active pixel, showing a cross section of a photo-diode 20 including a circuit of peripheral components. In the four-transistor CMOS active pixel, a transfer transistor 35 is used to prevent inflow of noise generated in the photodiode of the three-transistor CMOS active pixel into the floating diffusion layer 13. The transfer transistor 35 is controlled by the transfer control signal TX. In a conventional 4-transistor CMOS active pixel, N + formed by being connected to the P-WELL and the P-well. The photodiode 20 of the PN junction form is formed by the impurity layer 21 of the type. And, the N + type impurity layer 21 constituting the one junction of the N + -type floating diffusion layer 23 and the PN junction in the form of photodiodes 20 in the are physically separated. Therefore, the substantial capacitor component of the floating diffusion layer 23 gating the driving transistor 25 excludes the capacitor component generated between the N + type impurity layer 21 and the P-well. That is, in the 4-transistor CMOS active pixel shown in FIG. 2, the capacitor component of the floating diffusion layer 23 becomes relatively small as compared with the 3-transistor CMOS active pixel in FIG. Thus, an image sensor employing a conventional 4-transistor CMOS active pixel has a relatively high sensitivity compared to an image sense employing a 3-transistor CMOS active pixel that generates the same amount of signal charge.
그러나, 4-트랜지스터 씨모스 액티브 픽셀에서는, 전송 트랜지스터(35)가 추가됨으로 인하여, 수광 면적이 작아지는 단점이 있다. 즉, 동일한 외부 에너지에 대하여, 생성되는 신호 전하의 양이 적어진다는 단점이 발생한다. 결과적으로, 기존의 3-트랜지스터 씨모스 액티브 픽셀은 감도가 낮다는 단점을 가지며, 기존의 4-트랜지스터 씨모스 액티브 픽셀은 수광 면적이 작다는 단점을 가지는 문제점을 지닌다.However, in the 4-transistor CMOS active pixel, since the transfer transistor 35 is added, there is a disadvantage in that the light receiving area becomes small. That is, for the same external energy, a disadvantage arises in that the amount of signal charge generated is small. As a result, the conventional three-transistor CMOS active pixel has a disadvantage of low sensitivity, and the conventional four-transistor CMOS active pixel has a problem in that a light receiving area is small.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로 수광 면적의 감소를 최소화하고, 감도를 향상시키는 씨모스 액티브 픽셀을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a CMOS active pixel which minimizes the reduction in the light receiving area and improves the sensitivity to solve the problems of the prior art as described above.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 기존의 3-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면이다.1 is a diagram illustrating a conventional three-transistor CMOS active pixel.
도 2는 기존의 4-트랜지스터 씨모스 액티브 픽셀을 나타내는 도면이다.2 is a diagram illustrating a conventional 4-transistor CMOS active pixel.
도 3은 본 발명의 일실시예에 따른 3-트랜지스터 씨모스 액티브 픽셀을 나타내는 회로도이다.3 is a circuit diagram illustrating a three-transistor CMOS active pixel according to an embodiment of the present invention.
도 4는 본 발명의 3-트랜지스터 씨모스 액티브 픽셀, 주변 구성 요소의 회로를 포함하는 포토 다이오드의 단면을 나타내는 도면이다.4 is a cross-sectional view of a photodiode including a three-transistor CMOS active pixel of the present invention, a circuit of peripheral components.
도 5a 내지 도 5d는 포토 다이오드에서 신호 전하가 축적되는 과정을 설명하기 위한 도면이다.5A to 5D are diagrams for describing a process of accumulating signal charges in a photodiode.
도 6은 조도의 변화에 따른 부유 확산층의 전압의 변화를 나타내는 도면이다.6 is a diagram illustrating a change in voltage of the floating diffusion layer according to a change in illuminance.
상기 목적을 달성하기 위한 본 발명의 일면은 씨모스(CMOS) 액티브 픽셀에 관한 것이다. 본 발명의 일실시예에 따른 씨모스(CMOS) 액티브 픽셀은 소정의 제1 불순물형으로 도핑되며, 소정의 신호 전하를 수신하여, 소정의 드라이빙 트랜지스터를 게이팅하는 부유 확산층; 수광되는 에너지에 따라 상기 신호 전하를 생성하고, 상기 생성된 신호 전하를 상기 부유 확산층으로 전송하는 포토 다이오드; 소정의 제어 신호에 응답하여, 상기 부유 확산층의 전압 레벨을 소정의 리셋 전압 레벨로 제어하는 리셋부; 및 상기 부유 확산층의 전압 레벨에 의하여 제어되는 상기 드라이빙 트랜지스터로서, 출력 신호를 발생시키는 상기 드라이빙 트랜지스터를 포함하는 출력부를 구비한다. 상기 포토 다이오드는 상기 제1 불순물형으로 도핑되는 하부 다이오드 불순물층; 상기 하부 다이오드 불순물층과 상기 부유 확산층 사이에 형성되어, 상기 하부 다이오드 불순물층과 상기 부유 확산층의 전자 포텐셜 에너지를 격리시키는 전자 포텐셜 에너지를 가지는 격리층; 및 상기 제1 불순물층에 대칭되는 극성을 가지는 제2 불순물형으로 도핑되며, 상기 하부 다이오드 불순물층의 상부 및 상기 격리층의 상부에 형성되는 상부 다이오드 불순물층을 포함한다. 상기 격리층과 상기 하부 다이오드 불순물층은 상기 제어 신호에 의한 제어를 배제하는 전자 포텐셜 에너지 차이를 가진다.바람직하기로는, 상기 격리층의 전자 포텐셜 에너지는 상기 부유 확산층의 전자 포텐셜 에너지보다 높다.One aspect of the present invention for achieving the above object relates to a CMOS active pixel. According to an embodiment of the present invention, a CMOS active pixel may include: a floating diffusion layer doped with a predetermined first impurity type and receiving a predetermined signal charge to gate a predetermined driving transistor; A photodiode for generating the signal charges according to the received energy and transferring the generated signal charges to the floating diffusion layer; A reset unit for controlling the voltage level of the floating diffusion layer to a predetermined reset voltage level in response to a predetermined control signal; And an output including the driving transistor for generating an output signal as the driving transistor controlled by the voltage level of the floating diffusion layer. The photodiode may include a lower diode impurity layer doped with the first impurity type; An isolation layer formed between the lower diode impurity layer and the floating diffusion layer and having an electron potential energy to isolate electron potential energy of the lower diode impurity layer and the floating diffusion layer; And an upper diode impurity layer doped with a second impurity type having a polarity symmetrical to the first impurity layer, and formed on top of the lower diode impurity layer and on the isolation layer. The isolation layer and the lower diode impurity layer have an electron potential energy difference that excludes control by the control signal. Preferably, the electron potential energy of the isolation layer is higher than the electron potential energy of the floating diffusion layer.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. For each figure, like reference numerals denote like elements.
도 3은 본 발명의 일실시예에 따른 씨모스 액티브 픽셀을 개념적으로 나타내는 회로도이다. 그리고, 도 4는 본 발명의 씨모스 액티브 픽셀을 나타내는 도면으로서, 주변 구성 요소의 회로를 포함하는 포토 다이오드의 단면을 나타내는 도면이다.3 is a circuit diagram conceptually illustrating a CMOS active pixel according to an exemplary embodiment of the present invention. 4 is a diagram showing a CMOS active pixel of the present invention, showing a cross section of a photodiode including a circuit of peripheral components.
바람직한 실시예에 따른 씨모스 액티브 픽셀은 부유 확산층(43), 포토 다이오드(31), 리셋부(33) 및 출력부(34)를 구비한다. 바람직하기로는, 리셋부(33)는 리셋 트랜지스터(33a)를 포함하여 구현되며, 출력부(34)는 드라이빙 트랜지스터(34a)와 억세스 트랜지스터(33b)를 포함하여, 픽셀 레벨에서의 소스 폴로우(source follower) 회로로 구현될 수 있다.The CMOS active pixel according to the preferred embodiment includes a floating diffusion layer 43, a photodiode 31, a reset unit 33, and an output unit 34. Preferably, the reset unit 33 includes a reset transistor 33a, and the output unit 34 includes a driving transistor 34a and an access transistor 33b, so that the source follower at the pixel level source follower).
부유 확산층(43)은 포토 다이오드(31)에서 발생하는 신호 전하를 수신한다. 포토 다이오드(31)는 외부에서 입사되는 빛의 에너지 등에 의하여, 신호 전하들을 생성하여 축적한다. 축적되는 신호 전하는 리셋부(33)를 구현하는 리셋 트랜지스터(33a)의 소스(source) 단자인 상기 부유 확산층(43)의 전위를 변화시킨다.The floating diffusion layer 43 receives the signal charges generated by the photodiode 31. The photodiode 31 generates and accumulates signal charges by energy of light incident from the outside. The accumulated signal charge changes the potential of the floating diffusion layer 43 which is the source terminal of the reset transistor 33a implementing the reset unit 33.
이와 같은, 부유 확산층(43)의 전위의 변화는 출력부(34)에서 드라이버(driver)로 작용하는 드라이빙 트랜지스터(34a)의 게이트 단자의 전위 변화를 유발하며, 결국 드라이빙 트랜지스터(34a)의 소스단 또는 억세스 트랜지스터(34b)의 드레인 단자인 접속 단자(N36)의 전압의 변화가 유발된다.Such a change in the potential of the floating diffusion layer 43 causes a change in the potential of the gate terminal of the driving transistor 34a, which acts as a driver in the output 34, and eventually the source terminal of the driving transistor 34a. Alternatively, a change in voltage of the connection terminal N36 which is the drain terminal of the access transistor 34b is caused.
전술한 바와 같이, 신호 전하들이 축적되는 동안 리셋 트랜지스터(33a)의 소스단인 부유 확산층(43)과 드라이빙 트랜지스터(34a)의 소스단(N36)의 전위가 변화된다. 이때, 억세스 트랜지스터(34b)의 게이트에는 픽셀 어레이(미도시)에서 로우(ROW)를 선택하는 로우 선택 신호(RS)가 인가된다. 그리고, 로우 선택 신호(RS)에 의하여 선택되는 픽셀의 축적된 신호 전하에 의하여 발생되는 전위가 출력신호(COLSEL)로 발생된다.As described above, the potentials of the floating diffusion layer 43 which is the source terminal of the reset transistor 33a and the source terminal N36 of the driving transistor 34a are changed while the signal charges are accumulated. In this case, a row select signal RS for selecting a row ROW in a pixel array (not shown) is applied to the gate of the access transistor 34b. The potential generated by the accumulated signal charge of the pixel selected by the row select signal RS is generated as the output signal COLSEL.
본 명세서에서 제어 신호로 불리울 수 있는 리셋 신호(RESET)는 상기 리셋부(33)를 제어한다. 즉, 리셋 신호(RESET)가 "하이(high)" 레벨로 되면, 리셋 트랜지스터(33a)가 "턴온" 상태로 된다. 그러면, 포토 다이오드(31)에 축적된 신호는 리셋되고, 부유 확산층(43)은 (VDD-Vt) 레벨로 리셋된다. 여기서, VDD는 외부에서 공급되는 전원 전압을 의미하며, Vt는 리셋 트랜지스터(33)의 문턱 전압을 의미한다.The reset signal RESET, which may be called a control signal in the present specification, controls the reset unit 33. That is, when the reset signal RESET is at the "high" level, the reset transistor 33a is turned "on". Then, the signal accumulated in the photodiode 31 is reset, and the floating diffusion layer 43 is reset to the (VDD-Vt) level. Here, VDD refers to a power supply voltage supplied from the outside, and Vt refers to a threshold voltage of the reset transistor 33.
계속하여, 로우 선택 신호(RS)에 의하여 선택되는 픽셀에서는 드라이빙 트랜지스터(34a)의 소스단 또는 억세스 트랜지스터(34b)의 드레인 단자인 접속 단자(N36)의 전위가 출력신호(COLSEL)로 발생된다.Subsequently, in the pixel selected by the row select signal RS, the potential of the connection terminal N36, which is the source terminal of the driving transistor 34a or the drain terminal of the access transistor 34b, is generated as the output signal COLSEL.
도 4를 참조하면, 본 발명의 씨모스 액티브 픽셀의 구성은 다음과 같이 구체적으로 기술된다. 본 발명의 씨모스 액티브 픽셀은, 도 3과 관련하여 기술한 바와 같이, 부유 확산층(43), 포토 다이오드(31'), 리셋부(33') 및 출력부(34')로 구성된다. 본 명세서에서, 도 4에서의 참조부호 중 첨자(')는 도 3의 참조부호와 동일한 구성요소임을 나타낸다. 상기 부유 확산층(43)은 N+형으로 도핑된다. 따라서, 상기 부유 확산층(43)과 피-웰(P-WELL, 47)의 접합면에 발생되는 공핍층(depletion layer, 미도시)에는 캐패시터가 형성된다. 그리고, 상기 부유 확산층(43)은 상기 포토 다이오드(31')에서 생성되는 신호 전하를 수신한다. 상기 포토 다이오드(31')는 수광되는 에너지에 따라 상기 신호 전하를 생성하고, 상기 생성된 신호 전하를 상기 부유 확산층(43)으로 전송한다.상기 포토 다이오드(31')는 구체적으로, 하부 다이오드 불순물층(41), 격리층(45) 및 상부 다이오드 불순물층(51)을 포함한다. 상기 하부 다이오드 불순물층(41)은 N+형으로 도핑된다. 따라서, 상기 하부 불순물층(41)과 피-웰(P-WELL, 47)의 접합면에 발생되는 공핍층(depletion layer, 미도시)에는 캐패시터가 형성된다. 상기 격리층(45)은 상기 하부 다이오드 불순물층(41)과 상기 부유 확산층(43) 사이에 N-형으로 형성되어, 상기 하부 다이오드 불순물층(41)과 상기 부유 확산층(43)의 전자 포텐셜 에너지를 분리시킨다. 상기 상부 다이오드 불순물층(51)은 N+형에 대칭되는 극성을 가지는 P+형으로 도핑되며, 상기 하부 다이오드 불순물층(41)의 상부 및 상기 격리층(45)의 상부에 형성된다.상기 리셋부(33')는 리셋 신호(RESET)에 응답하여, 상기 부유 확산층(43)의 전압 레벨을 리셋 전압 레벨(VDD-Vt)로 제어한다. 한편, 상기 격리층(45)은 상기 레셋 신호(RESET)가 가해지는 게이트 전극(47)과 물리적으로 떨어져 있다. 그러므로, 상기 격리층(45)의 전자 포텐셜 에너지는 상기 리셋 신호(RESET)의 전압 레벨에 의하여 제어되지 않는다. 즉, 상기 하부 다이오드 불순물층(41)과 상기 격리층(45)의 전자 포텐셜 에너지 차이는 상기 리셋 신호(RESET)에 의한 제어를 배제한다. 상기 출력부(34')은 드라이빙 트랜지스터(34a)와 억세스 트랜지스터(33b)를 포함한다. 상기 드라이빙 트랜지스터(34a)는 상기 부유 확산층(43)의 전압 레벨에 의하여 제어된다. 즉, 상기 부유 확산층(43)의 전압 레벨이 상기 리셋 전압 레벨(VDD-Vt) 쪽으로 상승하면, 상기 억세스 트랜지스터(33b)를 게이팅하는 로우 선택 신호(RS)가 "하이"일 때, 전원전압(VDD)쪽의 전압을 가지는 출력 신호(COLSEL)를 발생한다.4, the configuration of the CMOS active pixel of the present invention is described in detail as follows. As described with reference to FIG. 3, the CMOS active pixel of the present invention includes a floating diffusion layer 43, a photodiode 31 ′, a reset unit 33 ′, and an output unit 34 ′. In the present specification, the subscript '' in FIG. 4 denotes the same component as the reference numeral in FIG. 3. The floating diffusion layer 43 is doped with N + type. Therefore, a capacitor is formed in a depletion layer (not shown) generated at the junction between the floating diffusion layer 43 and the P-WELL 47. In addition, the floating diffusion layer 43 receives signal charges generated by the photodiode 31 '. The photodiode 31 ′ generates the signal charge according to the received energy and transfers the generated signal charge to the floating diffusion layer 43. The photodiode 31 ′ specifically includes a lower diode impurity. A layer 41, an isolation layer 45, and an upper diode impurity layer 51. The lower diode impurity layer 41 is doped with N + type. Therefore, a capacitor is formed in a depletion layer (not shown) generated at the junction surface of the lower impurity layer 41 and the P-WELL 47. The isolation layer 45 is formed in the form of N − between the lower diode impurity layer 41 and the floating diffusion layer 43, and thus the electron potential energy of the lower diode impurity layer 41 and the floating diffusion layer 43. To separate. The upper diode impurity layer 51 is doped with a P + type having a polarity symmetric to the N + type, and is formed on the upper portion of the lower diode impurity layer 41 and on the isolation layer 45. The unit 33 'controls the voltage level of the floating diffusion layer 43 to the reset voltage level VDD-Vt in response to the reset signal RESET. Meanwhile, the isolation layer 45 is physically separated from the gate electrode 47 to which the reset signal RESET is applied. Therefore, the electron potential energy of the isolation layer 45 is not controlled by the voltage level of the reset signal RESET. That is, the difference of the electron potential energy between the lower diode impurity layer 41 and the isolation layer 45 excludes the control by the reset signal RESET. The output unit 34 'includes a driving transistor 34a and an access transistor 33b. The driving transistor 34a is controlled by the voltage level of the floating diffusion layer 43. That is, when the voltage level of the floating diffusion layer 43 rises toward the reset voltage level VDD-Vt, when the row select signal RS gating the access transistor 33b is "high", the power supply voltage ( The output signal COLSEL having the voltage of the VDD) side is generated.
본 발명의 씨모스 액티브 픽셀의 구성 및 작용효과에 대하여, 다음과 같이 기술된다. N+형의 하부 다이오드 불순물층(41)과 역시 N+형의 부유 확산층(43)이 N-형의 격리층(45)에 의하여 분리된다. 그리고, 하부 다이오드 불순물층(41) 및 격리층(45)의 상부에는 P+형의 상부 다이오드 불순물층(51)이 형성된다. 상기 P+형의 불순물층(51)에 의하여, 포토 다이오드의 PN 접합 면적이 증가된다. 상기 포토 다이오드의 PN 접합 면적은 상기 하부 다이오드 불순물층(41)과 상기 상부 다이오드 불순물층(51) 또는 상기 피-웰(47)의 접합면의 면적을 말한다. 상기 PN 접합 면적의 증가는 PN 접합면에서 형성되는 공핍층(depletion layer)이 증가되고, 결과적으로 상기 공핍층에서 발생되는 신호전하의 증가를 의미한다.그리고, N+형의 다이오드 불순물층(41)과 N+형의 부유 확산층(43)이 N-형의 격리층(45)에 의하여 분리됨으로 인하여, 저조도(상기 N+형의 부유 확산층(43)에 신호전하가 충분히 축적되기 전)에서는, 상기 N+형의 부유 확산층(43)의 전자 포텐셜 에너지가 상기 N-형의 격리층(45) 보다 낮은 값을 가진다. 따라서, 저조도에서는, 드라이빙 트랜지스터(34a)를 게이팅하는 상기 부유 확산층(43)의 캐패시터 성분에는, 상기 다이오드 불순물층(41)과 상기 격리층(45)에 의하여 생성되는 캐패시터 성분은 포함되지 않는다. 그러므로, 상기 다이오드 불순물층(41)에서 발생하는 신호전하에 대하여, 상기 부유 확산층(43)의 전압 상승은 상대적으로 크게 된다. 그러므로, 본 발명의 씨모스 액티브 픽셀을 이용하는 씨모스 이미지 센서의 저조도에서의 감도는 상대적으로 높다.그러나, 고조도(상기 N+형의 부유 확산층(43)에 신호전하가 충분히 축적된 후)에서는, 상기 N+형의 부유 확산층(43)의 전자 포텐셜 에너지가 상기 N-형의 격리층(45) 및 상기 N+형의 부유 확산층(43)의 전자 포텐셜 에너지와 같다. 그러므로, 고조도에서는, 드라이빙 트랜지스터(34a)를 게이팅하는 상기 부유 확산층(43)의 캐패시터 성분에는, 상기 다이오드 불순물층(41)과 상기 격리층(45)에 의하여 생성되는 캐패시터 성분이 포함된다. 따라서, 상기 다이오드 불순물층(41)에서 발생하는 신호전하에 대하여, 상기 부유 확산층(43)의 전압 상승은 상대적으로 작게 된다. 그러므로, 본 발명의 씨모스 액티브 픽셀을 이용하는 씨모스 이미지 센서의 고조도에서의 감도는 상대적으로 낮다.The configuration and operational effects of the CMOS active pixel of the present invention are described as follows. Also the floating diffusion layer 43 of N + type impurity layer and a lower diode 41 of the type N + a N - separated by the isolation layer 45 of the type. A P + type upper diode impurity layer 51 is formed on the lower diode impurity layer 41 and the isolation layer 45. By the P + type impurity layer 51, the PN junction area of the photodiode is increased. The PN junction area of the photodiode refers to the area of the junction surface of the lower diode impurity layer 41 and the upper diode impurity layer 51 or the P-well 47. Increase of the PN junction area is increased the depletion layer (depletion layer) is formed in the PN junction surface, as a result, it means an increase of the signal charge generated in the depletion layer, and, N + type diode impurity layer (41 ) And the N + type floating diffusion layer 43 are separated by the N − type isolation layer 45, so that at low light (before the signal charge is sufficiently accumulated in the N + type floating diffusion layer 43), The electron potential energy of the N + type floating diffusion layer 43 has a lower value than that of the N − type isolation layer 45. Therefore, at low light, the capacitor component of the floating diffusion layer 43 gating the driving transistor 34a does not include the capacitor component generated by the diode impurity layer 41 and the isolation layer 45. Therefore, with respect to the signal charge generated in the diode impurity layer 41, the voltage rise of the floating diffusion layer 43 becomes relatively large. Therefore, the sensitivity at low illumination of the CMOS image sensor using the CMOS active pixel of the present invention is relatively high. However, at high illumination (after sufficient signal charge is accumulated in the N + type floating diffusion layer 43), The electron potential energy of the N + type floating diffusion layer 43 is equal to the electron potential energy of the N − type isolation layer 45 and the N + type floating diffusion layer 43. Therefore, at high illumination, the capacitor component of the floating diffusion layer 43 that gates the driving transistor 34a includes the capacitor component generated by the diode impurity layer 41 and the isolation layer 45. Therefore, the voltage rise of the floating diffusion layer 43 becomes relatively small with respect to the signal charge generated in the diode impurity layer 41. Therefore, the sensitivity at high illuminance of the CMOS image sensor using the CMOS active pixel of the present invention is relatively low.
본 명세서에서, N형은 불순물층의 다수 캐리어 물질이 정공(hole)의 수보다 전자(electron)의 수가 더 많은 물질로 도핑되어 있음을 의미한다. 또한, 첨자 플러스(+)는 첨자 마이너스(-)보다 도핑의 농도가 큰 것을 나타낸다.In the present specification, the N-type means that the majority carrier material of the impurity layer is doped with a material having more electrons than the number of holes. In addition, the subscript (+) indicates that the concentration of the doping is larger than the subscript (-).
바람직하기로는 상기 다이오드 불순물층(41), 부유 확산층(43), 격리층(45)은 P형의 기판(49) 상에 형성되는 피-웰(P-Well, 47) 속에서 형성된다.Preferably, the diode impurity layer 41, the floating diffusion layer 43, and the isolation layer 45 are formed in a P-well 47 formed on the P-type substrate 49.
도 5a 내지 도 5d는 포토 다이오드에서 신호 전하가 축적되는 과정을 설명하기 위한 도면이다. 여기서, 영역Ⅰ은 다이오드 불순물층(41), 영역Ⅱ는 격리층(45), 영역Ⅲ은 부유 확산층(43), 영역Ⅳ는 리셋 트랜지스터의 채널층(44), 영역Ⅴ는 리셋 트랜지스터의 드레인층(46)의 영역을 각각 나타낸다.5A to 5D are diagrams for describing a process of accumulating signal charges in a photodiode. Here, region I is a diode impurity layer 41, region II is an isolation layer 45, region III is a floating diffusion layer 43, region IV is a channel layer 44 of a reset transistor, and region V is a drain layer of a reset transistor. Each area of 46 is shown.
실선 b는 N+로 도핑되는 다이오드 불순물층(41), 부유 확산층(43), 리셋 트랜지스터(33a)의 드레인층(46)의 초기상태의 전자 포텐셜 에너지를 나타낸다. 여기서, 초기상태는 신호전하가 축적되기 전의 상태를 말한다. 그리고, N-로 도핑되는 격리층(45)의 초기상태의 포텐셜 에너지는 실선 b보다 높은 값(본 명세서에서는, 설명의 편의를 위하여, 도 5a 내지 도 5d에서 위쪽에 위치하는 전자 포텐셜 에너지가 높은 것으로 한다.)을 가지는 실선 e로 나타낸다. 즉, N+로 도핑되는 다이오드 불순물층(41) 및 부유 확산층(43)과, N-로 도핑되는 격리층(45) 사이에는 전자 포텐셜 에너지의 차이(t)가 발생한다. 이러한 전자 포텐셜 에너지의 차이는 각 영역 사이의 장벽으로 작용한다. 따라서, 다이오드 불순물층(41)과 부유 확산층(43)은 서로 분리된다.The solid line b represents the electron potential energy of the initial state of the diode impurity layer 41, the floating diffusion layer 43, and the drain layer 46 of the reset transistor 33a doped with N + . Here, the initial state refers to a state before signal charges are accumulated. In addition, the potential energy in the initial state of the isolation layer 45 doped with N − is higher than the solid line b (in the present specification, for convenience of description, the electron potential energy located higher in FIGS. 5A to 5D is high). It is represented by the solid line e with That is, a difference t of electron potential energy occurs between the diode impurity layer 41 and the floating diffusion layer 43 doped with N + and the isolation layer 45 doped with N − . This difference in electron potential energy acts as a barrier between each region. Thus, the diode impurity layer 41 and the floating diffusion layer 43 are separated from each other.
한편, 리셋 트랜지스터(33a)의 채널층(48)의 초기상태의 전자 포텐셜 에너지는 "턴오프" 상태에서는 실선 c로 나타난다. 그러나, 리셋 트랜지스터(33a)가 "턴온" 상태가 되면, 리셋 트랜지스터(33a)의 채널층(48)의 초기상태의 전자 포텐셜 에너지는 실선 b로 낮아진다.On the other hand, the electron potential energy of the initial state of the channel layer 48 of the reset transistor 33a is represented by the solid line c in the "turn-off" state. However, when the reset transistor 33a is turned "on", the electron potential energy of the initial state of the channel layer 48 of the reset transistor 33a is lowered to the solid line b.
계속하여, 포토 다이오드에서의 신호 전하의 축적 과정이 기술된다. 도 5a는 신호 전하가 축적되기 전의 상태를 나타낸다. 빛에너지에 의한 신호 전하를 발생하기 전에도, 알파(α) 입자 등과 같은 다른 요인에 의하여, 다이오드 불순물층(41)의 전자 포텐셜 에너지는 실선 e까지 상승되어 있는 것이 일반적이다.Subsequently, the process of accumulating signal charge in the photodiode is described. 5A shows a state before signal charges are accumulated. Even before generating a signal charge by light energy, the electron potential energy of the diode impurity layer 41 is generally raised to the solid line e by other factors such as alpha (?) Particles.
그러므로, 도 5b에 도시된 바와 같이, 다이오드 불순물층(41)에서 발생되는 신호 전하는 부유 확산층(43)에 바로 축적된다. 즉, 부유 확산층(43)인 영역 Ⅲ가 주로 캐패시터로서 작용한다. 따라서, 도 6의 A영역에서와 같이, 조도(Lux)의 변화에 대한 전압(Vout)의 변화는, 매우 급격하다.Therefore, as shown in FIG. 5B, the signal charge generated in the diode impurity layer 41 is directly accumulated in the floating diffusion layer 43. That is, region III, which is the floating diffusion layer 43, mainly acts as a capacitor. Therefore, as in the area A of FIG. 6, the change in voltage Vout with respect to the change in illuminance Lux is very rapid.
계속하여 발생되는 신호 전하에 의하여, 부유 확산층(43)의 포텐셜 에너지도 실선 e까지 상승한다. 그리고, 계속하여 발생되는 신호 전하는, 도 5c에 도시된 바와 같이, 영역Ⅰ, 영역Ⅱ 및 영역Ⅲ에 걸쳐서 축적된다. 즉, 영역Ⅰ, 영역Ⅱ 및 영역Ⅲ 모두가 캐패시터로서 작용한다. 따라서, 도 6의 B영역에서와 같이, 조도(Lux)의 변화에 대한 전압(Vout)의 변화는, A 영역과 비교하여 완만하게 나타난다.The potential energy of the floating diffusion layer 43 also rises to the solid line e by the signal charge generated subsequently. Subsequently, the signal charge generated subsequently accumulates over the regions I, II, and III, as shown in FIG. 5C. In other words, all of the regions I, II and III act as capacitors. Therefore, as in the region B of FIG. 6, the change in the voltage Vout with respect to the change in the illuminance Lux is shown to be gentle compared with the region A. FIG.
계속하여 발생되는 신호 전하에 의하여, 영역Ⅰ, 영역Ⅱ 및 영역Ⅲ의 포텐셜 에너지는 실선 c까지 상승한다. 그리고, 계속하여 발생되는 신호 전하는, 도 5d에 도시된 바와 같이, 즉시 영역Ⅳ인 리셋 트랜지스터의 채널층(44)을 통과하여, 영역Ⅴ인 리셋 트랜지스터의 드레인층(46)으로 이동된다. 그리고, 드레인층(46)은 전원 전압(VDD) 단자와 연결되어 있으므로, 이동된 신호 전하는 전원 전압(VDD) 단자로 드레인된다. 따라서, 도 6의 C영역에서와 같이, 전압(Vout)은 조도(Lux)의 변화에 대하여 일정한 값을 유지한다.As a result of the signal charges subsequently generated, the potential energy of the regions I, II and III rises to the solid line c. Subsequently, the signal charge generated subsequently passes immediately through the channel layer 44 of the reset transistor in the region IV and moves to the drain layer 46 of the reset transistor in the region V, as shown in FIG. 5D. Since the drain layer 46 is connected to the power supply voltage VDD terminal, the transferred signal charges are drained to the power supply voltage VDD terminal. Therefore, as in the region C of FIG. 6, the voltage Vout maintains a constant value with respect to the change in illuminance Lux.
결국, 도 6에 도시된 바와 같이, 빛에너지에 대한 부유 확산층(43)의 전압은 변화의 기울기는 초기에는 급격하다가 점점 완만해지는 형태로 나타난다.As a result, as shown in FIG. 6, the voltage of the floating diffusion layer 43 with respect to the light energy is shown to be in a form that the slope of the change is initially abrupt and gradually becomes gradually.
그러므로, 본 발명의 3-트랜지스터 씨모스 액티브 픽셀은 수광 면적의 감소를 최소화하면서도, 높은 감지도를 가질 수 있다. 그리고, 본 발명의 일실시예에 따른 씨모스 액티브 픽셀은 감지도가 조도에 따라 바람직하게 변화되는 장점을 가진다. 즉, 저조도에서는 높은 감지도 특성을 가지지만, 고조도에서는 낮은 감지도 특성이 나타난다. 따라서, 본 발명의 3-트랜지스터 씨모스 액티브 픽셀을 가지는 이미지 센서는 넓은 동작 범위를 가질 수 있다.Therefore, the three-transistor CMOS active pixel of the present invention can have high sensitivity while minimizing the reduction of the light receiving area. In addition, the CMOS active pixel according to the exemplary embodiment of the present invention has an advantage in that the sensitivity is preferably changed according to illuminance. That is, low sensitivity shows high sensitivity, while high sensitivity shows low sensitivity. Thus, an image sensor having a three-transistor CMOS active pixel of the present invention can have a wide operating range.
또한, N+형의 다이오드 불순물층(41)과 부유 확산층(43)이 N-형의 격리층(45)으로 분리되어, 다이오드 불순물층(41)에서 발생되는 노이즈가 상기 부유 확산층(43)으로 유입되는 것이 차단됨으로써, 전체적으로 이미지의 질이 향상된다.In addition, the N + -type diode impurity layer 41 and the floating diffusion layer 43 are separated into an N − -type isolation layer 45, so that noise generated in the diode impurity layer 41 is transferred to the floating diffusion layer 43. By blocking incoming, the quality of the image is improved as a whole.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
본 발명의 씨모스 액티브 픽셀을 적용하는 이미지 센서에 의하면, 수광 면적의 감소는 최소화하면서, 감도는 효율적으로 증가하고, 넓은 동작 범위를 가진다. 또한, 전체적인 노이즈가 감소하여, 이미지 센서의 질이 향상된다.According to the image sensor to which the CMOS active pixel of the present invention is applied, the sensitivity is efficiently increased while minimizing the reduction of the light receiving area, and has a wide operating range. In addition, the overall noise is reduced, thereby improving the quality of the image sensor.
Claims (3)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033924A KR100364604B1 (en) | 2000-06-20 | 2000-06-20 | Cmos active pixel for improving sensitivity |
| TW090112679A TW516184B (en) | 2000-06-20 | 2001-05-25 | CMOS active pixel for improving sensitivity |
| JP2001174756A JP2002094042A (en) | 2000-06-20 | 2001-06-08 | Cmos active pixel |
| CNB011292709A CN1260824C (en) | 2000-06-20 | 2001-06-19 | High sensitivity CMOS active pixel |
| US09/883,493 US6528833B2 (en) | 2000-06-20 | 2001-06-19 | CMOS active pixel for improving sensitivity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033924A KR100364604B1 (en) | 2000-06-20 | 2000-06-20 | Cmos active pixel for improving sensitivity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010114031A KR20010114031A (en) | 2001-12-29 |
| KR100364604B1 true KR100364604B1 (en) | 2002-12-16 |
Family
ID=19672775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000033924A KR100364604B1 (en) | 2000-06-20 | 2000-06-20 | Cmos active pixel for improving sensitivity |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100364604B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700268B1 (en) * | 2001-11-12 | 2007-03-26 | 매그나칩 반도체 유한회사 | Cmos image sensor and method of manufacturing the same |
| KR100456067B1 (en) * | 2002-04-12 | 2004-11-08 | 한국과학기술원 | Unit pixel of cmos image sensor |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01232761A (en) * | 1988-03-14 | 1989-09-18 | Matsushita Electron Corp | Solid-state image sensing device |
| JPH05207220A (en) * | 1992-01-29 | 1993-08-13 | Olympus Optical Co Ltd | Solid-state image pickup device and its driving system |
| US5880495A (en) * | 1998-01-08 | 1999-03-09 | Omnivision Technologies, Inc. | Active pixel with a pinned photodiode |
| US5949061A (en) * | 1997-02-27 | 1999-09-07 | Eastman Kodak Company | Active pixel sensor with switched supply row select |
| JPH11312797A (en) * | 1998-04-27 | 1999-11-09 | Natl Science Council Of Roc | Active pixel image sensor |
| US6027955A (en) * | 1995-04-13 | 2000-02-22 | Eastman Kodak Company | Method of making an active pixel sensor integrated with a pinned photodiode |
-
2000
- 2000-06-20 KR KR1020000033924A patent/KR100364604B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01232761A (en) * | 1988-03-14 | 1989-09-18 | Matsushita Electron Corp | Solid-state image sensing device |
| JPH05207220A (en) * | 1992-01-29 | 1993-08-13 | Olympus Optical Co Ltd | Solid-state image pickup device and its driving system |
| US6027955A (en) * | 1995-04-13 | 2000-02-22 | Eastman Kodak Company | Method of making an active pixel sensor integrated with a pinned photodiode |
| US5949061A (en) * | 1997-02-27 | 1999-09-07 | Eastman Kodak Company | Active pixel sensor with switched supply row select |
| US5880495A (en) * | 1998-01-08 | 1999-03-09 | Omnivision Technologies, Inc. | Active pixel with a pinned photodiode |
| JPH11312797A (en) * | 1998-04-27 | 1999-11-09 | Natl Science Council Of Roc | Active pixel image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010114031A (en) | 2001-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100309626B1 (en) | Optical signal detection method by solid state imaging device and solid state imaging device | |
| US6084259A (en) | Photodiode having charge transfer function and image sensor using the same | |
| US6552320B1 (en) | Image sensor structure | |
| US6180969B1 (en) | CMOS image sensor with equivalent potential diode | |
| US6528833B2 (en) | CMOS active pixel for improving sensitivity | |
| US6608338B2 (en) | CMOS imager and method of formation | |
| US6927089B2 (en) | CMOS imager and method of formation | |
| US8169010B2 (en) | Low-voltage image sensor with sensing control unit formed within | |
| US6441412B2 (en) | Unit pixel of CMOS image sensor with capacitor coupled photodiode | |
| CN206272737U (en) | Image sensor pixel and imaging system | |
| US20070158710A1 (en) | Low-noise image sensor and transistor for image sensor | |
| KR20040071841A (en) | Cmos active pixel with high sensitivity and wide dynamic range | |
| KR100298199B1 (en) | A unit pixel of a CMOS image sensor having a PIN diode | |
| KR100364604B1 (en) | Cmos active pixel for improving sensitivity | |
| KR100333723B1 (en) | image sensor having on-transfer photodiode and data read out method of the same | |
| KR100397665B1 (en) | Cmos active pixel for improving sensitivity | |
| US8258559B2 (en) | Image sensor photodiode arrangement | |
| KR20000041445A (en) | Unit pixel of cmos image sensor having pn diode connected to floating sensing node | |
| KR20030009625A (en) | CMOS image sensor having transfer transistor gate extended to surface of floating diffusion area | |
| KR101404820B1 (en) | CMOS image sensor having NPN transistor and manufacturing method thereof | |
| KR20000041450A (en) | Unit pixel of cmos image sensor having schottky diode | |
| KR100531241B1 (en) | High sensitivity image sensor and fabrication method thereof | |
| KR20000003413A (en) | On-transfer photodiode | |
| KR100531231B1 (en) | High sensitivity image sensor and fabrication method thereof | |
| TW202207439A (en) | Cmos image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20131025 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20141125 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20161025 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20171025 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20181025 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 18 |