KR100356825B1 - Method for manufacturing mask rom cell - Google Patents

Method for manufacturing mask rom cell Download PDF

Info

Publication number
KR100356825B1
KR100356825B1 KR1019950007921A KR19950007921A KR100356825B1 KR 100356825 B1 KR100356825 B1 KR 100356825B1 KR 1019950007921 A KR1019950007921 A KR 1019950007921A KR 19950007921 A KR19950007921 A KR 19950007921A KR 100356825 B1 KR100356825 B1 KR 100356825B1
Authority
KR
South Korea
Prior art keywords
forming
substrate
layer
mask rom
trench
Prior art date
Application number
KR1019950007921A
Other languages
Korean (ko)
Other versions
KR960039397A (en
Inventor
최재승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950007921A priority Critical patent/KR100356825B1/en
Publication of KR960039397A publication Critical patent/KR960039397A/en
Application granted granted Critical
Publication of KR100356825B1 publication Critical patent/KR100356825B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

PURPOSE: A method for manufacturing a mask ROM(Read Only Memory) cell is provided to be capable of improving the degree of integration and programming the mask ROM cell after forming a bit line by using a conductive material layer. CONSTITUTION: The first oxide layer(11) and a nitride layer(12) are sequentially formed on a semiconductor substrate(10). A plurality of trenches(13) are formed by selectively etching the semiconductor substrate using the nitride layer as a mask. After forming the second oxide layer(11') by oxidizing the surface of the trenches, a conductive material layer(14) is completely filled into the trenches. Then, an isolation layer and a bit line are formed by polishing the resultant structure until the semiconductor substrate is exposed.

Description

마스크롬 셀 제조방법.Method for preparing a mask rom cell.

본 발명은 마스크롬 셀(MROM;mask read only memory cell) 제조방법에 관한 것으로, 특히 반도체 집적회로의 집적도를 향상시키면서 마스크롬 셀 제조의 최종단계에서 정보의 프로그래밍(programing)이 가능하도록 한 마스크롬셀 제조방법에관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a mask read only memory cell (MROM), and more particularly, to a mask ROM which enables programming of information at a final stage of manufacturing a mask ROM cell while improving the integration density of a semiconductor integrated circuit. It is about a cell manufacturing method.

반도체 장치의 롬셀에서 반도체 제조의 웨이퍼 프로세싱(LSI) 공정중에 사진식각 기술을 이용하여 소자에 기억정보를 고정하여 제조하게 되는 마스크롬셀은 회로 구성이 간단하고 공정상의 제조 비용(cost)의 경제적인 이유 등으로 널리 사용되는 반도체 메모리(memory) 소자이나, 사용자의 수주생산이 주류를 이루는 경향으로 데이타 코딩(data coding)에 따른 티에이티(TAT ; turn around time)가 길게 된다는 문제점이 있다. 이를 보완하기 위한 메모리셀의 방식중에는 셀 면적을 최소한으로 억제하고 또한 티에이티도 그리 길지 않도록 고안된 낸드(LAND)형 이온 주입방식이 있다.Mask ROMCEL, which is manufactured by fixing memory information in the device using photolithography technology during the wafer processing (LSI) process of semiconductor fabrication in ROMCEL of semiconductor device, has a simple circuit configuration and economical manufacturing cost. There is a problem that the turn around time (TAT) due to data coding is prolonged due to the tendency of the semiconductor memory device widely used for a reason or the order production of the user to become mainstream. Among the methods of memory cells to compensate for this, there is a NAND type ion implantation method designed to minimize the cell area and not to have a long time.

즉, 메모리 방식의 낸드형 이온 주입방식은 메모리 셀 트렌지스터 (transister) 소자를 직렬로 접속하는 것이 특징이며, 이온주입된 트렌지스터는 디플리션(depletion)형이 되고, 그렇지 않은 부분은 인핸스먼트(enhacement)형으로 유지되어 각각 정보의 "1"과 "0"에 대응한다.In other words, the memory NAND type ion implantation method is characterized by connecting memory cell transistor elements in series, and the ion implanted transistor becomes a depletion type, and the other part is an enhancement. ) And correspond to "1" and "0" of the information, respectively.

이때, 낸드형 이온 주입방식의 마스크롬에서는 비트라인(bit lone)으로 쓰이는 금속배선(metal line)층이, 정보를 기억시키기 위해 실시하는 높은 애너지에 의한 이온주입의 마스크로서 작용하기 때문에 프로그래밍은 금속배선층 형성 이전의 단계에서 이루어 진다.In this case, in the NAND type ion implantation mask ROM, a metal line layer used as a bit lone acts as a mask for ion implantation due to high energy used to store information. This is done in the steps prior to the formation of the wiring layer.

종래의 반도체 장치의 마스크롬(MROM)셀 제조방법에서 마스크롬을 형성시키기 위해서는 우선, 반도체기판위에 로코스(LOCOS ; local oxidation of silicon)방법으로 필드(field)격리막을 형성하여 필드영역과 액티브(active)영역을 구분하고,액티브영역에는 게이트라인(gate line) 및 소오스(souce)영역과 드레인(drain)영역 으로 형성하여 트렌지스터(transistor)를 형성시킨다.In order to form a mask ROM in a conventional MROM cell manufacturing method of a semiconductor device, a field isolation film is first formed on a semiconductor substrate by a local oxidation of silicon (LOCOS) method, thereby forming a field region and an active ( The active region is divided, and the active region is formed of a gate line, a source region, and a drain region to form a transistor.

그 후에는 감광막(photoresist)을 이용하여 코딩패턴을 형성시키고, 코딩패턴을 마스크로 소정 트렌지스터의 이온주입으로 정보를 프로그래밍하고, 반도체기판 전면에 절연물질을 증착하여 층간절연막(ILD ; inter-layer dielectric)을 형성시키고, 층간절연막에 비트라인콘택영역을 개방시키는 콘택홀(contact hole)을 형성시키고, 그 상면에 금속을 증착시킨 후에, 패터닝(patterning)하여 금속배선층 즉, 비트라인을 형성시킨다. (도면에 도시한함)After that, a coding pattern is formed using a photoresist, information is programmed by ion implantation of a predetermined transistor using the coding pattern as a mask, and an insulating material is deposited on the entire surface of the semiconductor substrate to deposit an inter-layer dielectric (ILD). ), A contact hole for opening the bit line contact region in the interlayer insulating film, a metal is deposited on the upper surface, and then patterned to form a metal wiring layer, that is, a bit line. (Shown in the drawing)

즉, 종래의 마스크롬 셀 제조방법에 의해 제조된 마스크롬 셀을 코딩시키기 위해서는 층간절연막상에 감광제를 이용하여 코딩패턴을 형성하고, 코딩패턴을 마스크로 이온주입을 실시하여 마스롬 셀을 코딩시킨 후에, 비트라인인 금속배선층을 형성시킨다.That is, in order to code a mask ROM cell manufactured by a conventional mask ROM cell manufacturing method, a coding pattern is formed using a photoresist on an interlayer insulating film, and ion masks are implanted using the coding pattern as a mask to encode a mas ROM cell. After that, a metal wiring layer that is a bit line is formed.

그러나 종래의 반도체 장치의 마스크롬셀 제조방법에서 금속배선층 즉, 비트라인 형성 이후에 정보를 프로그래밍하는 에이엠피(AMP ; after metal programming) 방법을 적용할 경우에는 공정콘트롤(contol)이 매우 제한적이다. 즉, 상기 에이엠피 방법에서는 금속배선층이 데이타 코딩을 위한 이온주입공정의 마스크로 작용하게 된다. 따라서, 종래의 기술에서는 데이타 코딩의 이온주입 공정마진 (margin)을 확보하기 위해서는 각 금속배선층 즉, 각 비트라인 사이에 충분한 공간이 유지되어야 하는데, 이러한 공간 확보는 반도체 집적회로에서 반도체 칩(chip) 크기의 증가를 초래하는 문제점이 있었다.However, the process control is very limited when the AMP (after metal programming) method for programming information after forming a metal wiring layer, that is, a bit line, is used in a conventional method for manufacturing a mask rom cell of a semiconductor device. In other words, in the AMP method, the metallization layer serves as a mask of an ion implantation process for data coding. Therefore, in the conventional technology, sufficient space must be maintained between each metal wiring layer, that is, each bit line, in order to secure an ion implantation process margin of data coding. This space is secured in a semiconductor integrated circuit. There was a problem that caused an increase in size.

이러한 문제를 해결하기 위해 본 발명의 목적은 반도체 집적회로의 집적도를 향상시키면서도 제품의 최종단계 즉, 비트라인인 금속배선층이 형성된 후에도 메모리의 프로그래밍(programing)이 가능한 에이엠피 공정을 적용할 수 있는 마스크롬 (MROM)셀 제조방법을 제공하려는 것이다.In order to solve this problem, an object of the present invention is to improve the degree of integration of a semiconductor integrated circuit, and even after the final stage of the product, that is, a metal wiring layer, which is a bit line, can be applied to an Amp process that can be programmed in memory. It is to provide a method for preparing chromium (MROM) cells.

본 발명에 의한 마스크롬 셀 제조방법은 필드영역과 액티브영역이 정의된 반도체기판을 제공하는 단계와, 기판의 필드영역을 노출시키고 액티브영역을 덮는 각각의 제 1산화막과 질화막을 형성하는 단계와, 질화막을 마스크로 하고 기판의 필드 영역을 식각하여 트렌치를 형성하는 단계와, 트렌치의 표면을 산화하여 제 2산화막을 형성하고 액티브영역의 질화막을 제기하는 단계와, 제 1 및 제 2 산화막을 포함한 트렌치 구조를 매립시키는 도전물질층을 형성하는 단계와, 기판 표면이 노출되는 시점까지 상기 도전물질층을 에치백하여 트렌치에서 잔류된 제 2산화막에 의해 기판과 절연되면서 각 단위소자를 격리시키는 격리층과 비트라인인 도전층을 형성하는 단계와, 기판의 액티브영역 상에 트랜지스터를 형성하는 단계와, 기판 전면에 이온주입을 실시하여 트랜지스터를 디플리션형으로 형성하는 단계와, 결과물에 도전충을 노출시키는 콘택홀을 가진 층간절연막을 형성하는 단계와, 콘택홀을 덮는 금속층을 형성하는 단계와, 층간절연막 상에 이온주입을 실시하여 디플리션형 트랜지스터 중에서 소정의 트랜지스터를 인핸스먼트형으로 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.A method of manufacturing a mask ROM cell according to the present invention includes providing a semiconductor substrate in which a field region and an active region are defined, forming a first oxide film and a nitride film each exposing the field region of the substrate and covering the active region; Forming a trench by etching the field region of the substrate using the nitride film as a mask; oxidizing the surface of the trench to form a second oxide film and raising a nitride film of the active region; and a trench including the first and second oxide films. Forming a conductive material layer filling the structure, and insulating the conductive material layer until the surface of the substrate is exposed, and isolating the substrate by the second oxide film remaining in the trench and isolating each unit device; Forming a conductive layer, which is a bit line, forming a transistor on the active region of the substrate, and implanting ion into the entire surface of the substrate. Forming a transistor in a depletion type, forming an interlayer insulating film having a contact hole exposing a conductive charge to the resultant, forming a metal layer covering the contact hole, and implanting ions into the interlayer insulating film. And forming a predetermined transistor among the depletion type transistors in an enhancement type.

이하, 상기한 바와 같은 본 발명의 바람직한 실시예를 첨부된 도면에 의거하여 보다 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention as described above will be described in more detail with reference to the accompanying drawings.

제 1 도는 본 발명에 의한 마스크롬 셀 제조방법의 형성단계를 도시한 도면이다.1 is a view showing a step of forming a mask rom cell manufacturing method according to the present invention.

본 발명에 의한 마스크롬 셀 제조방법에서는, 제 1 도의 (가)와 같이, 먼저 반도체기판(10)상에 산화막(11)과 질화막(12)을 순차적으로 형성시킨 후에, 필드영역(A)의 산화막과 질화막을 제거하고, 필드영역의 기판을 식각하여 트렌치(trench) (13)를 형성시킨다.In the method for manufacturing a mask rom cell according to the present invention, as shown in FIG. 1A, first, the oxide film 11 and the nitride film 12 are sequentially formed on the semiconductor substrate 10, and then the field region A is formed. The oxide film and the nitride film are removed, and the substrate 13 in the field region is etched to form a trench 13.

이어서, 제 1 도의 (나)와 같이, 트렌치(13)의 표면을 산화(oxidation)하여 산화막(11')을 형성시키고 나서, 제 1 도의 (다)에 도시된 바와 같이, 액티브영역 (B)의 질화막을 제거한다. 그 다음, 표면에 산화막(11')을 형성시킨 트렌치를 매립시키면서, 액티브영역의 산화막과 필드영역의 트렌치 위에 도전물질층(14)을 형성시킨다. 이때 도전물질층을 다결정실리콘(polysilicon)으로 형성시킨다.Next, as shown in FIG. 1B, the surface of the trench 13 is oxidized to form an oxide film 11 ', and as shown in FIG. 1C, the active region B Remove the nitride film. Then, the conductive material layer 14 is formed on the oxide film of the active region and the trench of the field region while filling the trench in which the oxide film 11 'is formed on the surface. At this time, the conductive material layer is formed of polysilicon.

이 후, 제 1 도의 (라)와 같이, 도전물질층을 에치백하고, 액티브영역의 산화막을 제거하여 트렌치에 잔류된 산화막에 의해 기판(10)과 절연되고 각 단위소자를 격리시키는 격리층(11'')과 비트라인용의 도전층(15)을 형성한다.Thereafter, as shown in (d) of FIG. 1, the conductive material layer is etched back, and an oxide layer in the active region is removed to insulate the substrate 10 from the oxide film remaining in the trench and to isolate each unit element ( 11 '') and the conductive layer 15 for the bit line.

제 2 도는 본 발명에 의한 마스크롬 셀 제조방법으로 제조된 마스크롬 셀의 레이아웃을 도시한 도면이다.2 is a view showing a layout of a mask rom cell manufactured by the method for manufacturing a mask rom cell according to the present invention.

제 3 도는 본 발명에 의한 마스크롬 셀 제조방법으로 제조된 마스크롬 셀의 단면을 도시한 도면으로, 제 3 도의 (가)는 제 2 도의 Ⅰ-Ⅰ 단면을 도시한 도면이고, 제 3 도의 (나)는 제 2 도의 Ⅰ'-Ⅰ' 단면을 도시한 도면이다.FIG. 3 is a cross-sectional view of a mask ROM cell manufactured by the method of manufacturing a mask ROM cell according to the present invention. FIG. 3A is a view showing a cross-section of the II of FIG. 2, and FIG. B) is a view showing a cross-sectional view of I′-I ′ in FIG. 2.

제 2 도와 제 3 도의 (가),(나)에 도시된 바와 같이, 액티브영역에 게이트라인(제 2도의 도면부호 21)(제 3도의 (나)에 도면부호 31)을 형성시키고, 기판(30) 전면에 층간절연막(32)을 형성시킨 후에, 층간절연막에 비트라인콘택영역의 트렌치 (22)(35)를 개방(open)시켜서 콘택홀에 의한 콘택부위(23)(33)를 형성시키고, 그 상면에 금속층을 형성시키고, 패턴닝하여 비트라인콘택영역과 연결된 금속 배선층 즉, 비트라인(24)(34)을 형성시킨다.As shown in FIGS. 2A and 3A and 2B, a gate line (21 in FIG. 2) (31 in (B) of FIG. 3) is formed in an active region, and the substrate ( 30) After the interlayer insulating film 32 is formed on the entire surface, the trenches 22 and 35 of the bit line contact region are opened in the interlayer insulating film to form contact portions 23 and 33 by contact holes. A metal layer is formed on the upper surface and patterned to form a metal wiring layer connected to the bit line contact region, that is, the bit lines 24 and 34.

즉, 본 발명에 의한 마스크롬 셀 제조방법에서는 단위소자간의 격리를 위하여 로코스 방법의 필드산화막 대신에 트렌치를 형성시키면서, 마스크롬 셀에서의 평탄화층(possivation)내부에서 기판상의 비트라인용 금속층 대신에 도전층인 다결정실리콘층을 기판 내부에 형성시킨다.In other words, in the method of manufacturing a mask rom cell according to the present invention, a trench is formed in place of the field oxide film of the LOCOS method for isolation between unit devices, and instead of the bit line metal layer on the substrate inside the planarization layer of the mask rom cell. A polysilicon layer serving as a conductive layer is formed in the substrate.

본 발명에 의한 마스크롬 셀 제조방법에 의해 제조된 마스크롬 셀의 코딩방법을 제 4 도를 예시하여 설명하겠다.A method of coding a mask ROM cell manufactured by a mask ROM cell manufacturing method according to the present invention will be described with reference to FIG.

제 4 도는 본 발명에 의한 마스크롬 셀 제조방법으로 제조된 마스크롬 셀의 코딩방법을 설명하기 위한 도면이다.4 is a view for explaining a method of coding a mask ROM cell manufactured by the mask ROM cell manufacturing method according to the present invention.

본 발명에 의한 마스크롬 셀 제조방법에 의해 제조된 마스크롬 셀을 코딩시키기 위해서는, 우선 제 4 도의 (가)와 같이, 트렌치(미도시)를 형성시킨 반도체기판(40)상에 트렌지스터(게이트라인으로 도시- 소오스 및 드레인영역은 도면에서 생략함)(41)를 형성시킨다. 이때, 트렌지스터는 일률적으로 이온주입하여 디플리션형의 트렌지스터로 형성한다.(화살표로 표시)In order to code a mask ROM cell manufactured by the mask ROM cell manufacturing method according to the present invention, first, a transistor (gate line) is formed on a semiconductor substrate 40 on which a trench (not shown) is formed, as shown in FIG. -Source and drain regions are omitted in the drawing. At this time, the transistor is uniformly ion implanted to form a depletion transistor (indicated by arrow).

이어서, 제 4 도의 (나)와 같이, 트렌지스터(41)를 포함한 기판(10) 위에 층간절연막(42)을 형성한 다음, 상기 층간절연막을 식각하여 비트라인콘택영역(C)을개구시키는 콘택홀(13)을 형성시킨다.Subsequently, as shown in FIG. 4B, the interlayer insulating film 42 is formed on the substrate 10 including the transistor 41, and then the contact hole is formed by etching the interlayer insulating film to open the bit line contact region C. FIG. (13) is formed.

그 다음, 제 4 도의 (다)와 같이, 콘택홀(43)를 포함한 층간절연막(42) 위에 금속층을 형성한 후에 상기 금속층을 패터닝하여 콘택홀(43)를 덮는 금속배선층 즉, 비트라인(44)을 형성한다.Next, as shown in FIG. 4C, after forming the metal layer on the interlayer insulating film 42 including the contact hole 43, the metal layer is patterned to cover the contact hole 43, that is, the bit line 44. ).

이 후, 상기 층간절연막 상기 코딩패턴(coding pattern)을 형성시켜서 디플리션영역의 트렌지스터에서 소정의 트렌지스터만을 인핸스먼트형으로 만들어주기 위한 이온주입을 실시하며, 이때 코딩패턴을 금속배선층 상에 평탄화층을 형성시킨 후에, 평탄화층의 상면에 형성시켜도 된다. 즉, 패턴화층 형성 이후에서도 프로그래밍이 가능하다.Thereafter, the interlayer insulating film is formed to form a coding pattern, and ion implantation is performed to enhance only a predetermined transistor from a transistor of a depletion region, wherein the coding pattern is formed on the metallization layer. After the formation, it may be formed on the upper surface of the planarization layer. That is, programming is possible even after the patterning layer is formed.

상술한 바와 같이, 본 발명에 의한 마스크롬 셀 제조방법에서는 트렌치를 형성시키서 단위소자간을 격리시키므로 격리사이즈(size)가 축소되고, 이로 인하여 단위소자간의 간격이 축소되며 반도체 집적회로의 집적도가 향상된다.As described above, in the method of manufacturing a mask rom cell according to the present invention, since isolation is formed between the unit devices by forming trenches, the isolation size is reduced, thereby reducing the distance between the unit devices and the degree of integration of the semiconductor integrated circuit. Is improved.

또한, 본 발명에서는 비트라인을 트렌치 구조의 도전물질층(다결정실리콘)으로 대체하여 형성함으로써, 비트라인 형성 이후에 정보를 프로그래밍하여 에이엠피 방법을 적용하여 마스크롬 셀의 프로그래밍을 위한 코딩에 있어서, 데이타 코딩의 이온주입 공정 마진 확보가 가능하다. 그리고 상기 데이타 코딩의 이온주입 공정은 비트라인 형성 후에 또는 평탄화층의 형성 후에도 가능하며, 이로 인하여 각 소자의 프로그래밍이 용이하게 되므로 제품의 티에이티(TAT)가 단축되는 잇점이 있다.In addition, in the present invention, by forming the bit line by replacing the conductive material layer (polysilicon) of the trench structure, by programming the information after the bit line formation to apply the AMP method in the coding for the programming of the mask ROM cell, The margin of ion implantation process of data coding can be secured. In addition, the ion implantation process of the data coding can be performed after the formation of the bit line or after the formation of the planarization layer, which makes it possible to easily program each device, thereby reducing the TAT of the product.

제 1 도∼제 4 도는 본 발명에 의한 마스크롬 셀 제조방법을 설명하기 위한 도면.1 to 4 are diagrams for explaining a method for manufacturing a mask rom cell according to the present invention.

※ 도면의 주요부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※

12. 질화막 13.22.35. 트렌치12. Nitride 13.22.35. Trench

14. 도전물질층 15. 도전층14. Conductive Material Layer 15. Conductive Layer

21.32. 게이트라인 32.42. 층간절연막21.32. Gate line 32.42. Interlayer insulation film

23.33. 콘택부위 24.34.44. 비트라인23.33. Contact area 24.34.44. Bitline

41. 트렌지스터 43. 콘택홀41. Transistor 43. Contact Hole

A ; 필드영역 B ; 액티브영역A; Field area B; Active area

C ; 비트라인콘택영역 T ; 트렌치C; Bit line contact area T; Trench

Claims (1)

필드영역과 액티브영역의 정의된 반도체기판을 제공하는 단계와.Providing a defined semiconductor substrate in the field region and in the active region; 상기 기판의 필드영역을 노출시키고 상기 액티브영역을 덮는 각각의 제 1산화막과 질화막을 형성하는 단계와,Forming a first oxide film and a nitride film respectively exposing the field region of the substrate and covering the active region; 상기 질화막을 마스크로 하고 상기 기판의 필드영역을 식각하여 트렌치를 형성하는 단계와,Forming a trench by etching the field region of the substrate using the nitride film as a mask; 상기 트렌치의 표면을 산화하여 제 2산화막을 형성하고 상기 액티브영역의 질화막을 제거하는 단계와,Oxidizing the surface of the trench to form a second oxide film and removing the nitride film of the active region; 상기 제 1 및 제 2 산화막을 포함한 트렌치 구조를 매립시키는 도전물질층을 형성하는 단계와,Forming a conductive material layer filling the trench structure including the first and second oxide films; 상기 기판 표면이 노출되는 시점까지 상기 도전물질층을 에치백하여 상기 트렌치에서 상기 잔류된 제 2산화막에 의해 기판과 절연되면서 각 단위소자를 격리시키는 격리층과 비트라인인 도전층을 형성하는 단계와,Etching back the conductive material layer until the surface of the substrate is exposed to form an insulating layer and a bit line conductive layer insulated from the substrate by the remaining second oxide film in the trench and isolating each unit device; , 상기 기판의 액티브영역 상에 트랜지스터를 형성하는 단계와,Forming a transistor on an active region of the substrate; 상기 기판 전면에 이온주입을 실시하여 상기 트랜지스터를 디플리션형으로 형성하는 단계와,Performing ion implantation on the entire surface of the substrate to form the transistor in a depletion type; 상기 결과물에 상기 도전층을 노출시키는 콘택홀을 가진 층간절연막을 형성하는 단계와,Forming an interlayer insulating film having a contact hole exposing the conductive layer to the resultant; 상기 콘택홀을 덮는 금속층을 형성하는 단계와,Forming a metal layer covering the contact hole; 상기 층간절연막 상에 이온주입을 실시하여 상기 디플리션형 트랜지스터 중에서 소정의 트랜지스터를 인핸스먼트형으로 형성하는 단계를 포함하여 이루어진 마스크롬 셀 제조방법.And implanting an ion implantation into the interlayer insulating film to form a predetermined transistor among the depletion transistors in an enhancement type.
KR1019950007921A 1995-04-06 1995-04-06 Method for manufacturing mask rom cell KR100356825B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007921A KR100356825B1 (en) 1995-04-06 1995-04-06 Method for manufacturing mask rom cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007921A KR100356825B1 (en) 1995-04-06 1995-04-06 Method for manufacturing mask rom cell

Publications (2)

Publication Number Publication Date
KR960039397A KR960039397A (en) 1996-11-25
KR100356825B1 true KR100356825B1 (en) 2003-01-29

Family

ID=37490308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007921A KR100356825B1 (en) 1995-04-06 1995-04-06 Method for manufacturing mask rom cell

Country Status (1)

Country Link
KR (1) KR100356825B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700279B1 (en) * 2005-12-28 2007-03-26 동부일렉트로닉스 주식회사 Method of fabricating the flat NOR maskrom

Also Published As

Publication number Publication date
KR960039397A (en) 1996-11-25

Similar Documents

Publication Publication Date Title
US6211014B1 (en) Three-dimensional, deep-trench, high-density read-only memory (ROM) and its manufacturing method
KR100690121B1 (en) High performance dram and method of manufacture
US6949801B2 (en) Dual trench isolation using single critical lithographic patterning
KR20030032836A (en) A method to form a self-aligned CMOS inverter using vertical device integration
JP2001313374A (en) Method for manufacturing integrated circuit integrating electrically programmable nonvolatile memory and high performance logic circuit net in identical semiconductor chip
US4406049A (en) Very high density cells comprising a ROM and method of manufacturing same
US5385856A (en) Manufacture of the fieldless split-gate EPROM/Flash EPROM
JP3419672B2 (en) Semiconductor device and manufacturing method thereof
KR0148072B1 (en) Semiconductor memory & its fabrication
JPH11265987A (en) Nonvolatile memory and its manufacture
US6133103A (en) Method for fabricating mask ROM
US6069033A (en) Method of manufacturing a non-volatile memory and a CMOS transistor
EP0804805B1 (en) Method of forming transistors in a peripheral circuit
KR100356825B1 (en) Method for manufacturing mask rom cell
US6998316B2 (en) Method for fabricating read only memory including a first and second exposures to a photoresist layer
JP2001351992A (en) Method for manufacturing semiconductor device
JPH1032243A (en) Manufacture of semiconductor device
JP2003158206A (en) Method for manufacturing silicide film of flat cell memory device
US6765263B2 (en) Semiconductor device and method for fabricating the same
US5891781A (en) Method for coding mask read-only memory
US6319781B1 (en) Method of fabricating self-aligned multilevel mask ROM
US5933722A (en) Method for manufacturing well structure in integrated circuit
US6806142B1 (en) Method for coding semiconductor permanent store ROM
JP2668490B2 (en) Mask ROM manufacturing method
US6756275B1 (en) Method for minimizing product turn-around time for making semiconductor permanent store ROM cell

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee