KR100356509B1 - Proportional integral derivative module apparatus having input/output function - Google Patents

Proportional integral derivative module apparatus having input/output function Download PDF

Info

Publication number
KR100356509B1
KR100356509B1 KR1019960005012A KR19960005012A KR100356509B1 KR 100356509 B1 KR100356509 B1 KR 100356509B1 KR 1019960005012 A KR1019960005012 A KR 1019960005012A KR 19960005012 A KR19960005012 A KR 19960005012A KR 100356509 B1 KR100356509 B1 KR 100356509B1
Authority
KR
South Korea
Prior art keywords
unit
analog
digital
pid
input
Prior art date
Application number
KR1019960005012A
Other languages
Korean (ko)
Other versions
KR970062835A (en
Inventor
이종표
Original Assignee
엘지산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지산전 주식회사 filed Critical 엘지산전 주식회사
Priority to KR1019960005012A priority Critical patent/KR100356509B1/en
Publication of KR970062835A publication Critical patent/KR970062835A/en
Application granted granted Critical
Publication of KR100356509B1 publication Critical patent/KR100356509B1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B6/00—Internal feedback arrangements for obtaining particular characteristics, e.g. proportional, integral, differential
    • G05B6/02—Internal feedback arrangements for obtaining particular characteristics, e.g. proportional, integral, differential electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00—Automatic controllers
    • G05B11/01—Automatic controllers electric
    • G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
    • G05B11/42—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P.I., P.I.D.
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25369—Control of states, real time

Abstract

PURPOSE: A PID(Proportional Integral Derivative) module apparatus having an input/output function is provided to reduce the processing time by allowing a measuring value and an operating value to control a processor in an analog/digital converting unit and a digital/analog converting unit. CONSTITUTION: A CPU(Central Processing Unit) module(23) inputs/outputs PID calculating information. An interface unit(24) receives the PID calculating information from the CPU module(23) to transmit it. A common RAM(Random access memory)(25) and a local RAM(26) receives the PID calculating information through the interface unit(24) to store it. A microprocessor unit(32) receives data from the local RAM(26) through a buffer unit(27) and measured data through a buffer unit(40) to perform a PID calculating processing on the received data and outputs operating data through the buffer unit(40). An operating system ROM(Read Only Memory)(30) stores data for realizing an operating system through the microprocessor unit(32). A display unit(31) displays a present PID module status processed through the microprocessor unit(32). An analog/digital input unit(21) receives the measured value of a processor through an input unit(34) to amplify it through an amplifying unit(35) and convert the amplified value into a digital signal through an analog/digital converting unit(36), and inputs measured data to microprocessor unit(32) through the buffer unit(40). A digital/analog output unit(22) converts the operated data into an analog signal through the digital analog converting unit(37), amplifies it through an amplifying unit(38), and outputs it through an output unit(39).

Description

입/출력 기능을 내장한 피아이디(PID) 모듈장치PID module device with built-in input / output function

본 발명은 입/출력 기능을 내장한 피아이디(PID) 모듈장치에 관한 것으로, 특히 피아이디(PID) 모듈내에 아날로그/디지탈 변환모듈과 디지탈/아날로그 변환모듈을 내장시켜 측정값과 조작값이 씨피유 모듈을 통하지 않고 프로세서를 제어하도록 하는 입/출력 기능을 내장한 피아이디(PID) 모듈장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PID module device having an input / output function. In particular, the analog / digital conversion module and the digital / analog conversion module are embedded in the PID module so that the measured value and the manipulated value are stored in the CPI. The present invention relates to a PID module device having an input / output function for controlling a processor without passing through a module.

제1도는 일반적인 피아이디(PID) 모듈장치의 블록도로서, 이에 도시된 바와같이 피아이디(PID: Proportional Integral Derivative) 연산정보를 입/출력하는 씨피유 모듈(10)과, 상기 씨피유 모듈(10)의 피아이디(PID) 연산정보를 입력받아 전달하는 인터페이스부(11)와, 상기 인터페이스부(11)를 통해 피아이디(PID) 연산정보를 전달받아 저장하는 공용램(12)과, 상기 인터페이스부(11)를 통해 데이타를 입력받아 저장하는 로칼 램(13)과, 상기 로칼 램(13)의 데이타를 입력받아 전달하는 버퍼부(14)와, 상기 버퍼부(14)를 통해 데이타를 입력받아 피아이디(PID) 연산처리를 한 후 상기 버퍼부(14)를 통해 데이타를 상기 로칼 램(13)에 출력하는 마이크로 프로세서부(19)와, 상기 마이크로 프로세서부(19)의 주변에 있는 칩을 선택하는 멀티플렉서부(15)와, 전원이 차단될때 리세트 신호를 상기 마이크로 프로세서부 (19)에 출력하는 리세트부(16)와, 상기 마이크로 프로세서부(19)를 통해 오퍼레이팅 시스템을 구현하는 데이타를 저장시킨 오퍼레이팅 시스템 롬(17)과, 상기 마이크로 프로세서부(19)를 통해 처리되는 피아이디(PID) 모듈의 현재 상태를 표시하는 디스플레이부(18)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.FIG. 1 is a block diagram of a general PID module device. As shown therein, a CPI module 10 for inputting / outputting a PID (Portional Integral Derivative) calculation information and the CPI module 10 are shown in FIG. An interface unit 11 for receiving and transmitting PID operation information of the ID, a common RAM 12 for receiving and storing PID operation information through the interface unit 11, and the interface unit; A local RAM 13 for receiving and storing data through the buffer 11; a buffer unit 14 for receiving and transferring data of the local RAM 13; and receiving data through the buffer unit 14. After the PID operation is processed, the microprocessor unit 19 for outputting data to the local RAM 13 through the buffer unit 14 and a chip around the microprocessor unit 19 The multiplexer section 15 to select and reset signals when the power is cut off. A reset unit 16 output to the microprocessor unit 19, an operating system ROM 17 storing data for implementing an operating system via the microprocessor unit 19, and the microprocessor unit 19 It consists of a display unit 18 for displaying the current state of the PID (PID) module to be processed through the), the operation thereof will be described as follows.

인터페이스부(11)는 씨피유 모듈(10)의 피아이디(PID) 연산정보를 입력받아 공용 램(12) 및 로칼 램(13)에 출력하여 그 공용 램(12)과 로칼 램(13)은 데이타를저장하고, 마이크로 프로세서부(19)는 상기 로칼 램(13)의 데이타를 버퍼부(14)를 통해 입력받아 피아디(PID) 연산을 하고, 그 연산된 조작값은 다시 버퍼부(14)를 통해 상기 로칼 램(13)에 저장되며, 이때 피아이디(PID) 모듈의 모든 제어는 상기 마이크로 프로세서부(19)에서 수행한다.The interface unit 11 receives PID operation information of the CPI module 10 and outputs it to the common RAM 12 and the local RAM 13, and the common RAM 12 and the local RAM 13 transmit data. The microprocessor unit 19 receives the data of the local RAM 13 through the buffer unit 14 to perform a PID operation, and the calculated operation value is returned to the buffer unit 14. It is stored in the local RAM 13 through, where all control of the PID module is performed by the microprocessor unit 19.

그리고, 상기 피아이디(PID) 모듈은 어떤 프로세서의 목표값을 최적으로 제어하기 위해 측정값을 읽어 상기 목표값과 측정값의 차, 즉 오차를 감소시키는 방향으로 피아이디(PID) 상수를 조합하여 상기 프로세서를 최적으로 제어하기 위한 조작값을 출력한다.The PID module reads a measured value and combines PID constants in a direction of reducing a difference between the target value and the measured value, that is, an error, in order to optimally control a target value of a processor. Outputs an operation value for optimally controlling the processor.

그러나, 상기 일반적인 피아이디(PID) 모듈에 있어서는 독립된 아날로그/디지탈 변환 모듈과 디지탈/아날로그 변환 모듈을 조합하므로, 피아이디(PID) 모듈의 측정값과 조작값으로 정확히 맞추기가 어렵고, 아울러 상기 측정값은 아날로그/디지탈 변환 모듈로 변환시켜 씨피유 모듈을 통해 피아이디(PID)로 입력되고, 상기 조작값은 상기 씨피유 모듈을 통해 디지탈/아날로그 변환 모듈로 변환시켜 출력되기 때문에 처리속도가 지연되어 실시간 제어가 어려운 문제점이 있었다.However, in the general PID module, since an independent analog / digital conversion module and a digital / analog conversion module are combined, it is difficult to accurately match the measured value and the operation value of the PID module, and the measured value Is converted into an analog / digital conversion module and input to the PID through the CPI module, and the operation value is converted into a digital / analog conversion module through the CPI module and outputted so that the processing speed is delayed and real-time control is performed. There was a difficult problem.

따라서, 본 발명은 프로세서의 측정값을 입력받아 증폭하여 아날로그 신호(측정값)를 디지탈 신호로 변환하고, 마이크로 프로세서는 버퍼를 통해 디지탈 신호 (측정값)를 입력받아 목표값과 측정값의 차, 즉 조작값을 연산하고, 상기 연산된 디지탈 신호(조작값)를 아날로그 신호로 변환시켜 증폭하여 프로세서에 출력하도록 하는 입/출력 기능을 내장한 피아이디(PID) 모듈장치를 제공함에 있는 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Accordingly, the present invention receives and amplifies the measured value of the processor and converts the analog signal (measured value) into a digital signal, and the microprocessor receives the digital signal (measured value) through the buffer and the difference between the target value and the measured value, In other words, it provides a PID module device having an input / output function that calculates an operation value, converts the calculated digital signal (operation value) into an analog signal, and amplifies and outputs it to a processor. When described in detail with reference to the accompanying drawings as follows.

제2도는 본 발명 피아이디(PID) 모듈장치의 블록도로서, 이에 도시된 바와같이 피아이디(PID) 연산정보를 입/출력하는 씨피유 모듈(23)과, 상기 씨피유 모듈(23)의 피아이디(PID) 연산정보를 입력받아 전달하는 인터페이스부(24)와, 상기 인터페이스부(24)를 통해 피아이디(PID) 연산정보를 전달받아 저장하는 공용 램(25)과, 상기 인터페이스부(24)를 통해 데이타를 입력받아 저장하는 로칼 램(26)과, 상기 로칼 램(26)의 데이타를 입력받아 전달하는 버퍼부(27)와, 버퍼부(40)를 통해 데이타를 입력받아 피아이디(PID) 연산처리를 한후 다시 상기 버퍼부(40)를 통해 연산된 데이타를 디지탈/아날로그 변환부(37)에 출력하는 마이크로 프로세서부(32)와, 상기 마이크로 프로세서부(32)의 주변에 있는 칩을 선택하는 멀티플렉서부(28)와, 전원이 차단될때 리세트 신호를 상기 마이크로 프로세서부(32)에 출력하는 리세트부(29)와, 상기 마이크로 프로세서부(32)를 통해 오퍼레이팅 시스템을 구현하는 데이타를 저장시킨 오퍼레이팅 시스템 롬(30)과, 상기 마이크로 프로세서부 (32)를 통해 처리되는 피아이디(PID) 모듈의 현재 상태를 표시하는 디스플레이부 (31)와, 프로세서의 측정값을 입력받는 입력부(34)와, 상기 입력부(34)의 전압/전류값을 입력 받아 증폭하는 증폭부(35)와, 상기 증폭부(35)의 아날로그 신호를 디지탈 신호로 변환시키는 아날로그/디지탈 변환부(36)와, 상기 아날로그/디지탈 변환부(36)의 디지탈 신호를 입력받아 상기 마이크로 프로세서부(32)에 전달하는 버퍼부(40)와, 상기 마이크로 프로세서부(32)에서는 측정값과 목표값에서 계산된 조작값을 상기 버퍼부(40)로 출력하고, 이 디지탈 값을 아날로그 값으로 변환시키는 디지탈/아날로그 변환부(37)와, 상기 디지탈/아날로그 변환부(37)의 아날로그 신호를 증폭시키는 증폭부(38)와, 상기 증폭부(38)의 증폭된 아날로그 신호를 입력받아 프로세서에 출력하는 출력부(39)와, 상기 아날로그/디지탈 변환 및 디지탈/아날로그 변환을 하기 위한 오프셋(Offset) 및 이득(Gain)의 데이타가 저장된 메모리 백업부(33)와, 상기 입력부(34), 증폭부(35) 및 아날로그/디지탈 변환부(36)로 구성된 아날로그/디지탈 입력부(21)와 상기 디지털/아날로그 변환부(37), 증폭부(38) 및 출력부(39)로 구성된 디지털/아날로그 출력부(22)에 전원을 공급하는 전원부(41)로 구성된 것으로, 이의 작용 및 효과를 상세히 설명하면 다음과 같다.FIG. 2 is a block diagram of a PID module device according to the present invention. As illustrated therein, a CPI module 23 for inputting / outputting PID operation information and a PID of the CPI module 23 are shown in FIG. An interface unit 24 for receiving and transmitting (PID) operation information, a common RAM 25 for receiving and storing PID operation information through the interface unit 24, and the interface unit 24. Local RAM (26) for receiving and storing data through a buffer, a buffer unit (27) for receiving and transmitting data of the local RAM (26), and data received through a buffer unit (PID). After the arithmetic processing, the microprocessor unit 32 for outputting the data calculated through the buffer unit 40 to the digital / analog converting unit 37, and a chip around the microprocessor unit 32 Select the multiplexer section 28 and the reset signal when the power is cut off. A reset unit 29 output to the black processor unit 32, an operating system ROM 30 storing data for implementing an operating system via the microprocessor unit 32, and the microprocessor unit 32. A display unit 31 displaying a current state of the PID module processed through the input unit, an input unit 34 for receiving a processor measurement value, and amplifying the voltage / current value of the input unit 34 The amplifying section 35, the analog / digital converting section 36 for converting the analog signal of the amplifying section 35 into a digital signal, and the digital signal from the analog / digital converting section 36. The buffer unit 40 to be transmitted to the processor unit 32 and the microprocessor unit 32 output the operation value calculated from the measured value and the target value to the buffer unit 40, and the digital value is converted into an analog value. Convert to A digital / analog converter 37, an amplifying unit 38 for amplifying the analog signal of the digital / analog converter 37, and an amplified analog signal of the amplifying unit 38 to be received and output to the processor An output unit 39, a memory backup unit 33 storing data of offset and gain for the analog / digital conversion and the digital / analog conversion, the input unit 34, and the amplifier unit ( 35) and an analog / digital input unit 21 including an analog / digital converter 36 and a digital / analog output unit composed of the digital / analog converter 37, an amplifier 38, and an output unit 39 ( It is composed of a power supply unit 41 for supplying power to 22, it will be described in detail the operation and effect thereof.

아날로그/디지탈 입력부(21)는 프로세서의 측정값을 입력부(34)를 통해 읽어들이고, 증폭부(35)는 그 입력부(34)의 아날로그 신호(측정값), 즉 전압 또는 전류값을 증폭하여 아날로그/디지탈 변환부(36)로 출력하고, 그 아날로그/디지탈 변환부(36)는 아날로그 신호를 디지탈 신호로 변환시켜 버퍼부(40)를 통해 마이크로 프로세서부(32)에 출력하며, 이에 따라 그 마이크로 프로세서부(32)는 목표값과 측정값의 차를 최소로 하는 조작값을 상기 버퍼부(40)를 통해 디지탈/아날로그 변환부 (37)에 출력하고, 그 디지탈/아날로그 변환부(37)는 조작값을 디지탈 신호에서 아날로그 신호로 변환시켜 증폭부(38)에 출력하고, 상기 아날로그 신호는 증폭되어 출력부(39)를 통해 제어하고자 하는 프로세서에 출력값을 전송한다.The analog / digital input unit 21 reads the measured value of the processor through the input unit 34, and the amplifying unit 35 amplifies the analog signal (measurement value), that is, the voltage or current value of the input unit 34, to analog. Output to the digital processor 36, and the analog / digital converter 36 converts the analog signal into a digital signal and outputs the analog signal to the microprocessor unit 32 through the buffer unit 40. The processor unit 32 outputs an operation value for minimizing the difference between the target value and the measured value to the digital / analog converter 37 through the buffer unit 40, and the digital / analog converter 37 The manipulation value is converted into an analog signal and output to the amplifying unit 38. The analog signal is amplified and transmitted to the processor to be controlled through the output unit 39.

이상에서 상세히 설명한 바와같이 본 발명은 한 모듈내에 입출력 모듈이 내장되기 때문에 프로세서 제어를 할때 측정값과 조작값이 내장된 아날로그/디지탈 모듈 및 디지탈/아날로그 모듈의 변환값과 동일하기 때문에 변환시킬 필요가 없고, 아울러 측정값과 조작값이 씨피유 모듈을 통하지 않고 내장된 아날로그/디지탈 변환부 및 디지탈/아날로그 변환부에서 직접 프로세서를 제어하기 때문에 처리시간의 단축으로 인한 실시간 제어를 할 수 있는 효과가 있다.As described in detail above, in the present invention, since the input / output module is embedded in one module, when the processor is controlled, the measurement value and the operation value are the same as the conversion values of the analog / digital module and the digital / analog module with the built-in module. In addition, since the measured value and the manipulated value are directly controlled by the built-in analog / digital converter and digital / analog converter without going through the CPI module, real-time control is possible due to the reduction of processing time. .

제 1 도는 일반적인 피아이디(PID) 모듈장치의 블록도.1 is a block diagram of a general PID module device.

제 2 도는 본 발명 피아이디(PID) 모듈장치의 블록도.2 is a block diagram of the present invention (PID) module device.

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

20 : 피아이디 연산부 21 : 아날로그/디지탈 입력부20: PID calculator 21: analog / digital input unit

22 : 디지탈/아날로그 출력부 23 : 씨피유 모듈22: digital / analog output unit 23: CPI module

24 : 인터페이스부 25 : 공용 램24: interface unit 25: shared RAM

26 : 로칼 램 27,40 : 버퍼부26: local RAM 27, 40: buffer

28 : 멀티플렉서부 29 : 리세트부28: multiplexer section 29: reset section

30 : 오퍼레이팅 시스템 롬 31 : 디스플레이부30: operating system ROM 31: display unit

32 : 마이크로 프로세서부 33 : 메모리 백업부32: microprocessor unit 33: memory backup unit

34 : 입력부 35,38 : 증폭부34 input unit 35, 38 amplification unit

36 : 아날로그/디지탈 변환부 37 : 디지탈/아날로그 변환부36: analog / digital converter 37: digital / analog converter

39 : 출력부 41 : 전원부39: output section 41: power supply section

Claims (1)

피아이디(PID) 연산정보를 입/출력하는 씨피유 모듈(23)과, 상기 씨피유 모듈(23)의 피아이디(PID) 연산정보를 입력받아 전달하는 인터페이스부(24)와, 상기 인터페이스부(24)를 통해 피아이디(PID) 연산정보를 전달받아 저장하는 공용 램(25) 및 로칼 램(26)과, 상기 로칼 램(26)의 데이타를 버퍼부(27)를 통해 입력받고, 아울러 측정 데이터를 버퍼부(40)를 통해 입력받아 피아이디(PID) 연산처리를 한후 다시 상기 버퍼부(40)를 통해 조작 데이타로 출력하는 마이크로 프로세서부(32)와, 상기 마이크로 프로세서부(32)를 통해 오퍼레이팅 시스템을 구현하는 데이타를 저장시킨 오퍼레이팅 시스템 롬(30)과, 상기 마이크로 프로세서부(32)를 통해 처리되는 피아이디(PID) 모듈의 현재 상태를 표시하는 디스플레이부(31)와, 프로세서의 측정값을 입력부(34)를 통해 입력받아 증폭부(35)를 통해 증폭하고 아날로그/디지탈 변환부(36)를 통해 디지탈 신호로 변환한 후 상기 버퍼부(40)를 통해 상기 마이크로 프로세서부(32)에 측정데이터로 입력하는 아날로그/디지탈 입력부(21)와, 상기 마이크로 프로세서부(32)에서 연산되어 상기 버퍼부(40)를 통한 조작 데이터를 디지탈/아날로그 변환부(37)를 통해 아날로그 신호로 변환하고 증폭부(38)를 통해 증폭한 후 출력부(39)를 통해 출력하는 디지털/아날로그 출력부(22)와, 상기 아날로그/디지탈 변환 및 디지탈/아날로그 변환을 하기 위한 오프셋(Offset) 및 이득(Gain)의 데이타가 저장된 메모리 백업부(33)와, 상기 아날로그/디지탈 입력부(21) 및 디지털/아날로그 출력부(22)에 전원을 공급하는 전원부(41)를 포함하여 구성된 것을 특징으로 하는 입/출력 기능을 내장한 피아이디(PID) 모듈장치.CPI module 23 for inputting / outputting PID operation information, an interface unit 24 for receiving and transmitting PID operation information of the CPI module 23, and the interface unit 24. The common RAM 25 and the local RAM 26 that receive and store the PID calculation information through the) and the data of the local RAM 26 are input through the buffer unit 27, and measurement data is also received. The microprocessor unit 32 receives the input through the buffer unit 40 and then outputs the manipulation data through the buffer unit 40 and the microprocessor unit 32. An operating system ROM 30 storing data implementing an operating system, a display unit 31 displaying a current state of a PID module processed through the microprocessor unit 32, and a processor measurement Amplify the value through the input unit 34 An analog / digital input unit which amplifies through the unit 35 and converts it into a digital signal through the analog / digital conversion unit 36 and inputs the measurement data to the microprocessor unit 32 through the buffer unit 40 ( 21 and the microprocessor unit 32, the operation data through the buffer unit 40 is converted into an analog signal through the digital / analog converter 37 and amplified by the amplifier 38. A digital / analog output unit 22 output through the output unit 39, and a memory backup unit 33 storing data of offset and gain for the analog / digital conversion and the digital / analog conversion. And an input / output function (PID) module having an input / output function, characterized in that it comprises a power supply unit 41 for supplying power to the analog / digital input unit 21 and the digital / analog output unit 22. Device.
KR1019960005012A 1996-02-28 1996-02-28 Proportional integral derivative module apparatus having input/output function KR100356509B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960005012A KR100356509B1 (en) 1996-02-28 1996-02-28 Proportional integral derivative module apparatus having input/output function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960005012A KR100356509B1 (en) 1996-02-28 1996-02-28 Proportional integral derivative module apparatus having input/output function

Publications (2)

Publication Number Publication Date
KR970062835A KR970062835A (en) 1997-09-12
KR100356509B1 true KR100356509B1 (en) 2002-12-26

Family

ID=37489515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005012A KR100356509B1 (en) 1996-02-28 1996-02-28 Proportional integral derivative module apparatus having input/output function

Country Status (1)

Country Link
KR (1) KR100356509B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465827B1 (en) * 2010-03-24 2014-11-27 엘에스산전 주식회사 Analog output module and method for adjusting offset and gain

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465827B1 (en) * 2010-03-24 2014-11-27 엘에스산전 주식회사 Analog output module and method for adjusting offset and gain

Also Published As

Publication number Publication date
KR970062835A (en) 1997-09-12

Similar Documents

Publication Publication Date Title
JPH10261185A (en) Input/output coexisting type signal converter
KR970060999A (en) Low Power Standby Mode for Remote Sensing Devices
EP0838914A3 (en) Circuit arrangement for amplifying an electrical signal converted from an optical signal
US6843109B2 (en) Barycentric position measuring apparatus
KR100356509B1 (en) Proportional integral derivative module apparatus having input/output function
AU5675601A (en) Measurement data processing system
JP2004085288A (en) Multivariable transmitter
KR200231766Y1 (en) Digital Multi-Transducer
US6212580B1 (en) Integrated recorder system which reads an instrumental signal from an input module so as to record instrumental data derived from the instrumental signal, and transmits the instrumental data recorded therein to an output module
KR0160809B1 (en) Data logger for measuring the multi-channel temperature
JP3115358B2 (en) Pressure control device
WO2002029909B1 (en) Universal temperature compensation application specific integrated circuit
KR980007150A (en) Communication speed connecting device of communication device
JPH0823509B2 (en) Multi-point temperature measuring device
JPH0516507Y2 (en)
JPH06207861A (en) Method of converting signal
JPH04318698A (en) Sensor signal input unit
JP2541438B2 (en) Signal input circuit
JPH07281834A (en) Analog signal converter
JP3112041B2 (en) Multi-point measuring device
JPH0795830B2 (en) Solid-state imaging device
JP3176971B2 (en) Instrumentation system with maintenance function
KR19980057445U (en) Analog input device
JP2000283903A (en) External output method for measured load in material testing device, and material testing device
JPH07219610A (en) Controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130515

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140620

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee