KR100353839B1 - Analog Frequency Discriminator Circuit with high efficiency - Google Patents
Analog Frequency Discriminator Circuit with high efficiency Download PDFInfo
- Publication number
- KR100353839B1 KR100353839B1 KR1020000083251A KR20000083251A KR100353839B1 KR 100353839 B1 KR100353839 B1 KR 100353839B1 KR 1020000083251 A KR1020000083251 A KR 1020000083251A KR 20000083251 A KR20000083251 A KR 20000083251A KR 100353839 B1 KR100353839 B1 KR 100353839B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- analog
- input
- frequency discriminator
- receiving
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000003139 buffering effect Effects 0.000 claims abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 7
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 7
- 230000010363 phase shift Effects 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 230000000295 complement effect Effects 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 고효율의 아날로그 주파수 판별회로에 관한 것임.The present invention relates to a high efficiency analog frequency discrimination circuit.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
본 발명은 아날로그 곱셈기와 저역 통과 특성을 갖는 차동 증폭기로 구성되어, CMOS(Complementary Metal-Oxide Semiconductor, 이하 CMOS 라 함)집적회로 공정으로 제작 가능한 고효율의 아날로그 주파수 판별회로를 제공하는데 그 목적이 있음.An object of the present invention is to provide a high efficiency analog frequency discrimination circuit, which is composed of an analog multiplier and a differential amplifier having low pass characteristics, and which can be fabricated by a CMOS (Complementary Metal-Oxide Semiconductor, CMOS) integrated circuit process.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
본 발명은, 아날로그 주파수 판별기에 있어서, 외부로부터 FM(Frequency Modulation)-IF(intermediate Frequency) 신호를 입력받는 입력 수단; 상기 입력 수단으로부터 신호를 전달받아 위상차를 90 도 되는 신호를 출력하는 위상 변위 수단; 상기 입력 수단 및 상기 위상 변위 수단으로부터 신호를 입력받고, 입력받은 두 신호를 곱하여 출력하는 곱셈 수단; 상기 곱셈 수단의 입력 바이어스를 제어하는 바이어스 제어 수단; 상기 곱셈 수단의 출력을 입력받아 전달하는 버퍼링 수단; 및 상기 버퍼링 수단에 연결되어 아날로그 곱셈기에서 출력되는 고조파 성분을 증폭하는 증폭수단을 포함함.The present invention provides an analog frequency discriminator comprising: input means for receiving an FM (Frequency Modulation) -IF (intermediate frequency) signal from an external device; Phase shift means for receiving a signal from the input means and outputting a signal having a phase difference of 90 degrees; Multiplication means for receiving a signal from the input means and the phase shift means, and multiplying the two received signals; Bias control means for controlling an input bias of the multiplication means; Buffering means for receiving and transmitting the output of the multiplication means; And amplifying means connected to the buffering means to amplify the harmonic components output from the analog multiplier.
4. 발명의 중요한 용도4. Important uses of the invention
본 발명은 아날로그 / 디지탈 혼성 신호 집적 회로에 이용됨.The present invention is used in analog / digital mixed signal integrated circuits.
Description
본 발명은 고효율의 아날로그 주파수 판별기 회로에 관한 것으로, 특히 아날로그 곱셈기(Analog Multiplier)와 저역 통과(Low-Pass) 특성을 갖는 차동 증폭기로 구성되어, CMOS(Complementary Metal-Oxide Semiconductor)집적회로 공정으로 제작 가능한 고효율의 아날로그 주파수 판별 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high efficiency analog frequency discriminator circuit. In particular, the present invention relates to a differential metal integrated circuit (CMOS) integrated circuit process consisting of a differential amplifier having an analog multiplier and a low-pass characteristic. The present invention relates to a highly efficient analog frequency discrimination circuit that can be manufactured.
최근 각종 휴대 단말기 및 무선 통신기기가 소형, 경량, 저가화 방향으로 발전하면서 이들 기기를 구성하는 부품들의 소형화, 고집적화가 요구되고 있다. 특히 단거리 무선 네트워크의 표준으로 등장하고 있는 블루투스(Bluetooth)나 기존의 무선 LAN(Local Area Network)의 경우 이를 구성하는 모든 부품들을 1~2개의 실리콘 칩에 집적하는 시스템 온 칩(SOC : System on Chip)기술을 활용하여 단말기의 크기를 극도로 줄이는 연구가 진행되고 있다. 모뎀(Modulator-Demodulator)이라 불리는 변복조기는 이러한 칩의 주요 구성 요소인데, 종래에는 보통 바이폴라 (bipolar) 집적회로 형태로 제작되거나, CMOS 를 이용하더라도 도 3 에 도시된 바와 같이 주파수 판별기 다음 단에 전력 소모량이 많은 저역 통과 필터(Low-Pass Filter)를 추가해야만 했다. 한편, 바이폴라 집적회로는 CMOS 에 비해 공정 비용이 많이 들 뿐만 아니라 향후 모뎀을 디지털 베이스밴드 처리기 내에 통합시키기 어려운 문제점이 있다.In recent years, various portable terminals and wireless communication devices have been developed in the direction of small size, light weight, and low cost, and miniaturization and high integration of components constituting these devices are required. In particular, in the case of Bluetooth, which is emerging as a standard for short-range wireless networks, and a conventional wireless local area network (LAN), a system on chip (SOC) integrating all components constituting the same into one or two silicon chips Research is being conducted to reduce the size of the terminal to the extreme using technology. A modulator, called a modulator-demodulator, is the main component of such a chip, which is conventionally manufactured in the form of a bipolar integrated circuit, or even using a CMOS, after the frequency discriminator as shown in FIG. We had to add a low-cost, low-pass filter. On the other hand, bipolar integrated circuits are not only expensive to process compared to CMOS, but also have difficulty in integrating modems into digital baseband processors in the future.
이 외에도 종래에는 전압제어발진기 (Voltage Controlled Oscillator, VCO)와 위상-주파수 검출기(Phase Frequency Detector), 저역 통과 필터로 구성된 위상동기 루프 (PLL : Phase Locked Loop) 형태의 복조기와, 아날로그-디지털 변환기 (ADC : Analog to Digital Converter)를 이용하여 디지털적으로 복조 신호를 추출하는 방법이 있다. 그러나, 이러한 방식은 회로 구성이 복잡하고 VCO, ADC 및 버퍼에서 전력을 비교적 많이 소모하는 등의 문제점이 있다.In addition, a conventional phase locked loop (PLL) type demodulator consisting of a voltage controlled oscillator (VCO), a phase-frequency detector (PCO) and a low pass filter, and an analog-to-digital converter ( There is a method of extracting a demodulated signal digitally using an analog-to-digital converter (ADC). However, this method has problems such as complicated circuit configuration and relatively high power consumption in the VCO, ADC, and buffer.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위해 제안된 것으로, 아날로그 곱셈기(Analog Multiplier)와 저역 통과(Low-Pass) 특성을 갖는 차동 증폭기로 구성되어, CMOS(Complementary Metal-Oxide Semiconductor)집적회로 공정으로 제작 가능한 고효율의 아날로그 주파수 판별 회로를 제공하는 데 그 목적이 있다.The present invention has been proposed to solve the above problems, and consists of a differential amplifier having an analog multiplier and a low-pass characteristic, a CMOS (Complementary Metal-Oxide Semiconductor) integrated circuit. The purpose is to provide a highly efficient analog frequency discrimination circuit that can be manufactured in a process.
도 1 은 종래의 주파수 판별기의 구조도.1 is a structural diagram of a conventional frequency discriminator.
도 2 은 본 발명에 따른 주파수 판별기의 일실시예 블록도.2 is a block diagram of one embodiment of a frequency discriminator in accordance with the present invention;
도 3 는 본 발명에 따른 주파수 판별기의 주요부에 대한 일실시예 회로도.3 is an embodiment circuit diagram of an essential part of a frequency discriminator according to the present invention;
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
11 : 주파수 변조(FM)-중간 주파수(IF) 신호 입력단11: Frequency Modulation (FM)-Intermediate Frequency (IF) Signal Input
12 : 위상변 위기와 대역 통과 필터(BPF)12: Phase Shifter and Bandpass Filter (BPF)
13 : 아날로그 곱셈기 14 : 버퍼13: analog multiplier 14: buffer
15 : 저역 통과 필터(LPF) 16 : 주파수 복조 신호 출력단15: low pass filter (LPF) 16: frequency demodulation signal output stage
상기 목적을 달성하기 위한 본 발명은, 아날로그 주파수 판별기에 있어서, 외부로부터 FM(Frequency Modulation)-IF(intermediate Frequency) 신호를 입력받는 입력 수단; 상기 입력 수단으로부터 신호를 전달받아 위상차를 90 도 되는 신호를 출력하는 위상 변위 수단; 상기 입력 수단 및 상기 위상 변위 수단으로부터 신호를 입력받고, 입력받은 두 신호를 곱하여 출력하는 곱셈 수단; 상기 곱셈 수단의 입력 바이어스를 제어하는 바이어스 제어 수단; 상기 곱셈 수단의 출력을 입력받아 전달하는 버퍼링 수단; 및 상기 버퍼링 수단에 연결되어 아날로그 곱셈기에서 출력되는 고조파 성분을 증폭하는 증폭수단을 포함한다.In order to achieve the above object, the present invention provides an analog frequency discriminator comprising: input means for receiving an FM (Frequency Modulation) -IF signal from an external device; Phase shift means for receiving a signal from the input means and outputting a signal having a phase difference of 90 degrees; Multiplication means for receiving a signal from the input means and the phase shift means, and multiplying the two received signals; Bias control means for controlling an input bias of the multiplication means; Buffering means for receiving and transmitting the output of the multiplication means; And amplifying means connected to the buffering means to amplify the harmonic components output from the analog multiplier.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 종래의 주파수 판별기의 구조도이다.1 is a structural diagram of a conventional frequency discriminator.
일반적인 아날로그 주파수 판별기의 구조는 도시된 바와 같이, 주파수 변조(FM : Frequency Modulation)-중간 주파수(IF : intermediate Frequency)신호 입력단(11), 아날로그 곱셈기(Analog Multiplier)(13), 위상 변위기(Phase Shifter) 및 대역 통과 필터(Bandwidth Pass Filter)(12), 버퍼(14), 그리고 저역통과 필터(Low-Pass Filter)(15)를 구비한다.The structure of a general analog frequency discriminator is, as shown, a frequency modulation (FM) -intermediate frequency (IF) signal input stage 11, an analog multiplier 13, a phase shifter ( A phase shifter, a bandwidth pass filter 12, a buffer 14, and a low-pass filter 15.
FM-IF 신호 입력단(11)은 아날로그 주파수 판별을 위한 신호를 입력받는 부분으로 아날로그 곱셈기(13) 및 위상 변위기와 대역 통과 필터(12)에 연결되고, 입력된 신호를 아날로그 곱셈기(13) 및 위상 변위기와 대역 통과 필터(12)로 전달한다.The FM-IF signal input terminal 11 receives a signal for analog frequency discrimination and is connected to the analog multiplier 13 and the phase shifter and the band pass filter 12, and the input signal is input to the analog multiplier 13 and the phase. Transfer to the displacer and band pass filter 12.
위상 변위기와 대역 통과 필터(12)는 FM-IF 신호 입력단(11)과 아날로그 곱셈기에 연결되고, 입력 신호의 위상을 90도 편이시키는 역할을 하며 이렇게 편이된 신호와 원래의 신호가 아날로그 곱셈기(13)에 의해 곱해지면 원래의 입력 신호와 주파수 복조된 신호가 합쳐진 형태의 신호가 출력된다.The phase shifter and the band pass filter 12 are connected to the FM-IF signal input terminal 11 and the analog multiplier, and serve to shift the phase of the input signal by 90 degrees, so that the shifted signal and the original signal are analog multipliers (13). If multiplied by), a signal in which the original input signal and the frequency demodulated signal are combined is output.
아날로그 곱셈기(13)는 FM-IF 신호 입력단(11), 위상 변위기와 대역 통과 필터(12) 및 버퍼(14)에 연결되고, FM-IF 신호 입력단(11)으로부터의 원래의 입력 신호와 위상 변위기와 대역 통과 필터(12)를 통과해 위상이 90도 편이된 신호를 곱해 원래의 입력 신호와 주파수 복조된 신호가 합쳐진 형태의 신호를 출력하여 버퍼(14)에 전달한다. 여기서 아날로그 곱셈기는 보통 길버트 셀 (Gilbert cell)이라고 불리는 회로로 구성되고, 위상 변위기는 수 pF 의 캐패시터로 구성되며, 대역통과 필터는 인덕터와 캐패시터가 병렬로 연결된 탱크 회로의 형태이다The analog multiplier 13 is connected to the FM-IF signal input stage 11, the phase shifter and the band pass filter 12 and the buffer 14, and the original input signal and phase shift from the FM-IF signal input stage 11. The signal is passed through the band pass filter 12 and multiplied by a phase shifted by 90 degrees to output a signal in which the original input signal and the frequency demodulated signal are combined to be delivered to the buffer 14. The analog multiplier here consists of a circuit commonly called a Gilbert cell, the phase shifter consists of several pF capacitors, and the bandpass filter is a tank circuit in which an inductor and a capacitor are connected in parallel.
버퍼(14)는 아날로그 곱셈기(13) 및 저역 통과 필터(LPF)(15)에 연결되고, 상기 아날로그 곱셈기(13)에서 생성된 신호를 손실없이 저역 통과 필터(LPF)(15)로 전달한다.The buffer 14 is connected to the analog multiplier 13 and the low pass filter (LPF) 15 and passes the signal generated by the analog multiplier 13 to the low pass filter (LPF) 15 without loss.
저역 통과 필터(LPF)(15)는 버퍼(14)와 주파수 복조 신호 출력단(16)에 연결되어, 원하는 복조신호만을 추출하기 위한 역할을 한다. 저역통과 필터는 능동 R-C 필터나 트랜스컨덕터-캐패시터(Gm-C)필터 형태로 구성된다.The low pass filter (LPF) 15 is connected to the buffer 14 and the frequency demodulated signal output 16, and serves to extract only the desired demodulated signal. The lowpass filter consists of an active R-C filter or a transconductor-capacitor (Gm-C) filter.
도 2 은 본 발명에 따른 주파수 판별기의 일실시예 블록도이다.2 is a block diagram of an embodiment of a frequency discriminator according to the present invention.
본 발명은 FM-IF 신호 입력단(21), 위상 변위기와 대역 통과 필터(22), 레벨 변위기(23), 아날로그 곱셈기(24), 버퍼(25), 차동 증폭기(26), 저역 통과 필터(LPF)(27) 및 주파수 복조 신호 출력단을 구비한다.The present invention provides an FM-IF signal input 21, a phase shifter and a band pass filter 22, a level shifter 23, an analog multiplier 24, a buffer 25, a differential amplifier 26, a low pass filter ( LPF) 27 and a frequency demodulation signal output stage.
상기 도 1 의 종래의 주파수 판별기에서 입력 신호의 크기가 작거나 LC 탱크 회로의 Q(Quality factor)가 낮은 경우, 또는 신호의 변조 지수가 작은 경우에는 주파수 판별기의 출력 신호 중에서 원하는 복조된 신호 성분의 크기는 곱셈기에서 발생되는 2차 고조파 신호에 비해 매우 작은 편이다. 따라서 원하는 신호만을 추출하기 위해서는 저역통과 필터의 Q 가 커야 하는데, 이 경우 필터의 차수가 커지면서 소비 전력도 비례해서 증가하게 된다. 그러나 휴대형 기기에서 전력 소모는 최대한 억제하여야 한다.In the conventional frequency discriminator of FIG. 1, when the magnitude of an input signal is small or the Q (Quality factor) of the LC tank circuit is low, or the modulation index of the signal is small, a desired demodulated signal among the output signals of the frequency discriminator The magnitude of the component is very small compared to the second harmonic signal generated by the multiplier. Therefore, in order to extract only the desired signal, the Q of the lowpass filter must be large. In this case, the power consumption increases proportionally as the order of the filter increases. But in portable devices, power consumption should be kept to a minimum.
이에 따라 본 발명은 종래의 아날로그 주파수 판별기 회로에 레벨 변위기(23)와 차동 증폭기(26)을 추가함으로써 전력의 소비를 줄이면서 복조 출력을 높이고자 하였다. 레벨 변위기(23)는 아날로그 곱셈기(24)의 입력단 바이어스로 작동하며, 차동 증폭기(26)가 저역 통과 필터(27)의 역할을 분담함에 따라 상기 도 1 과는 달리 저역 통과 필터(LPF)(27)를 제외하거나 혹은 최소화 할 수 있게 하였다. 이하 자세한 설명은 도 3 을 통해 하도록 한다.Accordingly, the present invention intends to increase the demodulation output while reducing the power consumption by adding the level shifter 23 and the differential amplifier 26 to the conventional analog frequency discriminator circuit. The level shifter 23 operates as an input bias of the analog multiplier 24, and unlike the FIG. 1, as the differential amplifier 26 shares the role of the low pass filter 27, the low pass filter LPF ( 27) can be excluded or minimized. Hereinafter, a detailed description will be made with reference to FIG. 3.
도 3 은 본 발명에 따른 주파수 판별기의 주요부에 대한 일실시예 회로도이다.3 is a circuit diagram of an embodiment of a main part of a frequency discriminator according to the present invention.
본 발명은 입력 신호의 바이어스를 조절하기 위한 두 개의 레벨 변위기 (31, 32), 아날로그 곱셈기(33)(M1, M2, M4, M6 ~ M9, R1, R2), 버퍼(34)(M0, M3, M5, M10), 차동 증폭기(35)(M11 ~ M15)을 구비한다.The present invention provides two level shifters 31 and 32, an analog multiplier 33 (M1, M2, M4, M6 to M9, R1, R2), a buffer 34 (M0, M3, M5, M10, and differential amplifiers 35 (M11 to M15) are provided.
수동 소자를 적게 사용할수록 집적회로 구성에 유리하므로 입력단 바이어스는 PMOS(P-Channel Metal-Oxide Semiconductor)소자로만 구성된 레벨 변위기(31, 32)를 사용하였다. 이 레벨 변위기(31, 32)를 통하여 아날로그 곱셈기(33)가 능동영역(active region)에서 동작될 수 있도록 바이어스 점을 맞출 수 있다. 즉 아날로그 곱셈기(33)를 구성하는 트랜지스터인 M2, M4, M6 ~ M9 의 게이트-소스간 전압을 트랜지스터 문턱치(threshold)전압보다 높이는 역할이다. 도 3 에서 gndb 와 vddb 는 각각 아날로그 접지점과 전원에 연결되고, vb1 과 vb2 는 외부 전류원(current source)바이어스 회로에 연결된다. 이 전압에 의해 회로의 드레인 전류가 결정되고 전체 소비 전류가 결정되는데, 보통 수십 uA 정도의 전류가 흐르도록 vb1 과 vb2 의 전압이 선택되므로 회로 전체적으로 소모되는 전력이 수십 uW 급으로 매우 낮은 편이다.As fewer passive devices are used, the input stage bias is used as a level shifter (31, 32) consisting only of P-Channel Metal-Oxide Semiconductor (PMOS) devices. The level shifters 31 and 32 allow the analog multiplier 33 to be biased so that it can be operated in an active region. That is, the gate-source voltages of the transistors M2, M4, M6, M9, M9, and M9 that constitute the analog multiplier 33 are higher than the transistor threshold voltage. In FIG. 3, gndb and vddb are connected to an analog ground point and a power supply, respectively, and vb1 and vb2 are connected to an external current source bias circuit. This voltage determines the drain current of the circuit and the total current consumption. Usually, the voltage of vb1 and vb2 is selected so that a current of several tens of uA flows, so the power consumed as a whole is very low, which is several tens of uW.
아날로그 곱셈기(33) 다음 단에는 드레인 접지형의 버퍼(34)가 연결되는데, 버퍼(34)를 구성하는 트랜지스터인 M3 의 게이트는 M6 과 M7 의 드레인에, M5 의 게이트는 M8 과 M7 의 드레인에 각각 연결된다. 이 드레인 접지형의 버퍼는 아날로그 곱셈기(33)와 차동 증폭기(35)가 직접 연결될 경우에 바이어스와 임피던스가 안 맞는 문제를 해결하기 위해 포함되었다. M3 과 M5 의 소스는 각각 차동 증폭기(35)입력단인 M14 와 M13 의 게이트에 각각 연결되어 차동 증폭기(35)의 각 트랜지스터들이 능동 영역에서 동작될 수 있도록 한다.A drain ground type buffer 34 is connected to the stage after the analog multiplier 33. The gate of the transistor M3 constituting the buffer 34 is connected to the drain of M6 and M7, and the gate of M5 is connected to the drain of M8 and M7. Each is connected. This drain ground type buffer is included to solve the problem of bias and impedance mismatch when the analog multiplier 33 and the differential amplifier 35 are directly connected. The sources of M3 and M5 are respectively connected to the gates of M14 and M13, which are input terminals of the differential amplifier 35, respectively, so that the transistors of the differential amplifier 35 can be operated in the active region.
차동 증폭기(35)의 M13 과 M14 의 크기 즉 게이트 폭 (W)과 길이 (L)의 비를 적절하게 선택하여야 효율을 높일 수 있다. 본 발명에서는 W / L 을 2u / 0.35u 로 선택하여 동작 주파수 대역을 낮추는 대신 동작 영역(dynamic range)을 높였다. 즉 곱셈기에서 출력되는 신호는 IF 주파수의 고조파(harmonics)성분과, 복조된 저주파수 신호가 합쳐진 것인데, 차동 증폭기(35)의 크기를 적절하게 선택하여 고조파 성분에 대해서는 이득이 매우 낮고 복조 신호에 대해서는 이득이 매우 크도록 한다. 만약 M13 과 M14 의 크기를 더 낮추면 복조 신호의 주파수에 대한 이득 특성이 일정하지 않게 되어 복조 신호가 왜곡될 수 있다. 반면, M13 과 M14 의 크기를 크게 하면 차동 증폭기(35)의 주파수 밴드 폭이 증가하여 고조파 성분이 출력단에 많이 나타나게 된다. 따라서 M13 과 M14 의 크기가 일정한 값을 가질 때에만 주파수 판별기의 효율이 최적이 된다.The efficiency may be increased by appropriately selecting the size of the M13 and M14 of the differential amplifier 35, that is, the ratio of the gate width (W) and the length (L). In the present invention, W / L is selected as 2u / 0.35u to increase the dynamic range instead of lowering the operating frequency band. That is, the signal output from the multiplier is a combination of the harmonics component of the IF frequency and the demodulated low frequency signal. By selecting the size of the differential amplifier 35 properly, the gain for the harmonic component is very low and the gain for the demodulated signal is Let this be very big. If the size of M13 and M14 is further lowered, the gain characteristics of the demodulated signal may not be constant, and thus the demodulated signal may be distorted. On the other hand, when the size of M13 and M14 is increased, the frequency band width of the differential amplifier 35 is increased, so that many harmonic components appear at the output terminal. Therefore, the efficiency of the frequency discriminator is optimal only when the size of M13 and M14 is constant.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
본 발명에 의한 주파수 판별기는 적은 전력을 소모하면서 복조된 출력 신호의 크기를 증가시킬 수 있고, 입력 신호의 동작 영역 (dynamic range)이 넓으며, 출력단 저역통과 필터에 요구되는 규격을 완화함으로서 CMOS 공정을 이용한 아날로그/디지털 혼성신호 집적회로의 제작을 용이하게 하는 효과가 있다.The frequency discriminator according to the present invention can increase the size of the demodulated output signal while consuming little power, has a wide dynamic range of the input signal, and relaxes the specifications required for the output lowpass filter. There is an effect of facilitating the fabrication of an analog / digital mixed signal integrated circuit.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083251A KR100353839B1 (en) | 2000-12-27 | 2000-12-27 | Analog Frequency Discriminator Circuit with high efficiency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083251A KR100353839B1 (en) | 2000-12-27 | 2000-12-27 | Analog Frequency Discriminator Circuit with high efficiency |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020054218A KR20020054218A (en) | 2002-07-06 |
| KR100353839B1 true KR100353839B1 (en) | 2002-09-28 |
Family
ID=27686960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000083251A KR100353839B1 (en) | 2000-12-27 | 2000-12-27 | Analog Frequency Discriminator Circuit with high efficiency |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100353839B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591151A (en) * | 1991-09-27 | 1993-04-09 | Matsushita Electric Ind Co Ltd | Fsk data receiver |
| JPH10294675A (en) * | 1997-04-18 | 1998-11-04 | General Res Of Electron Inc | Frequency discriminator for direct converting receiver |
| KR20000013423U (en) * | 1998-12-26 | 2000-07-15 | 서평원 | Low power consumption mobile communication terminal |
-
2000
- 2000-12-27 KR KR1020000083251A patent/KR100353839B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591151A (en) * | 1991-09-27 | 1993-04-09 | Matsushita Electric Ind Co Ltd | Fsk data receiver |
| JPH10294675A (en) * | 1997-04-18 | 1998-11-04 | General Res Of Electron Inc | Frequency discriminator for direct converting receiver |
| KR20000013423U (en) * | 1998-12-26 | 2000-07-15 | 서평원 | Low power consumption mobile communication terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020054218A (en) | 2002-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7477881B2 (en) | Intermediate frequency receiver with improved image rejection ratio | |
| US6560449B1 (en) | Image-rejection I/Q demodulators | |
| US6639447B2 (en) | High linearity Gilbert I Q dual mixer | |
| US7880546B2 (en) | Amplifier and the method thereof | |
| US7002403B2 (en) | Transconductance/C complex band-pass filter | |
| US20020030529A1 (en) | Mixer structure and method for using same | |
| US7057426B2 (en) | Frequency converter, orthogonal demodulator and orthogonal modulator | |
| US8023591B2 (en) | Method and system for a shared GM-stage between in-phase and quadrature channels | |
| US7482852B1 (en) | Inductor-less local oscillator buffer | |
| TWI397255B (en) | Method and system for configurable active/passive mixer with shared gm stage | |
| US20060091944A1 (en) | I/Q quadrature demodulator | |
| US20060245518A1 (en) | Receiver front-end with low power consumption | |
| TWI667892B (en) | A wireless radio-frequency transceiver system for internet of things | |
| Liu et al. | A 2.4 GHz receiver with a current-reused inductor-less noise-canceling balun LNA in 40 nm CMOS | |
| US8369446B2 (en) | Transmitter | |
| KR100353839B1 (en) | Analog Frequency Discriminator Circuit with high efficiency | |
| US7012487B2 (en) | Transconductance device employing native MOS transistors | |
| Zipper et al. | A Single-Chip Dual-Band CDMA2000 Transceiver in 0.13$\mu {\hbox {m}} $ CMOS | |
| Nettles et al. | Analog baseband processor for CDMA/FM portable cellular telephones | |
| US5650714A (en) | Orthogonal signal generation system | |
| Zhao et al. | A 55uW BLE Wake-up Receiver with Offset-based Peak Detection Achieving− 90dBm Sensitivity | |
| Hu et al. | A 2.9 mm2 Highly Integrated Low Noise GPS Receiver in 0.18-μm CMOS Technology | |
| CN117240222A (en) | Down-conversion circuit and front-end circuit | |
| Yin et al. | A 2.7 V CMOS IF transceiver for PHS application | |
| Tang et al. | CMOS 2.4-GHz receiver front end with area-efficient inductors and digitally calibrated 90/spl deg/delay network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080905 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |