KR100353082B1 - Random Hyperchaos signal generating circuit using HVSM model - Google Patents

Random Hyperchaos signal generating circuit using HVSM model Download PDF

Info

Publication number
KR100353082B1
KR100353082B1 KR1020010009940A KR20010009940A KR100353082B1 KR 100353082 B1 KR100353082 B1 KR 100353082B1 KR 1020010009940 A KR1020010009940 A KR 1020010009940A KR 20010009940 A KR20010009940 A KR 20010009940A KR 100353082 B1 KR100353082 B1 KR 100353082B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
previous frame
chaotic
chaos
Prior art date
Application number
KR1020010009940A
Other languages
Korean (ko)
Other versions
KR20020069643A (en
Inventor
이익수
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020010009940A priority Critical patent/KR100353082B1/en
Publication of KR20020069643A publication Critical patent/KR20020069643A/en
Application granted granted Critical
Publication of KR100353082B1 publication Critical patent/KR100353082B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/022Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04KSECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00Secret communication
    • H04K1/02Secret communication by adding a second signal to make the desired signal unintelligible
    • H04K1/025Secret communication by adding a second signal to make the desired signal unintelligible using an analogue chaotic signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Measuring Volume Flow (AREA)

Abstract

에이치.브이.에스.엠 모델을 이용한 랜덤 하이퍼카오스 신호 발생 회로가 게시된다. 랜덤 하이퍼카오스 신호 발생 회로는 이전 프레임의 x 카오스 신호와 이전 프레임의 z 카오스 신호를 수신하여, 현재 프레임의 x 카오스 신호를 발생하는 X부 비선형 맵핑회로; 이전 프레임의 y 카오스 신호와 이전 프레임의 z 카오스 신호를 수신하여, 현재 프레임의 y 카오스 신호를 발생하는 Y부 비선형 맵핑회로; 및 이전 프레임의 x 카오스 신호와 이전 프레임의 y 카오스 신호를 수신하여, 현재 프레임의 z 카오스 신호를 발생하는 Z부 비선형 맵핑회로를 구비한다. 상기 X부, Y부, Z부 비선형 맵핑회로 각각은 입력되는 이전 프레임의 신호들을 이산시키고, 좌우측 대칭시키며, 평행이동을 수행시킨다.A random hyperchaotic signal generation circuit using an H.V.S.M model is published. The random hyperchaos signal generation circuit comprises: an X-sub-nonlinear mapping circuit for receiving an x chaotic signal of a previous frame and a z chaotic signal of a previous frame and generating an x chaotic signal of a current frame; A Y-part nonlinear mapping circuit for receiving the y chaos signal of the previous frame and the z chaos signal of the previous frame and generating the y chaos signal of the current frame; And a Z portion nonlinear mapping circuit for receiving the x chaos signal of the previous frame and the y chaos signal of the previous frame and generating the z chaos signal of the current frame. Each of the X part, Y part, and Z part nonlinear mapping circuits divides signals of a previous frame to be input, symmetrically laterally and performs parallel movement.

Description

에이치.브이.에스.엠 모델을 이용한 랜덤 하이퍼카오스 신호 발생 회로{ Random Hyperchaos signal generating circuit using HVSM model}Random hyperchaos signal generating circuit using HVSM model

본 발명은 카오스(chaos) 신호를 발생시키는 카오스 신호 발생 회로에 관한 것으로서, 특히 에이치.브이.에스.엠(HVSM: Hyperchaotic Volume-Preserving Smooth-function Maps) 모델을 이용한 카오스 신호 발생 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chaos signal generation circuit for generating a chaos signal, and more particularly, to a chaos signal generation circuit using a HVSM (Hyperchaotic Volume-Preserving Smooth-function Maps) model.

카오스 신호를 발생시키는 회로는, 다양한 모델의 카오스 방정식을 적용하여 구현될 수 있다. 이러한 카오스 신호 발생 회로는 비선형 전달함수 소자, 수동소자 및 능동소자 등을 사용하여 다양한 형태로 구현될 수 있다. 또한, 출력신호는 이산시간 및 연속시간의 형태, 전압 및 전류의 형태 등으로 다양하게 제안된다. 최근 발표된 기술에 의하면, 카오스 신경망에서 카오스 뉴론이 이산시간 카오스 신호로 발생된다. 다른 기술에서는 이차원 카오스 방정식이 제안되고, 연산증폭기의 비선형회로, 지연회로, 샘플/홀드 회로를 사용하여 이산시간 카오스 신호를 발생하는회로가 칩으로 구현된다. 미국의 버클리 대학 Chua는 저항, 인덕터, 커패시터 및 비선형 저항 등의 수동소자를 사용하여 3차원 연속시간 Chua 발진기를 제안하여, 카오스 신호의 발생 원리와 다양한 카오스 어트랙터의 발생을 증명하였다. 그 외에도 단순한 카오스 발생회로가 한국 특허 제 10-185754, 10-0202423 등에 게시된다.The circuit for generating the chaos signal may be implemented by applying various models of chaos equations. Such a chaotic signal generating circuit can be implemented in various forms using a nonlinear transfer function device, a passive device, and an active device. In addition, the output signal is variously proposed in the form of discrete time and continuous time, in the form of voltage and current, and the like. According to recently published techniques, chaotic neurons are generated as discrete time chaotic signals in chaotic neural networks. In another technique, a two-dimensional chaotic equation is proposed, and a circuit for generating a discrete time chaotic signal using a nonlinear circuit, a delay circuit, and a sample / hold circuit of an operational amplifier is implemented as a chip. The University of Berkeley, Chua, proposed a three-dimensional continuous-time Chua oscillator using passive devices such as resistors, inductors, capacitors, and nonlinear resistors, demonstrating the generation principle of chaos signals and the generation of various chaotic attractors. In addition, a simple chaos generating circuit is disclosed in Korean Patent Nos. 10-185754, 10-0202423 and the like.

그러나, 이러한 종래의 카오스 신호 발생 회로에서 발생된 카오스 신호는 단순하므로, 암호 신호 등으로 이용되기에는 어려움이 있다. 즉, 종래의 카오스 신호 발생 회로는 위상공간에서 랜덤(random)도가 낮고, 균일성이 낮다는 문제점이 있다. 그리고, 종래의 카오스 회로 시스템의 카오스 신호는 역마스킹(unmasking) 예측기법 등으로 용이하게 해석될 수 있다. 따라서, 기존의 카오스 신호는 안전성이 약하다는 문제점이 있다.However, since the chaotic signal generated by such a conventional chaotic signal generating circuit is simple, it is difficult to be used as an encryption signal or the like. That is, the conventional chaos signal generation circuit has a problem of low randomness and low uniformity in phase space. The chaotic signal of the conventional chaotic circuit system can be easily interpreted using an unmasking prediction technique. Therefore, the conventional chaos signal has a problem that the safety is weak.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 랜덤도와 균일성이 높은 카오스 신호를 생성하는 카오스 신호 발생 회로를 제공하는 데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art, and an object of the present invention is to provide a chaos signal generating circuit for generating a chaos signal having high randomness and uniformity.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의 일실시예에 따른 랜덤 하이퍼카오스 신호 발생 회로를 개념적으로 나타내는 블락도이다.1 is a block diagram conceptually illustrating a random hyperchaotic signal generation circuit according to an embodiment of the present invention.

도 2는 도 1의 클럭 발생 회로에서 발생되는 제1 및 제2 클럭 신호의 타이밍도이다.2 is a timing diagram of first and second clock signals generated in the clock generation circuit of FIG. 1.

도 3은 도 1의 본 발명의 X부 비선형 맵핑회로를 개략적으로 나타내는 블락도이다.FIG. 3 is a block diagram schematically illustrating an X part nonlinear mapping circuit of the present invention of FIG. 1.

도 4는 도 3의 연산 회로를 구현하는 예를 나타내는 도면이다.4 is a diagram illustrating an example of implementing the arithmetic circuit of FIG. 3.

도 5는 도 3의 좌표축 이동회로를 구현하는 예를 나타내는 도면이다.FIG. 5 is a diagram illustrating an example of implementing the coordinate axis shifting circuit of FIG. 3.

도 6은 도3의 비선형 이산 회로를 구현하는 예를 나타내는 도면이다.FIG. 6 is a diagram illustrating an example of implementing the nonlinear discrete circuit of FIG. 3.

도 7은 도 1의 본 발명의 Y부 비선형 맵핑회로를 개략적으로 나타내는 블락도이다.FIG. 7 is a block diagram schematically illustrating a Y-part nonlinear mapping circuit of the present invention of FIG. 1.

도 8은 도 7의 연산 회로를 구현하는 예를 나타내는 도면이다.8 is a diagram illustrating an example of implementing the arithmetic circuit of FIG. 7.

도 9는 도 1의 본 발명의 Z부 비선형 맵핑회로를 개략적으로 나타내는 블락도이다.FIG. 9 is a block diagram schematically illustrating a Z portion nonlinear mapping circuit of the present invention of FIG. 1.

도 10은 비선형 맵핑회로의 전달 특성을 측정한 사진이다.10 is a photograph measuring the transfer characteristics of the nonlinear mapping circuit.

도 11은 본 발명의 카오스 신호의 시간 파형을 측정한 사진이다.11 is a photograph of a time waveform of a chaotic signal of the present invention.

도 12는 이차원의 위상 공간에서 전공간을 채우는 랜덤한 카오스어트랙터를 보여주는 도면이다.12 is a diagram illustrating a random chaotic attractor filling the entire space in a two-dimensional phase space.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 랜덤 하이퍼카오스 신호 발생 회로에 관한 것이다. 본 발명의 랜덤 하이퍼카오스 신호 발생 회로는 이전 프레임의 x 카오스 신호와 이전 프레임의 z 카오스 신호를 수신하여, 현재프레임의 x 카오스 신호를 발생하는 X부 비선형 맵핑회로; 이전 프레임의 y 카오스 신호와 상기 이전 프레임의 z 카오스 신호를 수신하여, 현재 프레임의 y 카오스 신호를 발생하는 Y부 비선형 맵핑회로; 및 상기 이전 프레임의 x 카오스 신호와 상기 이전 프레임의 y 카오스 신호를 수신하여, 현재 프레임의 z 카오스 신호를 발생하는 Z부 비선형 맵핑회로를 구비한다. 상기 X부, Y부, Z부 비선형 맵핑회로 각각은 입력되는 상기 이전 프레임의 신호들을 이산시키고, 좌우측 대칭시키며, 평행이동을 수행시킨다.One aspect of the present invention for achieving the above technical problem relates to a random hyperchaos signal generation circuit. The random hyperchaos signal generation circuit of the present invention comprises: an X-part nonlinear mapping circuit for receiving an x chaotic signal of a previous frame and a z chaotic signal of a previous frame and generating an x chaotic signal of a current frame; A Y-part nonlinear mapping circuit for receiving the y-chaos signal of the previous frame and the z-chaos signal of the previous frame and generating the y-chaos signal of the current frame; And a Z portion nonlinear mapping circuit configured to receive the x chaotic signal of the previous frame and the y chaotic signal of the previous frame and generate a z chaotic signal of the current frame. Each of the X, Y and Z nonlinear mapping circuits divides the signals of the previous frame to be input, symmetrically laterally and performs parallel movement.

본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. For each figure, like reference numerals denote like elements.

도 1은 본 발명의 일실시예에 따른 랜덤 하이퍼카오스 신호 발생 회로를 개념적으로 나타내는 블락도이다. 본 발명의 랜덤 하이퍼카오스 신호 발생 회로는 X부 비선형 맵핑회로(110), Y부 비선형 맵핑회로(120) 및 Z부 비선형 맵핑회로(130)를 구비한다.1 is a block diagram conceptually illustrating a random hyperchaotic signal generation circuit according to an embodiment of the present invention. The random hyperchaos signal generation circuit of the present invention includes an X part nonlinear mapping circuit 110, a Y part nonlinear mapping circuit 120, and a Z part nonlinear mapping circuit 130.

상기 X부 비선형 맵핑회로(110)는 이전 프레임의 x 카오스 신호(x(n))와 이전 프레임의 z 카오스 신호(z(n))를 수신하고, 연산, 변형의 과정을 거쳐, 현재 프레임의 x 카오스 신호(x(n+1))를 발생한다. 상기 Y부 비선형 맵핑회로(120)는 이전프레임의 y 카오스 신호(y(n))와 이전 프레임의 z 카오스 신호(z(n))를 수신, 연산, 변형의 과정을 거쳐, 현재 프레임의 y 카오스 신호(y(n+1))를 발생한다. 상기 Z부 비선형 맵핑회로(130)는 이전 프레임의 x 카오스 신호(x(n))와 이전 프레임의 y 카오스 신호(y(n))를 수신, 연산, 변형의 과정을 거쳐, 현재 프레임의 z 카오스 신호(z(n+1))를 발생한다.The X part nonlinear mapping circuit 110 receives the x chaotic signal x (n) of the previous frame and the z chaotic signal z (n) of the previous frame, undergoes a process of operation and transformation, Generates x chaotic signal x (n + 1). The Y unit nonlinear mapping circuit 120 receives, calculates, and modifies the y chaotic signal y (n) of the previous frame and the z chaotic signal z (n) of the previous frame, and y of the current frame. Generates a chaotic signal y (n + 1). The Z part nonlinear mapping circuit 130 receives, computes, and transforms the x chaotic signal x (n) of the previous frame and the y chaotic signal y (n) of the previous frame, and z Generates a chaotic signal z (n + 1).

다음의 차분 연립방정식 (1),(2),(3)은 3차원 이산시간의 하이퍼카오스 신호를 발생시키는 HVSM 모델로 정의된다.The following differential simultaneous equations (1), (2), and (3) are defined as HVSM models that generate hyper-chaotic signals of three-dimensional discrete time.

x(n+1)=f[αx(n)+βz(n)] ------(1)x (n + 1) = f [αx (n) + βz (n)] ------ (1)

y(n+1)=f[γy(n)+δz(n)] ------(2)y (n + 1) = f [γy (n) + δz (n)] ------ (2)

z(n+1)=f[ρx(n)+σz(n)] ------(3)z (n + 1) = f [ρx (n) + σz (n)] ------ (3)

여기서, f는 모듈러 함수이고, 파라미터 α, β, γ, δ, ρ, σ등은 카오스 상태를 변화시킬 수 있는 변수들이다. 이러한 파라미터가 변화되어 다양한 동적 응답이 구해질 수 있다.Here, f is a modular function, and parameters α, β, γ, δ, ρ and σ are variables that can change the chaotic state. These parameters can be changed to obtain various dynamic responses.

그리고, 각각의 입력 n시간, 즉 이산시간에 연립방정식이 수행된 후, 모듈러 함수를 통과하여 순환루프의 출력으로 (n+1)시간의 하이퍼카오스 신호가 발생된다. 식 (1)에서의 3개의 연립 차분 방정식은, 카오스 동기화를 고려하여, x(n), y(n), z(n) 값의 선형조합으로 단순화되어 구성될 수 있다.Then, after the simultaneous equation is performed at each input n time, that is, discrete time, a hyperchaos signal of (n + 1) time is generated through the modular function to the output of the circulating loop. The three simultaneous differential equations in Equation (1) may be simplified by a linear combination of x (n), y (n), and z (n) values, in consideration of chaotic synchronization.

바람직하기로는, 본 발명의 랜덤 하이퍼카오스 신호 발생 회로는, 상기 도 2에 도시된 바와 같이, 서로 활성화 구간이 중첩되지 않는 제1 및 제2 클락 신호(CLK1, CLK2)를 발생하는 클락 신호 발생기(140)를 더 구비한다. 상기 제1 및제2 클락 신호(CLK1, CLK2)는 X부 비선형 맵핑회로(110), Y부 비선형 맵핑회로(120) 및 Z부 비선형 맵핑회로(130)의 입력 신호의 수신 및 출력 신호의 발생을 제어한다.Preferably, the random hyperchaos signal generation circuit of the present invention, as shown in FIG. 2, the clock signal generator for generating the first and second clock signals (CLK1, CLK2) that do not overlap the activation period ( 140). The first and second clock signals CLK1 and CLK2 may be used to generate input and output signals of the input signals of the X part nonlinear mapping circuit 110, the Y part nonlinear mapping circuit 120, and the Z part nonlinear mapping circuit 130. To control.

도 3은 도 1의 X부 비선형 맵핑회로(110)를 개략적으로 나타내는 블락도이다. 도 3을 참조하면, 상기 X부 비선형 맵핑회로(110)는 연산회로(303), 좌표축 이동회로(305), 비선형 이산회로(307) 및 샘플/홀드 회로들(301, 309)을 포함한다. 상기 연산회로(303)는 입력되는 이전 프레임의 카오스 신호들(x(n), z(n))을 소정의 규칙으로 비교 연산하여 증폭한다.FIG. 3 is a block diagram schematically illustrating the X part nonlinear mapping circuit 110 of FIG. 1. Referring to FIG. 3, the X part nonlinear mapping circuit 110 includes an operation circuit 303, a coordinate axis shift circuit 305, a nonlinear discrete circuit 307, and sample / hold circuits 301 and 309. The arithmetic circuit 303 compares and amplifies the chaotic signals x (n) and z (n) of the previous frame input by a predetermined rule.

상기 좌표축 이동 회로(305)는 상기 연산 회로(303)의 출력 신호(XOPE)를 일정값으로 평행 이동하여 출력한다. 그리고, 상기 비선형 이산 회로(307)는 상기 좌표축 이동 회로(305)의 출력 신호(XSHF)를 연속적인 N-타입의 분포를 가지도록 이산시킨다.The coordinate axis shift circuit 305 shifts and outputs the output signal XOPE of the calculation circuit 303 to a predetermined value. The nonlinear discrete circuit 307 divides the output signal XSHF of the coordinate axis shift circuit 305 to have a continuous N-type distribution.

제1 샘플/홀드 회로(309)는 상기 비선형 이산 회로(307)의 출력 신호(XDES)를, 제1 클락 신호(CLK1)에 응답하여, 현재 프레임의 x 카오스 신호(x(n+1))로 선택하여 유지한다. 계속되는 다음 프레임에서 제2 샘플/홀드 회로(301)는 상기 제1 샘플/홀드 회로(309)의 출력 신호(x(n+1))를, 제2 클락 신호(CLK2)에 응답하여, 이전 프레임의 x 카오스 신호(x(n))로 선택하여 유지한다.The first sample / hold circuit 309 receives the output signal XDES of the nonlinear discrete circuit 307 in response to the first clock signal CLK1, and thus the x chaotic signal x (n + 1) of the current frame. Select to keep. In a subsequent frame, the second sample / hold circuit 301 receives the output signal x (n + 1) of the first sample / hold circuit 309 in response to a second clock signal CLK2, thereby Is selected by the x chaotic signal x (n) and held.

도 4는 도 3의 연산 회로(303)를 구현하는 예를 나타내는 도면이다. 상기 연산 회로(303)는 연산 증폭기(401)와 가변 저항들(RV43, RV44)을 구비한다. 상기 연산 증폭기(401)는 이전 프레임의 x 카오스 신호(x(n))의 전압을 저항(R41)과 가변저항(RV43)으로 분기한 전압과 y 카오스 신호(y(n))의 전압을 저항(R42)과 가변 저항(RV44)으로 분기한 전압을 연산한다. 도 4의 실시예에서, 상기 가변 저항들(RV43, RV44)의 저항값들이 변화됨으로써, 이전 프레임의 카오스 신호들(x(n), y(n))의 전압이 상기 연산 증폭기(401)에서 연산되는 규칙이 결정될 수 있다.4 is a diagram illustrating an example of implementing the arithmetic circuit 303 of FIG. 3. The operational circuit 303 includes an operational amplifier 401 and variable resistors RV43 and RV44. The operational amplifier 401 resistors a voltage obtained by dividing the voltage of the x chaotic signal x (n) of the previous frame into the resistor R41 and the variable resistor RV43 and the voltage of the y chaotic signal y (n). The voltage branched between R42 and the variable resistor RV44 is calculated. In the embodiment of FIG. 4, the resistance values of the variable resistors RV43 and RV44 are changed so that the voltages of the chaotic signals x (n) and y (n) of the previous frame are changed by the operational amplifier 401. The rule that is computed can be determined.

도 5는 도 3의 좌표축 이동회로(305)를 구현하는 예를 나타내는 도면이다. 좌표축 이동회로(305)는 방향 결정부(505), 신호 이동부(501, 503) 및 결합부(507)를 구비한다. 상기 방향 결정부(505)는 상기 연산회로(303)의 출력신호(XOPE)의 이동 방향을 결정한다. 즉, 입력되는 상기 연산회로(303)의 출력 신호(XOPE)의 전압이 소정의 기준 전압(본 실시예에서는 0V)에 대한 대소관계가 비교되고, 비교된 결과에 따라 좌표축의 평행 이동 방향이 결정된다. 상기 신호 이동부(501, 503)는 좌표축의 평행이동값을 제어한다. 본 실시예에서, 상기 평행 이동값은 제어 전압(VTT) 및 가변 저항(RV51, RV53)으로 제어된다. 상기 결합부(507)는 상기 방향 결정부(505)의 출력 신호에 응답하여, 상기 신호 이동부(501, 503)에 의하여 이동된 값들을 결합한다.FIG. 5 is a diagram illustrating an example of implementing the coordinate axis movement circuit 305 of FIG. 3. The coordinate axis moving circuit 305 includes a direction determining unit 505, signal moving units 501 and 503, and a coupling unit 507. The direction determiner 505 determines the moving direction of the output signal XOPE of the calculation circuit 303. That is, the magnitude relationship between the input signal XOPE of the calculation circuit 303 to a predetermined reference voltage (0V in this embodiment) is compared, and the parallel movement direction of the coordinate axis is determined according to the comparison result. do. The signal moving units 501 and 503 control the parallel movement value of the coordinate axis. In this embodiment, the parallel shift value is controlled by the control voltage VTT and the variable resistors RV51 and RV53. The combiner 507 combines the values moved by the signal movers 501 and 503 in response to the output signal of the direction determiner 505.

상기 좌표축 이동 회로(305)에 의하여 발생되는 변환은 다음의 식 (4), (5)로 정리될 수 있다.The transformation generated by the coordinate axis movement circuit 305 can be summarized by the following equations (4) and (5).

x→x+p (for x<0) ----- (4)x → x + p (for x <0) ----- (4)

x→x-p (for x≥0) ----- (5)x → x-p (for x≥0) ----- (5)

도 6은 도3의 비선형 이산 회로(307)를 구현하는 예를 나타내는 도면이다.상기 비선형 이산회로(307)는 비선형 변환부(601), 선형 변환부(603) 및 가산부(605)를 구비한다. 상기 비선형 변환부(601)는 상기 좌표축 이동 회로(305)의 출력 신호(XSHIF)를 비선형적으로 변환시킨다. 상기 선형 변환부(603)는 상기 좌표축 이동 회로(305)의 출력 신호(XSHIF)를 선형적으로 변환시킨다. 상기 가산부(605)는 상기 비선형 변환부(601)의 출력 신호와 상기 선형 변환부(603)의 출력 신호를 가산한다.6 is a diagram illustrating an example of implementing the nonlinear discrete circuit 307 of FIG. 3. The nonlinear discrete circuit 307 includes a nonlinear converter 601, a linear converter 603, and an adder 605. do. The nonlinear converter 601 non-linearly converts the output signal XSHIF of the coordinate axis shifting circuit 305. The linear converter 603 linearly converts the output signal XSHIF of the coordinate axis movement circuit 305. The adder 605 adds an output signal of the nonlinear converter 601 and an output signal of the linear converter 603.

상기 비선형 이산회로(307)에 의하여, 수행되는 변환은 식(6)으로 표현될 수 있다.By the nonlinear discrete circuit 307, the conversion performed can be represented by equation (6).

a(t+1)=h{a(t)}a (t + 1) = h {a (t)}

=k1a(t) - k2{[2/(1+exp(-a(t)/ε))]-1} ----- (6)= k 1 a (t)-k 2 {[2 / (1 + exp (-a (t) / ε))]-1} ----- (6)

여기서, k1,k2,ε은 가변 저항들(RV61, RV63, RV65)을 조절함으로써, 독립적으로 결정할 수 있다.Here, k 1, k 2, and ε may be independently determined by adjusting the variable resistors RV61, RV63, and RV65.

도 7은 도 1의 본 발명의 Y부 비선형 맵핑회로(120)를 개략적으로 나타내는 블락도이다. 도 7에 도시된 바와 같이, Y부 비선형 맵핑회로(120)는 도 3에 도시된 X부 비선형 맵핑회로(110)와 거의 동일하다. 다만, 연산회로(703)는 y 카오스 신호(y(n))와 z 카오스 신호(z(n))를 입력 신호로 한다는 점에서 차이가 있을 뿐이다.FIG. 7 is a block diagram schematically illustrating the Y-part nonlinear mapping circuit 120 of the present invention. As shown in FIG. 7, the Y part nonlinear mapping circuit 120 is almost the same as the X part nonlinear mapping circuit 110 shown in FIG. 3. However, the arithmetic circuit 703 differs only in that it uses the y chaotic signal y (n) and the z chaotic signal z (n) as input signals.

본 발명의 실제 실험은 상기 식(1) 내지 식(6)에 적용되는 파라미터의 값을 다음의 값 즉, α=-4/3, β=1.0, γ=1/3, δ=1.0, ρ=1.0, σ=1.0, p=2.0, k1=1.0,k2=2.0,ε=0.1로 수행된다.In the actual experiment of the present invention, the values of the parameters applied to the above formulas (1) to (6) are as follows: α = -4 / 3, β = 1.0, γ = 1/3, δ = 1.0, ρ = 1.0, sigma = 1.0, p = 2.0, k 1 = 1.0 , k 2 = 2.0 , ε = 0.1.

상기와 같은 실제 실험을 수행하기 위하여, 도 7의 연산 회로(703)와 도 8에 도시되는 예와 같이 구현될 수 있다. 이는 상기 파라미터 γ와 δ의 값을 양의 값으로 설정하기 위함이다.In order to perform the actual experiment as described above, the calculation circuit 703 of FIG. 7 and the example shown in FIG. 8 may be implemented. This is to set the values of the parameters γ and δ to positive values.

도 9은 도 1의 본 발명의 Z부 비선형 맵핑회로(130)를 개략적으로 나타내는 블락도이다. 도 9에 도시된 바와 같이, Z부 비선형 맵핑회로(130)는 도 7에 도시된 Y부 비선형 맵핑회로(120)와 거의 동일하다. 다만, 연산회로(903)는 x 카오스 신호(x(n))와 y 카오스 신호(y(n))를 입력 신호로 한다는 점에서 차이가 있을 뿐이다. 따라서, 샘플/홀드 회로(901)의 출력 신호는 상기 연산 회로(903)의 입력 신호로 작용하지 않는다.FIG. 9 is a block diagram schematically illustrating the Z portion nonlinear mapping circuit 130 of the present invention of FIG. 1. As shown in FIG. 9, the Z part nonlinear mapping circuit 130 is substantially the same as the Y part nonlinear mapping circuit 120 shown in FIG. 7. However, the arithmetic circuit 903 differs only in that it uses the x chaotic signal x (n) and the y chaotic signal y (n) as input signals. Thus, the output signal of the sample / hold circuit 901 does not act as an input signal of the arithmetic circuit 903.

계속하여, 본 발명에서 제안한 HVSM 모델을 이용한 랜덤 하이퍼카오스 신호 발생 회로의 구성 및 작용을 전체적으로 기술된다. 본 발명에서는 제안한 HVSM 모델이 3차원 이산시간 연립 차분방정식으로 표현되므로, 카오스 신호 발생 회로는 이산시간 및 전압의 형태의 출력 상태로 설계 및 구현된다. HVSM 모델을 회로로 구현하기 위하여 식 (1),(2),(3)의 구성은 3차원 시스템이므로 도 1에서와 같이 구현될 수 있다. 여기서, x(n), y(n), z(n)는 입력의 카오스 신호이고, 시스템 동작은 제1 및 제2 클락 신호(CLK1, CLK2)에 동기되어 동작한다. 그리고 일차원의 X부 비선형 맵핑회로, Y부 비선형 맵핑회로 및 Z부 비선형 맵핑회로의 세 개의 비선형 맵핑회로의 조합으로 비선형적인 연산을 계속 수행하며, 출력으로 x(n+1), y(n+1),z(n+1)의 이산시간 아날로그 형태의 카오스 신호가 된다.Subsequently, the configuration and operation of the random hyperchaos signal generation circuit using the HVSM model proposed by the present invention will be described as a whole. In the present invention, since the proposed HVSM model is represented by a three-dimensional discrete time system of differential equations, the chaos signal generation circuit is designed and implemented in discrete output and voltage output states. In order to implement the HVSM model as a circuit, the configuration of Equations (1), (2), and (3) is a three-dimensional system, and thus may be implemented as shown in FIG. 1. Here, x (n), y (n), and z (n) are input chaotic signals, and the system operation operates in synchronization with the first and second clock signals CLK1 and CLK2. The combination of three nonlinear mapping circuits of one-dimensional X part nonlinear mapping circuit, Y part nonlinear mapping circuit, and Z part nonlinear mapping circuit continues to perform nonlinear operations, and outputs x (n + 1), y (n + 1), z (n + 1) is a chaotic signal in discrete time analog form.

그리고, 일차원 X부, Y부, Z부 비선형 맵핑회로의 구성에 대하여 전체적으로 기술하면, 다음과 같다. 전체적으로는 샘플/홀드 회로와 비선형 맵핑회로로 구성된다. 비선형 맵핑회로는 연산회로와 모듈러회로(modulus circuit)로 구현된다. 본 명세서에서, 모듈러 회로는 좌표축 이동 회로와 비선형 이산 회로로 구현된다. 본 발명의 카오스 신호 발생 회로의 동작은 다음과 같이, 기술된다. 먼저, 제1 클락 신호(CLK1)에 의해 제1 샘플/홀드 회로에서 샘플된 카오스 신호는 제2 클락 신호(CLK2)에 응답하여 연산회로의 입력신호로 피드백된다. 연산회로는 제2 샘플/홀드 회로의 출력 신호인 x(n), y(n), z(n)의 조합으로 선형 연산하고, 연산된 결과는 모듈러 회로의 입력으로 전달된다. 모듈러회로에서는 다음 상태의 카오스 신호 x(n+1), y(n+1), z(n+1)을 이산적으로 출력시킨다.The overall configuration of the one-dimensional X part, Y part, and Z part nonlinear mapping circuit is as follows. Overall, it consists of a sample / hold circuit and a nonlinear mapping circuit. The nonlinear mapping circuit is implemented as a calculation circuit and a modulus circuit. In this specification, the modular circuit is implemented with a coordinate axis shift circuit and a nonlinear discrete circuit. The operation of the chaotic signal generating circuit of the present invention is described as follows. First, the chaos signal sampled in the first sample / hold circuit by the first clock signal CLK1 is fed back to the input signal of the calculation circuit in response to the second clock signal CLK2. The operation circuit performs a linear operation on a combination of x (n), y (n), and z (n) which are output signals of the second sample / hold circuit, and the calculated result is transmitted to the input of the modular circuit. The modular circuit outputs the chaotic signals x (n + 1), y (n + 1), and z (n + 1) in the following states discretely.

HVPM 모델의 카오스 신호 발생 회로에서 클락 신호 발생을 위하여 헥사 인버터 버퍼의 4049 칩과 CLK1 및 CLK2의 샘플/홀드 회로의 동기를 위하여 10진 카운터의 4017 칩이 사용된다. 그리고, 가변저항기를 조절하여 회로의 동작속도를 변경할 수 있다. HVSM 모델에서 차분 연립방정식 계산을 위하여 비선형 맵핑 회로 부분의 연산회로는 가감산기와 연산증폭기로 구현될 수 있다. 연산증폭기로는 광대역 특성의 LF353 칩을 사용된다. 본 발명에서, 카오스 시스템의 동작상태를 변화시킬 수 있는 여러 가지 파라미터 α, β, γ, δ, ρ, σ는 연산증폭기에 결합된 각각의 가변저항기들을 조절함으로써, 독립적인 가변될 수 있다. 또한, 전체적으로 각각의 회로부분을 나누어 구성될 수 있으며, IC 칩으로 구현을 쉽게 하기 위하여 아날로그 회로로 설계 및 구현될 수 있다. 특히, 랜덤한 하이퍼카오스 패턴을 형성하기 위하여, x축에서 영(zero) 값을 기준으로 좌우측 대칭인 연속적인 N-타입의 전달특성을 갖는 회로에 의한 변형이 먼저 수행된다. 그리고, 그 결과를 좌표축으로 이동시키는 독특한 모듈러 회로가 설계된다. 연속적인 N-타입 함수의 회로구현을 위하여, 비선형 이산 회로는 시그모이드(sigmoid) 함수의 비선형 변환부와 선형 변환부를 합하여 구현된다. 비선형 변환부는 시그모이드 함수의 구현을 위하여 2단의 CMOS 인버터(inverter)로 구현되며, 선형 변환부는 연산증폭기로 구현된다. 구현에서 CMOS는 PMOS 및 NMOS의 개별 트랜지스터 소자를 조합하여 구현되며, 연산증폭기는 광대역 특성의 LF353 칩을 사용한다. HVSM 모델의 동적 특성은 h(x) 함수의 기울기 ε에 의해 민감한 특성을 나타낸다. 그러므로, 시그모이드 함수의 기울기는 피드백 저항을 조절함으로써, 가변될 수 있다. 모듈러회로에서는 먼저 좌표축을 이동한 후, N-타입 회로의 변환을 수행한다.For the clock signal generation in the chaos signal generation circuit of the HVPM model, the 4017 chip of the decimal counter is used to synchronize the 4049 chip of the hexa inverter buffer and the sample / hold circuits of the CLK1 and CLK2. In addition, the operation speed of the circuit can be changed by adjusting the variable resistor. In the HVSM model, the calculation circuit of the nonlinear mapping circuit part can be implemented as an adder / subtractor and an operational amplifier to calculate the differential simultaneous equations. The op amp uses a wideband LF353 chip. In the present invention, various parameters α, β, γ, δ, ρ, and σ that can change the operating state of the chaos system can be independently changed by adjusting respective variable resistors coupled to the operational amplifier. In addition, each circuit portion may be divided and configured as a whole, and may be designed and implemented as an analog circuit in order to easily implement the IC chip. In particular, in order to form a random hyperchaotic pattern, deformation is first performed by a circuit having continuous N-type transfer characteristics of left and right symmetry based on zero values on the x-axis. And a unique modular circuit is designed to move the result to the coordinate axis. For the circuit implementation of the continuous N-type function, the nonlinear discrete circuit is implemented by combining the nonlinear transform unit and the linear transform unit of the sigmoid function. The nonlinear converter is implemented with two stage CMOS inverters to implement the sigmoid function, and the linear converter is implemented with an operational amplifier. In the implementation, CMOS is implemented by combining separate transistor devices of PMOS and NMOS, and the op amp uses a wideband LF353 chip. The dynamic characteristics of the HVSM model are sensitive to the slope ε of the h (x) function. Therefore, the slope of the sigmoid function can be varied by adjusting the feedback resistance. In the modular circuit, the coordinate axis is first moved, and then the N-type circuit is converted.

본 발명에서 제안한 HVSM 모델의 카오스 신호 발생 회로를 보드상에서 구현한 후, 실험한 결과는 도 10 내지 도 12에 도시된다.After the chaos signal generation circuit of the HVSM model proposed in the present invention is implemented on a board, the experimental results are shown in FIGS. 10 to 12.

도 10에서는 입력에 정현파 신호를 인가하여 x축에, 출력된 신호를 y축에 도시하여 나타난 파형을 오실로스코프를 사용하여 전달특성으로 나타낸 것이다. 전체적으로 연속적인 2개의 N-타입의 모듈러 함수가 구현됨을 오실로스코프 출력으로 확인할 수 있다.In FIG. 10, a sinusoidal signal is applied to an input and an output signal is plotted on the x-axis and an output signal is plotted on the y-axis. The oscilloscope output shows the implementation of two consecutive N-type modular functions.

도 11에서는 HVSM 모델을 구현한 카오스 회로에서 출력된 카오스 신호 z(n)의 시간파형을 측정한 사진이다. 도 11에서와 같이 이산시간에 출력된 카오스 신호는 제한된 영역에서 랜덤하면서도 비주기적인 카오스 파형으로 계속 발생되는 것을 알 수 있다. 이러한 카오스 신호는 소프트웨어 프로그램으로 계산된 것이 아니므로 진정한 랜덤신호가 될 수 있다. 따라서, 출력된 카오스 신호가 데이터베이스화되면, 랜덤하면서도 안전한 시퀀스의 정보로 이용될 수 있다. HVSM 모델은 기존의 카오스 시스템과는 달리 복잡한 카오스 신호를 발생시키며, 랜덤한 카오스 어트랙터를 보인다. 그러므로, 본 발명의 카오스 신호 발생 회로는, 도 12에서와 같이, 2차원의 xy 위상공간에서 전공간을 채우는 랜덤한 카오스 어트랙터를 보임을 확인할 수 있다.In FIG. 11, a time waveform of a chaos signal z (n) output from a chaos circuit implementing the HVSM model is measured. As shown in FIG. 11, it can be seen that the chaotic signal output at the discrete time is continuously generated in a random and aperiodic chaotic waveform in a limited region. Such a chaotic signal is not calculated by a software program and thus can be a truly random signal. Therefore, if the output chaotic signal is a database, it can be used as information of a random and safe sequence. Unlike conventional chaos systems, the HVSM model generates complex chaotic signals and shows random chaotic attractors. Therefore, the chaos signal generation circuit of the present invention, as shown in Figure 12, it can be seen that the random chaos attractor filling the entire space in the two-dimensional xy phase space.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

전술한 바와 같은 본 발명의 카오스 신호 발생 회로에 의하면, 위상공간에서 랜덤(random)도가 높고, 균일성이 높은 카오스 신호를 생성할 수 있다. 따라서, 본 발명에 의하여 생성되는 카오스 신호는 안전성이 높으므로, 비화 통신 및 암호 통신에 널리 이용될 수 있다.According to the chaotic signal generating circuit of the present invention as described above, a chaotic signal having a high degree of randomness and high uniformity in phase space can be generated. Therefore, since the chaotic signal generated by the present invention has high safety, it can be widely used for secret communication and cryptographic communication.

Claims (6)

이전 프레임의 x 카오스 신호와 이전 프레임의 z 카오스 신호를 수신하여, 현재 프레임의 x 카오스 신호를 발생하는 X부 비선형 맵핑회로;An X-part nonlinear mapping circuit for receiving the x-chaos signal of the previous frame and the z-chaos signal of the previous frame and generating the x-chaos signal of the current frame; 이전 프레임의 y 카오스 신호와 상기 이전 프레임의 z 카오스 신호를 수신하여, 현재 프레임의 y 카오스 신호를 발생하는 Y부 비선형 맵핑회로; 및A Y-part nonlinear mapping circuit for receiving the y-chaos signal of the previous frame and the z-chaos signal of the previous frame and generating the y-chaos signal of the current frame; And 상기 이전 프레임의 x 카오스 신호와 상기 이전 프레임의 y 카오스 신호를 수신하여, 현재 프레임의 z 카오스 신호를 발생하는 Z부 비선형 맵핑회로를 구비하며,A Z-part nonlinear mapping circuit configured to receive the x chaotic signal of the previous frame and the y chaotic signal of the previous frame and generate a z chaotic signal of the current frame, 상기 X부, Y부, Z부 비선형 맵핑회로 각각은Each of the X, Y, and Z nonlinear mapping circuits 입력되는 상기 이전 프레임의 신호들을 이산시키고, 좌우측 대칭시키며, 평행이동을 수행시키는 것을 특징으로 하는 랜덤 하이퍼카오스 신호 발생 회로.And a signal of the previous frame to be input, discrete, left-right symmetrical, and parallel movement. 제1 항에 있어서, 상기 X부, Y부, Z부 비선형 맵핑회로 각각은The nonlinear mapping circuit of claim 1, wherein the X, Y, and Z portions are each nonlinear mapping circuits. 입력되는 상기 카오스 신호들을 비교 연산하여 증폭시키는 연산회로;A calculation circuit for comparing and amplifying the input chaotic signals; 상기 연산회로의 출력 신호를 이동시키는 좌표축 이동회로; 및A coordinate axis moving circuit for moving the output signal of the calculation circuit; And 상기 좌표축 이동 회로의 출력 신호들이 연속적인 N-타입의 분포를 가지는 이산시키는 비선형 이산회로를 구비하는 것을 특징으로 하는 랜덤 하이퍼카오스 신호 발생 회로.And a nonlinear discrete circuit having discrete output signals having a continuous N-type distribution. 제2 항에 있어서, 상기 연산회로는The method of claim 2, wherein the calculation circuit 상기 입력되는 이전 프레임의 카오스 신호들의 전압을 소정의 규칙으로 연산할 수 있는 연산 증폭기; 및An operational amplifier capable of calculating a voltage of the chaotic signals of the input previous frame according to a predetermined rule; And 상기 입력되는 이전 프레임의 카오스 신호들을 변환하여, 상기 소정의 규칙을 결정할 수 있는 가변 저항을 구비하는 것을 특징으로 하는 랜덤 하이퍼카오스 신호 발생 회로.And a variable resistor capable of converting the input chaotic signals of the previous frame to determine the predetermined rule. 제2 항에 있어서, 상기 좌표축 이동회로는The method of claim 2, wherein the coordinate axis movement circuit 상기 연산회로의 출력신호의 이동방향을 결정하는 방향 결정부;A direction determining unit which determines a moving direction of the output signal of the calculation circuit; 상기 연산회로의 출력신호의 이동값으로 이동시키는 신호 이동부; 및A signal moving unit which moves to a moving value of an output signal of the calculation circuit; And 상기 방향 결정부의 출력 신호에 응답하여, 상기 신호 이동부에 의하여 이동된 값들을 결합하는 결합부를 구비하는 것을 특징으로 하는 랜덤 하이퍼카오스 신호 발생 회로.And a combiner configured to combine values moved by the signal mover in response to an output signal of the direction determiner. 제2 항에 있어서, 상기 비선형 이산회로는3. The nonlinear discrete circuit of claim 2, wherein the nonlinear discrete circuit 상기 좌표축 이동 회로의 출력 신호를 비선형적으로 변환시키는 비선형 변환부;A non-linear converter for non-linearly converting the output signal of the coordinate axis moving circuit; 상기 좌표축 이동 회로의 출력 신호를 선형적으로 변환시키는 선형 변환부; 및A linear converter for linearly converting an output signal of the coordinate axis shifting circuit; And 상기 비선형 변환부의 출력 신호와 상기 선형 변환부의 출력 신호를 더하는 가산부를 구비하는 것을 특징으로 하는 랜덤 하이퍼카오스 신호 발생 회로.And an adder for adding an output signal of the nonlinear converter and an output signal of the linear converter. 제2 항 내지 제5 항 중의 어느 하나의 항에 있어서,The method according to any one of claims 2 to 5, 상기 랜덤 하이퍼카오스 신호 발생 회로는The random hyperchaos signal generation circuit 서로 활성화 구간이 중첩되지 않는 제1 클락 신호 및 제2 클락 신호를 발생하는 클락 신호 발생기를 더 구비하며,Further comprising a clock signal generator for generating a first clock signal and a second clock signal that does not overlap the activation period of each other, 상기 X부, Y부, Z부 비선형 맵핑회로 각각은Each of the X, Y, and Z nonlinear mapping circuits 상기 제1 클락 신호에 응답하여, 상기 비선형 이산 회로의 출력 신호를 상기 현재 프레임의 카오스 신호로 선택하여 유지하는 제1 샘플/홀드 회로; 및A first sample / hold circuit configured to select and maintain an output signal of the nonlinear discrete circuit as a chaos signal of the current frame in response to the first clock signal; And 상기 제2 클락 신호에 응답하여, 다음 프레임에서의 이전 프레임의 카오스 신호로 상기 제1 샘플/홀드 회로의 출력 신호를 선택하여 유지하는 제2 샘플/홀드 회로를 구비하는 것을 특징으로 하는 랜덤 하이퍼카오스 신호 발생 회로.And a second sample / hold circuit configured to select and maintain an output signal of the first sample / hold circuit as a chaos signal of a previous frame in a next frame in response to the second clock signal. Signal generating circuit.
KR1020010009940A 2001-02-27 2001-02-27 Random Hyperchaos signal generating circuit using HVSM model KR100353082B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010009940A KR100353082B1 (en) 2001-02-27 2001-02-27 Random Hyperchaos signal generating circuit using HVSM model

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010009940A KR100353082B1 (en) 2001-02-27 2001-02-27 Random Hyperchaos signal generating circuit using HVSM model

Publications (2)

Publication Number Publication Date
KR20020069643A KR20020069643A (en) 2002-09-05
KR100353082B1 true KR100353082B1 (en) 2002-09-18

Family

ID=27695674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010009940A KR100353082B1 (en) 2001-02-27 2001-02-27 Random Hyperchaos signal generating circuit using HVSM model

Country Status (1)

Country Link
KR (1) KR100353082B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200072824A (en) 2018-12-13 2020-06-23 인제대학교 산학협력단 Cmos chaos generator circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104883253B (en) * 2015-05-27 2016-05-11 景宗深 A kind of Lorenz type hyperchaotic system circuit that is beneficial to ultimate boundary estimation of different variablees

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200072824A (en) 2018-12-13 2020-06-23 인제대학교 산학협력단 Cmos chaos generator circuit

Also Published As

Publication number Publication date
KR20020069643A (en) 2002-09-05

Similar Documents

Publication Publication Date Title
Vaidyanathan et al. Analysis, adaptive control and anti-synchronization of a six-term novel jerk chaotic system with two exponential nonlinearities and its circuit simulation.
Pham et al. A simple three-dimensional fractional-order chaotic system without equilibrium: Dynamics, circuitry implementation, chaos control and synchronization
Vaidyanathan et al. Analysis, adaptive control and adaptive synchronization of a nine-term novel 3-D chaotic system with four quadratic nonlinearities and its circuit simulation
He et al. Numerical analysis of a fractional-order chaotic system based on conformable fractional-order derivative
Candan et al. The discrete fractional Fourier transform
EP2144134B1 (en) Method for synthesizing linear finite state machines
Bonny Chaotic or hyper-chaotic oscillator? Numerical solution, circuit design, MATLAB HDL-coder implementation, VHDL code, security analysis, and FPGA realization
Zhong et al. Circuitry implementation and synchronization of Chen's attractor
Sayed et al. Two-dimensional rotation of chaotic attractors: Demonstrative examples and FPGA realization
Alçın et al. Iq-math based designing of fourth order runge-kutta algorithm on fpga and performance analysis according to ann approximation
KR100353082B1 (en) Random Hyperchaos signal generating circuit using HVSM model
Tuna et al. Fixed and floating point-based high-speed chaotic oscillator design with different numerical algorithms on FPGA
Vaidyanathan et al. A new conservative chaotic dynamical system with lemniscate equilibrium, its circuit model and FPGA implementation
Hussein et al. A new 2D Hénon-logistic map for producing hyperchaotic behavior
Rajagopal et al. Chaotic cuttlesh: king of camouage with self-excited and hidden flows, its fractional-order form and communication designs with fractional form.
Arıcıoğlu RNG and circuit implementation of a fractional order chaotic attractor based on two degrees of freedom nonlinear system
Tlelo-Cuautle et al. FPGA implementation of chaotic oscillators, their synchronization, and application to secure communications
Yan et al. Analysis of a new three-dimensional Jerk chaotic system with transient chaos and its adaptive backstepping synchronous control
Yu et al. A method for creating behavioral models of oscillators using augmented neural networks
Karimov et al. Comparison of bifurcation diagrams for numerical and analog chaotic systems
Sambas et al. Sukono; Hidayat, Y.; Gundara, G.; Mamat, M
Liu et al. Design of 9-D global chaotic system and its application in secure communication
Han et al. A novel meminductor-based chaotic oscillating circuit and its DSP realisation for generating PN sequences
Qi et al. Passive control of Chen chaotic system
RU2586006C1 (en) Digital synthesizer of noise signals

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060831

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee