KR100348439B1 - 반도체 부품에 전기적으로 도전성인 통로를 생성하기 위한방법 및 장치 - Google Patents

반도체 부품에 전기적으로 도전성인 통로를 생성하기 위한방법 및 장치 Download PDF

Info

Publication number
KR100348439B1
KR100348439B1 KR1019997012071A KR19997012071A KR100348439B1 KR 100348439 B1 KR100348439 B1 KR 100348439B1 KR 1019997012071 A KR1019997012071 A KR 1019997012071A KR 19997012071 A KR19997012071 A KR 19997012071A KR 100348439 B1 KR100348439 B1 KR 100348439B1
Authority
KR
South Korea
Prior art keywords
semiconductor
delete delete
sample
temperature
passage forming
Prior art date
Application number
KR1019997012071A
Other languages
English (en)
Other versions
KR20010014041A (ko
Inventor
크리겔베른드
쿠델리아프랑크
아놀드레네
Original Assignee
덕터 요한네스 하이덴하인 게엠베하
실리콘 센서 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덕터 요한네스 하이덴하인 게엠베하, 실리콘 센서 게엠베하 filed Critical 덕터 요한네스 하이덴하인 게엠베하
Publication of KR20010014041A publication Critical patent/KR20010014041A/ko
Application granted granted Critical
Publication of KR100348439B1 publication Critical patent/KR100348439B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 바람직하게 반도체 상에 장착된 반도체 부품에 열 마이그레이션(heat-migration)에 의하여 전기적으로 도전성인 통로를 형성하는 방법 및 장치에 관한 것으로, 반도체 부품의 대향하는 두개의 상부면들 사이의 온도 경사가 발생하며, 도전성 도펀트는 차가운 상부면 상에 도포된다. 반도체의 일측 상부면은 냉각된 샘플 상승 장치 상에 배치되고 반대쪽 상부면은 반도체면 상의 전체 열 방사 효율과 효율적인 열 방사 분포 모두에 대하여 제어할 수 있는 열 방사에 노출된다. 전체적인 열 방사 효율 및/또는 효율적인 열 방사 분포는 반도체/반도체 부품상의 적어도 하나의 온도 측정점에서 측정된 온도에 따라서 조정된다.

Description

반도체 부품에 전기적으로 도전성인 통로를 생성하기 위한 방법 및 장치 {METHOD AND DEVICE FOR PRODUCING ELECTRICALLY CONDUCTIVE CONTINUITY IN SEMICONDUCTOR COMPONENTS}
미국 특허 제4,159,215에는 도핑된 실리콘, 게르마늄 또는 그 유사물로 이루어지는 반도체 부품의 반도체 본체(semi-conducting body)를 관통시키기 위한 공정이 기재되어 있다. 상기 반도체 부품은 알루미늄 합금을 캐리어 물질로 포함하고, 온도 경사 영역의 용융 동작(melting)에 의한 도핑으로 인, 비소, 안티몬을 포함하는 서로 대항하는 상부면들(opposite-lying upper surfaces)을 구비한다. 반도체 부품은 금속 기상 챔버(metal vapor chamber)에 위치하고 0.5㎛ 내지 25㎛의 층 두께를 갖는 알루미늄-안티몬층이 상기 반도체 부품의 두 개의 상부면 중 한 면에 도포된다. 사진 식각기술(photo-lithography)에 의해, 마이그레이션 영역(migration area)이 정해지고(fixed), 이와 같이 준비된 부품은 열-마이그레이션 장치(thermo-migration device) 내에 위치한다. 충분한 시간 동안(over) 따뜻한(warmer) 기저면(base surface)과 차가운(cooler) 상부면 사이의 반도체 본체에서 발생하는(applied) 약 50℃의 온도 경사(temperature gradient)에 의해, 상기 합금이 반도체형 본체를 통과한다(penetrate). 그 다음에, 반도체 부품의 기저면 상의 합금 영역은 식각되거나 연마되어 제거되고, 재결정화된(re-crystallised) 반도체 물질로 이루어진 채널과 열-마이그레이션에 의해 생성된 분리된 금속(detached metal)은 잔존한다.
반도체 부품의 상부면에서부터 반대쪽 상부면으로 뻗어있는 이러한 특성을 갖는 채널은 특히 양쪽 전극(electrode)의 접촉점이 상기 반도체 부품의 (배면측) 상부면 상에 위치하도록 형성되는 SMD(Surface Mounted Devices) 부품으로(with) 사용된다. 이러한 특성을 갖는 부품은 부가적인 배선이나 다른 접속 부품을 사용하지 않고, 적당한 접속 영역에 형성된 회로 기판(circuit board)과 반도체 부품의 배면측이 접속될 수 있다.
특정 분야에서의 응용은 광전자 센서 장치(optoelectronic sensor component), 즉 전-자기 방사 에너지(electro-magnetic radiation energy)[광자(光子, photons)]를 전기 신호로 변환하고 상당히 중요한 측정 기술인 방사 수신기(radiation receptor)로 이루어진다. 예를 들면, (증가 형태(incremental type)나 절대값 형태(absolute type)의) 길이 및 각도 측정 시스템과 같은 위치 측정 시스템에서, 다양한 방사선 수신기[특히, 광-소자(photo-elements)]는 그리드 구조(grid structure) 뒤에 위치한다.
이러한 특성의 방사선 수신기는 일반적으로 차단층(blocking layer) 광 검출기(photo detector)로서 형성된다. 이 방사선 수신기는 PN, PIN, MS, 또는 MOS 접합을 포함하며, 전-자기 방사 에너지를 전기 신호로 변환하는 변환은 광 차단층 효과에 의하여 이 PN, PIN, MS, 또는 MOS 접합에서 이루어진다. 이 전기 신호의 측정 및 산출(evaluate)을 위하여, 이 방사선 수신기는 전기적인 접촉부를 반드시 구비하여야 하고 적당한 전기 스위치에 접속되어야 한다. 이러한 전자 스위치 내로의 집적은 회로 기판에서는 흔한 것이고, 상기 방사선 수신기는 바람직하게 SMD 장치로서 형성된다.
반도체 본체의 상부면에서부터 반대쪽 상부면으로 전기적으로 도전성인 접속부를 형성하기 위해, p-형의 원통형 반도체 채널은 예를 들면 p-도전층과 반도체 부품 배면측의 상부면 사이에 형성된다. 이 채널은 바람직하게 30㎛ 내지 100㎛의 직경을 갖고 다른 접속부 공정 이외에 열-마이그레이션에 의해 형성될 수 있다.
열-마이그레이션의 원리는 반도체 물질 예를 들면 실리콘의 금속 도핑 물질에 대한 용해도(solubility)가 온도-의존형(temperature-dependent)으로 온도가 증가함에 따라 증가하는 사실에 기초한다. 충분히 가열된 반도체 부품의 대향하는 두 개의 상부면들 사이에 온도 경사(temperature gradient)가 발생되고 적당한 금속 도핑 물질(예를 들면 n-도전성 영역에 p-도핑을 위한 알루미늄)이 이 반도체 부품의 차가운 상부면에 도포될 경우, 이 금속 도핑 물질은 반도체 부품의 따뜻한 반대쪽 상부면으로 확산한다(migrate). 도핑 물질이 (예를 들면 산화층의 도움으로) 도포되는 차가운 상부면에 대한 해당 구조 동작(structuring)에 의해, 이 채널은 원하는 대로 형성될 수 있다.미국 특허 제4,221,956호와 미국 특허 제4,224,504호는 밀폐된 챔버에 마이그레이션 공정을 실행하고 냉각 장치와 연관된 고정 거리를 갖는 웨브 상에 반도체를 배치하는 것을 기재한다.WO 83 03710호는 반도체에서 열-마이그레이션 공정을 수행하기 위한 방법을 기재하고, 대응하게 준비된 반도체는 열원의 상부면에 반도체 상부면을 배치하는 방식으로, 본질적으로 열원의 평평한 상부면 상에 일측 상부면을 배치한다. 반도체가 가열되어, 반도체의 두 상부면들 간에 온도 차이가 발생한다. 그로 인해 반도체에 도포된 반대쪽의 도전성 물질로 이루어진 드롭니트(droplet)는 반도체를 관통과하는 것과 같이 확산하여 두 상부면들 사이에 도전성 접속부를 형성한다. 다음에 가열 장치가 냉각되고 반도체는 탈거된다. 반도체와 열원 사이의 직접적인 접촉에 의하여, 온도 경사가 반도체에 발생하고 그로 인해 공정의 가속화가 이루어진다. 이런 기술 상황의 단점은 이러한 특성을 실현하는(guiding) 온도의 균일화가 겨우 가능하다는 것이다.
본 발명은 반도체 부품에 전기적으로 도전성인 통로를 생성하기 위한 방법 및 상기 방법을 실행하기 위한 장치에 관한 것이다.
도 1은 반도체 부품의 전면측(front side)에서부터 배면측(rear side)으로 원통형의 반도체 접속 채널(semiconducting connection channel)을 구비하는 광-전자 센서 장치(opto-electronic sensor component)에 대한 단면도이다.
도 2a는 열-마이그레이션에 의해 디스크형 반도체에 전기적으로 도전성 접합부를 형성하기 위한 장치의 개략적인 원리를 나타내는 도면이다.
도 2b는 반도체 웨이터에 대한 개략적인 도면이다.
도 2c는 반도체 웨이퍼를 지지하기 위한 핀 또는 웨브(web)를 구비한 도2a에 따른 장치에 대한 단면도이다.
도 2d는 열원(heat source)으로서의 램프 필드(field)에 의하여 반도체 웨이퍼에 접합 채널을 형성하기 위한 장치의 단면도이다.
도 3은 반도체 웨이퍼를 들어올리기(take-up) 위해 외부 냉각 장치(external cooling)를 구비하는 샘플 컨테이너(container)에 대한 길이 방향의 단면도이다.
도 4는 내부 냉각 장치를 구비하는 샘플 컨테이너의 일부분에 대한 길이 방향의 개략적인 단면도이다.
도 5는 샘플 헤드의 각 플레인에 대한 길이 방향의 단면도이다.
도 6은 샘플 헤드의 제1 플레인에 대한 평면도이다.
도 7은 본 발명에 따른 열-마이그레이션 공정에 대한 온도-시간 그래프를 개략적으로 도시한 도면이다.
이런 기술 상황에 기초하여, 본 발명의 목적은 열-마이그레이션에 의해 반도체 부품을 형성하는 동안에, 공정을 실행하는 동안 반도체의 상부면 온도는 정해진(fixed) pn-통로를 갖는 반도체 웨이퍼를 관통하는 도전성 통로 채널의 정확한 확산 동작(penetration)이 최소 시간으로 될 수 있도록 조정된다. 그로인해 반도체 부품의 도핑은 반도체 웨이퍼의 가열 동작의 결과에 영향을 받지 않고 반도체 웨이퍼의 형태도 변경되지 않는다. 또한 열원/냉각장치의 상부면과 웨이퍼 사이의 상호 작용은 방지하도록 한다
상기 목적은 청구항 1의 특징을 갖는 방법을 통해 본 발명에 따라 달성된다.
반도체의 상부면 온도는 적어도 하나의 온도 측정점에서 측정되고 상기 온도는 반도체(10)로 인가되는 열의 전체 효율(total efficiency) 및/또는 가열되는 반도체의 상부면위로 인가되는 열의 분산 효율(efficiency distribution)을 제어하기 위한 기초를 형성한다. 상기 제어는 반도체 및 가열 구성요소/냉각 구성요소 사이의 거리를 변경하여 달성된다.열-마이그레이션 공정의 시간 주기 및 반도체 웨이퍼의 전체 영역에 걸쳐 정해진(targeted) 온도 제어를 통하여, 본 발명에 따른 방법은 반도체 웨이퍼 상에 위치한 반도체 부품의 반도체 본체를 확실하게 관통할 수 있다. 그로 인해, 공정 중에 불순물의 제거를 동시에 실현하고 또한 시간을 최소한으로 단축할 수 있다. 또한, 반도체 부품의 도핑은 반도체 웨이퍼의 가열 동작의 결과에 영향을 받지 않고 반도체 웨이퍼 형태는 반도체 웨이퍼에 영향을 미치는 열 방사의 결과인 예를 들면 버클링(buckling)에 의해 확실히 영향을 받지 않는다.
본 발명에 따른 바람직한 실시예는 반도체가 우수한 열 도전체(heat conductor)인 불활성 가스(inert gas)로 채워진 밀폐된 시스템에 위치한다는 것이다.
불활성 가스로 채워진 밀폐된 시스템 내에 반도체를 배치하는 것에 의해, 반도체를 분순물로부터 보호한다. 또한, 반도체의 일측 상부면을 가열하고 다른 상부면을 냉각하기 위한 열 흐름 양자는 최적화된다.그로 인해, 상기 불활성 가스는 증기 흐름 영역(laminar flow area)sodp 0.1mbar sowl 30.bar 압력의 헬륨을 사용하는 것이 바람직하다.
또 다른 본 발명의 특징에 따라서, 반도체를 가열하기 위한 에너지 결합(coupling)이 예를 들면 우수한 열 전도 가스에 의해 발생하고 그리고 방사 에너지(radiation energy)에 의해서는 덜 발생하는 방식으로, 반도체 상의 열 분포 유효성(effectiveness) 및 제어 능력(controllability)은 반도체의 상부면들이 서로 분리되는 영역 내에 위치하여 개선된다.
본 발명에 따른 바람직한 실시예는 반도체가 상기 열원과 냉각 장치 사이의 평면에 수직으로 이동될 수 있다는 것이다. 그러므로 열-마이그레이션 장치에 반도체를 배치하고 장전 위치(charging position)에서 가열 위치로 그리고 그 반대로 반도체를 이동시켜 반도체를 용이하게 탈거한다.
바람직하게 반도체의 온도는 광학 측정 채널(optical measurement channel)에 걸쳐 있는 고온 측정 장치(pyrometric measurement device)를 사용하여 비접촉 방식(non-contact way)으로 측정된다.본 발명에 따른 또 다른 특징에 따라서, 반도체는 30K/초 이하인 온도 증가량으로 가열된다. 이후 상기 온도는 열 마이그레이션 공정이 완료될 때까지 일정하게 유지된다. 열 방사가 감소되는 제1 냉각 조건에서 냉각이 이루어지고, 그 후 소정 시간 간격 동안 탈거 온도(removal temperature)까지 자연 냉각이 이루어진다.
본 발명에 따른 방법의 또 다른 바람직한 부연 설명(extension)과 실시예는 청구범위 제50항 내지 제52항의 특징으로 유추된다.자신쪽으로 회전된 반도체의 상부면으로 균일한 열 방사를 방출하는 열원과 냉각 장치 사이에 위치한 반도체를 수용하기 위한 지지대(support)를 포함하고, 제2 상부면들 사이에 발생하는 온도 경사에 의한 열-마이그레이션에 의해 디스크형 반도체에 전기적으로 도전성인 접합부를 형성하기 위한 장치는 반도체의 상부면 온도를 측정하기 위한 고온 측정 헤드를 구비하고, 상기 지지대와 열원 사이의 거리 및/또는 상기 지지대와 냉각 장치와의 거리가 상기 측정된 상부면 온도에 따라서 변경될 수 있다.상기 지지대 및 열원/냉각 장치와의 거리가 측정된 온도에 따라 제어됨에 따라, 가능한 최단시간 내에 열-마이그레이션 공정(course)을 최적화하기 위한 정확한 온도 제어가 가능하다. 또한 높은 순도(high degree)가 유지되고(ensured) 반도체 도핑에 가능한 한 적은 영향을 미치도록 한다. 또한 상기 구조는 반도체 웨이퍼가 온도 변경으로 균일한 형태에서(even form) 확실히 변경되지 않도록 한다.
본 발명에 따른 장치의 바람직한 실시예는 열원과 냉각 장치 사이의 영역이 밀폐되고(encapsulated), 우수한 열 도전체인 불활성 가스, 특히 수소 또는 헬륨으로 채워진다.
상기 우수한 열 도전체인 불활성 가스의 사용에 의해, 반도체 및 가열장치와 가스 입자의 반응이 이루어지지 않고 동시에 열-마이그레이션 공정을 최적화하기 위하여 반도체의 상부면의 대응하게 우수한 냉각 동작뿐만 아니라 반도체의 일측 상부면을 가열하기 위한 많은 열 흐름이 확실하게 이루어진다.
지지대 평면 영역의 세분화는 열-마이그레이션 공정 동안 반도체의 가열 동작 및 냉각 동작의 최적화 제어를 위한 그리고 반도체 웨이퍼의 왜곡(warping)을 피하기 위한 필수 조건인 시스템 분할을 발생시킨다.
본 발명의 또 따른 특징에 따라서, 제어 형태는 제어 가능하게 되는 영역/영역들 내의 가스 압력/또는 가스 흐름(gas flow)으로 이루어진다.
본 발명에 따른 장치의 또 다른 실시예는 열원이 직접 또는 간접적으로 가열된 가열로(furnace)로 이루어지는 것을 특징으로 한다. 본 실시예에 따른 열원에 의해, 가열로쪽으로 회전된 반도체/반도체 웨이퍼의 상부측에 균일한 열 분포가 확실히 이루어져 불균일한 가열 동작으로 인한 반도체/반도체 웨이퍼의 버클링 현상을 피할 수 있다.
바람직하게 가열로는 본질적으로 상기 지지대의 표면에 대응하는 플레이트를 구비하여, 이 플레이트는 저항성 가열장치(resistive heating), 유도성 가열장치(inductive heating), 전자빔 가열장치(electron beam heating) 또는 극초단파 가열장치(microwave heating)에 의해 가열 될 수 있다. 플레이트는 특히 바람직하게 질화 붕소에 의해 열분해적으로 밀봉되는 그래파이드 물질(graphite material) 또는 고 순도 세라믹으로 이루어진다. 상기 플레이트는 열-마이그레이션 장치의 효율 정도를 최적화하기 위하여, 플레이트에 의해 단독으로 방출된 열 분사를 반도체쪽으로 향하게 하기 위해 진공 내에 위치한다. 그러므로 화학적으로 및 물리적으로 대응하는 불활성 밀봉 동작과 플레이트용 물질 선택에 의해 방지되는 플레이트 영역에서의 입자 증발(vaporisation of particle) 위험이 존재하여 반도체 구조가 변형될 위험이 발생한다.
본 발명에 따른 실시예는 열원이 적어도 반도체의 면 위에서 연장되는 할로겐 램프 필드로 이루어지고, 상기 할로겐 램프 필드는 두 개의 평면에 위치한 교차된 할로겐 램프 필드로 이루어진다는 것이다.
바람직하게 교차된 할로겐 램프 필드는 균일한 열 방사가 할로겐 램프 필드쪽으로 회전된 반도체 웨이퍼의 상부면 상에서 확실히 이루어지는 방식으로, 반도체 웨이퍼로의 열 입력에 대한 개별적인 제어 능력을 용이하게 하고 반도체 웨이퍼의 전체 표면 위에서의 정확하고 균일한 가열 동작을 용이하게 한다. 반도체 웨이퍼의 상부면 위에서의 온도 제어를 통하여, 각 온도 프로파일을 반도체 상부면 위에 설정할 수 있는 방식으로 웨이퍼 상부면의 에지 온도를 상승시킬 수 있다. 온도 측정 공정에 의해 열-마이그레이션을 위한 최적 조건이 설정될 수 있는 방식으로 빛의 작용(adaptation)에 대한 이러한 조정 능력(adjustability) 즉, 균일한 온도를 위한 효율적인 분포가 반도체 웨이퍼의 전체 상부면 상에서 동일한 조건을 확실히 유지해야 한다.
본 발명에 따른 바람직한 실시예는 상기 샘플 플런저가 샘플 실린더, 상기 샘플 실린더의 덮개면(covering surface)을 형성하고 반도체를 들어올리는 샘플 헤드, 외부로 돌출하는(projecting) 샘플 실린더 하부측(under side)의 샘플 플랜지, 및 내(耐)가스 방식(gas-proof way)으로 상기 하부측에 샘플 실린더를 밀봉하는 리프팅 플레이트로 이루어진다. 바람직하게 상기 샘플 플런저는 용기속으로 축방향으로 삽입되고 빠질 수 있고, 상기 용기는 할로겐 램프 필드쪽으로 회전된 광선 접합면(ray junction surface)과 석영 실린더로 이루어진다.
처리 영역내로 불활성 가스를 유입하여 고 순도 조건하에서 발생하고, 그로 인해 냉각액 및 공정 가스는 밀봉하기 때문에(for sealing reasons) 반도체 웨이퍼의 가열 위치에서 충분히 멀리 떨어지게 첨가되고, 이러한 거리에 의해 충분한 냉각 동작이 확실히 이루어지는 형식으로, 실린더 형태의 샘플 상승장치(sample take-up)는 주위로부터 처리 영역을 확실하게 분리한다.
본 발명에 따른 또 다른 바람직한 실시예는 상기 샘플 플런저의 샘플 실린더 중심에 상기 샘플 헤드쪽으로 회전된 반도체의 상부면쪽으로 방향이 맞춰진 고온 측정 헤드가 온도 측정 및 가스 채널에 있는 측정 윈도우뿐만 아니라 상기 온도 측정 및 가스 채널에 걸쳐(via) 존재하는 것을 특징으로 한다. 상기 고온 측정 헤드는 고온계 플랜지에 의해 상기 샘플 플런저에 고정되어 조정되고, 바람직하게 2.2㎛의 파장으로(with) 작동하며 반도체 웨이퍼 가운데에 작은 스팟(spot)이 형성되도록 반도체 웨이퍼의 상부면쪽으로 방향이 맞춰져 있는 미세하게 조정 가능한 포커싱 콘(focusing cone)을 구비한다.
상기 고온 측정 헤드를 고정하고 조정하는 것은 고온 측정의 결과로 인해 반도체 웨이퍼와 샘플 헤드 사이의 커다란 간섭이 존재하는 않도록 반도체 웨이퍼 상에 작은 스팟만을 형성하는(include) 미세하게 조정 가능한 포커싱 콘의 동작을 확실히 한다. 이 측정 스팟은 반도체 웨이퍼 상부면 위에서의 효율적인 분포(efficiency distribution)가 교차된 할로겐 램프 필드의 개별적으로 제어 가능한 할로겐 램프에 의해 조정될 수 있기 때문에, 이러한 측정 스팟은 전체 반도체 웨이퍼 상의 온도를 위해 표시된다.
샘플 헤드는 바람직하게는 세 개의 샘플 헤드 플레인을 구비하고, 반도체(10)의 샘플 상승장치(sample take-up)는 제1 샘플 헤드 플레인을 통과하여 대각선으로 제공된 방사형으로 분포된 다수의 가스 채널뿐만 아니라 중심 온도 측정 및 가스 채널을 구비하는 제1 헤드 플레인에 접속되고, 헬륨 또는 수소와 같은 우수한 열 도전성인 가스는 상기 채널을 통해 공급되고 채널의 노즐형 개구부(nozzle-form opening)를 통해 배출되며, 반도체 아래로 흐른다. 가스를 첨가하여 공정 영역의 순도를 유지하고, 반도체 웨이퍼가 가스 흐름에 의해 들어올려지지 않고 불균일이 발생하지 않도록 가스 흐름량은 바람직하게 0.5mbar/1가스 흐름 내지 50mbar/1 가스 흐름으로 조정된다.
본 발명의 기초를 이루는 교시 내용은 도면으로 도시된 실시예를 참조하여 명백하게 될 것이다.
반도체 부품의 반도체 본체를 관통하는 도전성 채널을 형성하는 본 발명의 공정을 이용하기 위한 예인 도 1에 도시한 광-전기 센서 장치의 부분이 반도체 부품(1)을 도시한다. 상기 반도체 본체는 실리콘으로 이루어지고 넓은 n-도전층(100)(300㎛ 내지 400㎛ 두께)을 구비하며, 상대적으로 얇은 p-도전층(101)(약 0.55㎛의 두께)은 앞쪽의 상부면 상에서 연장한다. 두 개의 반도체 층(100, 101) 사이에 차단층(blocking layer)으로 작동하는 공핍 영역(depletion region, 102)을 형성한다.
이 반도체 부품(1)의 전면측은 무반사층(anti-reflection layer, 108)을 구비하고, 예를 들면 실리콘 산화물(silicon dioxide)로 이루어질 수 있는 절연층(109, 109')을 통과하여(through) 구성된다. 상기 두 개의 절연층(109, 109') 사이에는 p-도전층(101)의 상부면에 의해 형성되는 방사측인 상부면 영역(radiation-side upper surface area, 104)이 연장한다. 상부면 영역(104)과 만나는 전-자기 방사(electro-magnetic radiation, 200)는 p-도전층(101)을 통과하여 공핍 영역(102) 내까지 도달하고, 그곳에서 주로 흡수된다. 그로 인해 한 쌍의 전자홀(electron-hole)이 공핍 영역(102)에 형성된다. 공핍 영역은 이러한 캐리어 쌍을 분리하여(divide), 전자(electron)는 n-측으로 흘러가고, 홀은 p-측으로 흘러간다. 방사 효율(radiation efficiency)의 척도(measure)인 이러한 광-흐름(photo-flow)의 측정을 가능하게 하기 위하여, 이 반도체 부품(1)은 반드시 적당한 전자 스위치 내에 집적되어야 한다. 흔히, 이러한 특성(this nature)의 전자 스위치는 회로 기판 상에 서로 연관있게(mutually) 위치하는 다수 개의 광-소자와 추가적인 반도체 부품을 구비한다.
이러한 특성의 전자 스위치에 부품(1)을 접속하기 위하여, 절연층(110)을 통과하여 구조된 부품(1)의 배면측 상부면(105) 상에는 납땜 가능한(solderable) 물질로 이루어진 평평한 접촉점(flat contact point; 106a, 107a)을 구비하는 전극(106, 107)이 존재한다. 그로 인해, 배면측의 상부면(105) 자체는 n-도전층(100)의 상부면으로부터 형성된다. n-도전층(100)의 접속 전극(106)은 접촉 저항(contact resistance)을 최소화하기 위하여, 고 농도로(strongly) 도핑된 반도체층(100)의 저 저항(low-Ohm) 영역(103) 상에 위치한다.
또한 반도체 부품(1)의 배면측 상부면(105) 상에 p-도전층(101)의 접속 전극(107)을 위치시키기 위하여, p-형의 원통형 반도체 채널(11)이 반도체 부품(1)의 p-도전층(101)에서부터 배면측의 상부면(105)까지 연장한다. p-도전 채널(111)은 바람직하게 30㎛ 내지 100㎛의 지름을 갖고 열-마이그레이션에 의해 형성된다.
더욱이, 접합부(111)의 배면측 단부는 예를 들면 이온 주입법(ion implantation)이나 이온 확산법(ion diffusion)으로 형성될 수 있고 원통형 영역(111)과 전극(107)을 경유하는 p-도전층(101)의 완벽한 접촉 동작(faultless contacting)을 용이하게 하는 부가적인 p-도전 영역(112)에 의하여 둘러싸여진다. 부가적인 p-도전 영역(112)이 원통형 영역(111)을 형성하는 동안 상기 상부면 부근에서 발생하는(arising) 전자 구조(electronic structure) 간의 간섭이 가능한 한 많이 제거되도록 멀리 떨어지게 원통형 영역(11) 근처의 상부면부를 둘러싸는 방식으로 확장(expansion)된다. 부가적인 p-도전 영역의 두께는 0.6㎛의 범위에 존재한다.
부품(1)의 배면측 상부면(105) 상에 서로 이웃하게 놓여있는 n-도전층(100)과 p-도전층(101)의 전극(106/107) 때문에, 부품(1)은 회로 기판에 매우 용이하게 접속될 수 있어 전기 스위치 내에 용이하게 집적될 수 있다. 이것을 위하여, 각각의 접촉점(106a, 107a)을 구비하는 전극(106, 107)은 상기 목적을 위하여 제공된 회로 기판의 접촉면 상에 용이하게(simply) 위치되고 납땜 동작이나 초음파 용점 동작(ultrasound welding)에 의해 고정되어야 한다. 부품(1)의 전극들과 회로 기판 사이에 부가적인 접속 요소, 예를 들면 납땜 브리지는 필요없다.
도 1에 따른 반도체 부품의 반도체 본체내의 도전성 채널은 예를 들면 도 2a 및 도 2c에 개략적으로 도시되는 장치에 의해 형성되고 상기 채널 전체는 도 2d에 도시된 열원인 램프 필드를 구비하도록 형성된다. 상기 장치는 반도체 웨이퍼, 즉 반도체 부품의 목적과 응용에 따라 도핑되고 형성되는 복수의 상기 반도체 부품을 갖는 플레이트 바(plate bar)를 들어올리기 위해 제공된다. 도 2a, 도2c, 및 도 2d에 도시한 장치 이외에, 다른 유사한 작동 장치가 반도체 웨이퍼를 들어 들어올리고 반도체 웨이퍼 상에 위치한 반도체 부품의 상부면에서부터 다른 상부면으로 도전성 채널을 형성하는 것이 가능하다.
기능적인 도면으로서 도 2a에 도시한 열-마이그레이션에 의해 디스크형 반도체에 전기적으로 도전성인 통로를 형성하기 위한 장치는 열원, 특히 가열로의 플레이트(60) 및 냉각 장치(11)가 위치하는 스탠드(stand, 25)로 이루어진다. 플레이트(60)와 냉각 장치(11) 사이의 영역에, 프레임(3a) 형태의 지지대(support)가 존재한다. 본 발명의 실시예에서 상기 플레임(3a) 형태의 지지대는 프레임(3a)에서부터 플레이트(60)까지의 거리 및 프레임(3a)에서부터의 냉각 장치(11)까지의 거리가 변경될 수 있는 방식으로, 플레이트(60)와 냉각 장치(11) 사이의 영역에서 길이 방향의 연장 평면과 수직(perpendicular) 방향의 평면 모두로 프레임(3a) 상의 화살표를 따라서 조정될 수 있다. 그러므로, 반도체 웨이퍼(10)의 냉각 동작뿐만 아니라 가열 동작 중에 반도체 웨이퍼(10)로 인가되는 열은 열원(6)과 냉각 장치(11) 사이의 프레임(3a) 높이 조정에 따른 소정의 기준 곡선(reference curve)에 따라서 변경될 수 있고 일정하게 유지될 수 있다.
프레임(3a)의 위치를 길이 방향으로(logitudinal) 변경하는 것은 열-마이그레이션에 의해 전기적으로 도전성인 통로를 형성하기 위한 장치의 프레임(3a) 내로 삽입될 수 있는 도 2b에 따른 반도체 웨이퍼(10)를 본질적으로 장전(displace)하기 위함이고, 또한 반도체 웨이퍼를 탈거하기 위함이다.
열-마이그레이션에 의해 전기적으로 도전성인 통로를 형성하기 위한 장치인 도 2a에 도시된 구조에 대한 대안적인 구조로, 반도체 웨이퍼(10)용 지지대(3a)는 예를 들면 반도체 웨이퍼를 장전(addition)하고 탈거(removal)하기 위하여 길이 방향으로 위치만 변경 가능하게(displaceable) 구성될 수 있다. 반면에, 플레이트(60) 및/또는 냉각 장치(11)는 프레임(3a)까지의 각 거리가 변경될 수 있도록 높이를 조정할 수 있다.
플레이트(60)는 보다 상세하게 도시하지 않은 가열로의 구성요소이다. 상기 플레이트(60)를 가열하기 위하여 이 가열로는 전기 저항 가열장치(electrical resistive heating), 유도 가열장치(inductive heating device), 전자 빔 가열장치(electron beam heating), 극초단파 가열장치(microwave heating) 등에 의해 가열될 수 있다. 지지대(3)/프레임(3a)에서부터 떨어져 회전된 플레이트(60)의 상부면으로 방사선 등과 연관된(coupling) 전자 방출에 의해 달성되는 해당 에너지 입력에 의해, 에너지는 플레이트(60)로 인가될 수 있고, 장치의 전체면 위에 균일한 열 분포가 확실히 이루어질 수 있다. 플레이트(60) 대신에, 다른 모든(any) 적당한 장치가 균일한 열 분포를 위해 사용될 수 있다.
균일하게 가열된 플레이트(60)에 의해, 반도체 웨이퍼(10)쪽으로 회전된 상부면에 균일한 열 분포(homogenous heat distribution)가 확실히 이루어진다. 열원에 의해 방출된 각 열 방사(heat radiation)가 불균일(inhomogeneity)하게 되면, 반도체 웨이퍼(10)에서 다시 실행되므로 균일한 열 분포는 특히 반도체 웨이퍼의 전체면에 전기적으로 도전성인 통로의 형성을 위하여 그리고 반도체 웨이퍼/상기 반도체 웨이퍼 상에 위치한 각 반도체 소자에 대한 버클링을 피하기 위해서도 모두 장점이 된다.
플레이트(60)에 의해 방출된 열 방사가 지지대(3a)에 위치한 반도체 웨이퍼(10)쪽으로 본질적으로 확실히 이루어지도록, 지지대(3a)에 위치한 반도체 웨이퍼(10) 방향으로의 열 흐름(heat flow)은 예를 들면 수소 또는 헬륨, 특히 헬륨과 같은 우수한 열 전도체(heat conductor)인 불활성 가스(inert gas)에 의해 바람직하게 최적화되는 반면에, 가열로/플레이트(60)는 진공(vacuum)에 의해 단열된다. 이러한 특성의 설비에서, 수소 또는 헬륨 가스 입자는 뜨거운 플레이트(60) 상에서 가열되어 반도체 웨이퍼(10)로 입력된다.
단열(heat insulation)을 위하여 그리고 반도체 웨이퍼 상에서 열 방사의 각도를 조절하기(steering) 위하여, 가열된 플레이트(60)는 진공 내에 위치한다. 그러므로 반도체 웨이퍼에 불순물로 될 수 있는 입자 증발(vaporisation)을 위하여 플레이트(60)용 불활성 물질(inactive material)을 대응하게(correspondingly) 선택할 필요가 있다. 이러한 목적을 위하여, 대응하는 반응이 억제되고 열-마이그레이션 공정이 불순물에 의해 영향을 받지 않도록 고 순도의 세라믹 플레이트뿐만 아니라 질화 붕소(boron nitride)를 포함하는 그래파이트(graphite)가 첫 번째로 존재한다.
지지대(3a) 내에 삽입된 반도체 웨이퍼(10)를 냉각하기 위하여, 반도체 웨이퍼(10)의 하부측에서의 열-마이그레이션의 공정을 위한 최적의 온도 필드를 설정하기 위해 불활성 가스 특히, 헬륨과 같은 것이 사용된다. 반도체 웨이퍼(10)의 상부면 상에서 그리고 상기 반도체 웨이퍼(10)의 하부면 상에서의 온도 제어를 개별적으로 하기 위하여, 프레임(3a) 레벨의 영역은 가스 압력과 유입 속도 양자가 프레임(3a) 상하부의 영역에서 개별적으로(separately) 조정될 수 있는 방식으로 바람직하게 세분화된다. 그로 인해 가능한 개별 온도 제어는 디스크형-반도체의 전기적으로 도전성인 통로가 반도체 웨이퍼의 열변형(thermal straining)에 의한 버클링없이 최소 시간에 형성되도록 최적의 과정(optimum course)으로 열-마이그레이션 공정이 이루어질 수 있는 필수 조건(pre-condition)을 생성한다.
도 2a에 따른 장치의 통상적인 열 분포는 다음과 같다. 플레이트의 온도는 T1= 1800℃이고, 플레이트(60)쪽으로 회전된 반도체 웨이퍼(10)의 상부면 온도는 T2= 1050℃이고, 및 냉각 장치(11)의 상부면 온도는 T3= 20℃이다.
프레임(3a) 상에 위치한 반도체 웨이퍼(10)의 가열 동작은 프레임(3a)의 상부 및/또는 하부 영역에서의 가스 압력 및 유입 속도에 대응하는 제어뿐만 아니라 플레이트(60)와 프레임(3a) 간의 거리(a1) 및 프레임(3a)과 냉각 장치(11) 간의 거리(a2)의 변화를 변경하여 제어될 수 있다. 반도체 웨이퍼(10)의 상부면과 플레이트의 하부측 사이의 바람직한 거리는
a1= 0.3㎜ 이다.
반도체 웨이퍼(10)의 하부측과 냉각 장치(11) 사이의 바람직한 거리는
a2= 0.2㎜ 내지 0.5㎜이다.
반면에, 반도체 웨이퍼 위의 영역에는, 약 0.1mbar 내지 30 mbar의 가스 압력이 설정된다.
반도체 웨이퍼(10)의 열 저항(heat resistance)이 이웃하는 가스층의 열 저항에 비교하여 매우 적기 때문에, 반도체 웨이퍼의 상부면의 온도(T2)는 간단한 등식에 의해 정해질 수 있다.
상기에서, T1은 플레이트 온도이고, T3은 냉각 장치의 온도이다.
도 2c는 대안적인 장치를 관통하는 개력적인 단면도를 도시하고, 예를 들면 실리콘 웨이퍼 형태인 반도체 소자(10)를 들어올리기 위하여 상기 열원(60)과 냉각 장치(11) 사이에 존재하는(lying) 프레임(3a) 대신에, 지지대는 냉각 장치(11) 상에서 지지되고/냉각 장치(11)에 제공된(fed) 핀 또는 웨브(web)로 이루어진다. 상기 핀 또는 웨브 상에 존재하는 반도체 웨이퍼(10)에서부터 냉각 장치(11) 및 열원(6)까지의 거리는 변경될 수 있다. 그러므로 상기한 구성에 의해, 반도체 웨이퍼(10)의 가열 동작 및 반도체 웨이퍼(10)의 냉각 동작 동안에 반도체 웨이퍼(10)로 인가되는 열은 미리 정해진 기준 곡선에 따라 변경될 수 있다. 열 방사(W)는 열원쪽으로 회전된 반도체 웨이퍼(10)의 상부면에 영향을 미친다. 상기 열 방사는 상기 반도체 웨이퍼(10)를 통과하여 냉각장치(11)를 향해 통과된다.
도 2a 및 도 2c에 도시된 바와 같이 열-마이그레이션에 의해 디스크형 반도체에 전기적으로 도전성인 통로를 형성하기 위한 장치는 열-마이그레이션 공정과 관련하여 특히 에너지 효율이 높고 최적화 상태가 된다.
도 2d에 상세하게 도시된 바와 같이, 열-마이그레이션에 의해 디스크형 반도체를 관통하여 통로를 형성하기 위한 장치는 머신 프레임(machine frame, 20)에 위치한 샘플 컨테이너(2)로 이루어져 있고, 상기 샘플 컨테이너(2)는 이동 가능한 샘플 플런저(plunger, 3), 고정된 용기(4) 및 고정된 외부 셀(5)을 포함한다. 상기 샘플 플런저(3)는 장전 위치(loading position)에서부터 처리 위치(handing position) 아래까지 가이드면(guide-way; 201) 상의 더블 화살표(X) 방향으로 이동될 수 있다. 가이드 장치(guiding device, 202)에 의해, 샘플 플런저(3)는 처리 위치 아래에서 리프팅 높이(H) 위의 처리 위치로 더블 화살표(Z) 방향으로 변경(displace)될 수 있다. 가스 공급 파이프, 냉각 파이프, 측정 케이블(measuring cable) 등을 위한 상승 장치(take-up device, 203)는 샘플 플런저(3)를 들어올리는 캐리지(204)에 연결된다.
용기(4) 상측은 열원(6) 아래의 중앙에 샘플 컨테이너(2)를 위치시키는 빛 배출공(light exit aperture, 14) 내에 위치한다. 상기 열원(6)은 두 개의 교차된 할로겐 램프 필드(halogen lamp field)(61, 62)로 바람직하게 이루어진다. 상기 교차된 할로겐 램프 필드(61, 62)는 균일한 열 방사가 열원(6)쪽으로 회전된 반도체 웨이퍼의 상부면에 확실히 이루어지도록 개별적으로 제어 가능한 다수 개의 할로겐 램프를 구비한다. 각 온도의 프로파일(profile)이 상기 웨이퍼 상부면에 설정될 수 있도록, 반도체 웨이퍼 상부면 위에서 조정될 수 있는 온도 패턴의 결과로 상기 웨이퍼 상부면의 에지 온도를 상승시킬 가능성이 존재한다. 특별한 온도 측정 공정에 의해 열-마이그레이션을 위한 최적 조건이 설정될 수 있는 방식으로, 빛의 작용(adaptation)에 대한 이러한 조정 능력(adjustability) 즉, 균일한 온도를 위한 효율적인 분포는 반도체 웨이퍼의 전체 상부면 상에서 동일한 조건을 확실히 유지해야 한다.
열원(6) 위에, 열원(6) 및 광배출공(14)과 함께 마운팅 지지대(15)에 걸쳐 머신 프레임(20)에 연결되는 미러 반사기(mirror reflector, 13)가 존재한다.
3-포인트 플레이트(3-point plate, 37) 및 가이드 리프팅 플레이트(guiding lifting plate, 38)를 포함하는 리프팅 플레이트는 하부측에 샘플 플런저(3)를 밀봉한다(seal). 상기 3-포인트 리프팅 플레이트(37)는 샘플 플런저(3)의 내(耐)가스성(gas-proof) 밀봉 동작(sealing)을 위한 정규 설비(regular installation)를 구비한다.
도 3은 고온 측정 헤드(7)를 구비하는 샘플 컨테이너(2)를 관통하는 길이 단면도를 도시한다.
샘플 컨테이너(2)는 이동 가능한 샘플 플런저(3)뿐만 아니라, 냉각 파이프(11) 및 실(seal, 17)에 의해 연결된 용기 또는 샘플 상승 실린더(sample take-up cylinder, 4)에 의해 냉각되는 외부 셀(5)을 포함한다. 용기(4) 및 외부 셀(5)은 또 다른 실(18)에 의해 안전 링(securing ring, 19)에 연결되고 외부 셀(5)의 덮개측 플랜지(50)에 의해 도 2에 따른 광 배출공(14)에 의해 보호된다.
도 3에 도시된 작동 위치에서 샘플 플런저(3)는 용기(4) 내로 완전히 삽입되고, 상기 샘플 플런저(3)는 안전링 상의 가스 실(gas seal, 16)에 의해 하부 샘플 플랜지(36)와 함께 위치한다.
용기(4)는 자신의 상측에 투명한 면(transparent surface, 40)을 구비한다. 상기 투명한 면(40)을 관통하여 열원(6)의 할로겐 램프 필드(61, 62)에 의해 방출된 방사(radiation)는 샘플 플런저(3) 상측의 샘플 헤드(30)까지 도달한다. 샘플 헤드(30)에는 처리되는 반도체 웨이퍼(10)를 위치시키기 위한 샘플 상승 장치(더 이상 상세한 기술을 하지 않음)가 존재한다. 3-포인트 니들형 서스펜션(needle-type suspension)에 의하여, 반도체 웨이퍼(10)에서부터 샘플 헤드(30)의 상부면까지의 거리가 정확하게 200㎛ 내지 300㎛의 등거리(equi-distant)가 확보되도록 위치한다.
용기(4)의 투명한 면(40)은 뛰어난 광 균일성(optical homogeneity) 및 소정 파장을 구비하고 높은 전달 능력(transmission ability)을 갖는 바람직하게 석영이나 사파이어로 이루어진다.
샘플 플런저(3)의 샘플 실린더(25) 내의 중심에 샘플 헤드(30)/샘플 상승 장치쪽으로 회전된 반도체 웨이퍼(10)의 상부면쪽으로 방향이 맞춰지는 고온 측정 헤드(7)가 온도 측정 및 가스 채널(9) 내에 존재하는 측정 윈도우(12)뿐만 아니라 온도 측정 및 가스 채널(9)에 걸쳐 존재한다. 2.2㎛의 바람직한 파장을 갖는 고온 측정 헤드(7)는 반도체 웨이퍼(10)와 샘플 헤드(30) 사이의 온도 측정의 결과로 중대한 간섭이 발생하지 않는 방식으로, 반도체 웨이퍼(10) 상에 작은 스팟만을 형성하는(include) 미세하게 조정 가능한 포커싱 콘을 구비한다. 도 2d와 관련하여 이미 설명된 바와 같이 반도체 웨이퍼(10) 상부면 위에 효율적인 분포(efficiency distribution)는 열원(6)의 교차된 할로겐 램프 필드(61, 62)의 개별적으로 제어 가능한 할로겐 램프에 의해 조정될 수 있기 때문에, 이러한 측정 스팟은 전체 반도체 웨이퍼(10) 상의 온도를 위해 표시된다.
측정 윈도우(12)는 넓은 적외선 파장 영역(infra-red wave area)을 수신하도록 열려져 있기 때문에 사파이어(Al2O3)로 바람직하게 이루어지고, 바람직하게는 석영 윈도우가 좋다.
도 5에 따라서, 샘플 헤드(30)는 세 개의 헤드 플레인(31 내지 33)을 구비하고, 샘플 상승 장치(sample take-up)는 제1 샘플 플레인(31)에 접속된다. 샘플 헤드(30)의 상기 제1 샘플 헤드 플레인(31)은 자신(31)을 통과하여 대각선으로 제공되는 방사형으로 분포된 다수개의 가스 채널(90)뿐만 아니라 중심 온도 측정 및 가스 채널(9)을 구비한다. 그로 인해 헬륨 또는 수소와 같은 우수한 헤드 도전체(head conductor)인 가스는 상기 가스 채널(90)을 통해 공급되고 채널(9/90)의 노즐형 개구부(opening)를 통해 배출하며, 반도체 웨이퍼(10) 아래로 흐른다. 복수 개의 처리 영역(process area)을 유지하도록 가스를 부가적으로 공급한다. 흐름은 반도체 웨이퍼(10)가 가스 흐름에 의해 들어 올려지지 않고 불균일이 발생하지 않도록 0.5mbar/1 가스 흐름 내지 50mbar/1 가스 흐름으로 바람직하게 조정된다. 공정 가스는 샘플 실린더(35) 기저부 내의 개구부(95)를 통하여 제거된다.
샘플 헤드(30)의 제2 샘플 헤드 플레인(32)은 대각선의(diagonal) 가스 채널(91), 중심 온도 측정 및 가스 채널(9) 및 냉각 장치(cooling element, 8)에 도달하고 표면 상승 열(surface taking up heat)을 유지(extension)하기 위한 리세스(recess, 80)를 포함하는 냉각액 채널(81)을 구비한다. 제1 샘플 헤드 플레인(31) 및 제2 샘플 헤드 플레인(32) 사이의 접속은 샘플 헤드(30)의 제1 및 제2 샘플 헤드 플레인(31, 32)의 대면하는 상부면들상의 대응 개구부에 위치하는 내가스성 외부링뿐만 아니라 내수성(liquid-proof) 밀봉링에 의해 이루어진다.
샘플 헤드(30)의 제2 샘플 헤드 플레인(33)은 냉각액 유입구(82) 및 냉각액 배출구(83)를 구비하고, 제3 샘플 헤드 플레인(33)을 90℃ 회전시키면 공정 가스를 위한 대응 가스 유입구(92) 및 가스 배출부(93)를 구비한다. 측정 윈도우(12)는 샘플 헤드(30)의 제3 샘플 헤드 플레인(33) 중앙에 제공되고, 상기 측정 윈도우(12)는 광학 온도 측정 채널(9)에 위치한다.
도 6에 도시된 바와 같이 제1 샘플 헤드 플레인(31)의 평면도는 수온을 기록하기 위한 측정 개구부(9)뿐만 아니라 가스 및 냉각액 채널의 구조를 명백하게 도시한다. 세 개의 샘플 헤드 플레인(31 내지 33)은 고 순도의 알루미늄으로부터 바람직하게 제조된다.
외부 셀(5) 주위에 나선형(spiral form)으로 위치한 도 3에 도시된 냉각 파이프(11a)는 외부 셀(5), 용기(4) 및 샘플 플런저(3)간의 밀봉 능력을 기능적으로 확실하게 하기 위하여, 열원(6)쪽으로 회전된 상부측에서부터 기저부측 밀봉 영역까지 샘플 컨테이너(2)의 냉각 동작(cooling)을 실시한다(bring about).
냉각 동작의 다른 실시예가 도 4에 도시된다. 그로 인해, 냉각액을 들어올리기(taking up) 위한 중공 공간(hollow space)이 샘플 플런저(3) 내에 중공 실린더 형태(hollow cylinder form)로 연장하도록 냉각 실린더(11a)는 샘플 플런저(3) 내에 위치한다. 상기 실시예에 따라서, 도 3에 따른 외부 냉각 코일 냉각 시스템은 도 4에 따른 내부 냉각 실린더 냉각 시스템과 결합된다.
고온 측정 헤드(7)는 고온계 플랜지(pyrometer flange, 70)에 의해 샘플 플런저(3)에 고정되어, 조정될 수 있다. 고온 측정 헤드(7)의 포커싱 콘(71)은 반도체 부품이 없는 반도체 웨이퍼(10) 가운데에 작은 측정 스팟을 형성하는 방식으로 반도체 웨이퍼(10)의 상부면쪽으로 방향이 맞춰진다.
상기 기술된 열-마이그레이션 장치는 열원(6)의 교차된 할로겐 램프 필드(61, 62)쪽으로 회전된 반도체 웨이퍼(10)의 배면측에서부터 냉각된 샘플 헤드(30)쪽으로 회전된 반도체 웨이퍼(10)의 상부측으로 반도체 웨이퍼를 통과하여 매우 정확하게 제어 가능한 열 전송(heat transportation)이 확실히 이루어지도록 한다. 약 2℃ 내지 10℃의 반도체 웨이퍼(10) 전체면의 조정 가능한 온도 차이 및 약 300㎛의 반도체 웨이퍼 두께에 의해, 약 2㎛ 내지 3㎛의 두께를 갖는 전기적으로 도전성인 (알루미늄) 드롭니트는 반도체 웨이퍼(10)의 따뜻한 반대쪽 상부면까지 확산하여(travel) 반도체 웨이퍼/형성된 접촉점 위에 존재하는 반도체 부품의 반대쪽 상부면들 사이에 바람직한 도전 접속이 발생한다. 상기 드롭니트는 반도체 웨이퍼(10)/상기 반도체 웨이퍼(10) 상에 위치한 반도체 부품의 차가운 상부면 상에 위치한다.
도 7은 열-마이그레이션에 의해 반도체 웨이퍼의 서로 반대쪽 상부면들 사이의 전기적으로 도전성인 접속부를 형성하기 위한 본 발명에 따른 실시예의 공정을 명확하게 도시한다. 그로 인해, 도 7에 도시된 공정은 다양한 방식으로 변형될 수 있다.
t0시점에서 공정을 시작할 때, 샘플 헤드(30)를 갖는 샘플 플런저(3)는 도 2에 따른 화살표(Z) 방향으로 용기(4)/외부 셀(5)을 끌어내려 장전 위치(loading point)로 이동된다. 샘플 헤드(30)의 샘플 상승 장치 상에 반도체를 위치시킨 후 샘플 플런저(3)가 처음에 X 방향으로 이동되고 다음에 처리 위치쪽으로 도 2에 따른 Z 방향으로 이동된다, 즉, 용기(4) 내로 이동되어 시스템은 닫혀진다. 다음에, 샘플 플런저(3)는 비워지고 헬륨이 린스 단계에서 린스 동작을 위하여 샘플 플런저(3) 내로 공급된다. 샘플 플런저(3) 내로 냉각액이 공급되면 t1시점에서 준비 단계가 종료한다.
다음으로, 열원(6)에 대한 스위칭 동작을 통하여, 샘플은 온도가 30℃로 증가하도록 가열되고 약 300℃ 내지 400℃가 될 때까지 t2시점까지 2차 가열된다. 상기 온도에서, t3시점까지 약 1분 동안 샘플 대기의 정화 동작(purification) (헬륨 린스)이 또한 이루어진다. 이후, 샘플은 추가로 약 600℃ 내지 670℃의 온도까지 가열되고(t4시점), 반도체 웨이퍼(10)의 상부면에 놓여진 알루미늄 드롭니트는 상기 드롭니트들의 형성에 의해 반도체 본체와 반응한다(t5시점). 이후, 샘플은 추가로 약 800℃ 내지 1100℃의 작동 온도로 가열되고, 마이그레이션 공정이 발생한다. 즉, 알루미늄 드롭니트는 반도체 웨이퍼 상에 위치한 반도체 부품의 반도체 본체를 통과하여 확산(travel)한다.
그로 인해 마이그레이션 속도는 온도 경사(gradient) 및 작동 온도에 비례하고 열-마이그레이션의 시간(t6내지 t7)을 결정한다. 마이그레이션 공정이 끝난 후에, 샘플 온도는 초당 30℃씩 떨어지는 램프 형태로 하강한다. 약 650℃의 온도에서, 샘플은 샘플 온도가 약 2분 내지 3분 시간동안 하강하는 방식으로(t9시점) 자연 냉각 상태가 된다. 다음에 용기(4)에서 샘플 플런저(3)를 탈거하고 장전위치(loading point)로 샘플 플런저(3)가 이동하여 반도체 웨이퍼가 탈거되고 예를 들면 질소로 채워진 저장실에 저장된다.
도면 번호 목록
1. 반도체 부품
100: 반도체 본체(n-도전층)
101: 반도체 본체(p-도전층)
102: 공핍 영역
103: 고농도의 저-저항 도핑 영역
104: 상부면 영역
105: 배면측 상부면
106: 전극
106a: 접촉점
107: 전극
107a: 접촉점
108: 무반사층
109: 절연층
110: 절연층
111: (반)도체 채널
2: 샘플 컨테이너
3: 지지대
3a: 프레임
3b: 샘플 플런저
3c: 웨브, 핀
30: 샘플 헤드
31: 제1 샘플 헤드 플레인
32: 제2 샘플 헤드 플레인
33: 제3 샘플 헤드 플레인
35: 샘플 실린더
36: 샘플 플랜지
37: 3-포인트 리프팅 플레이트
38: 가이드 리프팅 플레이트
4: 용기
40: 투명한 면
41: 석영 실린더
5: 외부 셀
50: 외부 셀 플랜지
6: 열원
60: 플레이트
61: 제1 할로겐 램프 플레인
62: 제2 할로겐 램프 플레인
7: 고온 측정 헤드
70: 고온계 플랜지
71: 포커싱 콘
8: 액체 냉각 시스템
80: 냉각 챔버
81: 냉각 채널
82: 냉각액 유입구
83: 냉각액 배출구
9: 온도 측정 및 가스 채널
90: 가스 배출 노즐
91: 가스 채널
92: 가스 유입구
93: 가스 배출구
95: 가스 제거부
10: 반도체 (웨이퍼)
11: 냉각 장치
11a: 냉각 파이프
11b: 냉각 실린더
12: 측정 윈도우
13: 미러 반사기
14: 빛 배출공
15: 마운팅 지지대
16: 가스 실(gas seal)
17: 실(seal)
18: 실
19: 안전링
20: 머신 프레임
201: 수평 가이드
202: 수직 가이드
203: 파이프
21: 밀봉 링
22: 스탠드

Claims (77)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 반도체(10)의 대향하는 두개의 제1 및 제2 상부면들 사이의 온도 경사(temperature gradient)에 의한 열-마이그레이션(thermo-migration)에 의해 디스크형 반도체(disc-form semiconductor)에 전기적으로 도전성인 통로를 형성하는 방법으로서,
    제1 상부면은 자신의 상부면 위에서 균일한 분포로 약 800℃ 내지 1100℃의 열-마이그레이션 공정의 작업 온도까지 가열된 후 탈거 온도(removal temperature)로 떨어지고, 도전성 도핑 물질은 상기 제2 상부면에 도포되며, 상기 제2 상부면은 자신의 상부면 위에서 균일한 분포로 냉각되고,
    상기 제1 상부면은 열원(6)까지의 제1 거리(a1)를 갖고 상기 제2 상부면은 냉각 장치(11)까지의 제2 거리(a2)를 가지며, 상기 반도체(10)로 인가되는 열의 전체 효율(total efficiency) 및/또는 가열되는 상기 반도체(10)의 상기 제1 상부면 위로 인가되는 열의 분산 효율(efficiency distribution)은 상기 제2 및 제2 거리(a1, a2)를 변경하여 상기 반도체(10) 상의 적어도 하나의 온도 측정점에서 측정된 온도에 따라 조정되는
    도전성 통로 형성 방법.
  42. 제41항에서,
    상기 반도체(10)가 우수한 열 도전체(heat conductor)인 불활성 가스(inert gas)로 채워진 밀폐된 시스템에 위치하는 도전성 통로 형성 방법.
  43. 제42항에서,
    상기 불활성 가스가 수소 또는 헬륨인 도전성 통로 형성 방법.
  44. 제41항 내지 제43항 중 어느 한 항에서,
    상기 반도체(10)가 상기 열원과 상기 냉각 장치 사이의 면에 의해 수직으로 이동될 수 있는 도전성 통로 형성 방법.
  45. 제41항 내지 제43항 중 어느 한 항에서,
    상기 반도체(10)의 상기 상부면들이 서로 분리된 영역에 위치하는 도전성 통로 형성 방법.
  46. 제41항 내지 제43항 중 어느 한 항에서,
    상기 열 방사가 본질적으로 수직 방향(perpendicular way)으로 가열되는 상기 반도체(10)의 상기 제1 상부면에 부딪히는(encounter) 도전성 통로 형성 방법.
  47. 제41항 내지 제43항 중 어느 한 항에서,
    상기 반도체(10)는 적어도 한 면에서 이동될 수 있는 샘플 플런저(sample plunger; 3) 위에 위치하고,
    상기 샘플 플런저(3)는 장전 위치(charging position)와 방사 위치(radiation position) 사이에서 이동되는 도전성 통로 형성 방법.
  48. 제41항 내지 제43항 중 어느 한 항에서,
    상기 반도체(10)의 상기 온도가 광학 측정 채널(optical measurement channel; 9)에 걸쳐 있는(over) 고온 측정 장치(pyrometric measurement device; 7)를 사용하여 비접촉 방식으로 측정되는 도전성 통로 형성 공정.
  49. 제41항 내지 제43항 중 어느 한 항에서,
    상기 반도체(10)는 30K/초 이하의 온도 증가량으로 가열되어, 상기 온도는 열 마이그레이션 공정이 완료될 때까지 일정하게 유지되며, 열 방사를 감소시킬 때 제1 냉각 단계에서 냉각이 이루어져, 소정 시간동안 상기 탈거 온도까지 자연 냉각이 이루어지는 도전성 통로 형성 방법.
  50. 제49항에서,
    상기 반도체(10)의 가열 및 냉각 동작이 램프 함수(ramp function)에 따라서 이루어지는 도전성 통로 형성 방법.
  51. 제41항 내지 제43항 중 어느 한 항에서,
    상기 반도체(10)는 300℃ 내지 400℃의 제1 소정 온도까지 가열되어, 상기 반도체(10)의 온도가 상기 온도에 도달한 후 상기 반도체(10)를 둘러싸고 있는 영역은 소정 시간동안 정제되고(purified),
    상기 반도체(10)는 약 600℃ 내지 700℃의 제2 소정 온도까지 추가로 가열되고, 도전성 도핑 물질이 드롭니트(droplet) 형성에 의해 상기 반도체의 반도체 본체(semi-conducting body)와 반응하고, 약 900℃ 내지 1100℃의 마이그레이션 공정의 작동 온도까지 가열되며, 열-마이그레이션 공정이 끝난 후에 상기 반도체의 상기 온도는 약 650℃의 제3 소정 온도까지 떨어지고,
    상기 반도체(10)는 소정의 탈거 온도까지 약 2분 내지 3분 동안 냉각되는 전도성 통로 형성 방법.
  52. 제47항에서,
    상기 샘플 플런저(3)는 탈거 및 장전 위치로 이동되고 상기 반도체(10)를 들어올리기 위하여 열리며, 상기 반도체(10)를 장전한 후에 상기 샘플 플런저(3)는 닫힘 위치로 이동되어 비워지고 불활성 가스로 린스되고, 냉각액(cool liquid)이 상기 샘플 플런저 내로 유입되고,
    상기 반도체(10)는 소정 프로그램에 따라 가열되고 냉각되며, 상기 샘플 플런저(3)는 다시 탈거 및 장전 위치로 이동되어 상기 반도체(10)는 탈거되어 질소로 린스된 저장룸(store-room)에 위치하는 도전성 통로 형성 방법.
  53. 열원(6)과 냉각 장치(11) 사이에 지지대를 구비하고 있고, 대향하는 두 개의 제1 및 제2 상부면들 사이에서 발생하는 온도 경사(temperature gradient)의 발생과 상기 제2 상부면 상의 도전성 도핑 물질 도포에 의한 열-마이그레이션에 의해 디스크형 반도체(disc-form semiconductor)에 전기적으로 도전성인 통로를 형성하는 장치로서,
    상기 지지대는 상기 반도체를 들어올리기 위한 것이고, 상기 열원(6)은 자신쪽으로 회전된 상기 반도체(10)의 상기 상부면에 균일한 열 방사(heat radiation)를 방출하고,
    상기 장치는 상기 반도체(10)의 상기 상부면 온도를 측정하기 위한 고온 측정 헤드(7)를 구비하고, 상기 지지대(3)와 상기 열원(6) 사이 및/또는 상기 지지대(3)와 상기 냉각 장치(11)의 거리가 상기 측정된 상부면 온도에 따라서 변경될 수 있는
    도전성 통로 형성 장치.
  54. 제53항에서,
    상기 열원(6)과 상기 냉각 장치(11) 사이의 영역은 밀폐되고(encapsulated),우수한 열 도전체인 불활성 가스(inert gas)로 채워지는 도전성 통로 형성 장치.
  55. 제54항에서,
    상기 가스는 수소나 헬륨인 도전성 통로 형성 장치.
  56. 제54항 또는 제55항에서,
    상기 지지대(3)의 평면 영역이 세분화되어 있는(sub-divided) 도전성 통로 형성 장치.
  57. 제54항 또는 제55항에서,
    상기 영역/영역들 내의 가스 압력 및/또는 가스 흐름량(gas flow)이 변경될 수 있는 도전성 통로 형성 장치.
  58. 제53항 내지 제55항 중 어느 한 항에서,
    상기 열원(6)이 직접 또는 간접적으로 가열된 가열로로 이루어지는 도전성 통로 형성 장치.
  59. 제58항에서,
    상기 가열로는 본질적으로 상기 지지대(3)의 표면에 대응하는 플레이트(plate; 60)를 구비하여,
    상기 플레이트(60)는 전기 저항성 가열장치(electric resistive heating), 유도성 가열장치(inductive heating), 전자빔 가열장치(electron beam heating) 또는 극초단파 가열장치(microwave heating)에 의해 가열될 수 있는 도전성 통로 형성 장치.
  60. 제59항에서,
    상기 플레이트(60)가 질화 붕소(boron nitride)에 의해 열분해적으로(pyrolytically) 밀봉되는 그래파이드 물질(graphite material)로 이루어지는 도전성 통로 형성 장치.
  61. 제59항에서,
    상기 플레이트(60)가 고 순도의 세라믹(purest ceramics)으로 이루어지는 도전성 통로 형성 장치.
  62. 제53항에서,
    상기 열원(6)이 적어도 상기 반도체(10)의 상기 표면 위에서 연장하는 할로겐 램프 필드(61, 62)로 이루어지는 도전성 통로 형성 장치.
  63. 제53항 또는 제62항에서,
    상기 열원(6)이 두 평면에 위치한 교차된(crossed) 할로겐 램프 필드(61, 62)로 이루어지는 도전성 통로 형성 장치.
  64. 제53항 내지 제55항 중 어느 한 항에서,
    미러 반사기(13)가 상기 지지대(3)를 마주보고 위치하는 상기 열원(6)측에 위치하는 도전성 통로 형성 장치.
  65. 제53항 내지 제55항 중 어느 한 항에서,
    상기 지지대(3)가 상기 열원(6)의 길이 연장부(longitudinal extension)에 평행한 평면에서 이동될 수 있는 프레임(3a)으로 이루어지는 도전성 통로 형성 장치.
  66. 제53항 내지 제55항 중 어느 한 항에서,
    상기 지지대(3)가 상기 냉각 장치(8)에 접속된 핀(pin) 또는 웨브(web)(3c)로 이루어지고,
    상기 핀 또는 웨브(3c)는 상기 냉각 장치(8)쪽으로 회전된 상기 반도체(10)의 상기 상부면을 상기 점형태(point-form) 또는 라인 형태(line-form)로 지지하는 도전성 통로 형성 장치.
  67. 제53항 내지 제55항 중 어느 한 항에서,
    상기 지지대(3)는 상기 냉각 장치(11, 11a)에 접속된 샘플 플런저(3)로 이루어지는 도전성 통로 형성 장치.
  68. 제67항에서,
    상기 샘플 플런저(3)는 샘플 실린더(35), 상기 샘플 실린더(35)의 덮개면(covering surface)을 형성하고 상기 반도체(10)를 들어올리는 샘플 헤드(30), 외부로 돌출하는(projecting) 상기 샘플 실린더(35) 하부측(under side) 상의 샘플 플랜지(36), 및 내(耐)가스 방식(gas-proof way)으로 상기 하부측에 상기 샘플 실린더(35)를 밀봉하는 리프팅 플레이트(37, 38)로 이루어지는 도전성 통로 형성 장치.
  69. 제68항에서,
    상기 샘플 플런저(3)는 상기 열원(6)쪽으로 회전된 광선 통과면(40)과 석영 실린더(quartz cylinder; 41)로 이루어지는 용기(recipient; 4) 속으로 축방향 (Z 방향)으로 삽입되고 빠질 수 있는 도전성 통로 형성 장치.
  70. 제69항에서,
    상기 용기(4)는 실린더형 외부 셀(shell; 4)로 에워싸여져 있고,
    상기 실린더형 외부 셀(5)은 냉각되고 및/또는 상기 샘플 플런저(3) 내에 냉각 실린더(11a)가 존재하는
    도전성 통로 형성 장치.
  71. 제68항에서,
    상기 샘플 플런저(3)의 상기 샘플 실린더(35) 중심에 상기 샘플 헤드(30)쪽으로 회전된 상기 반도체(10)의 상부면쪽으로 방향이 맞춰진 고온 측정 헤드(7)가 온도 측정 및 가스 채널(9)에 있는 측정 윈도우(12)뿐만 아니라 상기 온도 측정 및 가스 채널(9)에 걸쳐(via) 존재하는 도전성 통로 형성 장치.
  72. 제71항에서,
    상기 고온 측정 헤드(7)가 미세하게 조정 가능한 포커싱 콘(focusing cone)을 구비하는 도전성 통로 형성 장치.
  73. 제71항에서,
    상기 고온 측정 헤드(7)가 2.2㎛의 파장으로 작동하는 도전성 통로 형성 장치.
  74. 제71항에서,
    상기 고온 측정 헤드(7)는 고온계 플랜지(70)에 의해 상기 샘플 플런저(3) 상에 고정되어 조정되고,
    상기 고온 측정 헤드(7)의 상기 포커싱 콘(71)은 상기 반도체(10) 가운데에 작은 측정 스팟(spot)을 형성하는 방식으로 상기 반도체(10)의 상기 상부면쪽으로 방향이 맞춰져 있는
    도전성 통로 형성 장치.
  75. 제74항에서,
    상기 측정 윈도우(12)가 사파이어(Al2O3)로 이루어지는 도전성 통로 형성 장치.
  76. 제53항 내지 제55항, 제62항 중 어느 한 항에서,
    상기 샘플 헤드(30)는 세 개의 샘플 헤드 플레인(31 내지 33)을 구비하고,
    상기 반도체(10)의 상승 장치(take-up)는 상기 제1 샘플 헤드 플레인(31)을 통과하여 대각선으로 제공된 방사형으로 분포된 다수의 가스 채널(90)뿐만 아니라 중심에 상기 온도 측정 및 가스 채널(9)을 구비하는 상기 제1 샘플 헤드 플레인(31)에 접속되고, 우수한 열 도전체인 가스는 상기 가스 채널(90)을 통해 공급되고 상기 채널(9/90)의 노즐형 개구부(nozzle-form opening)를 통해 배출되고, 상기 반도체(10) 아래로 흐르며, 상기 샘플 실린더(35)의 기저부에 존재하는 개구부(95)를 통하여 공급되고,
    상기 샘플 헤드(30)의 상기 제2 샘플 헤드 플레인(32)은 대각선의 가스 채널(91), 상기 중심의 온도 측정 및 가스 채널(9)과 냉각 장치(8)에 도달하는 냉각수 채널(81)을 구비하고,
    상기 샘플 헤드(30)의 상기 제3 샘플 헤드 플레인(33)은 공정 가스(process gas)용 가스 유입구(92) 및 가스 배출구(93)뿐만 아니라 냉각액 유입구(82) 및 냉각액 배출구(83)를 구비히고,
    상기 광학 온도 측정 채널(9)에 위치한 상기 측정 윈도우(12)가 상기 샘플 헤드(30)의 상기 제3 샘플 헤드 플레인(33) 내쪽으로 중앙에 수용되는
    도전성 통로 형성 장치.
  77. 제76항에서,
    상기 세 개의 샘플 헤드 플레인(31 내지 33)이 고 순도의 알루미늄으로 이루어지는 도전성 통로 형성 장치.
KR1019997012071A 1997-06-20 1998-06-22 반도체 부품에 전기적으로 도전성인 통로를 생성하기 위한방법 및 장치 KR100348439B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19727693.8 1997-06-20
DE19727693A DE19727693A1 (de) 1997-06-20 1997-06-20 Verfahren und Vorrichtung zur Herstellung elektrisch leitfähiger Durchgänge in Halbleiter-Bauelementen
PCT/DE1998/001768 WO1998059098A2 (de) 1997-06-20 1998-06-22 Verfahren und vorrichtung zur herstellung elektrisch leitfähiger durchgänge in halbleiter-bauelementen

Publications (2)

Publication Number Publication Date
KR20010014041A KR20010014041A (ko) 2001-02-26
KR100348439B1 true KR100348439B1 (ko) 2002-08-10

Family

ID=7834047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997012071A KR100348439B1 (ko) 1997-06-20 1998-06-22 반도체 부품에 전기적으로 도전성인 통로를 생성하기 위한방법 및 장치

Country Status (8)

Country Link
US (1) US6300256B1 (ko)
EP (1) EP0991797B1 (ko)
JP (1) JP2000512438A (ko)
KR (1) KR100348439B1 (ko)
CN (1) CN1261410A (ko)
AT (1) ATE221146T1 (ko)
DE (2) DE19727693A1 (ko)
WO (1) WO1998059098A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19929307C1 (de) * 1999-06-25 2000-11-09 Siemens Ag Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
US20020063117A1 (en) * 2000-04-19 2002-05-30 Church Kenneth H. Laser sintering of materials and a thermal barrier for protecting a substrate
DE10302653A1 (de) * 2003-01-20 2004-08-19 Htm Reetz Gmbh Vorrichtung zur Thermomigration
JP5530856B2 (ja) * 2010-08-18 2014-06-25 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びに熱処理装置
CN102420201B (zh) * 2011-11-16 2013-05-22 华中科技大学 硅通孔结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081293A (en) * 1976-10-18 1978-03-28 General Electric Company Uniform thermomigration utilizing sample movement
US4101759A (en) * 1976-10-26 1978-07-18 General Electric Company Semiconductor body heater
US4097226A (en) * 1976-10-26 1978-06-27 General Electric Company Furnace for practising temperature gradient zone melting
US4157564A (en) * 1976-11-19 1979-06-05 General Electric Company Deep diode devices
US4221956A (en) * 1978-06-21 1980-09-09 General Electric Company Apparatus for practising temperature gradient zone melting
US4224504A (en) * 1978-06-21 1980-09-23 General Electric Company Apparatus for practicing temperature gradient zone melting
US4159215A (en) * 1978-09-21 1979-06-26 General Electric Company Droplet migration doping using reactive carriers and dopants
EP0105347B1 (en) * 1982-04-09 1987-01-28 Hughes Aircraft Company Temperature gradient zone melting process and apparatus
EP0101762B1 (de) * 1982-08-24 1987-04-08 BBC Aktiengesellschaft Brown, Boveri & Cie. Verfahren zur Thermomigration flüssiger Phasen und Vorrichtung zur Durchführung des Verfahrens
US5970214A (en) * 1998-05-14 1999-10-19 Ag Associates Heating device for semiconductor wafers

Also Published As

Publication number Publication date
DE59804904D1 (de) 2002-08-29
ATE221146T1 (de) 2002-08-15
CN1261410A (zh) 2000-07-26
JP2000512438A (ja) 2000-09-19
EP0991797A2 (de) 2000-04-12
WO1998059098A3 (de) 1999-03-18
KR20010014041A (ko) 2001-02-26
WO1998059098A2 (de) 1998-12-30
EP0991797B1 (de) 2002-07-24
DE19727693A1 (de) 1998-12-24
US6300256B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
US4482393A (en) Method of activating implanted ions by incoherent light beam
US5854468A (en) Substrate heating apparatus with cantilevered lifting arm
CN108369204B (zh) 感测层构造
US20020047004A1 (en) System and method for thermal processing of a semiconductor substrate
US20140356985A1 (en) Temperature controlled substrate support assembly
JPH0214514A (ja) 半導体処理の為の急熱炉
KR20110102293A (ko) 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
US20010040156A1 (en) System for controlling the temperature of a reflective substrate during rapid heating
KR100348439B1 (ko) 반도체 부품에 전기적으로 도전성인 통로를 생성하기 위한방법 및 장치
US4787551A (en) Method of welding thermocouples to silicon wafers for temperature monitoring in rapid thermal processing
JPH09237789A (ja) 遮蔽体および熱処理装置および熱処理方法
KR100686403B1 (ko) 소형 배치 노
US4075038A (en) Deep diode devices and method and apparatus
KR20210143123A (ko) 열처리 장치
US4091257A (en) Deep diode devices and method and apparatus
CN115732343B (zh) 加工炉和加工方法
KR20020011793A (ko) 반도체 제조용 대면적 가열장치
US4856702A (en) Method for manufacturing semiconductor components
JP2003031515A (ja) 基板処理装置および半導体装置の製造方法
KR102188261B1 (ko) 기판 냉각 장치 및 방법
US4157564A (en) Deep diode devices
US3480755A (en) Method of attaching integrated circuits to a substrate by an electron beam
US20170194133A1 (en) Electrode Tip for ARC Lamp
EP0105347B1 (en) Temperature gradient zone melting process and apparatus
US20060243385A1 (en) Device for producing electroconductive passages in a semiconductor wafer by means of thermomigration

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060428

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee