KR100347333B1 - Dsp module for vocoder in mobile communication system - Google Patents

Dsp module for vocoder in mobile communication system Download PDF

Info

Publication number
KR100347333B1
KR100347333B1 KR1020000070019A KR20000070019A KR100347333B1 KR 100347333 B1 KR100347333 B1 KR 100347333B1 KR 1020000070019 A KR1020000070019 A KR 1020000070019A KR 20000070019 A KR20000070019 A KR 20000070019A KR 100347333 B1 KR100347333 B1 KR 100347333B1
Authority
KR
South Korea
Prior art keywords
dsp
unit
dsps
flash memory
vocoder
Prior art date
Application number
KR1020000070019A
Other languages
Korean (ko)
Other versions
KR20020040101A (en
Inventor
이철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000070019A priority Critical patent/KR100347333B1/en
Publication of KR20020040101A publication Critical patent/KR20020040101A/en
Application granted granted Critical
Publication of KR100347333B1 publication Critical patent/KR100347333B1/en

Links

Classifications

    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10LSPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/008Multichannel audio signal coding or decoding using interchannel correlation to reduce redundancy, e.g. joint-stereo, intensity-coding or matrixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Linguistics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Telephonic Communication Services (AREA)
  • Telephone Function (AREA)

Abstract

본 발명은 IMT(International Mobile Telecommunication)-2000 비동기 시스템에서 제어국내 셀렉터 보드에 탑재되는 모듈, 더욱 상세하게는 한 개의 프래쉬 메모리를 통해 DSP(Digital Signal Processor) 코어 네 개로 각각 AMR(Adaptive Multi Rate) 음성 코덱 알고리즘을 로딩하여 최대 80채널의 음성 신호를 처리하도록 해주는 이동통신 시스템에서의 보코더용 DSP 모듈에 관한 것으로서, 본 발명에 의하면 한 개의 프래쉬 메모리만으로 4개의 DSP 코어로의 부트 프로그램 및 AMR 코덱 프로그램 다운로딩이 가능토록 해줌으로써, 보코더 DSP 모듈의 내부 구성이 간단해져 시스템 설계가 용이할 뿐만 아니라 설계 및 구현 단가가 낮아지고, 또한 DSP 코어 갯수만큼의 프래쉬 메모리가 내장될 때보다 더 많은 가입자 수를 수용할 수 있게 된다는 뛰어난 효과가 있다.The present invention relates to a module mounted on a selector board in a control station in an International Mobile Telecommunication (IMT) -2000 asynchronous system, and more specifically, to an adaptive multi rate (AMR) voice with four digital signal processor (DSP) cores through one flash memory. The present invention relates to a DSP module for a vocoder in a mobile communication system that loads a codec algorithm and processes a voice signal of up to 80 channels. According to the present invention, a boot program and four AMR codec programs are downloaded using only one flash memory. By allowing loading, the internal configuration of the vocoder DSP module is simplified to simplify system design, reduce design and implementation costs, and accommodate more subscribers than the number of DSP cores with built-in flash memory. There is an excellent effect of being able to.

Description

이동통신 시스템에서의 보코더용 DSP 모듈{DSP MODULE FOR VOCODER IN MOBILE COMMUNICATION SYSTEM}DSP MODULE FOR VOCODER IN MOBILE COMMUNICATION SYSTEM}

본 발명은 IMT(International Mobile Telecommunication; 이하 "IMT"라 칭함.)-2000 비동기 시스템에서 제어국내 셀렉터 보드(Selector Board)에 탑재되는 모듈(Module)로써, 더욱 상세하게는 한 개의 프래쉬 메모리(Flash Memory)를 통해 DSP(Digital Signal Processor; 이하 "DSP"라 칭함.) 코어(Core) 네 개로 각각 AMR(Adaptive Multi Rate; 이하 "AMR"이라 칭함.) 음성 코덱(Codec) 알고리즘(Algorism)을 로딩(Loading)하여 최대 80채널의 음성 신호를 처리하도록 해주는 이동통신 시스템에서의 보코더용 DSP 모듈에 관한 것이다.The present invention is a module mounted on a selector board in a control station in an IMT (International Mobile Telecommunication (IMT))-2000 asynchronous system, and more specifically, one flash memory. Digital Signal Processor (DSP) is referred to as "DSP." Four AMRs are each used for adaptive multi rate (AMR).) Loading a Codec algorithm (Algorism) The present invention relates to a DSP module for vocoder in a mobile communication system that processes a voice signal of up to 80 channels by loading.

종래 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈은 도 1에 도시된 바와 같이, 교환국(1)으로부터 PCM(Pulse Code Modulation; 이하 "PCM"이라 칭함.) 음성 데이터를 수신받으면 소정 시간 패킷(Packet) 단위로 압축한 후 DP램(Dual Port Random Access Memory; 이하 "DS램"이라 칭함.)(20) 통신 방식을 통해 셀렉터 보드 인터페이스부(30)로 전송하는 한편, 상기 셀렉터 보드 인터페이스부(30)로부터 DP램(20) 통신 방식을 통해 패킷 단위의 PCM 음성 데이터를 수신받으면 디코딩(Decoding)하여 상기 교환국(1)으로 전송하는 4개의 DSP(10); 기지국(2)으로부터 패킷 단위로 압축된 PCM 음성 데이터를 수신받으면 상기 DP램(20) 통신 방식을 통해 해당 DSP(10)로 전송하는 한편, 해당 DSP(10)로부터 상기 DP램(20) 통신방식을 통해 PCM 음성 데이터를 수신받으면 이를 상기 기지국(2)으로 전송하는 셀렉터 보드 인터페이스부(30); 상기 4개의 DSP(10)에 각각 할당되어, 각 DSP(10)의 부트 프로그램(Boot Program) 및 음성 코덱 프로그램을 저장하는 프래쉬 메모리(40); 상기 4개의 DSP(10)의 파워 온, 또는 리셋시 상기 4개의 프래쉬 메모리(40)에 저장된 부트 코드 및 음성 코덱 코드를 상기 4개의 DSP(10)에 순차적으로 로딩시키는 PLD(Processor Load Data; 이하 "PLD"라 칭함.) 로직(Logic)부(50); 및 각 구성 요소로 일정한 전원을 공급하는 전원 공급부(60)로 구성되어 있었다.In the conventional IMT-2000 control station system, the vocoder DSP module receives a PCM (Pulse Code Modulation; PCM) voice data from the switching station 1 as shown in FIG. After compressing in units of packets, a DP port (hereinafter referred to as a "DS RAM") 20 is transmitted to the selector board interface unit 30 through a communication method, and the selector board interface unit ( Four DSPs 10 for decoding and transmitting the packet PCM voice data to the switching center 1 through the DP RAM 20 communication scheme; Upon receiving the PCM voice data compressed in the unit of packet from the base station 2, the PCM voice data is transmitted to the DSP 10 through the DP RAM 20 communication method, and the DP RAM 20 communication method from the DSP 10. A selector board interface unit 30 for transmitting the PCM voice data to the base station 2 when the PCM voice data is received; A flash memory 40 allocated to each of the four DSPs 10 and storing a boot program and a voice codec program of each of the DSPs 10; Processor Load Data (PLD) for sequentially loading the boot code and the voice codec codes stored in the four flash memories 40 into the four DSPs 10 when the four DSPs 10 are powered on or reset. "PLD".) Logic section 50; And a power supply unit 60 for supplying constant power to each component.

그러나, 상술한 종래 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈은 4개의 DSP마다 각각 한 개씩의 프래쉬 메모리가 할당되어 있었기 때문에, 보코더용 DSP 모듈의 내부 구성요소가 복잡해져 설계 및 구현이 어려울 뿐만 아니라, 시스템 단가 또한 상승하여 실용적이지 못한 문제점이 있었다.However, in the above-described conventional IMT-2000 control station system, the vocoder DSP module is allocated one flash memory for each of the four DSPs, so that the internal components of the vocoder DSP module are complicated and difficult to design and implement. In addition, the system cost also increased, there was a problem that is not practical.

또한, 종래 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈은 4개의 DSP의 프로그램 다운을 위한 프래쉬 메모리가 모두 4개 장착되어 있었기 때문에, 그 만큼 내부 공간이 협소해져 DSP의 증설이 어려울 뿐만 아니라, 이로인해 가입자수의 증가가 어려운 문제점이 있었다.In addition, since the DSP module for vocoder in the conventional IMT-2000 control station system has all four flash memories for program down of four DSPs, the internal space is so small that it is difficult to expand the DSP. As a result, the increase in the number of subscribers was difficult.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 보코더용 DSP 모듈을 구현함에 있어 간단하고 비용이 저렴한 모듈을 구현하도록 해줌과 동시에 가입자수를 증가시키기 위한 이동통신 시스템에서의 보코더용 DSP 모듈을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to implement a simple and inexpensive module in implementing a DSP module for vocoder and at the same time move to increase the number of subscribers. There is provided a DSP module for vocoder in a communication system.

상기와 같은 목적을 달성하기 위하여 본 발명 이동통신 시스템에서의 보코더용 DSP 모듈은, 압축된 패킷 단위의 PCM 음성 데이터의 DP램 통신을 수행하는 DP램부;In order to achieve the above object, the Vocoder DSP module in the mobile communication system of the present invention comprises: a DP RAM unit for performing DP RAM communication of compressed PCM voice data;

교환국으로부터 PCM 음성 데이터를 수신받으면 소정 시간 패킷 단위로 압축한 후 상기 DP램부의 해당 영역에 저장시킴과 동시에 리드 인터럽트를 발생시키는 한편, 리드 인터럽트를 입력받으면 상기 DP램부에 저장된 PCM 음성 데이터를 리드한 후 디코딩하여 교환국으로 전송하는 다수개의 DSP;When receiving the PCM voice data from the switching center, the packet is compressed in a predetermined time packet unit and stored in the corresponding area of the DP RAM unit, and a read interrupt is generated. When the read interrupt is input, the PCM voice data stored in the DP RAM unit is read. A plurality of DSPs which are then decoded and transmitted to the switching center;

기지국으로부터 패킷 단위로 압축된 PCM 음성 데이터를 수신받으면 상기 DP램부의 해당 영역에 저장시킴과 동시에 리드 인터럽트를 상기 다수개의 DSP로 출력하는 한편, 상기 해당 DSP로부터 리드 인터럽트를 입력받으면 상기 DP램부에 저장된 PCM 음성 데이터를 리드한 후 상기 기지국으로 전송하는 셀렉터 보드 인터페이스부;When receiving the compressed PCM voice data in the unit of packet from the base station is stored in the corresponding area of the DP RAM unit and outputs a read interrupt to the plurality of DSPs, while receiving a read interrupt from the corresponding DSP stored in the DP RAM unit A selector board interface unit which reads PCM voice data and transmits the same to the base station;

상기 다수개의 DSP의 신호 입력단에 접속되어, 부트 코드 및 음성 코덱 코드를 저장하는 프래쉬 메모리;A flash memory connected to signal inputs of the plurality of DSPs and storing a boot code and a voice codec code;

상기 다수개의 DSP의 파워 온, 또는 리셋시 상기 프래쉬 메모리에 저장된 부트 코드 및 음성 코덱 코드를 상기 다수개의 DSP에 순차적으로 로딩시키는 PLD 로직부; 및A PLD logic unit configured to sequentially load boot codes and voice codec codes stored in the flash memory into the plurality of DSPs when the plurality of DSPs are powered on or reset; And

상기 DP램부, 다수개의 DSP, 셀렉터 보드 인터페이스부, 프래쉬 메모리, 및 PLD 로직부로 일정한 전원을 공급하는 전원 공급부로 구성된 것을 특징으로 한다.And a power supply unit for supplying constant power to the DP RAM unit, a plurality of DSPs, a selector board interface unit, a flash memory, and a PLD logic unit.

도 1은 종래 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈의 구성을 나타낸 기능블록도,1 is a functional block diagram showing a configuration of a Vocoder DS module in a conventional IMT-2000 control station system;

도 2는 본 발명의 일 실시예에 따른 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈의 구성을 나타낸 기능블록도,FIG. 2 is a functional block diagram showing the configuration of a vocoder DSP module in an IMT-2000 control station system according to an embodiment of the present invention; FIG.

도 3은 도 2에 따른 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈에서 PLD 로직부가 다수개의 DSP로 부트 코드 및 음성 코덱 코드를 순차적으로 다운로딩시키는 절차를 설명하기 위한 도면이다.FIG. 3 is a diagram for describing a procedure of sequentially downloading boot codes and voice codec codes to a plurality of DSPs by a PLD logic unit in a DSP module for vocoder in the IMT-2000 control station system according to FIG. 2.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : DP램부 101 : 16비트용 DP램100: DP RAM 101: 16 bit DP RAM

200 : DSP 300 : 셀렉터 보드 인터페이스부200: DSP 300: selector board interface

400 : 프래쉬 메모리 500 : PLD 로직부400: flash memory 500: PLD logic section

600 : 전원 공급부 700 : JTAG 헤더부600: power supply unit 700: JTAG header unit

이하, 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a vocoder DSP module in an IMT-2000 control station system according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈의 기능블록도로서, 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈은 DP램부(100), 4의 DSP(200), 셀렉터 보드 인터페이스부(300), 프래쉬 메모리(400), PLD 로직부(500), 전원 공급부(600), 및 JTAG(Joint Test Action Group; 이하 "JTAG"이라 칭함.) 헤더(Header)부(700)로 구성되어 있다.2 is a functional block diagram of a vocoder DSP module in an IMT-2000 control station system according to an embodiment of the present invention, and the vocoder DSP module in an IMT-2000 control station system according to an embodiment of the present invention is DP RAM unit 100, DSP 200 of four, selector board interface unit 300, flash memory 400, PLD logic unit 500, power supply unit 600, and JTAG (Joint Test Action Group; JTAG ".) The header unit 700 is comprised.

상기 DP램부(100)는 상기 4개의 DSP(200) 및 상기 셀렉터 보드 인터페이스부(300) 사이에 접속되어, 상기 4개의 DSP(200) 및 상기 셀렉터 보드 인터페이스부(300)간 32비트의 PCM 음성 데이터의 DP램 통신을 수행하는 역할을 하며, 32비트의 패킷 단위로 압축된 PCM 음성 데이터를 저장하기 위한 2개의 16비트용 DP램(101)으로 구성되어 있다.The DP RAM unit 100 is connected between the four DSP 200 and the selector board interface unit 300 so that a 32-bit PCM voice between the four DSP 200 and the selector board interface unit 300 is provided. It plays a role of DP data communication and consists of two 16-bit DP RAMs 101 for storing PCM voice data compressed in 32-bit packet units.

또한, 상기 4개의 DSP(200)는 교환국(1)에서 전송한 PCM 음성 데이터를 ST-버스를 통해 수신받으면 이를 20ms 단위로 압축한 후 상기 2개의 16비트용 DP램(101)에 저장함과 동시에 상기 셀렉터 보드 인터페이스부(300)로 리드 인터럽트(Read Interrupt)를 발생시키는 한편, 상기 셀렉터 보드 인터페이스부(300)로부터 리드 인터럽트를 입력받으면 상기 2개의 16비트용 DP램(101)에 저장된 PCM 음성 데이터를 리드한 후 디코딩하여 상기 교환국(1)으로 전송하는 역할을 한다.In addition, when the four DSP 200 receives the PCM voice data transmitted from the switching center 1 through the ST-bus, the four DSP 200 compresses it in units of 20 ms and stores the same in the two 16-bit DP RAMs 101. The read interrupt is generated to the selector board interface unit 300, and when the read interrupt is input from the selector board interface unit 300, the PCM voice data stored in the two 16-bit DP RAMs 101. After decoding, it decodes and transmits the decoded data to the switching center 1.

한편, 상기 셀렉터 보드 인터페이스부(300)는 기지국(2)으로부터 패킷 단위로 압축된 PCM 음성 데이터를 수신받으면 상기 2개의 16비트용 DP램(101)의 해당 영역에 저장시킴과 동시에 리드 인터럽트를 상기 4개의 DSP(200)중 해당 DSP(200)로 출력하는 한편, 상기 해당 DSP(200)로부터 리드 인터럽트를 입력받으면 상기 2개의 16비트용 DP램(101)에 저장된 PCM 음성 데이터를 리드한 후 상기 기지국(2)으로 전송하는 역할을 한다.On the other hand, when the selector board interface unit 300 receives the PCM voice data compressed in packet units from the base station 2, the selector board interface unit 300 stores the read interrupt in the corresponding areas of the two 16-bit DP RAMs 101 and simultaneously reads the read interrupt. The DSP 200 outputs four DSP 200s to the corresponding DSP 200, and when the read interrupt is inputted from the DSP 200, the PCM voice data stored in the two 16-bit DP RAMs 101 is read and then read. It serves to transmit to the base station (2).

또한, 상기 프래쉬 메모리(400)는 상기 4개의 DSP(200)의 신호 입력단에 접속되어, 부트 코드 및 AMR 코덱 코드를 저장하는 메모리(Memory)이다.The flash memory 400 is a memory that is connected to signal input terminals of the four DSPs 200 and stores a boot code and an AMR codec code.

한편, 상기 PLD 로직부(500)는 상기 4개의 DSP(200)의 파워 온(Power ON), 또는 리셋(Reset)시 상기 프래쉬 메모리(400)에 저장된 부트 코드 및 AMR 코덱 코드를 상기 4개의 DSP(200)에 순차적으로 로딩시키는 역할을 한다.On the other hand, the PLD logic unit 500 is a boot code and the AMR codec code stored in the flash memory 400 when the power on (Power) or reset (Reset) of the four DSP 200, the four DSP It serves to sequentially load the 200.

또한, 상기 전원 공급부(600)는 상기 2개의 16비트용 DP램(101), 4개의 DSP(200), 셀렉터 보드 인터페이스부(300), 프래쉬 메모리(400), PLD 로직부(500), 및 JTAG 헤더부(700)로 일정한 전원을 공급하는 역할을 한다.In addition, the power supply unit 600 is the two 16-bit DP RAM 101, four DSP 200, selector board interface unit 300, flash memory 400, PLD logic unit 500, and The JTAG header 700 serves to supply a constant power.

한편, 상기 JTAG 헤더부(700)는 상기 4개의 DSP(200)의 입/출력단에 접속되어, 운용자 터미널(3)의 제어하에 상기 4개의 DSP(200) 디버깅(Debugging) 처리동작, 및 상기 4개의 DSP(200)로의 순차적인 부트 코드 및 음성 코덱 코드다운로딩(Down Loading) 처리를 수행하는 역할을 한다.Meanwhile, the JTAG header unit 700 is connected to the input / output terminals of the four DSPs 200, and the four DSP 200 debugging processing operations under the control of the operator terminal 3, and the four It performs a sequential boot code and voice codec code downloading process to the two DSP (200).

그러면, 상기와 같은 구성을 가지는 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈에 대해 도 2, 도 3을 참조하여 설명하기로 한다.Next, the vocoder DSP module in the IMT-2000 control station system according to the embodiment having the above configuration will be described with reference to FIGS. 2 and 3.

먼저, 하기에서는 상기 4개의 DSP(200)의 파워 온, 또는 리셋시 상기 PLD 로직부(500)가 상기 4개의 DSP(200)로 부트 코드 및 AMR 코덱 코드를 순차적으로 다운로딩시키는 절차에 대해 도 3을 참조하여 설명하기로 한다.First, a procedure for sequentially downloading the boot code and the AMR codec code by the PLD logic unit 500 to the four DSPs 200 upon power-on or reset of the four DSPs 200 will be described. This will be described with reference to 3.

최초로, 상기 PLD 로직부(500)는 상기 4개의 DSP(200)의 파워 온, 또는 리셋이 감지되면, 상기 프래쉬 메모리(400)의 어드레스(Address) [18:17] 단자로 "00"을 인가한다.First, when the power on or reset of the four DSPs 200 is detected, the PLD logic unit 500 applies "00" to the address [18:17] terminal of the flash memory 400. do.

그러면, 상기 프래쉬 메모리(400)에 저장된 부트 코드 및 AMR 코덱 코드가 상기 첫 번째 DSP(200)로 다운로딩된다.Then, the boot code and the AMR codec code stored in the flash memory 400 are downloaded to the first DSP 200.

이어서, 상기 첫 번째 DSP(200)는 다운로딩이 완료되면 다운로딩 완료신호(ACK1)를 상기 PLD 로직부(500)로 인가한다.Subsequently, when downloading is completed, the first DSP 200 applies a downloading completion signal ACK1 to the PLD logic unit 500.

또한, 상기 PLD 로직부(500)는 상기 첫 번째 DSP(200)로부터 다운로딩 완료신호(ACK1)를 입력받은 후, 상기 프래쉬 메모리(400)의 어드레스 [18:17] 단자로 "01"을 인가한다.In addition, the PLD logic unit 500 receives a download completion signal ACK1 from the first DSP 200 and then applies "01" to the address [18:17] terminal of the flash memory 400. do.

그러면, 상기 프래쉬 메모리(400)에 저장된 부트 코드 및 AMR 코덱 코드가 상기 두 번째 DSP(200)로 다운로딩된다.Then, the boot code and the AMR codec code stored in the flash memory 400 are downloaded to the second DSP 200.

그런후, 상기 두 번째 DSP(200)는 다운로딩이 완료되면 다운로딩 완료신호(ACK2)를 상기 PLD 로직부(500)로 인가한다.Thereafter, when the downloading is completed, the second DSP 200 applies a downloading completion signal ACK2 to the PLD logic unit 500.

또한, 상기 PLD 로직부(500)는 상기 두 번째 DSP(200)로부터 다운로딩 완료신호(ACK2)를 입력받은 후, 상기 프래쉬 메모리(400)의 어드레스 [18:17] 단자로 "10"을 인가한다.In addition, the PLD logic unit 500 receives a download completion signal ACK2 from the second DSP 200 and then applies "10" to the address [18:17] terminal of the flash memory 400. do.

그러면, 상기 프래쉬 메모리(400)에 저장된 부트 코드 및 AMR 코덱 코드가 상기 세 번째 DSP(200)로 다운로딩된다.Then, the boot code and the AMR codec code stored in the flash memory 400 are downloaded to the third DSP 200.

이어서, 상기 세 번째 DSP(200)는 다운로딩이 완료되면 다운로딩 완료신호(ACK3)를 상기 PLD 로직부(500)로 인가한다.Subsequently, when the downloading is completed, the third DSP 200 applies a downloading completion signal ACK3 to the PLD logic unit 500.

또한, 상기 PLD 로직부(500)는 상기 세 번째 DSP(200)로부터 다운로딩 완료신호(ACK3)를 입력받은 후, 상기 프래쉬 메모리(400)의 어드레스 [18:17] 단자로 "11"을 인가한다.In addition, the PLD logic unit 500 receives a download completion signal ACK3 from the third DSP 200 and then applies "11" to the address [18:17] terminal of the flash memory 400. do.

그러면, 상기 프래쉬 메모리(400)에 저장된 부트 코드 및 AMR 코덱 코드가 상기 네 번째 DSP(200)로 다운로딩된다.Then, the boot code and the AMR codec code stored in the flash memory 400 are downloaded to the fourth DSP 200.

그런후, 상기 네 번째 DSP(200)는 다운로딩이 완료되면 다운로딩 완료신호(ACK4)를 상기 PLD 로직부(500)로 인가한다.Thereafter, when the downloading is completed, the fourth DSP 200 applies a downloading completion signal ACK4 to the PLD logic unit 500.

따라서, 상술한 절차에 의해 상기 4개의 DSP(200)로의 프로그램 다운로딩 동작이 완료된다.Therefore, the program downloading operation to the four DSPs 200 is completed by the above-described procedure.

한편, 하기에서는 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈의 인코딩 처리 과정에 대해 설명하기로 한다.On the other hand, the following describes the encoding process of the vocoder DSP module in the IMT-2000 control station system according to an embodiment of the present invention.

먼저, 상기 4개의 DSP(200)는 교환국(1)에서 전송한 PCM 음성 데이터를 ST-버스를 통해 수신받으면, 이를 20ms 단위로 압축한 후 상기 2개의 16비트용 DP램(101)에 저장한다.First, when the four DSPs 200 receive the PCM voice data transmitted from the switching center 1 through the ST bus, they are compressed in 20 ms units and then stored in the two 16-bit DP RAMs 101. .

그런후, 상기 4개의 DSP(200)는 상기 셀렉터 보드 인터페이스부(300)로 리드 인터럽트를 발생시킨다.Thereafter, the four DSPs 200 generate read interrupts to the selector board interface 300.

그러면, 상기 셀렉터 보드 인터페이스부(300)는 상기 해당 DSP(200)로부터 리드 인터럽트를 입력받은 후, 상기 2개의 16비트용 DP램(101)에 저장된 PCM 음성 데이터를 리드하여 상기 기지국(2)으로 전송한다.Then, after the selector board interface unit 300 receives a read interrupt from the corresponding DSP 200, the selector board interface unit 300 reads PCM voice data stored in the two 16-bit DP RAMs 101 to the base station 2. send.

여기서, 상술한 인코딩 처리 과정은 계속해서 반복적으로 진행된다.Here, the above-described encoding process continues repeatedly.

또한, 하기에서는 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈의 디코딩 처리 과정에 대해 설명하기로 한다.In addition, the following describes the decoding process of the vocoder DSP module in the IMT-2000 control station system according to an embodiment of the present invention.

먼저, 상기 셀렉터 보드 인터페이스부(300)는 기지국(2)으로부터 패킷 단위로 압축된 PCM 음성 데이터를 수신받으면 상기 2개의 16비트용 DP램(101)의 해당 영역에 저장시킨다.First, when the selector board interface unit 300 receives the PCM voice data compressed in the packet unit from the base station 2, the selector board interface unit 300 stores the selected PCM voice data in the corresponding regions of the two 16-bit DP RAMs 101.

그런후, 상기 셀렉터 보드 인터페이스부(300)는 상기 4개의 DSP(200)중 해당 DSP(200)로 리드 인터럽트를 발생시킨다.Thereafter, the selector board interface unit 300 generates a read interrupt to the corresponding DSP 200 among the four DSPs 200.

그러면, 상기 해당 DSP(200)는 상기 셀렉터 보드 인터페이스부(300)로부터 리드 인터럽트를 입력받은 후, 상기 2개의 16비트용 DP램(101)에 저장된 PCM 음성데이터를 리드한다.Then, the DSP 200 receives the read interrupt from the selector board interface unit 300 and then reads the PCM voice data stored in the two 16-bit DP RAMs 101.

이어서, 상기 해당 DSP(200)는 그 PCM 음성 데이터를 디코딩한 후 ST-버스를 통해 상기 교환국(1)으로 전송한다.The DSP 200 then decodes the PCM voice data and transmits it to the switching center 1 via the ST bus.

여기서, 상술한 디코딩 처리 과정은 계속해서 반복적으로 진행된다.Here, the above-described decoding process continues repeatedly.

한편, 하기에서는 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 보코더용 DSP 모듈의 디버깅 처리 과정에 대해 설명하기로 한다.On the other hand, the following describes the debugging process of the vocoder DSP module in the IMT-2000 control station system according to an embodiment of the present invention.

먼저, 운용자는 상기 운용자 터미널(3)을 통해 디버깅 제어신호를 상기 JTAG 헤더부(700)로 출력한다.First, the operator outputs a debugging control signal to the JTAG header unit 700 through the operator terminal (3).

그러면, 상기 JTAG 헤더부(700)는 그 디버깅 제어신호를 상기 4개의 DSP(200)로 전송한다.Then, the JTAG header unit 700 transmits the debugging control signal to the four DSPs 200.

이어서, 상기 4개의 DSP(200)는 상기 JTAG 헤더부(700)로부터 디버깅 제어신호를 입력받은 후, 자신의 현 상태를 파악함과 동시에 그 상태 정보를 상기 JTAG 헤더부(700)로 각각 출력한다.Subsequently, the four DSPs 200 receive a debugging control signal from the JTAG header unit 700, and then grasp their current state and output the state information to the JTAG header unit 700, respectively. .

그러면, 상기 JTAG 헤더부(700)는 상기 4개의 DSP(200)로부터 수신받은 각각의 DSP 상태 정보를 수신받은 후, 상기 운용자 터미널(3)로 전송한다.Then, the JTAG header unit 700 receives the respective DSP status information received from the four DSP 200, and transmits it to the operator terminal (3).

이어서, 상기 운용자 터미널(3)은 상기 JTAG 헤더부(700)로부터 상기 4개의 DSP(200)의 상태 정보를 수신받은 후, 운용자에게 디스플레이시킨다.Subsequently, the operator terminal 3 receives the state information of the four DSPs 200 from the JTAG header unit 700 and then displays the information to the operator.

한편, 상술한 JTAG 헤더부(700)를 이용하면 상기 네개의 DSP(200)의 부트 코드 및 AMR 코덱 코드 다운로딩 처리를 운용자가 직접 수행할 수 있게 된다.On the other hand, by using the above-described JTAG header unit 700, the operator can directly perform the boot code and AMR codec code downloading process of the four DSP (200).

상술한 바와 같이 본 발명에 의한 이동통신 시스템에서의 보코더용 DSP 모듈에 의하면, 한 개의 프래쉬 메모리만으로 4개의 DSP 코어로의 부트 프로그램 및 AMR 코덱 프로그램 다운로딩이 가능토록 해줌으로써, 보코더 DSP 모듈의 내부 구성이 간단해져 시스템 설계가 용이할 뿐만 아니라 설계 및 구현 단가가 낮아지고, 또한 DSP 코어 갯수만큼의 프래쉬 메모리가 내장될 때보다 더 많은 가입자 수를 수용할 수 있게 된다는 뛰어난 효과가 있다.As described above, according to the Vocoder DSP module in the mobile communication system according to the present invention, it is possible to download a boot program and an AMR codec program to four DSP cores with only one flash memory, thereby making the internal of the Vocoder DSP module possible. The simplified configuration not only simplifies system design, but also lowers the cost of design and implementation. It also has the added benefit of accommodating more subscribers than the number of DSP cores with built-in flash memory.

Claims (4)

압축된 패킷 단위의 PCM 음성 데이터의 DP램 통신을 수행하는 DP램부;A DP RAM unit performing DP RAM communication of PCM voice data in a compressed packet unit; 교환국으로부터 PCM 음성 데이터를 수신받으면 소정 시간 패킷 단위로 압축한 후 상기 DP램부의 해당 영역에 저장시킴과 동시에 리드 인터럽트를 발생시키는 한편, 리드 인터럽트를 입력받으면 상기 DP램부에 저장된 PCM 음성 데이터를 리드한 후 디코딩하여 교환국으로 전송하는 다수개의 DSP;When receiving the PCM voice data from the switching center, the packet is compressed in a predetermined time packet unit and stored in the corresponding area of the DP RAM unit, and a read interrupt is generated. When the read interrupt is input, the PCM voice data stored in the DP RAM unit is read. A plurality of DSPs which are then decoded and transmitted to the switching center; 기지국으로부터 패킷 단위로 압축된 PCM 음성 데이터를 수신받으면 상기 DP램부의 해당 영역에 저장시킴과 동시에 리드 인터럽트를 상기 다수개의 DSP로 출력하는 한편, 상기 해당 DSP로부터 리드 인터럽트를 입력받으면 상기 DP램부에 저장된 PCM 음성 데이터를 리드한 후 상기 기지국으로 전송하는 셀렉터 보드 인터페이스부;When receiving the compressed PCM voice data in the unit of packet from the base station is stored in the corresponding area of the DP RAM unit and outputs a read interrupt to the plurality of DSPs, while receiving a read interrupt from the corresponding DSP stored in the DP RAM unit A selector board interface unit which reads PCM voice data and transmits the same to the base station; 상기 다수개의 DSP의 신호 입력단에 접속되어, 부트 코드 및 음성 코덱 코드를 저장하는 프래쉬 메모리;A flash memory connected to signal inputs of the plurality of DSPs and storing a boot code and a voice codec code; 상기 다수개의 DSP의 파워 온, 또는 리셋시 상기 프래쉬 메모리에 저장된 부트 코드 및 음성 코덱 코드를 상기 다수개의 DSP에 순차적으로 로딩시키는 PLD 로직부; 및A PLD logic unit configured to sequentially load boot codes and voice codec codes stored in the flash memory into the plurality of DSPs when the plurality of DSPs are powered on or reset; And 상기 DP램부, 다수개의 DSP, 셀렉터 보드 인터페이스부, 프래쉬 메모리, 및 PLD 로직부로 일정한 전원을 공급하는 전원 공급부로 구성된 것을 특징으로 하는 이동통신 시스템에서의 보코더용 DSP 모듈.DSP module for a vocoder in a mobile communication system, characterized in that consisting of a power supply for supplying a constant power to the DP RAM unit, a plurality of DSP, selector board interface unit, flash memory, and PLD logic unit. 제 1항에 있어서,The method of claim 1, 상기 DP램부는, 32비트의 패킷 단위로 압축된 PCM 음성 데이터를 저장하기 위한 2개의 16비트용 DP램으로 구성된 것을 특징으로 하는 이동통신 시스템에서의 보코더용 DSP 모듈.And the DP RAM unit comprises two 16-bit DP RAMs for storing PCM voice data compressed in 32-bit packet units. 제 1항에 있어서,The method of claim 1, 상기 프래쉬 메모리에 저장된 음성 코덱 코드는 AMR 음성 코덱 코드인 것을 특징으로 하는 이동통신 시스템에서의 보코더용 DSP 모듈.The voice codec code stored in the flash memory is an AMR voice codec code, vocoder DSP module for a mobile communication system. 제 1항에 있어서,The method of claim 1, 상기 다수개의 DSP의 입/출력단에는 운용자 터미널의 제어하에 상기 다수개의 DSP 디버깅 처리동작, 및 상기 다수개의 DSP로의 순차적인 부트 코드 및 음성 코덱 코드 다운로딩 처리를 수행하는 JTAG 헤더부가 추가로 구성됨을 특징으로 하는 이동통신 시스템에서의 보코더용 DSP 모듈.The input / output terminals of the plurality of DSPs further include a JTAG header unit configured to perform the plurality of DSP debugging processing operations and the sequential boot code and voice codec code downloading processing to the plurality of DSPs under the control of an operator terminal. Vocoder DSP module for mobile communication systems.
KR1020000070019A 2000-11-23 2000-11-23 Dsp module for vocoder in mobile communication system KR100347333B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000070019A KR100347333B1 (en) 2000-11-23 2000-11-23 Dsp module for vocoder in mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000070019A KR100347333B1 (en) 2000-11-23 2000-11-23 Dsp module for vocoder in mobile communication system

Publications (2)

Publication Number Publication Date
KR20020040101A KR20020040101A (en) 2002-05-30
KR100347333B1 true KR100347333B1 (en) 2002-08-07

Family

ID=19700930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000070019A KR100347333B1 (en) 2000-11-23 2000-11-23 Dsp module for vocoder in mobile communication system

Country Status (1)

Country Link
KR (1) KR100347333B1 (en)

Also Published As

Publication number Publication date
KR20020040101A (en) 2002-05-30

Similar Documents

Publication Publication Date Title
EP3629562A1 (en) Data transmitting method and system
KR100787974B1 (en) Portable device and multi-center processing unit testing system and testing method using the same
CN106788577B (en) Multi-line antenna change-over switch
CN109768596B (en) Electric quantity display method, earphone charging device and earphone
FI104867B (en) Procedure for transmitting a digital audio signal
GB2301268A (en) Interface apparatus and method in a mobile communication system
US20090327546A1 (en) System for and method of hand-off between different communication standards
KR100347333B1 (en) Dsp module for vocoder in mobile communication system
CN100356357C (en) Configurable serial bus to couple baseband and application processors
US6959407B2 (en) Context save and restore using test scan chains
JPH04257150A (en) Radio communication machine
CN108288995B (en) Multi-module voice data communication system and method
KR960015851B1 (en) Controlling method of echo canceller circuit
KR20070071668A (en) Mobile terminal having parallel data trasmission function and the data trasmission method
KR100273135B1 (en) Apparatus of connecting for portable phone in cdma mobile call simulator
EP1175112A1 (en) Loading software into a mobile device
KR100689445B1 (en) Data transmission method in mobile communication terminal
CN219812263U (en) Networking equipment
KR950004949B1 (en) High speed transceiving circuit in keyphone system
KR100468576B1 (en) interleaver device of the W-CDMA WLL system using a byte addressing memory
CN111209718B (en) Verification environment platform, verification method, computer device and readable storage medium
CN116521264A (en) Serial port configuration method, serial port configuration device, communication module and storage medium
KR0123106B1 (en) Method for accessing the time slot
KR100671665B1 (en) Radio port controller in wireless local loop system
KR0154457B1 (en) Time slot connecting method of portable unit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060720

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee