KR100345456B1 - Frequency Mixer for Microwave Monolithic Integrated Circuits - Google Patents

Frequency Mixer for Microwave Monolithic Integrated Circuits Download PDF

Info

Publication number
KR100345456B1
KR100345456B1 KR1019980049843A KR19980049843A KR100345456B1 KR 100345456 B1 KR100345456 B1 KR 100345456B1 KR 1019980049843 A KR1019980049843 A KR 1019980049843A KR 19980049843 A KR19980049843 A KR 19980049843A KR 100345456 B1 KR100345456 B1 KR 100345456B1
Authority
KR
South Korea
Prior art keywords
terminal
transistor
frequency
signal
gate
Prior art date
Application number
KR1019980049843A
Other languages
Korean (ko)
Other versions
KR20000033138A (en
Inventor
오응기
강성원
김민건
이재진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1019980049843A priority Critical patent/KR100345456B1/en
Publication of KR20000033138A publication Critical patent/KR20000033138A/en
Application granted granted Critical
Publication of KR100345456B1 publication Critical patent/KR100345456B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/02Transference of modulation from one carrier to another, e.g. frequency-changing by means of diodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Abstract

본 발명은 적은 소비전력, 낮은 잡음특성, 높은 이득 및 단자들 간의 우수한 신호 분리성 및 작은 크기를 가진 고주파 대역에서 동작하는 마이크로웨이브 모노리식 집적회로용 주파수 혼합기를 제공하기 위한 것으로, 이를 위해 본 발명은 주파수 혼합기에 있어서, 국부 발진자 신호 및 고주파 신호를 각각 입력받는 제1 및 제2 정합 회로부; 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 주파수 신호를 입력받아 혼합하여 새로운 주파수 성분을 가지는 중간 주파 신호로 변환 출력하는 주파수 코아 회로부; 및 상기 주파수 코아 회로부로부터 출력되는 중간 주파 신호를 저대역 필터링하여 최종 중간 주파 신호로 출력하는 저대역 여파 회로부를 포함하며, 상기 주파수 코아 회로부는, 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 상기 국부 발진자 신호 및 상기 고주파 신호를 인가받는, 캐스코드 형태로 이루어진 입력 수단; 상기 입력 수단으로부터의 상기 국부 발진자 신호 및 상기 고주파 신호에 응답하여 증폭 동작을 수행한 후 상보적인 상기 중간 주파 신호를 출력하기 위한 증폭 수단; 및 상기 증폭 수단으로부터의 상기 상보적인 중간 주파 신호를 입력받아 동위상 신호를 제거한 후 주파수를 혼합하여 상기 저대역 여파 회로부로 출력하기 위한 출력 정합 수단을 포함한다.The present invention provides a frequency mixer for microwave monolithic integrated circuits operating in a high frequency band having low power consumption, low noise, high gain and excellent signal separation between terminals and small size. The frequency mixer comprises: a first and a second matching circuit unit for receiving a local oscillator signal and a high frequency signal, respectively; A frequency core circuit unit which receives the frequency signals outputted from the first and second matching circuit units, mixes them, and converts them into intermediate frequency signals having new frequency components; And a low band filtering circuit unit for low band filtering the intermediate frequency signal output from the frequency core circuit unit to output a final intermediate frequency signal, wherein the frequency core circuit unit is respectively output from the first and second matching circuit units. Input means in the form of a cascode for receiving a local oscillator signal and said high frequency signal; Amplifying means for outputting said complementary intermediate frequency signal after performing an amplifying operation in response to said local oscillator signal and said high frequency signal from said input means; And an output matching means for receiving the complementary intermediate frequency signal from the amplifying means, removing the in-phase signal, mixing frequencies, and outputting the mixed frequency to the low band filtering circuit portion.

Description

마이크로웨이브 모노리식 집적회로용 주파수 혼합기Frequency Mixers for Microwave Monolithic Integrated Circuits

본 발명은 크기가 작은 고주파신호(Radio Frequency, 이하 RF라 함)를 신호 크기가 큰 국부 발진자 신호(Local Oscillation signal, 이하 LO라 함)와변조(modulate) 또는 혼합(mix)하여 새로운 주파수 성분을 가지는 신호로 변환하는 주파수 혼합기(frequency mixer)에 관한 것으로, 특히 마이크로웨이브 모노리식 집적회로(Microwave Monolithic Integrated Circuit, 이하 MMIC라 함)용 주파수 혼합 기에 관한 것이다.The present invention modulates or mixes a small high frequency signal (hereinafter referred to as RF) with a large local oscillation signal (hereinafter referred to as LO) and generates a new frequency component. The present invention relates to a frequency mixer for converting a signal into a signal, and more particularly to a frequency mixer for a microwave monolithic integrated circuit (MMIC).

잘 알려진 바와 같이, MMIC는 동일 반도체 기판 위에 능동 및 수동 소자들 이 함께 집적된 회로이다. 그러므로, 개별 단위 소자들을 사용하여 회로를 구성할 때보다 회로를 MMIC화(化)하는 경우 소자 간의 간격이 줄어들어 회로의 크기와 무게를 크게 줄일 수 있으며, 또한 단위 소자의 패캐징(packaging)에 기인한 기생 성분들을 원천적으로 제거할 수 있음으로 주파수 대역폭의 성능을 크게 향상 시킬 수 있다. 현재 요구되는 경소단박(輕小短經)한 무선/이동 통신기기(일예로, 이동 통신 단말기)를 값싸고, 재현성을 가지고 대량생산 할 수 있도록 하기 위하여 최근 무선 /이동 통신기기의 고주파 부품을 MMIC화하는 추세이다. MMIC의 제작 단가가 주로 그 크기에 비례하여 높아지므로, MMIC화에서 MMIC의 크기를 줄이는 것이 가장 큰 과제로 대두되고 있다.As is well known, MMIC is a circuit in which active and passive elements are integrated together on the same semiconductor substrate. Therefore, when the circuit is MMIC than the circuit using the individual unit elements, the spacing between the elements can be reduced, thereby greatly reducing the size and weight of the circuit, and also due to the packaging of the unit elements. By eliminating a parasitic component inherently, the performance of the frequency bandwidth can be greatly improved. In order to enable mass production of cheap and simple wireless / mobile communication devices (eg, mobile communication terminals) that are currently required, inexpensive, reproducible, high-frequency components of recent wireless / mobile communication devices The trend is to change. As the manufacturing cost of MMIC increases mainly in proportion to its size, reducing the size of MMIC is the biggest problem in MMIC.

한편, 마이크로 웨이브 주파수 혼합기는 송, 수신 단말기의 RF 부품 중에서 가장 효용성이 많은 부품으로, 크기가 작은 RF 신호를 신호 크기가 큰 LO 신호로 변조 또는 혼합하여 RF 신호와 LO 신호 주파수간의 합, 차(즉, 중간 주파 신호-Intermediate Frequency, 이하 IF라 함) 또는 곱의 주파수 성분들을 가지는 신호 로 변환하는 장치이다. 주로 수신단에서는 RF 신호를 IF 신호로 변환하는 다운 변환 혼합기(down conversion mixer)를 사용하고, 송신단에서는 IF 신호를 RF 신호로 변환시키는 업 변환 혼합기(up conversion mixer)를 사용한다.On the other hand, the microwave frequency mixer is the most useful part of the RF components of the transmitting and receiving terminals, and modulates or mixes a small RF signal into a LO signal having a large signal size, and thus the sum and difference between the RF signal and the LO signal frequency ( That is, the device converts an intermediate frequency signal (Intermediate Frequency, hereinafter IF) or a signal having frequency components of a product. The receiver uses a down conversion mixer that converts the RF signal into an IF signal, and the up converter uses an up conversion mixer that converts the IF signal into an RF signal.

일반적으로 수신단에 사용되는 마이크로웨이브 주파수 혼합기의 요구특성은 1) 저 잡음 특성, 2) 높은 이득, 3) 낮은 혼변조(cross modulation) 왜곡과 낮은 상호 변조(intermodulation) 왜곡 등으로 나타내는 우수한 선형성, 4) 혼합기의 입력과 출력단자들간의 우수한 신호 분리성(signal isolation), 5) 낮은 제작 단가와 작은 크기, 6) 낮은 소비 전력 등으로 나타내어진다. 이와 같은 특성의 요구는 이동 단말기 무게를 줄이기 위하여 적은 용량의 축전기가 사용되므로 낮은 소비전력으로 동작하는 부품을 사용하는 것이 이동 전화기의 사용 시간을 늘리는데 필수적인 것이 되었고, 값 싸고 경소단박(輕小短薄)한 단말기를 제조하기 위해서는 사용되는 부품의 크기를 줄이는 것이 필연적이다. 또한, 이동전화 가입자수가 증가함에 따라 더 우수한 송, 수신특성(특히 저 잡음 특성과 높은 선형성)을 가지는 단말기를 요구하게 되었기 때문이다.In general, the required characteristics of the microwave frequency mixer used at the receiving end are 1) low noise characteristics, 2) high gain, 3) good linearity due to low cross-modulation distortion and low intermodulation distortion, and so on. ) Excellent signal isolation between the input and output terminals of the mixer, 5) low production cost and small size, and 6) low power consumption. The demand for such characteristics is that a small capacity capacitor is used to reduce the weight of the mobile terminal. Therefore, the use of low power consumption components becomes essential to increase the usage time of the mobile phone. In order to manufacture a terminal, it is necessary to reduce the size of the parts used. In addition, as the number of mobile telephone subscribers increases, there is a need for terminals having better transmission and reception characteristics (especially low noise characteristics and high linearity).

주파수 혼합기는 크게 단일 출력(single ended)의 혼합기와 밸런스 (balanced) 구조의 혼합기로 분류되고, 밸런스 구조의 혼합기는 다시 단일 밸런스 혼합기와 이중 밸런스 혼합기로 구분된다.Frequency mixers are classified into single-ended mixers and mixers of balanced structure, and the mixers of balanced structure are divided into single balanced mixers and dual balanced mixers.

도 1은 이중 밸런스 구조의 주파수 혼합기에 대한 회로도로서, 그 구성과 동작 원리를 다음에 설명한다. LO 신호들(LO+, LO-)이 트랜지스터(106, 112) 및 트 랜지스터(108, 110)의 게이트로 상보적으로 각각 인가되고, 상보된 RF신호들(RF+, RF-)이 트랜지스터(114, 116)의 게이트에 각기 인가된다. 트랜지스터(106, 110)와 트랜지스터(108, 112)의 드레인 단자로부터 IF 신호가 상보적으로 인출되도록 구성된다.1 is a circuit diagram of a frequency mixer of a dual balance structure, the configuration and operation principle of which will be described next. LO signals LO + and LO- are complementarily applied to the gates of transistors 106 and 112 and transistors 108 and 110, respectively, and complementary RF signals RF + and RF- are transistors 114. , 116 respectively. The IF signals are complementarily drawn from the transistors 106 and 110 and the drain terminals of the transistors 108 and 112.

상기와 같은 이중 밸런스 구조의 혼합기는 구조적 특성상 향상된 의사 (spurious) 응답 등으로 인한 우수한 선형성을 가지고, 간단한 정합 회로를 갖는 등의 장점이 있는 반면에, 회로 구성에 많은 소자들이 사용되어 회로의 크기가 크고, 상대적으로 많은 소비 전력을 사용하는 단점을 가진다. 또한, 입력단에 많은 능동소자를 사용하게 되어 잡음 특성이 높다.The mixer of the dual balance structure has an excellent linearity due to the improved spurious response due to its structural characteristics, and has the advantage of having a simple matching circuit.However, many elements are used in the circuit configuration to increase the size of the circuit. It has the disadvantage of using a large, relatively large power consumption. In addition, since many active elements are used at the input stage, the noise characteristics are high.

한편, 단일 출력 구조의 혼합기는 단일 트랜지스터를 이용하는 혼합기와 캐스코드(cascode) 형식으로 구성된 혼합기로 나뉘어지는데, 단자 간의 분리성과 이득면에서 캐스코드 구조의 혼합기가 우수한 성능을 보인다.On the other hand, a mixer having a single output structure is divided into a mixer using a single transistor and a mixer composed of a cascode type, and a mixer having a cascode structure shows excellent performance in terms of separation between terminals and gain.

도 2는 캐스코드 구조의 혼합기에 대한 회로도로서, LO 신호가 트랜지스터(204)의 게이트에 인가되고, RF 신호가 트랜지스터(202)의 게이트에 인가되며, IF 신호는 트랜지스터(204)의 드레인에서 인출되도록 구성된다. 도면에서 커패시터(203, 204)는 각각, 국부 발진자 신호 입력용 커패시터, 고주파 입력용 커패시터이다.2 is a circuit diagram of a mixer of a cascode structure in which an LO signal is applied to the gate of the transistor 204, an RF signal is applied to the gate of the transistor 202, and an IF signal is drawn out of the drain of the transistor 204. It is configured to be. In the figure, the capacitors 203 and 204 are capacitors for local oscillator signal input and capacitors for high frequency input, respectively.

상기와 같은 단일 출력 캐스코드 구조의 혼합기는 간단한 구조로 인해 회로의 크기가 작아 상대적으로 적은 소비 전력을 사용하는 반면, 선형성 면에서는 밸런스 구조의 혼합기에 비해 열등한 성능을 보인다, 그러나, 단일 출력 구조의 혼합기는 보통 입력단을 공통 소스단(common source) 구조로 구성함으로써 밸런스 구조의 혼합기에 비해 낮은 잡음 특성을 나타낸다.The mixer of such single output cascode structure uses relatively low power consumption due to the small size of the circuit due to the simple structure, but exhibits inferior performance compared to the mixer of the balanced structure in terms of linearity. A mixer usually has a low noise characteristic compared to a mixer having a balanced structure by configuring the input stage as a common source structure.

따라서, 상기와 같은 밸런스 구조의 혼합기 및 단일 출력 캐스코드 구조의혼합기로는 이동통신기기에 사용되는 마이크로웨이브 주파수 혼합기의 전술한 요구 특성을 모두 만족하기 힘들기 때문에 각각의 장점을 모두 가지는 새로운 구조의 혼합기가 필요하게 되었다.Therefore, it is difficult to satisfy the above-mentioned characteristics of the microwave frequency mixer used in the mobile communication device with the mixer having the balance structure and the single output cascode structure. A mixer was needed.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 적은 소비전력, 낮은 잡음특성, 높은 이득 및 단자들 간의 우수한 신호 분리성 및 작은 크기를 가진 고주파 대역(RF frequency range)에서 동작하는 MMIC용 주파수 혼합기를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and is a frequency for MMIC operating in an RF frequency range with low power consumption, low noise characteristics, high gain and excellent signal separation between terminals and small size. The purpose is to provide a mixer.

도 1은 이중 밸런스 구조의 주파수 혼합기에 대한 회로도.1 is a circuit diagram of a frequency mixer of a dual balance structure.

도 2는 캐스코드 구조의 혼합기에 대한 회로도.2 is a circuit diagram of a mixer of the cascode structure.

도 3은 본 발명에 따른 주파수 혼합기의 블록 다이어그램도.3 is a block diagram of a frequency mixer according to the present invention.

도 4는 본 발명에 따른 상기 도 3의 혼합기 코아 회로부에 대한 내부 회로도.4 is an internal circuit diagram of the mixer core circuit of FIG. 3 according to the present invention;

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

400 : 캐스코드 형태의 입력부400: cascode type input unit

410 : 게이트 접지형 증폭부410: gate ground type amplifier

420 : 푸시 풀(push pull) 구조의 출력 정합부420: output matching part of the push pull structure

430 : 게이트 바이어스 회로430: gate bias circuit

상기 목적을 달성하기 위한 본 발명은 주파수 혼합기에 있어서, 국부 발진자 신호 및 고주파 신호를 각각 입력받는 제1 및 제2 정합 회로부; 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 주파수 신호를 입력받아 혼합하여 새로운 주파수 성분을 가지는 중간 주파 신호로 변환 출력하는 주파수 코아 회로부; 및 상기 주파수 코아 회로부로부터 출력되는 중간 주파 신호를 저대역 필터링하여 최종 중간 주파 신호로 출력하는 저대역 여파 회로부를 포함하며, 상기 주파수 코아 회로부는, 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 상기 국부 발진자 신호 및 상기 고주파 신호를 인가받는, 캐스코드 형태로 이루어진 입력 수단; 상기 입력 수단으로부터의 상기 국부 발진자 신호 및 상기 고주파 신호에 응답하여 증폭 동작을 수행한 후 상보적인 상기 중간 주파 신호를 출력하기 위한 증폭 수단; 및 상기 증폭 수단으로부터의 상기 상보적인 중간 주파 신호를 입력받아 동위상 신호를 제거한후 주파수를 혼합하여 상기 저대역 여파 회로부로 출력하기 위한 출력 정합 수단을 포함하여 이루어진다.According to an aspect of the present invention, there is provided a frequency mixer, including: first and second matching circuits configured to receive a local oscillator signal and a high frequency signal, respectively; A frequency core circuit unit which receives the frequency signals outputted from the first and second matching circuit units, mixes them, and converts them into intermediate frequency signals having new frequency components; And a low band filtering circuit unit for low band filtering the intermediate frequency signal output from the frequency core circuit unit to output a final intermediate frequency signal, wherein the frequency core circuit unit is respectively output from the first and second matching circuit units. Input means in the form of a cascode for receiving a local oscillator signal and said high frequency signal; Amplifying means for outputting said complementary intermediate frequency signal after performing an amplifying operation in response to said local oscillator signal and said high frequency signal from said input means; And an output matching means for receiving the complementary intermediate frequency signal from the amplifying means, removing an in-phase signal, mixing frequencies, and outputting the mixed frequency to the low band filtering circuit portion.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3은 본 발명에 따른 주파수 혼합기의 블록 다이어그램도이다.3 is a block diagram of a frequency mixer according to the present invention.

도면에 도시된 바와 같이 본 발명의 주파수 혼합기는 LO 신호 및 RF 신호 를 각각 입력받는 정합회로(301, 302)와, 정합회로(301, 302)로부터 각각 출력되는 주파수 신호를 입력받아 혼합하여 새로운 주파수 성분을 가지는 신호로 변환 출력하는 혼합기 코아 회로부(303)와, 혼합기 코아 회로부(303)로부터 출력되는 주파수 신호를 저대역 필터링하여 IF 신호로 출력하는 저대역 여파기(304)로 이루어진다. 여기서, 다운 변환 혼합기의 경우에 LO 신호 주파수와 IF 신호 주파수가 상당히 떨어져 있어 크기가 작고 회로가 간단한 저대역 여파기(304)를 사용하여 쉽게 LO 신호를 제거할 수 있다.As shown in the figure, the frequency mixer of the present invention receives and mixes the matching circuits 301 and 302 that receive the LO signal and the RF signal, respectively, and the frequency signals output from the matching circuits 301 and 302, respectively. The mixer core circuit 303 converts and outputs a signal having a component, and the low band filter 304 for low band filtering the frequency signal output from the mixer core circuit 303 and outputting the IF signal as an IF signal. Here, in the case of a down conversion mixer, the LO signal frequency and the IF signal frequency are significantly separated so that the LO signal can be easily removed using a low band filter 304 having a small size and a simple circuit.

도 4는 본 발명에 따른 상기 혼합기 코아 회로부의 내부 회로도이다.4 is an internal circuit diagram of the mixer core circuit portion according to the present invention.

도 4를 참조하면, 본 발명에 따른 혼합기 코아 회로부는 정합 회로(301, 302)로부터 LO 신호 및 RF 신호를 인가받는 캐스코드 형태의 입력부(400)와, IF 상보 신호를 생성하기 위해 서로 다른 게이트 폭을 갖는 게이트 접지형 증폭부(410)와, 혼합기 전체 이득 및 선형성 향상을 위한 푸시 풀(push pull)구조의 출력 정합부(420)와, 상기 입력부(400), 게이트 접지형 증폭부(410) 및 출력 정합부(420)로 입력되는 게이트 바이어스 전압을 생성하는 게이트 바이어스 회로(430)로 이루어진다.Referring to FIG. 4, the mixer core circuit unit according to the present invention has a cascode input unit 400 receiving LO and RF signals from the matching circuits 301 and 302, and different gates for generating IF complementary signals. A gate ground amplifier having a width 410, an output matcher 420 having a push pull structure for improving the overall gain and linearity of the mixer, the input unit 400, and the gate ground amplifier 410 ) And a gate bias circuit 430 generating a gate bias voltage input to the output matching unit 420.

좀 더 구체적으로, 캐스코드 형태의 입력부(400)는 RF 신호를 인가받는 입 력단(401)과, 입력단(401)이 게이트단에 연결되고 소오스단이 접지된 트랜지스터(402)와, LO 신호를 인가받는 입력단(403)과, 소오스단이 트랜지스터(402)의 드레인단에 연결되고 게이트단이 입력단(403)에 연결되는 트랜지스터(404)로 이루어지되, 트랜지스터(402, 404)의 각 게이트단으로 상기 게이트 바이어스 회로(430)로부터 출력되는 게이트 바이어스 전압이 인가된다. 그리고, 입력단(401)과 트랜지스터(402)의 게이트단 사이에는 커패시터(405)가 접속되어 있고, 입력단(403)과 트랜지스터(404)의 게이트단 사이에 역시 커패시터(406)가 접속되어 있다. 이때, 커패시터(405)는 직류전류를 차단하고 고주파성분만을 통과시키는 소위 고주파입력용 커패시터이고, 커패시터(406)는 직류전류를 차단하고 중간 주파 성분만을 통과시키는 소위 중간 주파입력용 커패시터이다.More specifically, the cascode type input unit 400 may include an input terminal 401 receiving an RF signal, an input terminal 401 connected to a gate terminal, a source terminal grounded, and a LO signal. An input terminal 403 and a source terminal connected to the drain terminal of the transistor 402 and a gate terminal connected to the input terminal 403 are applied to each gate terminal of the transistors 402 and 404. The gate bias voltage output from the gate bias circuit 430 is applied. The capacitor 405 is connected between the input terminal 401 and the gate terminal of the transistor 402, and the capacitor 406 is also connected between the input terminal 403 and the gate terminal of the transistor 404. At this time, the capacitor 405 is a so-called high frequency input capacitor that blocks a DC current and passes only a high frequency component, and the capacitor 406 is a so-called intermediate frequency input capacitor that blocks a DC current and passes only an intermediate frequency component.

그리고, 게이트 접지형 증폭부(410)는 소오스단이 트랜지스터(402)의 드레인단 및 트랜지스터(404)의 드레인단에 각각 연결되고 공통의 게이트단으로 게이트 바이어스 회로(430)로부터 출력되는 게이트 바이어스 전압이 인가되는 트랜지스터(411, 412)와, 트랜지스터(411)의 게이트단 및 접지전원단 사이에 접속되는 접지용 커패시터(413)로 이루어지며, 드레인 바이어스 전압(Vdd1)이 인덕터(414, 415)를 통해 트랜지스터(411, 412)의 드레인단에 각각 인가된다.In addition, the gate ground voltage amplifier 410 has a source bias voltage connected to a drain terminal of the transistor 402 and a drain terminal of the transistor 404, and output from the gate bias circuit 430 to a common gate terminal. The transistors 411 and 412 to be applied, and the ground capacitor 413 connected between the gate terminal and the ground power supply terminal of the transistor 411, the drain bias voltage (Vdd1) is connected to the inductor (414, 415) Through the drain terminals of the transistors 411 and 412, respectively.

마지막으로, 푸시 풀(push pull) 구조의 출력 정합부(420)는 트랜지스터(412)의 드레인단이 게이트단에 연결되고 드레인단으로 드레인 바이어스 전압 (Vdd2)이 인가되는 트랜지스터(421)와, 트랜지스터(411)의 드레인단이 게이트단에 연결되고 소스단이 접지전원단에 연결되는 트랜지스터(422)와, IF 신호를 출력하는 출력단(423)으로 이루어지되, 트랜지스터(421)의 소스단 및 트랜지스터(422)의 드레인단에 출력단(423)이 연결된다. 그리고, 출력단(423)과 트랜지스터(421)의 소스단 및 트랜지스터(422)의 드레인단 사이에 커패시터(424)가 접속된다. 또한, 트랜지스터(412)의 드레인단 및 트랜지스터(421)의 게이트단 사이에 커패시터(425)가 접속되고, 트랜지스터(411)의 드레인단 및 트랜지스터(422)의 게이트단 사이에 커패시터(426)가 접속된다.Finally, the output matcher 420 of the push pull structure includes a transistor 421 having a drain terminal of the transistor 412 connected to a gate terminal and a drain bias voltage Vdd2 applied to the drain terminal, and a transistor; The drain terminal of the 411 is connected to the gate terminal and the source terminal is connected to the ground power supply terminal 422 and the output terminal 423 for outputting the IF signal, the source terminal and the transistor ( An output terminal 423 is connected to the drain terminal of 422. A capacitor 424 is connected between the output terminal 423, the source terminal of the transistor 421, and the drain terminal of the transistor 422. The capacitor 425 is connected between the drain terminal of the transistor 412 and the gate terminal of the transistor 421, and the capacitor 426 is connected between the drain terminal of the transistor 411 and the gate terminal of the transistor 422. do.

이때, 게이트 바이어스 회로(430)와 드레인 바이어스 전압(Vdd1)에 의해 트랜지스터(402)는 선형영역에서, 다른 트랜지스터들(404, 412, 411)은 포화영역에서 각각 동작하게 바이어스된다.At this time, the transistor 402 is biased in the linear region and the other transistors 404, 412, and 411 are saturated in the saturation region by the gate bias circuit 430 and the drain bias voltage Vdd1.

본 발명에 따른 주파수 혼합기의 동작 원리를 다음에 설명한다.The principle of operation of the frequency mixer according to the present invention is described next.

LO 신호는 트랜지스터(404)의 게이트 단자에 인가되고, RF 신호는 트랜지스터(402)의 게이트 단자에 인가된다. 서로 상보적인 IF 신호들이 트랜지스터(412, 411)의 드레인 단자들로부터 인출되어 출력 정합부(420)의 트랜지스터(421, 422)의 게이트 단자로 각각 인가됨으로써 트랜지스터(421)의 소오스와 트랜지스터(422)의 드레인이 연결된 부분에서 동 위상으로 변환되고 합해져 출력된다.The LO signal is applied to the gate terminal of the transistor 404 and the RF signal is applied to the gate terminal of the transistor 402. IF signals complementary to each other are drawn from the drain terminals of the transistors 412 and 411 and applied to the gate terminals of the transistors 421 and 422 of the output matching unit 420, respectively, so that the source of the transistor 421 and the transistor 422 are applied. The drain of is converted to the same phase at the connected portion and summed and outputted.

구체적으로, 트랜지스터(402)의 게이트 단자에 인가된 RF 신호는 증폭된 후 트랜지스터(402)의 드레인단에서 출력되어 트랜지스터(404)의 소오스 단으로 전달되고, 트랜지스터(404)의 게이트단으로 입력된 LO 신호는 트랜지스터(404)의 소오스 단에 연결된 트랜지스터(402)의 동작점을 변화시킨다. 즉, 트랜지스터(404)의 게이트단으로 양의 주기를 갖는 LO 신호가 입력되면, 트랜지스터(402)의 동작점이 트랜스컨덕턴스가 큰 포화영역으로 움직여 입력된 RF 신호를 크게 증폭하게 되고, 트랜지스터(404)의 게이트 단으로 음의 주기를 갖는 LO 신호가 입력되면, 트랜지스터(402)의 동작점이 트랜스컨덕턴스가 작은 포화영역으로 움직여 입력된 RF 신호를 작게 증폭하게 되어 RF 신호가 LO 신호와 혼합하게 된다. 이때, 트랜지스터(404)의 드레인단에서의 RF 신호와 트랜지스터(402)의 드레인단에서의 RF 신호는 그 위상이 서로 동일한 반면, 트랜지스터(404)의 드레인단에서의 LO 신호와 트랜지스터(402)의 드레인단에서의 LO 신호는 그 위상이 서로 반대가 된다. 따라서, 트랜지스터(404, 402)의 각 드레인단으로 나오는 신호들 중 RF 신호와 LO 신호의 곱으로 결정되는 IF 신호 또한 그 위상이 반대가 된다. 트랜지스터(404)와 트랜지스터(402)의 드레인단에서 각각 인출되는 IF 신호는 그 크기가 서로 다른 데, 이는 트랜지스터(404)가 IF 신호에 대해 게이트 접지형 증폭기로 작용하기 때문이다. 이러한 크기가 서로 다르고 위상이 반대인 IF 신호들을 크기가 같고 위상이 반대인 상보 신호로 만들기 위하여 게이트 접지형 트랜지스터(412, 411)의 게이트 폭의 크기를 조절하여 게이트 접지형 트랜지스터(412, 411)의 증폭율을 조절함으로써, 트랜지스터(412)와 트랜지스터(411)의 드레인 단자들로부터 서로 상보적인 IF 신호들이 인출된다.In detail, the RF signal applied to the gate terminal of the transistor 402 is amplified and then output from the drain terminal of the transistor 402 to the source terminal of the transistor 404 and input to the gate terminal of the transistor 404. The LO signal changes the operating point of transistor 402 coupled to the source terminal of transistor 404. That is, when a LO signal having a positive period is input to the gate terminal of the transistor 404, the operating point of the transistor 402 moves to a saturation region having a large transconductance, thereby greatly amplifying the input RF signal. When a LO signal having a negative period is input to the gate terminal of, the operating point of the transistor 402 moves to a saturation region having a small transconductance, thereby amplifying the input RF signal small, thereby mixing the RF signal with the LO signal. At this time, the RF signal at the drain terminal of the transistor 404 and the RF signal at the drain terminal of the transistor 402 are in phase with each other, whereas the LO signal at the drain terminal of the transistor 404 and the transistor 402 are different from each other. The LO signal at the drain end is reversed in phase. Accordingly, among the signals coming to the drain terminals of the transistors 404 and 402, the IF signal determined by the product of the RF signal and the LO signal is also reversed in phase. The IF signals drawn from the drain terminals of the transistors 404 and 402, respectively, are different in size because the transistor 404 acts as a gate grounding amplifier for the IF signal. The gate-grounded transistors 412 and 411 are adjusted by adjusting the gate widths of the gate-grounded transistors 412 and 411 in order to make IF signals having different magnitudes and opposite phases into complementary signals having the same magnitude and opposite phases. By adjusting the amplification factor of, IF signals complementary to each other are extracted from the drain terminals of the transistor 412 and the transistor 411.

푸시 풀 구조의 출력 정합부(420)의 트랜지스터(421) 및 트랜지스터(422)는동위상으로 입력된 신호들을 제거하고, 상보적인 신호들을 서로 합하여 그 크기를 증가시킴으로써 이득과 선형성을 동시에 향상시키는 역할을 수행한다. 따라서, 동위상으로 입력되는 RF 신호들은 효과적으로 감쇄되고, 상보 신호인 IF 신호들은 증폭되어 혼합기 전체의 이득을 높이게 된다.The transistors 421 and 422 of the output matching unit 420 of the push-pull structure remove the signals input in phase and add the complementary signals to each other to increase their magnitude, thereby simultaneously improving gain and linearity. Perform. Therefore, RF signals input in phase are effectively attenuated, and IF signals, which are complementary signals, are amplified to increase the gain of the mixer as a whole.

또한, 본 발명의 주파수 혼합기 회로는 LO 신호와 RF 신호가 각각 서로 다 른 트랜지스터(404, 402)의 게이트단에 인가되도록 구성됨으로써 입력 신호들 간의 신호 분리성이 우수하고, RF 신호가 소오스 접지형 트랜지스터(402)의 게이트에 인가되도록 구성되어 입력 잡음 특성(noise figure) 또한 향상된다.In addition, the frequency mixer circuit of the present invention is configured such that the LO signal and the RF signal are applied to the gate terminals of the different transistors 404 and 402, respectively, so that the signal separation between the input signals is excellent, and the RF signal is a source ground type. The input noise figure is also improved by being configured to be applied to the gate of transistor 402.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기와 같이 이루어지는 본 발명은, 캐스코드 형태의 입력부, IF 상보 신호를 생성하기 위해 서로 다른 게이트 폭을 가지도록 구성된 게이트 접지형 증폭부 및 주파수 혼합기의 전체 이득 및 선형성 향상을 위한 푸시 풀 구조의 출력 정합부로 구성되어, 적은 소비전력, 낮은 잡음특성, 높은 이득, 단자들간의 우수한 신호 분리성 및 작은 크기를 가지는 주파수 혼합기를 구현할 수 있는 탁월한 효과가 있다.The present invention made as described above, the output of the push-pull structure for improving the overall gain and linearity of the cascode type input unit, the gate grounding amplifier and the frequency mixer configured to have different gate widths to generate the IF complementary signal It is composed of matching parts, and has an excellent effect of realizing a low power consumption, low noise characteristics, high gain, excellent signal separation between terminals, and a small sized frequency mixer.

Claims (13)

주파수 혼합기에 있어서,In the frequency mixer, 국부 발진자 신호 및 고주파 신호를 각각 입력받는 제1 및 제2 정합 회로부;First and second matching circuit sections for receiving a local oscillator signal and a high frequency signal, respectively; 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 주파수 신호를 입력받아 혼합하여 새로운 주파수 성분을 가지는 중간 주파 신호로 변환 출력하는 주파수 코아 회로부; 및A frequency core circuit unit which receives the frequency signals outputted from the first and second matching circuit units, mixes them, and converts them into intermediate frequency signals having new frequency components; And 상기 주파수 코아 회로부로부터 출력되는 중간 주파 신호를 저대역 필터링하여 최종 중간 주파 신호로 출력하는 저대역 여파 회로부를 포함하며,And a low band filtering circuit unit for low band filtering the intermediate frequency signal output from the frequency core circuit unit to output the final intermediate frequency signal. 상기 주파수 코아 회로부는,The frequency core circuit unit, 상기 제1 및 제2 정합 회로부로부터 각각 출력되는 상기 국부 발진자 신호 및 상기 고주파 신호를 인가받는, 캐스코드 형태로 이루어진 입력 수단;Input means in the form of a cascode for receiving the local oscillator signal and the high frequency signal respectively output from the first and second matching circuit portions; 상기 입력 수단으로부터의 상기 국부 발진자 신호 및 상기 고주파 신호에 응답하여 증폭 동작을 수행한 후 서로 상보적인 두 개의 중간 주파 신호를 출력하기 위한 증폭 수단; 및Amplifying means for outputting two intermediate frequency signals complementary to each other after performing an amplifying operation in response to the local oscillator signal and the high frequency signal from the input means; And 상기 증폭 수단으로부터의 상기 서로 상보적인 두 개의 중간 주파 신호를 입력받아 동위상 신호를 제거한 후 주파수를 혼합하여 상기 저대역 여파 회로부로 출력하는 푸시-풀 구조의 출력 정합 수단.And a push-pull structure output matching means for receiving two mutually complementary intermediate frequency signals from the amplifying means, removing in-phase signals, and then mixing the frequencies and outputting the mixed-frequency signals to the low band filtering circuit portion. 을 포함하여 이루어지는 주파수 혼합기.Frequency mixer comprising a. 제 1 항에 있어서, 상기 주파수 코아 회로부는,The frequency core circuit of claim 1, 상기 입력 수단, 상기 증폭 수단 및 상기 출력 정합 수단으로 입력되는 게이트 바이어스 전압을 생성하기 위한 게이트 바이어스 전압 생성 수단을 더 포함하여 이루어지는 주파수 혼합기.And a gate bias voltage generating means for generating a gate bias voltage input to said input means, said amplifying means and said output matching means. 제 2 항에 있어서, 상기 입력 수단은,The method of claim 2, wherein the input means, 상기 고주파 신호를 인가받는 고주파 신호 입력단;A high frequency signal input terminal receiving the high frequency signal; 게이트단이 상기 고주파 신호 입력단에 연결되고 소오스단이 접지된 제1 트랜지스터;A first transistor having a gate terminal connected to the high frequency signal input terminal and a source terminal grounded; 상기 국부 발진자 신호를 인가받는 국부 발진자 신호 입력단; 및A local oscillator signal input terminal receiving the local oscillator signal; And 소오스단이 상기 제1 트랜지스터의 드레인단에 연결되고 게이트단이 상기 국부 발진자 신호 입력단에 연결되는 제2 트랜지스터를 포함하며,A second transistor having a source terminal connected to the drain terminal of the first transistor and a gate terminal connected to the local oscillator signal input terminal; 상기 게이트 바이어스 전압 생성 수단으로부터의 게이트 바이어스 전압이 상기 제1 및 제2 트랜지스터의 각 게이트단에 인가되도록 구성됨을 특징으로 하는 주파수 혼합기.And a gate bias voltage from said gate bias voltage generating means is applied to each gate terminal of said first and second transistors. 제 3 항에 있어서, 상기 입력 수단은,The method of claim 3, wherein the input means, 상기 고주파 신호 입력단 및 제1 트랜지스터의 게이트단 사이에 연결되는 제 1 커패시터; 및A first capacitor connected between the high frequency signal input terminal and a gate terminal of the first transistor; And 상기 국부 발진자 신호 입력단 및 트랜지스터의 게이트단 사이에 연결되는제2 커패시터A second capacitor connected between the local oscillator signal input and a gate of a transistor 를 더 포함하여 이루어지는 주파수 혼합기.A frequency mixer comprising a further. 제 3 항에 있어서, 상기 증폭 수단은,The method of claim 3, wherein the amplifying means, 상기 제1 트랜지스터의 드레인단 및 제1 드레인 바이어스 전압단 사이에 연결되며 게이트단이 접지전원단에 연결되는 제3 트랜지스터; 및A third transistor connected between a drain terminal of the first transistor and a first drain bias voltage terminal and having a gate terminal connected to a ground power supply terminal; And 상기 제2 트랜지스터의 드레인단 및 상기 제1 드레인 바이어스 전압단 사 이에 연결되며 게이트단이 접지전원단에 연결되는 제4 트랜지스터를 포함하며,A fourth transistor connected between the drain terminal of the second transistor and the first drain bias voltage terminal and having a gate terminal connected to a ground power supply terminal; 상기 제3 및 제4 트랜지스터의 각 게이트단으로 상기 게이트 바이어스 전압 생성 수단으로부터의 게이트 바이어스 전압이 인가되도록 구성됨을 특징으로 하는 주파수 혼합기.And a gate bias voltage from the gate bias voltage generating means is applied to each gate terminal of the third and fourth transistors. 제 5 항에 있어서, 상기 증폭 수단은,The method according to claim 5, wherein the amplifying means, 상기 제3 트랜지스터의 게이트단 및 접지전원단 사이에 접속되는 접지용 커패시터를 더 포함하여 이루어지는 주파수 혼합기.And a grounding capacitor connected between the gate terminal and the ground power supply terminal of the third transistor. 제 5 항에 있어서, 상기 증폭 수단은,The method according to claim 5, wherein the amplifying means, 상기 제3 트랜지스터의 드레인단 및 상기 제1 드레인 바이어스 전압단 사이에 연결되는 제1 인덕터; 및A first inductor connected between the drain terminal of the third transistor and the first drain bias voltage terminal; And 상기 제4 트랜지스터의 드레인단 및 상기 제1 드레인 바이어스 전압단 사이에 연결되는 제2 인덕터A second inductor connected between the drain terminal of the fourth transistor and the first drain bias voltage terminal 를 더 포함하여 이루어지는 주파수 혼합기.A frequency mixer comprising a further. 제 5 항에 있어서, 상기 증폭수단은,The method of claim 5, wherein the amplifying means, 상기 제3 및 제4 트랜지스터의 게이트 폭 크기를 조절함으로써 증폭율을 조절하는 것을 특징으로 하는 주파수 혼합기.And amplification factor by adjusting the gate widths of the third and fourth transistors. 제 5 항에 있어서, 상기 출력 정합 수단은,The method of claim 5, wherein the output matching means, 제2 드레인 바이어스 전압단 및 접지전원단 사이에 직렬 연결되며, 각각의 게이트단이 상기 제4 트랜지스터의 드레인단 및 상기 제3 트랜지스터의 드레인단에 연결되는 제5 및 제6 트랜지스터; 및Fifth and sixth transistors connected in series between a second drain bias voltage terminal and a ground power supply terminal, each gate terminal of which is connected to a drain terminal of the fourth transistor and a drain terminal of the third transistor; And 상기 제5 트랜지스터의 소스단 및 상기 제6 트랜지스터의 드레인단에 연결되어 상기 중간 주파 신호를 출력하는 출력단An output terminal connected to a source terminal of the fifth transistor and a drain terminal of the sixth transistor to output the intermediate frequency signal 을 포함하여 이루어지는 주파수 혼합기.Frequency mixer comprising a. 제 9 항에 있어서, 상기 출력 정합 수단은,The method of claim 9, wherein the output matching means, 상기 제5 트랜지스터의 소스단 및 상기 제6 트랜지스터의 드레인단과 상기 출력단 사이에 연결되는 커패시터A capacitor connected between the source terminal of the fifth transistor and the drain terminal of the sixth transistor and the output terminal 을 포함하여 이루어지는 주파수 혼합기.Frequency mixer comprising a. 제 9 항에 있어서, 상기 제1 내지 제6 트랜지스터는 각각,The method of claim 9, wherein the first to sixth transistors, 금속 반도체 전계 효과 트랜지스터(Metal Semiconductor Field-Effect Transistor)인 것을 특징으로 하는 주파수 혼합기.A frequency mixer, characterized in that the metal semiconductor field-effect transistor (Metal Semiconductor Field-Effect Transistor). 제 9 항에 있어서, 상기 제1 내지 제6 트랜지스터는 각각,The method of claim 9, wherein the first to sixth transistors, 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, Metal Oxide Semiconductor Field-Effect Transistor)인 것을 특징으로 하는 주파수 혼합기.A frequency mixer, characterized in that the metal oxide semiconductor field-effect transistor (MOSFET). 제 9 항에 있어서, 상기 제1 내지 제6 트랜지스터는 각각,The method of claim 9, wherein the first to sixth transistors, 바이폴라 트랜지스터(Bipolar transistor)인 것을 특징으로 하는 주파수 혼합기.A frequency mixer, characterized in that a bipolar transistor (Bipolar transistor).
KR1019980049843A 1998-11-19 1998-11-19 Frequency Mixer for Microwave Monolithic Integrated Circuits KR100345456B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980049843A KR100345456B1 (en) 1998-11-19 1998-11-19 Frequency Mixer for Microwave Monolithic Integrated Circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049843A KR100345456B1 (en) 1998-11-19 1998-11-19 Frequency Mixer for Microwave Monolithic Integrated Circuits

Publications (2)

Publication Number Publication Date
KR20000033138A KR20000033138A (en) 2000-06-15
KR100345456B1 true KR100345456B1 (en) 2002-10-25

Family

ID=19559077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049843A KR100345456B1 (en) 1998-11-19 1998-11-19 Frequency Mixer for Microwave Monolithic Integrated Circuits

Country Status (1)

Country Link
KR (1) KR100345456B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712712B1 (en) * 2005-08-22 2007-05-02 한양대학교 산학협력단 Reconfigurable multiband mixer
KR102233692B1 (en) * 2019-06-27 2021-03-30 주식회사 웨이브트랙 Linearity and isolation advanced resistance passive mixer mmic

Also Published As

Publication number Publication date
KR20000033138A (en) 2000-06-15

Similar Documents

Publication Publication Date Title
US6057714A (en) Double balance differential active ring mixer with current shared active input balun
US6094084A (en) Narrowband LC folded cascode structure
US6847258B2 (en) Power amplifier, power amplifying method and radio communication apparatus
US6850753B2 (en) Tunable low noise amplifier and current-reused mixer for a low power RF application
US20070287403A1 (en) Radio-Receiver Front-End and A Method For Frequency Converting An Input Signal
US7577418B2 (en) Sub-harmonic mixer and down converter with the same
KR100868817B1 (en) Front end and high frequency receiver having quadrature low noise amplifier
KR100340046B1 (en) frequency conversion receiver for multi-band and multi-mode
US5521545A (en) Collector-injection mixer with radio frequency signal applied to collectors of lower transistor pair
KR100298204B1 (en) Double balanced ctive mixer
KR20050121097A (en) Linear mixer containing current amplifiers
Wang et al. A 39-GHz high image-rejection up-conversion mixer in 65-nm CMOS for 5G communication
CN109004905B (en) Up-conversion mixer with balun
KR100345456B1 (en) Frequency Mixer for Microwave Monolithic Integrated Circuits
Yishay et al. A single-path reconfigurable frequency multiplier for 28/39 GHz dual-band transceivers
US9912293B2 (en) Sub-harmonic mixer and a method therein for converting radio frequency signals to intermediate frequency signals
Liu et al. A 15-27 GHz low conversion loss and high isolation resistive ring mixer for direct conversion receiver
KR100298207B1 (en) Single balanced active mixer
JP2000295042A (en) Frequency converter
KR20080075522A (en) Enhanced mixer device
KR100657009B1 (en) Ultra-wideband up-conversion mixer
JPH05167352A (en) Frequency converter
KR100308835B1 (en) Up mixer for rf transmitter/receiver and method for designing the same
WO2006002994A1 (en) Radio-receiver front-end and a method for frequency converting an input signal
Lee et al. GaAs MESFET dual-gate mixer with active filter design for Ku-band applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee