KR100316708B1 - 웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로 - Google Patents

웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로 Download PDF

Info

Publication number
KR100316708B1
KR100316708B1 KR1019990012324A KR19990012324A KR100316708B1 KR 100316708 B1 KR100316708 B1 KR 100316708B1 KR 1019990012324 A KR1019990012324 A KR 1019990012324A KR 19990012324 A KR19990012324 A KR 19990012324A KR 100316708 B1 KR100316708 B1 KR 100316708B1
Authority
KR
South Korea
Prior art keywords
signal
test mode
enable signal
response
semiconductor integrated
Prior art date
Application number
KR1019990012324A
Other languages
English (en)
Other versions
KR20000065712A (ko
Inventor
김경돈
박호진
정용환
김하일
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990012324A priority Critical patent/KR100316708B1/ko
Publication of KR20000065712A publication Critical patent/KR20000065712A/ko
Application granted granted Critical
Publication of KR100316708B1 publication Critical patent/KR100316708B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

웨이퍼 테스트시, 소정의 신호 패드들로 외부 테스트기의 드라이버와 연결시키지 않고도 상기 신호 패드의 작용동작을 지시하는 내부신호를 활성화 전압레벨로 제공하는 반도체 집적 회로가 개시된다. 본 발명의 반도체 집적회로는 상기 반도체 집적 회로의 동작전원의 상태를 나타내는 파워-업 신호 및 웨이퍼 테스트 모드임을 지정하는 모드 어드레스에 응답하여 테스트 모드 인에이블 신호를 발생하는 테스트 모드 인에이블 신호 발생 회로 및 테스트 모드 인에이블 신호에 응답하여 외부로부터 상기 반도체 집적회로의 신호패드로 인가되는 전압레벨에 무관(don't care)하게 상기 신호패드의 작용동작을 지시하는 내부신호를 활성화로 유지시키는 테스트 모드 구동부를 구비한다.

Description

웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로{Semiconductor integrated circuit for generating activated test signal without using external power supply when wafer test}
본 발명은 반도체 집적 회로에 관한 것으로서, 특히 웨이퍼 테스트시 외부 테스터의 드라이버와 연결시키지 않고 반도체 집적회로 내부에서 활성화된 테스트 신호를 발생시키는 반도체 집적 회로에 관한 것이다.
반도체 집적 회로가 다양화, 고 기능화, 고 집적화됨에 따라 반도체 집적 회로의 신호 패드의 수가 많아지고 있다. 반도체 집적 회로의 초기 불량을 걸러내기 위하여 일반적으로 반도체 집적 회로 칩의 제조공정후 웨이퍼 테스트가 실시된다. 그리하여, 웨이퍼 테스트시 칩의 양호 또는 불량을 조기에 검출하여 이후에 진행되는 패키지 조립공정 및 패키지 테스트에서의 비용을 절감하고 있다.
웨이퍼 테스트는 칩의 모든 동작 특성을 테스트하지 않고 일부 동작 특성을 테스트 항목으로 칩을 테스트하는 방법이다. 일부 테스트 항목에서는 칩의 신호 패드들 중에서 특정한 전압레벨로 고정되는 신호 패드들이 있다. 예를 들면, 칩 선택 신호 패드, 입력 마스킹/출력 인에이블 신호 패드 등이 그것이다. 이러한 신호 패드들에는 프로브 카드(probe card)를 통하여 외부 테스트기의 드라이버(driver)에 의하여 전압레벨이 인가된다.
그런데, 프로브 카드(probe card)의 최대 핀(pin) 수가 한정되고 외부 테스트기의 드라이버(driver)의 갯수도 한정되기 때문에 칩의 신호 패드들의 증가는 한번에 웨이퍼 테스트할 수 있는 칩의 수를 감소시킨다. 이에 따라, 생산성이 저하되는 문제점이 있다.
따라서, 웨이퍼 테스트시 특정 전압레벨로 고정되는 신호 패드를 프로브 카드 및 외부 테스트기의 드라이버와 연결시키지 않고, 이 신호 패드의 작용동작을 지시하는 반도체 집적 회로 내의 내부신호를 활성화시키는 것이 요구된다. 그리하여, 프로브 카드의 가용 핀 및 테스트기의 가용 드라이버를 확보하여 웨이퍼 테스트시 한번에 테스트할 수 있는 칩수를 확보하여 생산성을 향상시킬 수 있다.
본 발명의 목적은 웨이퍼 테스트시 특정 전압레벨로 고정되는 신호 패드에 프로브 카드 및 외부 테스트기의 드라이버를 연결시키지 않고, 이 신호 패드의 작용동작을 지시하는 내부신호를 활성화시키는 반도체 집적 회로를 제공하는 것이다.
도 1은 본 발명에 일실시예에 따른 반도체 집적 회로를 나타내는 도면이다.
도 2는 도 1의 테스트 모드 인에이블 신호 발생회로를 나타내는 도면이다.
도 3은 도 1의 테스트 모드 구동부의 일실시예를 나타내는 도면이다.
도 4는 도 1의 테스트 모드 구동부의 다른 실시예를 나타내는 도면이다.
도 5는 종래의 테스트 모드 인에이블 신호 발생회로를 나타내는 도면이다.
상기 목적을 달성하기 위하여 본 발명의 집적회로는 상기 반도체 집적 회로의 동작전원의 상태를 나타내는 파워-업 신호 및 웨이퍼 테스트 모드임을 지정하는 모드 어드레스에 응답하여 테스트 모드 인에이블 신호를 발생하는 테스트 모드 인에이블 신호 발생 회로와, 테스트 모드 인에이블 신호에 응답하여 외부에서 신호패드로 인가되는 전압레벨에 무관(don't care)하게 상기 신호패드의 작용동작을 지시하는 내부신호를 활성화로 유지시키는 테스트 모드 구동부를 구비한다.
이와 같은 본 발명은 웨이퍼 테스트 동안에 테스트기의 가용 드라이버들을 확보하여 한번에 테스트 할 수 있는 칩수가 증가되어 칩의 생산성이 향상된다. 또한, 프로브 카드 제작상 프로브 카드의 핀수의 감소로 원가를 절감할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다. 본 명세서는 다수개의 신호 패드들을 갖는 반도체 집적 회로를 웨이퍼 테스트 하는 동안에, 다수개의 신호 패드들 중 활성화로 고정되는 신호 패드를외부 테스트기의 드라이버와 연결시키지 않고도 신호패드와 연결되는 내부 신호가 활성화 전압레벨로 제공되는 반도체 집적 회로에 대하여 기술된다. 반도체 집적 회로에서 웨이퍼 테스트 동안에 활성화 전압레벨로 고정되는 신호 패드로는 예를 들어. 칩 선택 신호 패드(CSB), 입력 마스킹/출력 인에이블 신호 패드(DQM) 등이 있다. 따라서, 본 명세서는 칩 선택 신호 패드(CSB)가 예로서 기술된다.
도 1은 본 발명의 일실시예에 따른 반도체 집적 회로를 나타내는 도면이다. 이를 참조하면, 반도체 집적 회로(10)는 테스트 모드 인에이블 신호 발생회로(20) 및 테스트 모드 구동부(30)를 구비한다.
테스트 모드 인에이블 신호 발생회로(20)는 반도체 집적 회로(10)의 동작전원(VCC)의 상태를 나타내는 파워-업 신호(PVCCH) 및 반도체 집적 회로(10)가 웨이퍼 테스트 모드 상태임을 지정하는 모드 어드레스(Ai)에 응답하여 테스트 모드 인에이블 신호(PTME)를 발생한다. 테스트 모드 인에이블 신호 발생회로(20)는 도 2를 참조하여 구체적으로 설명된다.
도 2를 참조하면, 테스트 모드 인에이블 신호 발생회로(20)는 직렬연결된 다이오드그룹(22), 스위칭부(24) 및 버퍼부(26)을 구비한다. 직렬연결된 다이오드그룹(22)은 다수개의 엔채널 다이오드들(DNi,i=1~5)이 직렬연결되어, 수신되는 모드 어드레스(Ai)를 보조 테스트 모드 인에이블 신호(p_PTME)로 전달한다. 웨이퍼 테스트 모드 일 때, 모드 어드레스(Ai)는 웨이퍼 테스트 모드 상태임을 나타내기 위하여 7V 이상의 고전압(super voltage) 예컨대, 7V 내지 8V로 인가된다. 그리하여, 보조 테스트 인에이블 신호(p_PTME)는 고전압의 모드 어드레스(Ai)가 직렬연결된다이오드그룹(22)을 통과하면서 각 엔채널 다이오드(DNi,i=1,5)의 임계전압(threshold voltage:Vth) 만큼씩 전압강하된 전압레벨 즉, 고전압-(5×Vth)의 전압레벨로 '하이레벨'쪽의 전압레벨이 된다.
스위칭부(24)는 파워-업 신호(PVCCH)에 응답하여 보조 테스트 모드 인에이블 신호(p_PTME)의 전압레벨을 모드 어드레스(Ai)쪽의 전압레벨로 할 것인지 접지전압쪽의 전압레벨로 할 것인지를 결정한다. 파워-업 신호(PVCCH)는 반도체 집적 회로(10, 도 1)의 동작전원(VCC)의 전압레벨 상태를 나타내는 신호로서, 동작전원 (VCC)이 파워-업 되는 초기 상태에서는 '로우레벨'이다가 동작전원(VCC)이 설정된 전압레벨로까지 안정화되는 파워-업 후기 상태에서는 '하이레벨'이 되는 신호이다.따라서, 스위칭부(24)는 '로우레벨'인 파워-업 신호(PVCCH)의 초기에 응답하여 트랜지스터(TN1)가 '턴-온'되어 보조 테스트 모드 인에이블 신호(p_PTME)를 접지전압쪽의 전압레벨로 한다. 이 후, '하이레벨'인 파워-업 신호(PVCCH)의 후기에 응답하여 트랜지스터(TN1)가 '턴-오프'된다. 이때, 노멀동작 일 때, 보조 테스트 모드 인에이블 신호(p_PTME)는 초기 파워-업 신호(PVCCH)에 의하여 결정된 접지전압쪽의 전압레벨을 래치하는 구동부(26)내 래치(LAT)에 의하여 '로우레벨'이 된다.웨이퍼 테스트 모드 일 때, 보조 테스트 모드 인에이블 신호 (p_PTME)는 모드 어드레스(Ai)쪽의 전압레벨, 즉 '하이레벨'의 전압레벨'이 된다. .
버퍼부(26)는 직렬연결된 다이오드 그룹(22) 및 스위칭부(24)에 의하여 결정되는 보조 테스트 모드 인에이블 신호(p_PTME)를 테스트 모드 인에이블 신호(PTME)로 전달한다.
도 3은 도 1의 테스트 모드 구동부(30)의 일실시예를 나타내는 도면이다. 이를 참조하면, 테스트 모드 구동부(30)는 테스트 모드 인에이블 신호(PTME), 칩 선택 신호 패드(CSB), 기준전압(VREFi) 및 클럭 인에이블 신호(CKE)에 응답하여 칩 선택 패드(CSB)의 작용동작을 지시하는 내부신호(PCS)를 발생한다. 테스트 모드 구동부(30)는 비교부(32), 전원차단부(34), 셋팅부(36) 및 구동부(38)를 구비한다.
비교부(32)는 웨이퍼 테스트 동안에 활성화 전압레벨로 고정되는 칩 선택 신호 패드(CSB) 및 소정의 기준전압(VREFi)을 비교하여 비교신호(SCMP)를 발생한다. 비교부(32)는 칩 선택 신호 패드(CSB)가 기준전압(VREFi) 보다 높은 전압레벨이면 '로우레벨'의 비교신호(SCMP)를 발생하고, 칩 선택 신호 패드(CSB)가 기준전압 (VREFi)보다 낮은 전압레벨이면 '하이레벨'의 비교신호(SCMP)를 발생하여 외부로부터 인가되는 칩 선택 신호 패드(CSB)의 로직레벨을 판단한다.
전원차단부(34)는 테스트 모드 인에이블 신호(PTME) 및 클럭 인에이블 신호(CKE)에 응답하여 비교부(32)로 전원(VCC)을 공급할 것인지 아닌지를 결정한다. 노멀 동작일 때, 전원차단부(34)는 '로우레벨'의 테스트 모드 인에이블 신호 (PTME) 및 '하이레벨'로 활성화되는 클럭 인에이블 신호(CKE)에 응답하여 노드 n1은 '로우레벨'이 되고 트랜지스터(TP1)가 '턴-온'되어 비교부(32)로 전원(VCC)을 공급한다.웨이퍼 테스트 모드 일 때, 전원차단부(34)는 '하이레벨'의 테스트 모드 인에이블 신호(PTME)에 응답하여 노드 n1이 '하이레벨'로 되고 트랜지스터(TP1)가 '턴-오프'되어 비교부(32)로의 전원(VCC)공급을 차단한다.
셋팅부(36)는 클럭 인에이블 신호(CKE)에 응답하여 비교부(32)의 출력 신호인 비교신호(SCMP)를 '로우레벨'로 셋팅한다. 즉, '로우레벨'로 비활성일때의 클럭 인에이블 신호(CKE)에 응답하여 트랜지스터(TN2)가 '턴-온'되어 비교신호(SCMP)는 '로우레벨'로 셋팅된다. 이는 반도체 집적 회로(10, 도 1)의 동작개시 전 초기화 상태를 의미한다.
구동부(38)는 테스트 모드 인에이블 신호(PTME) 및 비교신호(SCMP)에 응답하여 내부신호(PCS)를 발생한다. 노멀동작시, 구동부(38)에서는 '하이레벨'의 비교신호(SCMP)에 의하여 내부신호(PCS)가 '하이레벨'이 된다. 즉, 칩 선택 신호 패드(CSB)의 '로우레벨'에 따라 내부신호(PCS)가 '하이레벨'이 되어 칩 선택 패드 (CSB)의 작용동작을 지시한다.웨이퍼 테스트 모드일 때, 구동부(38)에서는 '하이레벨'의 테스트 모드 인에이블 신호(PTME)에 응답하여 내부신호(PCS)가 '하이레벨'이 된다. 즉, 웨이퍼 테스트시 칩 선택 신호 패드(CSB)가 '로우레벨'의 활성화로 고정되어야 하는 테스트 조건을 만족하여 내부신호(PCS)가 '하이레벨'로 고정되어 칩 선택 패드(CSB)의 작용동작을 지시한다.
도 4는 도 3의 테스트 모드 구동부(30)의 다른 실시예를 나타내는 도면이다. 이를 참조하면, 테스트 모드 구동부(130)는 비교부(132), 입력고정부(133), 전원차단부(134), 셋팅부(136) 및 구동부(138)를 구비한다.
비교부(132)는 도 3의 비교부(32)와 동작상 거의 동일하다. 그러므로, 설명의 중복을 피하고자 비교부(132)의 설명을 생략하고자 한다.
입력고정부(133)는 웨이퍼 테스트 모드시 '하이레벨'의 테스트 모드 인에이블 신호(PTME)에 응답하여 트랜지스터(TN3)가 '턴-온'되어 칩 선택 신호 패드(CSB)를 '로우레벨'의 활성화로 고정시킨다. 그리하여, 비교부(132)의 출력인 비교신호(SCMP)는 '하이레벨'로 고정된다.
전원차단부(134)는 클럭 인에이블 신호(CKE)에 응답하여 비교부(132)로의 전원(VCC)을 공급한다. 즉, 반도체 집적 회로(10, 도 1)의 동작개시 전 초기화 상태에서는 '로우레벨'로 비활성인 클럭 인에이블 신호(CKE)에 응답하여 트랜지스터(TP1)가 '턴-오프'되어 비교부(132)로 전원(VCC)이 공급되지 않지만, 반도체 집적 회로(10, 도 1)의 동작개시 후에는 '하이레벨'의 클럭 인에이블 신호(CKE)에 응답하여 트랜지스터(TP1)가 '턴-온'되어 비교부(132)로 전원(VCC)을 공급한다.
셋팅부(136)는 도 3의 셋팅부(36)과 동작상 거의 동일하다. 따라서, 설명의 중복을 피하고자 셋팅부(136)의 설명을 생략하고자 한다.
구동부(138)에서는 웨이퍼 테스트 모드시 고정되는 '하이레벨'의 비교신 호 (SCMP)에 응답하여 내부신호(PCS)가 '하이레벨'이 된다.따라서, 본 발명에 의하면, 내부 신호(PCS)는 칩 선택신호 패드(CSB)로 전압레벨을 인가하는 프로브 카드의 핀 및 테스트기의 드라이버를 사용하지 않고도 활성화를 유지한다. 그러므로, 웨이퍼 테스트 동안에 활성화의 전압레벨이 유지되는 신호 패드가 다수개 있는 경우, 테스트기의 가용 드라이버를 확보함으로써 웨이퍼 테스트시 한번에 테스트 할 수 있는 칩수의 증가로 칩의 생산성이 향상된다.
또한, 프로브 카드 제작상 핀수는 프로브 카드의 단가를 결정하게 되는 데, 칩 선택 신호 패드(CSB) 또는 웨이퍼 테스트 동안에 활성화된 전압 레벨을 유지하는 다수개의 신호 패드들과 연결되는 핀들을 생략함으로써 프로브 카드의 핀수의 감소로 원가를 절감할 수 있다.
비교예
도 5는 도 2의 테스트 모드 인에이블 신호 발생회로의 비교예이다. 이를 참조하면, 테스트 모드 인에이블 신호 발생회로(120)는 반도체 집적 회로의 기능동작을 나타내는 모드 레지스트의 모드 레지스트 인에이블 신호(MRSET) 및 모드 레지스트 테스트 신호(MRSTEST)에 응답하여 테스트 모드 인에이블 신호(PTME)를 발생한다.
테스트 모드 인에이블 신호 발생회로(120)는 노멀동작시 '하이레벨'의 모드 레지스트 인에이블 신호(MRSET)에 의하여 트랜지스터(TP10)가 '턴-온'되어 '하이레벨'의 보조 테스트 모드 인에이블 신호(p_PTME)를 발생한다. 이 후, '하이레벨'의 보조 테스트 모드 인에이블 신호(p_PTME)는 래치(LAT)를 통하여 테스트 모드 인에이블 신호(PTME)로 전달되는 데, 테스트 모드 인에이블 신호(PTME)는 '로우레벨'이 된다.
한편, 웨이퍼 테스트시, 테스트 모드 인에이블 신호 발생회로(120)에는 모드 레지스트 인에이블 신호(MRSET)가 '로우레벨'로, 모드 레지스트 테스트신호(MRSTEST)가 '하이레벨'로 제공되어 모드 어드레스(Ai)에 따라 테스트 모드 인에이블 신호(PTME)를 발생한다. 즉, 웨이퍼 테스트 모드 상태임을 지정하는 모드 어드레스(Ai)의 '하이레벨'의 전압레벨쪽의 테스트 모드 인에이블 신호(PTME)를 발생한다.
그런데, 본 비교예의 테스트 모드 인에이블 신호 발생회로(120)는 모드 레지스트 인에이블 신호(MRSET) 및 모드 레지스트 테스트 신호(MRSTEST)에 의하여 동작되는 데, 이 두 신호들은 칩 선택 신호 패드(CSB)에 활성화 전압레벨이 인가되어 칩이 활성화된 후에 제공되는 신호들이다.따라서, 본 비교예의 테스트 모드 인에이블 신호 발생회로(120)에서는 칩 선택 신호 패드(CSB)로 활성화 전압레벨을 인가하기 위하여 프로브 카드 핀을 통하여 테스트기의 드라이버로부터 전압이 인가되어져야 한다.그러나 본 발명의 반도체 집적 회로(10, 도 1)는 칩 선택 신호 패드(CSB)로 공급되는 전압 레벨에 무관하게 내부신호를 활성화로 유지하여 웨이퍼 테스트를 할 수 있으므로, 웨이퍼 테스트를 위하여 칩 선택신호 패드(CSB)로 특정의 전압을 공급하는 프로브 카드 핀 및 테스트기의 드라이버를 사용하지 않아도 되는 장점이 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명에 의하면, 웨이퍼 테스트 동안에 활성화의 전압레벨을 유지하는 다수개의 신호 패드들에 프로브 카드의 핀 및 테스트기의 드라이버를 사용하지 않고 상기 신호 패드들의 작용동작을 지시하는 내부신호를 활성화로 유지시켜 웨이퍼 테스트를 할 수 있으므로 테스트기의 가용 드라이버들을 확보하는 장점이 있다.또한, 웨이퍼 테스트시 한번에 테스트 할 수 있는 칩수의 증가로 칩의 생산성이 향상되고 프로브 카드 제작상 다수개의 신호 패드들과 연결되는 핀들을 생략함으로써 프로브 카드의 핀수의 감소로 원가를 절감할 수 있다.

Claims (6)

  1. 다수개의 신호패드들을 가지며, 웨이퍼 테스트 동안 상기 다수개의 신호패드들로 소정의 전원이 인가되는 반도체 집적 회로에 있어서,
    상기 반도체 집적 회로의 동작전원의 상태를 나타내는 파워-업 신호 및 상기 웨이퍼 테스트 모드임을 지정하는 모드 어드레스에 응답하여 테스트 모드 인에이블 신호를 발생하는 테스트 모드 인에이블 신호 발생 회로; 및
    상기 테스트 모드 인에이블 신호에 응답하여, 외부로부터 상기 신호패드로 인가되는 전압레벨에 무관(don't care)하게 상기 신호 패드의 동작을 지시하는 내부신호를 활성화로 유지시키는 테스트 모드 구동부를 구비하는 것을 특징으로 하는 반도체 집적 회로.
  2. 제1 항에 있어서, 상기 테스트 모드 인에이블 신호 발생 회로는
    상기 모드 어드레스를 수신하여 보조 테스트 모드 인에이블 신호로 전달하는 직렬연결된 다이오드그룹;
    상기 파워-업 신호의 초기에 응답하여 상기 보조 테스트 인에이블 신호를 접지전압쪽의 전압레벨로 하고, 상기 파워-업 신호의 후기에 응답하여 상기 보조 테스트 인에이블 신호를 상기 어드레스의 전압레벨로 하는 스위칭부; 및
    상기 보조 테스트 인에이블 신호를 테스트 인에이블 신호로 연결하는 버퍼부를 구비하는 것을 특징으로 하는 반도체 집적 회로.
  3. 제1 항에 있어서, 상기 테스트 모드 구동부는
    상기 신호패드에 외부로부터 인가되는 전압레벨을 소정의 기준전압과 비교하여 비교신호를 발생하는 비교부;
    상기 테스트 모드 인에이블 신호 및 상기 반도체 집적 회로의 클럭 인에이블 신호에 응답하여 상기 비교부 내로 전원 공급을 차단하는 차단부; 및
    상기 테스트 모드 인에이블 신호 및 상기 비교신호에 응답하여 상기 내부신호를 발생하는 구동부를 구비하는 것을 특징으로 하는 반도체 집적 회로.
  4. 제3 항에 있어서, 상기 테스트 모드 구동부는
    상기 클럭 인에이블 신호에 응답하여 상기 비교신호를 접지전압쪽의 전압레벨로 셋팅하는 셋팅부를 더 구비하는 것을 특징으로 하는 반도체 집적 회로.
  5. 제1 항에 있어서, 상기 테스트 모드 구동부는
    상기 신호패드에 외부로부터 인가되는 전압레벨을 소정의 기준전압과 비교하여 비교신호를 발생하는 비교부;
    상기 테스트 모드 인에이블 신호에 응답하여 상기 신호패드의 상기 비교부로의 연결을 차단하는 입력고정부;
    상기 반도체 집적 회로의 클럭 인에이블 신호에 응답하여 상기 비교부 내로 전원 공급을 차단하는 전원차단부; 및
    상기 비교신호를 상기 내부신호로 전달하는 구동부를 구비하는 것을 특징으로 하는 반도체 집적 회로.
  6. 제5 항에 있어서, 상기 테스트 모드 구동부는
    상기 클럭 인에이블 신호에 응답하여 상기 비교신호를 접지전압쪽의 전압레벨로 셋팅하는 셋팅부를 더 구비하는 것을 특징으로 하는 반도체 집적 회로.
KR1019990012324A 1999-04-08 1999-04-08 웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로 KR100316708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990012324A KR100316708B1 (ko) 1999-04-08 1999-04-08 웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990012324A KR100316708B1 (ko) 1999-04-08 1999-04-08 웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로

Publications (2)

Publication Number Publication Date
KR20000065712A KR20000065712A (ko) 2000-11-15
KR100316708B1 true KR100316708B1 (ko) 2001-12-12

Family

ID=19579122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012324A KR100316708B1 (ko) 1999-04-08 1999-04-08 웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로

Country Status (1)

Country Link
KR (1) KR100316708B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741224B2 (en) 2001-01-08 2004-05-25 Samsung Electronics Co, Ltd. Video pre-amplifier and method for increasing number of colors of on-screen display signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741224B2 (en) 2001-01-08 2004-05-25 Samsung Electronics Co, Ltd. Video pre-amplifier and method for increasing number of colors of on-screen display signal

Also Published As

Publication number Publication date
KR20000065712A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
US10120025B2 (en) Functional core circuitry with serial scan test expected, mask circuitry
US9417283B2 (en) Semiconductor test system and method
US5880596A (en) Apparatus and method for configuring integrated circuit option bits with different bonding patterns
KR100316708B1 (ko) 웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로
US8572446B2 (en) Output circuitry with tri-state buffer and comparator circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee