KR100311980B1 - infrared detector and method for manufacturing the same - Google Patents
infrared detector and method for manufacturing the same Download PDFInfo
- Publication number
- KR100311980B1 KR100311980B1 KR1019990053764A KR19990053764A KR100311980B1 KR 100311980 B1 KR100311980 B1 KR 100311980B1 KR 1019990053764 A KR1019990053764 A KR 1019990053764A KR 19990053764 A KR19990053764 A KR 19990053764A KR 100311980 B1 KR100311980 B1 KR 100311980B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- bumps
- pads
- flip chip
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 239000003963 antioxidant agent Substances 0.000 claims abstract description 20
- 230000003078 antioxidant effect Effects 0.000 claims abstract description 20
- 239000010931 gold Substances 0.000 claims abstract description 20
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052737 gold Inorganic materials 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 17
- 230000003064 anti-oxidating effect Effects 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 abstract description 27
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 26
- 230000008569 process Effects 0.000 abstract description 16
- 238000001931 thermography Methods 0.000 abstract description 9
- 230000008859 change Effects 0.000 abstract description 6
- 238000002207 thermal evaporation Methods 0.000 abstract description 6
- 238000003860 storage Methods 0.000 abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 47
- 230000001681 protective effect Effects 0.000 description 8
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- QYHNIMDZIYANJH-UHFFFAOYSA-N diindium Chemical compound [In]#[In] QYHNIMDZIYANJH-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- GPYPVKIFOKLUGD-UHFFFAOYSA-N gold indium Chemical compound [In].[Au] GPYPVKIFOKLUGD-UHFFFAOYSA-N 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 적외선 검출기 및 그 제조방법을 개시한다. 이에 의하면, 열 영상용 적외선 검출소자를 위한 기판의 패드들을 노출하는 오버행(over hang) 구조의 개구부를 갖는 감광막의 패턴을 마스크로 이용하여 기판 상에 열증착공정에 의해 인듐과 그 위의 금과 같은 도전성 산화방지층을 형성하고 감광막의 패턴을 리프트오프시켜 패드들 상에만 인듐 재질의 범프와 산화방지층을 형성한다.The present invention discloses an infrared detector and a method of manufacturing the same. According to this, indium and gold thereon are formed by a thermal deposition process on a substrate using a pattern of a photosensitive film having an opening of an overhang structure that exposes pads of a substrate for an infrared detection element for thermal imaging as a mask. The same conductive antioxidant layer is formed and the pattern of the photoresist film is lifted off to form the indium bump and the antioxidant layer only on the pads.
따라서, 본 발명은 인듐 재질의 범프들의 보관 중이거나 플립칩본딩 중에 범프들의 측면에 산화막을 형성하지만, 범프들의 플립칩본딩할 접촉면 상에 산화막을 형성하는 것을 억제한다. 그 결과, 플립칩본딩한 범프 간의 저항성 접촉성이 향상되고, 접합력이 강화되고 나아가 주변의 온도변화에 따라 하이브리드형 열 영상용 적외선 검출장치가 겪는 열 응력의 변화에 대한 내구성이 강화된다.Accordingly, the present invention forms an oxide film on the sides of the bumps during storage or flip chip bonding of the indium bumps, but suppresses the formation of the oxide film on the contact surface to be flip chip bonded of the bumps. As a result, the ohmic contact between the flip chip bonded bumps is improved, the bonding strength is enhanced, and the durability against the change in thermal stress experienced by the infrared detection device for hybrid thermal imaging in accordance with the change in ambient temperature is enhanced.
Description
본 발명은 적외선 검출기 및 그 제조방법에 관한 것으로서, 더욱 상세하게는플립칩본딩된 범프들 간의 저항성 접촉성을 향상시키고, 접합력을 강화하도록 한 적외선 검출기 및 그 제조방법에 관한 것이다.The present invention relates to an infrared detector and a method for manufacturing the same, and more particularly, to an infrared detector and a method for manufacturing the same to improve the ohmic contact between the flip chip bonded bumps, and to enhance the bonding force.
일반적으로 반도체장치의 입, 출력단의 소형화와 고집적화가 진행됨에 따라 기존의 와이어본딩을 대신할 새로운 상호연결(interconnection) 기술이 요구되면서 고집적 본딩기술의 하나인 플립칩본딩(flip chip bonding)이 등장하기 시작하였다. 열 영상용 적외선 검출장치와 같은 반도체장치는 기판 상에 적외선 검출소자를 2차원으로 배열함으로써 별도의 복잡한 스캐너를 필요치 않는 형태로 발전하여 왔다. 열 영상용 적외선 검출장치의 한 예로서 하이브리드형 IRFPA(infrared focal plane array)가 있다. 이는 적외선을 검출하는 다이오드와 같은 적외선 검출소자를 2차원으로 배열한 HgCdTe 재질의 기판과, 적외선 검출소자로부터 출력되는 신호를 처리하여 영상신호를 출력하는 리드아웃회로가 형성된 실리콘기판을 여러 가지 방법에 의해 전기적/기계적으로 결합한 구조를 갖는다. 이러한 하이브리드형태는 각 기판에 형성된 칩의 공정과 성능을 최적화할 수 있다는 장점이 있다. 두 기판이 서로 다른 재질로 만들어지기 때문에 두 기판을 마주 보도록 정렬한 후, 각 기판의 패드에 미리 형성된 범프를 이용하여 접합한다. 범프를 이용한 플립칩본딩에서는 대체로 2가지의 방법이 사용된다. 그 하나는 예를 들어 적외선 검출소자가 형성된 기판을 범프의 용융점 이상으로 가열하여 범프를 용융하고, 그 용융된 범프를 실리콘 재질의 다른 기판의 패드에 접촉한 후 냉각시키는 리플로우(reflow) 방법이다. 다른 하나는 적외선 검출소자가 형성된 기판을 범프의 용융점 이상으로 가열하면 기판이 열화되는 경우에 주로 사용되는 콜드웰딩 서모컴프레션(cold weldingthermocompression) 방법이다. 이 방법은 범프 재료의 열화 온도 이하 또는 상온에서 범프를 압착하여 접합시키는 방법이다.In general, as semiconductor devices' miniaturization and integration of input and output stages progress, new interconnect technologies are required to replace conventional wire bonding, resulting in the emergence of flip chip bonding, which is one of highly integrated bonding technologies. Started. Semiconductor devices, such as infrared detection devices for thermal imaging, have been developed in a form that does not require a separate complicated scanner by arranging infrared detection elements on a substrate in two dimensions. An example of an infrared detection device for thermal imaging is a hybrid infrared focal plane array (IRFPA). This method includes a HgCdTe-based substrate in which two infrared detectors, such as a diode for detecting infrared rays, are arranged in two dimensions, and a silicon substrate having a readout circuit for processing a signal output from the infrared detector and outputting an image signal. By the electrical / mechanical coupling structure. This hybrid form has the advantage of optimizing the process and performance of the chips formed on each substrate. Since the two substrates are made of different materials, the two substrates are aligned to face each other, and then bonded to each pad using preformed bumps. In flip chip bonding using bumps, two methods are generally used. One is a reflow method in which, for example, the substrate on which the infrared detection element is formed is heated above the melting point of the bump to melt the bump, and the cooled bump is brought into contact with a pad of another substrate of silicon material and then cooled. . The other is a cold welding thermocompression method which is mainly used when the substrate on which the infrared detection element is formed is heated beyond the melting point of the bump. This method is a method of pressing and bonding bumps at or below the deterioration temperature of the bump material or at room temperature.
적외선 검출소자를 위한 HgCdTe 재질의 기판은 열에 민감하여 높은 온도로 공정을 진행할 때에 적외선 검출소자의 특성이 악화하므로 공정온도를 가능한 한 낮게 유지하는 것이 바람직하다. 인듐은 범프 재료로 사용되는 물질 중에서 가장 연질이므로 다른 범프 재료와는 달리 플립칩본딩 때에 온도를 가하지 않고 힘만을 가하여 접합할 수 있는 장점과 함께 저온(cryogenic temperature)에서 범프가 받을 수 있는 스트레스를 다른 범프 재료에 비하여 잘 해소할 수 있는 장점 때문에 HgCdTe 기판의 범프 재료로서 사용된다. 이러한 콜드웰딩 서모컴프레션을 진행할 때에 너무 큰 힘을 가하여 두 기판을 접합하면, 적외선 검출소자에 기계적인 스트레스가 가해지므로 적외선 검출소자의 특성이 악화된다. 또한, 이렇게 하이브리드(hybrid)된 두 칩이 저온에서 동작할 때 HgCdTe 기판과 실리콘기판의 열팽창계수의 차이 때문에 이들 사이의 인듐범프가 기계적인 전단응력(shear strain)을 받아서 본딩 신뢰성을 저하시킨다. 순수 인듐은 다른 범프 재료에 비하여 상대적인 피로수명(fatigue life)이 길지만, 부식에 대한 저항력이 약하기 때문에 대기에 노출된 상태에서도 쉽게 특성이 저하될 수 있다. 그러므로, 세심한 범프 구조의 설계와 범프형성공정 그리고 본딩작업이 필요하다.The substrate made of HgCdTe material for the infrared detection device is sensitive to heat, so when the process is performed at a high temperature, the characteristics of the infrared detection device deteriorate, so it is desirable to keep the process temperature as low as possible. Indium is the softest of the materials used for the bump material, and unlike other bump materials, indium can be bonded by applying only force without flipping temperature. It is used as a bump material for HgCdTe substrate because of its advantages that it can be resolved well compared to the bump material. When the two substrates are joined by applying too much force during the cold welding thermocompression, mechanical stress is applied to the infrared detection element, which deteriorates the characteristics of the infrared detection element. In addition, when the hybridized two chips operate at a low temperature, the indium bumps between them undergo mechanical shear stress due to the difference in thermal expansion coefficients of the HgCdTe substrate and the silicon substrate, thereby degrading the bonding reliability. Pure indium has a relatively long fatigue life compared to other bump materials, but due to its low resistance to corrosion, it can easily be degraded even when exposed to the atmosphere. Therefore, careful bump structure design, bump forming process and bonding work are required.
종래 기술의 하이브리드 적외선 검출장치에서는 도 1에 도시된 바와 같이, HgCdTe 재질의 기판(10)에 적외선 검출소자인 다이오드(도시 안됨)가 배열하여 형성되고, 상기 다이오드가 형성된 기판(10)의 일부 영역에 인듐(In), 니켈(Ni) 재질의 패드들(11)이 2개 형성되고, 패드들(11)을 제외하고 나머지 영역의 기판(10)에 보호막(13)이 형성된다. 실리콘 재질의 기판(20)에 적외선 검출소자로부터 출력되는 신호를 처리하여 영상신호를 출력하는 리드아웃회로(도시 안됨)가 형성된다. 기판(20)의 일부분에 알루미늄 재질의 패드들(21)이 2개 형성되고, 패드들(21)을 제외하고 나머지 영역의 기판(20)에 산화막과 같은 보호막(23)이 형성된다. 패드들(11),(21) 상에 인듐 재질의 범프들(15),(25)이 각각 형성되고, 기판들(10),(20)이 마주보도록 범프들(15),(25)이 동일 수직선 상에서 상, 하로 대응하여 위치하며 접합된다. 도면에 도시되지 않았으나 UBM(under bump metallurgy)가 패드들(21)과 범프들(25) 사이에 개재되어 있음은 자명한 사실이다. 설명의 편의상 도면에서 각각의 기판에 범프가 2개씩 배치된 것을 도시하고 있으나 실제로는 이보다 훨씬 많은 여러 개 배치된다.In the hybrid infrared detection apparatus of the prior art, as shown in FIG. 1, a diode (not shown), which is an infrared detection element, is formed on an HgCdTe substrate 10 and a partial region of the substrate 10 on which the diode is formed. Two pads 11 formed of indium (In) and nickel (Ni) materials are formed, and a passivation layer 13 is formed on the substrate 10 in the remaining region except for the pads 11. A readout circuit (not shown) for processing a signal output from the infrared detection element and outputting an image signal is formed on the silicon substrate 20. Two pads 21 made of aluminum are formed on a portion of the substrate 20, and a protective film 23, such as an oxide film, is formed on the substrate 20 in the remaining region except for the pads 21. Indium bumps 15 and 25 are formed on the pads 11 and 21, respectively, and the bumps 15 and 25 face each other so that the substrates 10 and 20 face each other. The joints are positioned correspondingly up and down on the same vertical line. Although not shown in the drawings, it is obvious that an under bump metallurgy (UBM) is interposed between the pads 21 and the bumps 25. For convenience of description, two bumps are disposed on each substrate in the drawings, but in fact, many more are disposed.
그러나, 종래에는 기판(10)에 형성된 범프들(15)을 리플로우처리하지 않은 채 기판(10)을 정해진 보관장소에 보관하기 때문에 보관기간 동안에 범프들(15)의 표면 전체에 산화막(30)이 형성된다. 또한, 플립칩본딩을 위해 기판(10)을 가열하는 경우에도 범프들(15)의 표면 전체에 산화막(30)이 형성된다. 반면에, 통상적으로 기판(20)의 범프들(25)을 플립칩본딩 직전에 플럭스(flux)를 이용하여 리플로우 처리하기 때문에 범프들(25)의 표면에 산화막이 전혀 존재하지 않는다.However, in the related art, the oxide film 30 is formed on the entire surface of the bumps 15 during the storage period because the substrate 10 is stored in a predetermined storage location without the reflow process of the bumps 15 formed on the substrate 10. Is formed. In addition, even when the substrate 10 is heated for flip chip bonding, the oxide film 30 is formed on the entire surface of the bumps 15. On the other hand, since the bumps 25 of the substrate 20 are typically reflowed using flux just before flip chip bonding, no oxide film is present on the surfaces of the bumps 25.
이로써, 기판(10),(20)을 플립칩본딩 완료하고 나면, 도면에 도시된 바와 같이, 범프들(15),(25)의 접합면 사이의 계면에 산화막(30)이 잔존하는 경우가 다발하는데, 이는 범프들(15),(25) 사이에서 전기적 신호의 원활한 교환을 방해하여 범프들(15),(25)의 안정된 저항성 접촉을 확보하기 어렵게 만드는 원인으로 작용한다. 또한, 금속간의 상호확산(interdiffusion)되는 인터메털릭(intermetallic) 효과를 감소시키고 나아가 범프들(15),(25)의 접합력을 약화시켜 범프들(15),(25)의 주변 온도변화에 따라 하이브리드 칩이 겪는 열 응력의 변화에 약화시키고 나아가 범프의 접합불량을 초래한다.Thus, after the flip chip bonding of the substrates 10 and 20 is completed, the oxide film 30 may remain at the interface between the bonding surfaces of the bumps 15 and 25 as shown in the drawing. This acts as a cause of disturbing the smooth exchange of electrical signals between the bumps 15 and 25, making it difficult to secure stable ohmic contact of the bumps 15 and 25. In addition, the intermetallic effect of interdiffusion between the metals is reduced, and further, the bonding force of the bumps 15 and 25 is weakened so as to change the ambient temperature of the bumps 15 and 25. This weakens the change in thermal stress experienced by the hybrid chip and further leads to bump failure.
따라서, 본 발명의 목적은 플립칩본딩한 범프들 간의 저항성 접촉성을 향상하여 본딩 신뢰성을 향상하도록 한 적외선 검출기 및 그 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide an infrared detector and a method for manufacturing the same, which improve the bonding reliability by improving the ohmic contact between flip chip bonded bumps.
본 발명의 다른 목적은 플립칩본딩한 범프들 간의 결합력을 강화하여 본딩 신뢰성을 향상하도록 한 적외선 검출기 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide an infrared detector and a method of manufacturing the same, which improves the bonding reliability by strengthening the bonding force between flip chip bonded bumps.
도 1은 종래 기술에 의한 열 영상용 적외선 검출장치의 플립칩본딩된 인듐범프를 나타낸 단면도.1 is a cross-sectional view showing a flip chip bonded indium bump of the infrared detection device for thermal imaging according to the prior art.
도 2는 본 발명에 의한 적외선 검출기에 적용된 플립칩본딩 구조를 나타낸 단면도.Figure 2 is a cross-sectional view showing a flip chip bonding structure applied to the infrared detector according to the present invention.
도 3 내지 도 6은 본 발명에 의한 적외선 검출기의 제조방법을 나타낸 단면공정도.3 to 6 is a cross-sectional process diagram showing a method of manufacturing an infrared detector according to the present invention.
**** 도면의 주요 부분에 대한 부호의 설명 ******** Explanation of symbols for the main parts of the drawing ****
10, 20: 기판 11, 21: 패드 13, 23: 보호막10, 20: substrate 11, 21: pad 13, 23: protective film
15, 25: 범프 30: 산화막 40: 산화방지층15, 25: bump 30: oxide film 40: antioxidant layer
이와 같은 목적을 달성하기 위한 본 발명에 의한 적외선 검출기는Infrared detector according to the present invention for achieving the above object
적외선 검출소자가 배열되고 패드들을 갖는 제 1 기판;A first substrate having infrared pads arranged thereon and having pads;
상기 제 1 기판의 패드들 상에 각각 형성된, 플립칩본딩을 위한 제 1 도전층;A first conductive layer for flip chip bonding, each formed on pads of the first substrate;
상기 제 1 도전층 상에 각각 형성된 도전성 산화방지층;Conductive antioxidant layers formed on the first conductive layers, respectively;
상기 적외선 검출소자로부터의 신호를 처리하여 출력하는 리드아웃회로가 형성되고, 패드들을 갖는 제 2 기판;A second substrate having a readout circuit for processing and outputting a signal from said infrared detection element, said pad having pads;
상기 제 2 기판의 패드들 상에 각각 형성되며 상기 산화방지층을 사이에 두고 상기 제 1 도전층에 대응하며 접합된 플립칩본딩을 위한 제 2 도전층을 포함하는 것을 특징으로 한다.And a second conductive layer formed on the pads of the second substrate, the second conductive layer for flip chip bonding bonded to and corresponding to the first conductive layer with the antioxidant layer interposed therebetween.
적외선 검출소자가 배열되고, 패드들을 갖는 기판;A substrate having an infrared detection element arranged thereon and having pads;
상기 패드들 상에 각각 형성된, 플립칩본딩을 위한 도전층들; 그리고Conductive layers for flip chip bonding, respectively formed on the pads; And
상기 도전층들 상에 각각 형성된 도전성 산화방지층을 포함하는 것을 특징으로 한다.It characterized in that it comprises a conductive antioxidant layer formed on each of the conductive layers.
바람직하게는 산화방지층이 금(Au)으로 이루어질 수 있다.Preferably, the antioxidant layer may be made of gold (Au).
또한, 본 발명에 의한 적외선 검출기의 제조방법은In addition, the manufacturing method of the infrared detector according to the present invention
적외선 검출소자가 배열되고, 패드들을 갖는 기판을 준비하는 단계;Arranging an infrared detection element and preparing a substrate having pads;
상기 패드들을 노출시키는, 오버행(over hang) 구조의 개구부를 갖는 감광막의 패턴을 상기 기판 상에 형성하는 단계;Forming a pattern of a photosensitive film on the substrate, the photosensitive film having an opening of an overhang structure exposing the pads;
상기 감광막의 패턴을 마스크로 이용하여 상기 패드들에 플립칩본딩용 도전층을 각각 형성하는 단계;Forming flip chip bonding conductive layers on the pads by using the pattern of the photoresist layer as a mask;
상기 도전층 상에 산화막의 형성을 방지하기 위한 도전성 산화방지층을 각각 형성하는 단계; 그리고Respectively forming a conductive antioxidant layer for preventing formation of an oxide film on the conductive layer; And
상기 감광막의 패턴을 리프트오프하여 상기 패드들 상에 상기 도전층과 산화방지층의 적층 구조를 남기는 단계를 포함하는 것을 특징으로 한다.And lifting off the pattern of the photoresist to leave a stacked structure of the conductive layer and the antioxidant layer on the pads.
바람직하게는 산화방지층을 금(Au) 재질의 층으로 형성 가능하다.Preferably, the antioxidant layer may be formed of a layer made of gold (Au).
이하, 본 발명에 의한 적외선 검출기 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.Hereinafter, an infrared detector and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part of the same structure and the same action as the conventional part.
도 2를 참조하면, HgCdTe 재질의 제 1 기판(10)에 적외선 검출소자인 다이오드(도시 안됨)가 배열되고, 상기 다이오드 상에 In, Ni 재질의 패드들(11)이 2개 형성되고, 패드들(11)을 제외하고 나머지 영역의 제 1 기판(10)에 보호막(13)이 형성된다. 패드들(11) 상에 인듐 재질의 제 1 도전층인 제 1 범프들(15)이 각각 형성되고, 제 1 범프들(15)의 상부면에 금(Au)과 같은 도전층인 산화방지층(40)이 각각 형성된다. 한편, 설명의 편의상 도면에서 제 1 기판에 제 1 범프들이 2개 배치된 것을 도시하고 있으나 실제로는 이보다 훨씬 많은 여러 개가 배치된다.Referring to FIG. 2, a diode (not shown), which is an infrared detection element, is arranged on the first substrate 10 made of HgCdTe material, and two pads 11 made of In and Ni materials are formed on the diode. The passivation layer 13 is formed on the first substrate 10 in the remaining region except for the field 11. The first bumps 15, which are first indium conductive layers 15, are formed on the pads 11, and an anti-oxidation layer, which is a conductive layer such as gold (Au), is formed on the upper surfaces of the first bumps 15. 40) are formed respectively. Meanwhile, for convenience of description, two first bumps are disposed on the first substrate in the drawing, but in reality, many more are disposed.
이와 같이 구성된 제 1 범프의 경우, 제 1 범프들(15)을 형성 완료하고 정해진 장소에 보관하는 기간 중에 제 1 범프들(15)의 측면에 산화막(30)이 형성되나 제 1 범프들(15)의 상부면에 산화막이 형성되지 않는데 이는 제 2 범프들(25)과 접합할 제 1 범프들(15)의 상부면에 형성된, 금(Au)과 같은 도전층인 산화방지층(40)이 제 1 범프들(15)의 상부면에 산화막이 형성되는 것을 방지하기 때문이다.In the case of the first bumps configured as described above, the oxide film 30 is formed on the side surfaces of the first bumps 15 during the period in which the first bumps 15 are formed and stored in a predetermined place, but the first bumps 15 are formed. An oxide film is not formed on the upper surface of the anti-oxidation layer 40, which is a conductive layer such as gold (Au) formed on the upper surface of the first bumps 15 to be bonded to the second bumps 25. This is because the oxide film is prevented from being formed on the upper surfaces of the first bumps 15.
또한, 제 1 기판(10)을 제 2 기판(20)에 마주보도록 제 1, 2 범프들(15),(25)을 동일 수직선 상에서 상, 하로 대응하여 위치하며 접합한 플립칩본딩 구조에서는 제 1 기판(10)에 플립칩본딩할, 실리콘 재질의 제 2 기판(20)에제 1 기판(10)의 적외선 검출소자로부터 출력되는 신호를 처리하여 영상신호를 출력하는 리드아웃회로(도시 안됨)가 형성된다. 제 2 기판(20)의 일부분에 알루미늄 재질의 패드들(21)이 2개 형성되고, 패드들(21)을 제외하고 나머지 영역의 제 2 기판(20)에 산화막과 같은 보호막(23)이 형성된다. 패드들(21) 상에 인듐 재질의 제 2 도전층인 제 2 범프들(25)이 각각 형성된다. 제 2 범프들(25)은 플립칩본딩 직전에 플럭스를 이용하여 리플로우 처리함으로써 플립칩본딩 때에 제 2 범프들(25)의 표면에 산화막이 존재하지 않는다. 도면에 도시되지 않았으나 UBM가 패드들(21)과 제 2 범프들(25) 사이에 개재되어 형성됨은 자명한 사실이다. 한편, 설명의 편의상 도면에서 제 1 기판에 제 1 범프들이 2개 배치된 것을 도시하고 있으나 실제로는 이보다 훨씬 많은 여러 개가 배치된다.In addition, in the flip chip bonding structure in which the first and second bumps 15 and 25 are positioned up and down on the same vertical line so as to face the first substrate 10 to the second substrate 20. A lead-out circuit (not shown) for processing a signal output from the infrared detection element of the first substrate 10 and outputting an image signal to the second substrate 20 made of silicon material to be flip chip bonded to the first substrate 10. Is formed. Two pads 21 made of aluminum are formed on a portion of the second substrate 20, and a protective film 23, such as an oxide film, is formed on the second substrate 20 in the remaining region except for the pads 21. do. Second bumps 25, which are second conductive layers of indium material, are formed on the pads 21, respectively. The second bumps 25 are reflowed using flux just before the flip chip bonding so that no oxide film exists on the surfaces of the second bumps 25 during the flip chip bonding. Although not shown in the drawings, it is obvious that the UBM is formed between the pads 21 and the second bumps 25. Meanwhile, for convenience of description, two first bumps are disposed on the first substrate in the drawing, but in reality, many more are disposed.
따라서, 제 1 기판(10)과 제 2 기판(20)의 플립칩본딩을 위해 제 1 범프들(15)을 가열하더라도 제 1 범프들(15)의 측면에 산화막(30)이 형성되나 산화방지막(40)이 제 1 범프들(15)의 상부면에 산화막이 형성되는 것을 방지한다. 이로써, 접합 완료한 제 1 범프들(15)과 제 2 범프들(25)의 계면에 산화막이 존재하지 않는데 이는 제 1 범프들(15)과 제 2 범프들(25)의 안정된 저항성 접촉을 확보하고, 또한 이들의 접합력을 강화하여 플립칩본딩의 신뢰성을 높이고 나아가 하이브리드형 열 영상용 적외선 검출장치의 내구성을 향상시킨다.Therefore, even if the first bumps 15 are heated for flip chip bonding of the first substrate 10 and the second substrate 20, the oxide film 30 is formed on the side surfaces of the first bumps 15, but the anti-oxidation film is formed. 40 prevents an oxide film from being formed on the upper surfaces of the first bumps 15. As a result, no oxide film exists at the interface between the first bumps 15 and the second bumps 25 that are bonded to each other, thereby ensuring stable ohmic contact between the first bumps 15 and the second bumps 25. In addition, the bonding strength is enhanced to increase the reliability of flip chip bonding and further improve the durability of the infrared detection device for hybrid thermal imaging.
이하, 본 발명에 의한 적외선 검출기의 제조방법을 도 3 내지 도 6을 참조하여 상세히 설명하기로 한다. 도 2의 부분과 동일 구성 및 동일 작용의 부분에 동일부호를 부여한다.Hereinafter, a method of manufacturing an infrared detector according to the present invention will be described in detail with reference to FIGS. 3 to 6. The same reference numerals are given to the same configuration and the same operation as that of the part shown in FIG.
도 3을 참조하면, 먼저, HgCdTe와 같은 재질의 제 1 기판(10)에 통상적인 공정에 의해 열 영상용 적외선 검출소자인 다이오드(도시 안됨)를 배열하고 상기 다이오드 상에 도전층인 패드들(11)의 패턴을 2개 형성한다. 여기서, 설명의 편의상 제 1 기판에 패드를 2개씩 형성한 것을 도시하고 있으나 실제로는 이보다 훨씬 많은 여러 개 형성된다.Referring to FIG. 3, first, a diode (not shown), which is an infrared detection element for thermal imaging, is arranged on a first substrate 10 made of a material such as HgCdTe by a conventional process, and pads (a conductive layer on the diode) Two patterns of 11) are formed. Here, for convenience of description, two pads are formed on the first substrate, but in fact, many more pads are formed.
이어서, 패드들(11)을 포함한 기판(10)의 전면에 보호막(13), 예를 들어 ZnS 재질의 절연막 또는 CdTe 재질의 절연막을 적층하고, 사진식각공정을 이용하여 제 1 범프들(15)의 형성을 위한 패드들(11)의 부분을 보호막(13)을 그 아래의 패드들(11)이 노출될 때까지 식각하여 제 1 기판(10)을 준비 완료한다. 이어서, 패드들(11)의 노출된 부분에 해당하는 오버행 구조의 개구부(61)를 갖는 감광막(60)의 패턴을 보호막(13) 상에 형성한다. 여기서, 오버행 구조의 개구부(61)는 상측부의 폭이 좁고 하측부의 폭이 넓은 구조를 가진다.Subsequently, a protective film 13, for example, an insulating film made of ZnS material or an insulating film made of CdTe material, is stacked on the entire surface of the substrate 10 including the pads 11, and the first bumps 15 are formed by using a photolithography process. The protective layer 13 is etched until the pads 11 below the exposed portion of the pads 11 for formation of the first substrate 10 is prepared. Subsequently, a pattern of the photosensitive film 60 having an opening 61 having an overhang structure corresponding to the exposed portions of the pads 11 is formed on the protective film 13. Here, the opening portion 61 of the overhang structure has a narrow structure of the upper portion and a wide portion of the lower portion.
도 4를 참조하면, 감광막(60)의 패턴이 형성 완료되고 나면, 진공열증착장치 (도시 안됨)에서 감광막(60)의 패턴을 마스크로 이용하여 제 1 기판(10)의 전면에 제 1 범프들(15)을 위한 제 1 도전층, 예를 들어 인듐을 10μm 정도의 두께로 적층한다. 이때, 감광막(60)의 패턴과 패드들(11)의 상부면에 인듐이 동일 두께로 적층되나 개구부(61)의 측면에 인듐이 전혀 적층되지 않는데 이는 개구부(61)가 오버행 구조를 갖기 때문이다.Referring to FIG. 4, after the pattern of the photoresist layer 60 is formed, a first bump is formed on the front surface of the first substrate 10 using the pattern of the photoresist layer 60 as a mask in a vacuum thermal evaporation apparatus (not shown). A first conductive layer, for example indium, for the field 15 is laminated to a thickness of about 10 μm. At this time, indium is laminated on the pattern of the photoresist layer 60 and the upper surfaces of the pads 11 with the same thickness, but no indium is deposited on the side surfaces of the opening 61 because the opening 61 has an overhang structure. .
도 5를 참조하면, 인듐의 적층이 완료되고 나면, 시간적인 지체없이 연이어동일 진공열증착장치에서 제 1 기판(10)의 전면에 산화방지층(40), 예를 들어 금(Au)과 같은 도전층을 0.05∼0.1μm의 두께로 적층한다. 여기서, 금은 연질이고 인듐에 잘 확산될 뿐만 아니라 아주 얇게 증착 가능하므로 콜드웰딩 서모컴프레션에 의해 압착하는 플립칩본딩의 조건에 영향을 주지 않는다. 또한, 플립칩본딩의 후속으로 진행할 열처리공정에서 인듐-인듐/인듐-금 간의 상호확산을 촉진하여 범프간의 접합력을 강화한다.Referring to FIG. 5, after lamination of the indium is completed, a conductive layer such as gold (Au) may be formed on the entire surface of the first substrate 10 in the same vacuum thermal evaporation apparatus in succession without time delay. The layers are laminated to a thickness of 0.05 to 0.1 m. Here, since gold is soft and diffuses well in indium and can be deposited very thinly, gold does not affect the conditions of flip chip bonding pressed by cold welding thermocompression. In addition, in the subsequent heat treatment process of flip chip bonding, indium-indium / indium-gold may be promoted to promote mutual diffusion between bumps.
따라서, 플립칩본딩이 이루어질 제 1 범프들(15)의 상부면에 산화방지층(40)이 형성되므로 제 1 범프들(15)의 형성 완료 후에 제 1 기판(10)을 보관 장소에 보관하거나 플립칩본딩을 위한 제 1 범프들(15)의 가열 때에도 도 2에 도시된 바와 같이, 제 1 범프들(15)의 측면에 산화막(40)이 형성되더라도 플립칩본딩이 실질적으로 이루어지는 제 1 범프들(15)의 상부면에 산화막이 전혀 형성되지 않는다. 한편, 제 1 범프들(15)을 위한 인듐과 산화방지층(40)의 진공 열증착은 액체 질소를 이용한 77도K의 절대온도에서 진행된다.Therefore, since the anti-oxidation layer 40 is formed on the upper surfaces of the first bumps 15 to be flip chip bonded, the first substrate 10 may be stored or stored in a storage location after the formation of the first bumps 15 is completed. Even when heating the first bumps 15 for chip bonding, as shown in FIG. 2, even when the oxide film 40 is formed on the side surfaces of the first bumps 15, the first bumps are substantially flip-chip bonded. No oxide film is formed at all on the upper surface of (15). Meanwhile, vacuum thermal deposition of the indium and antioxidant layer 40 for the first bumps 15 is performed at an absolute temperature of 77 degrees K using liquid nitrogen.
도 6을 참조하면, 산화방지층(40)의 형성이 완료되고 나면, 통상적인 리프트 오프공정을 이용하여 감광막(60)의 제거함으로써 패드들(11) 상에만 제 1 범프들(15)과 그 위의 산화방지층(40)을 남긴다.Referring to FIG. 6, once the formation of the anti-oxidation layer 40 is completed, the first bumps 15 and only on the pads 11 are removed by removing the photosensitive film 60 using a conventional lift-off process. Leaves the antioxidant layer 40.
한편, 이와 유사한 방법으로 도 2의 제 2 기판(20)에도 제 2 범프들(25)을 형성한다. 즉, 통상적인 공정에 의해 제 1 기판(10)의 적외선 검출소자로부터 출력되는 신호를 순차적으로 처리하여 영상신호를 출력하는 리드아웃회로(도시 안됨)를 형성하고, 제 2 기판(20)의 일부 영역 상에 도전층인 패드들(21)을 2개 형성한다.여기서, 설명의 편의상 제 2 기판에 패드를 2개씩 형성한 것을 도시하고 있으나 실제로는 이보다 훨씬 많은 여러 개 형성된다.Meanwhile, similarly, second bumps 25 are formed on the second substrate 20 of FIG. 2. That is, by a conventional process, a signal output from the infrared detection element of the first substrate 10 is sequentially processed to form a readout circuit (not shown) for outputting an image signal, and a part of the second substrate 20. Two pads 21 serving as conductive layers are formed on the region. Here, although two pads are formed on the second substrate for convenience of description, many more pads are formed.
이어서, 패드들(21)을 포함한 기판(20)의 전면에 보호막(23), 예를 들어 산화막을 적층하고, 사진식각공정을 이용하여 패드들(21)을 노출하기 위한 부분의 보호막(23)을 그 아래의 패드들(21)이 노출될 때까지 식각하여 제 2 기판(20)을 준비 완료한다. 그런 다음, 제 2 범프들(25)의 형성을 위한 패드들(21)의 부분을 노출하는 오버행 구조의 개구부를 갖는 감광막(도시 안됨)의 패턴을 보호막(23) 상에 형성하고 상기 감광막의 패턴을 마스크로 이용하여 진공열증착장치 내에서 제 2 기판(20)의 전면에 제 2 범프들(25)을 위한 제 2 도전층, 예를 들어 인듐을 10μm 정도의 두께로 적층한다. 이때, 감광막의 패턴과 패드들(21)의 상부면에 인듐이 동일 두께로 적층되나 개구부의 측면에 인듐이 전혀 적층되지 않는데 이는 개구부가 오버행 구조를 갖기 때문이다. 인듐의 적층이 완료되고 나면, 감광막의 패턴을 리프트오프하여 패드들(21) 상에 제 2 범프들(25) 만을 남긴다. 한편, 제 2 범프들(25)을 플럭스를 이용하여 후속의 리플로우공정으로 처리하여 반구형으로 형성한다. 이때, 제 2 범프들(25) 상에 존재하던 산화막이 제거된다.Subsequently, a protective film 23, for example, an oxide film is laminated on the entire surface of the substrate 20 including the pads 21, and the protective film 23 of the portion for exposing the pads 21 using a photolithography process. Is etched until the pads 21 below are exposed to prepare the second substrate 20. Then, a pattern of a photoresist film (not shown) having an opening of an overhang structure exposing portions of the pads 21 for forming the second bumps 25 is formed on the protective film 23 and the pattern of the photoresist film is formed. The second conductive layer for the second bumps 25, for example, indium, is deposited on the front surface of the second substrate 20 in the vacuum thermal evaporation apparatus using a mask as a thickness of about 10 μm. At this time, indium is laminated on the pattern of the photoresist film and the upper surface of the pads 21 to the same thickness, but indium is not laminated on the side of the opening because the opening has an overhang structure. After the stacking of the indium is completed, the pattern of the photoresist film is lifted off, leaving only the second bumps 25 on the pads 21. On the other hand, the second bumps 25 are formed in a hemispherical shape by treating with a flux using a subsequent reflow process. At this time, the oxide film existing on the second bumps 25 is removed.
물론, 제 2 범프들을 리플로우 처리하지 않는 대신에 인듐의 적층 후에 시간적인 지체없이 연이어 동일 진공열증착장치 제 2 기판(20)의 전면에 산화방지층(40), 예를 들어 금(Au)과 같은 도전층을 0.05∼0.1μm의 두께로 적층하는 것도 가능하다.Of course, instead of not reflowing the second bumps, there is no time delay after the deposition of indium, and subsequently the same layer as the anti-oxidation layer 40, for example, gold (Au), on the entire surface of the second substrate 20. It is also possible to laminate the same conductive layer at a thickness of 0.05 to 0.1 m.
제 1, 2 범프들(15),(25)의 형성이 완료되고 나면, 도 2에 도시된 바와 같이, 제 1 기판(10)을 제 2 기판(20)에 마주보도록 제 1, 2 범프들(15),(25)을 동일 수직선 상에서 상, 하로 대응하여 위치하며 접합한다. 이때, 산화방지층(40)이 제 1 범프들(15)의 상부면에 존재하기 때문에 제 1 범프들(15)을 가열하더라도 제 1 범프들(15)의 측면에 산화막(30)이 형성되지만, 제 1 범프들(15)의 상부면에 산화막이 전혀 형성되지 않는다.After formation of the first and second bumps 15 and 25 is completed, as shown in FIG. 2, the first and second bumps may face the first substrate 10 to the second substrate 20. (15) and (25) are positioned on the same vertical line and correspond to each other. At this time, since the antioxidant layer 40 is present on the upper surfaces of the first bumps 15, the oxide film 30 is formed on the side surfaces of the first bumps 15 even though the first bumps 15 are heated. An oxide film is not formed at all on the top surfaces of the first bumps 15.
제 1, 2 범프들(15),(25)의 본딩 완료되고 나면, 이를 70∼80도의 온도에서 열처리하여 본 발명의 공정을 완료한다. 상기 열처리는 인듐-인듐/인듐-금 간의 상호확산을 촉진하여 제 1, 2 범프들(15),(25) 간의 접합력을 강화한다.After the bonding of the first and second bumps 15 and 25 is completed, the process of the present invention is completed by heat treatment at a temperature of 70 to 80 degrees. The heat treatment promotes interdiffusion between indium-indium / indium-gold to strengthen the bonding force between the first and second bumps 15 and 25.
따라서, 본 발명은 본딩된 제 1, 2 범프들 사이의 계면에 산화막이 존재하는 것을 방지하여 제 1, 2, 범프의 저항성 접촉성을 향상시키고 접합력을 강화한다.Accordingly, the present invention prevents the presence of the oxide film at the interface between the bonded first and second bumps, thereby improving the ohmic contact of the first and second bumps and strengthening the bonding force.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 열 영상용 적외선 검출소자를 위한 기판의 패드들을 노출하는 오버행 구조의 개구부를 갖는 감광막의 패턴을 마스크로 이용하여 기판 상에 열증착공정에 의해 인듐과 그 위의 금과 같은 도전성 산화방지층을 형성하고 감광막의 패턴을 리프트오프시켜 패드들 상에만 인듐 재질의 범프와 산화방지층을 형성한다.As described above, according to the present invention, the indium and its by the thermal deposition process on the substrate using a pattern of the photosensitive film having an opening of the overhang structure for exposing the pads of the substrate for the infrared detection element for thermal imaging as a mask A conductive antioxidant layer, such as gold, is formed and the pattern of the photoresist film is lifted off to form an indium bump and an antioxidant layer only on the pads.
따라서, 본 발명은 인듐 재질의 범프들의 보관 중이거나 플립칩본딩 중에 범프들의 측면에 산화막을 형성하지만, 범프들의 플립칩본딩할 접촉면 상에 산화막을 형성하는 것을 억제한다. 그 결과, 플립칩본딩한 범프 간의 저항성 접촉성이 향상되고, 접합력이 강화되고 나아가 주변의 온도변화에 따라 하이브리드형 열 영상용 적외선 검출소자가 겪는 열 응력의 변화에 대한 내구성이 강화된다.Accordingly, the present invention forms an oxide film on the sides of the bumps during storage or flip chip bonding of the indium bumps, but suppresses the formation of the oxide film on the contact surface to be flip chip bonded of the bumps. As a result, the ohmic contact between the flip chip bonded bumps is improved, the bonding strength is enhanced, and the durability against the change of thermal stress experienced by the infrared detection element for hybrid thermal imaging is increased according to the change of the ambient temperature.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053764A KR100311980B1 (en) | 1999-11-30 | 1999-11-30 | infrared detector and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053764A KR100311980B1 (en) | 1999-11-30 | 1999-11-30 | infrared detector and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010048887A KR20010048887A (en) | 2001-06-15 |
| KR100311980B1 true KR100311980B1 (en) | 2001-11-05 |
Family
ID=19622626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990053764A KR100311980B1 (en) | 1999-11-30 | 1999-11-30 | infrared detector and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100311980B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101709275B1 (en) | 2015-12-07 | 2017-02-23 | 장남권 | Ensuring the proper flow rate as compound intercalated drift |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720481B1 (en) | 2005-11-28 | 2007-05-22 | 동부일렉트로닉스 주식회사 | Method for manufacturing semiconductor device |
| KR100808648B1 (en) * | 2007-07-26 | 2008-02-29 | 아이쓰리시스템 주식회사 | Hybrid type infrared detector includ diffusion barrier layer and thereof |
| CN109455664B (en) * | 2018-09-26 | 2021-01-29 | 上海集成电路研发中心有限公司 | Microbridge assembly, infrared detector and manufacturing method of infrared detector |
-
1999
- 1999-11-30 KR KR1019990053764A patent/KR100311980B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101709275B1 (en) | 2015-12-07 | 2017-02-23 | 장남권 | Ensuring the proper flow rate as compound intercalated drift |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010048887A (en) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4403424B2 (en) | Solid-state imaging device | |
| US7122459B2 (en) | Semiconductor wafer package and manufacturing method thereof | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| JP2001338947A (en) | Flip chip type semiconductor device and its manufacturing method | |
| TWI286829B (en) | Chip package | |
| US20070200251A1 (en) | Method of fabricating ultra thin flip-chip package | |
| TWI261330B (en) | Contact structure on chip and package thereof | |
| JP2007317979A (en) | Method for manufacturing semiconductor device | |
| JPH04326534A (en) | Chip bonding method of semiconductor device | |
| US10515919B2 (en) | Bump-on-trace design for enlarge bump-to-trace distance | |
| JP2005019493A (en) | Semiconductor device | |
| US7612456B2 (en) | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device | |
| CN107507809B (en) | Flip chip | |
| JP5060038B2 (en) | Electronic circuit device and manufacturing method thereof | |
| US5996221A (en) | Method for thermocompression bonding structures | |
| KR100311980B1 (en) | infrared detector and method for manufacturing the same | |
| TWI524487B (en) | A fabrication method of a semiconductor chip with substrate via holes and metal bumps | |
| JP5136515B2 (en) | Solid-state imaging device | |
| JPH09186199A (en) | Bonding method and assembly manufactured according thereto | |
| JP2002305215A (en) | Semiconductor device and stack structure using the same | |
| JP3397265B2 (en) | Method for manufacturing semiconductor device | |
| US20040266066A1 (en) | Bump structure of a semiconductor wafer and manufacturing method thereof | |
| US6827252B2 (en) | Bump manufacturing method | |
| KR100311979B1 (en) | infrared detector and method for manufacturing the same | |
| JP3261912B2 (en) | Semiconductor device with bump and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040924 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |