KR100311464B1 - Apparatus for synchronizing audio/video of digital tv - Google Patents
Apparatus for synchronizing audio/video of digital tv Download PDFInfo
- Publication number
- KR100311464B1 KR100311464B1 KR1019940033332A KR19940033332A KR100311464B1 KR 100311464 B1 KR100311464 B1 KR 100311464B1 KR 1019940033332 A KR1019940033332 A KR 1019940033332A KR 19940033332 A KR19940033332 A KR 19940033332A KR 100311464 B1 KR100311464 B1 KR 100311464B1
- Authority
- KR
- South Korea
- Prior art keywords
- audio
- pts
- dts
- value
- video
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/439—Processing of audio elementary streams
- H04N21/4392—Processing of audio elementary streams involving audio buffer management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
- H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
Abstract
Description
제1도는 종래의 디지탈 TV의 오디오/비디오 동기 장치 구성도1 is a block diagram of an audio / video synchronization device of a conventional digital TV.
제2도는 본 발명 제1 실시예의 디지탈 TV의 오디오/비디오 동기 장치 구성도2 is a block diagram of an audio / video synchronization device of the digital TV according to the first embodiment of the present invention.
제3도는 본 발명 제2 실시예의 디지탈 TV의 오디오/비디오 동기 장치 구성도3 is a block diagram of an audio / video synchronization device of a digital TV according to a second embodiment of the present invention.
제4도는 본 발명 제3 실시예의 디지탈 TV의 오디오/비디오 동기 장치 구성도4 is a block diagram of an audio / video synchronization device of a digital TV according to a third embodiment of the present invention.
제5도는 본 발명 제4 실시예의 디지탈 TV의 오디오/비디오 동기 장치 구성도5 is a block diagram of an audio / video synchronization device of a digital TV according to a fourth embodiment of the present invention.
제6도는 본 발명에 따른 제1 실시예의 PTS,DTS 콘트롤러 구성도6 is a block diagram of a PTS and DTS controller according to a first embodiment of the present invention.
제7도는 본 발명에 따른 제2 실시예의 PTS,DTS 콘트롤러 구성도7 is a block diagram of a PTS and DTS controller according to a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 시스템 디코더 12 : PTS/DTS 콘트롤러11: System Decoder 12: PTS / DTS Controller
13 : 오디오/비디오 디코더 14 : 프레임 메모리13: audio / video decoder 14: frame memory
15 : 클럭발생기 16 : 오디오/비디오 플레이부15: clock generator 16: audio / video player
17 : STC 제너레이터 21 : 감산 및 비교기17: STC generator 21: Subtraction and comparator
22 : PTS/DTS 계산기 23 : 동기 콘트롤러22: PTS / DTS Calculator 23: Synchronous Controller
24 : PTS/DTS 옵셋 카운터24: PTS / DTS Offset Counter
본 발명은 디지탈 TV에 관한 것으로, 특히 영상과 음성신호를 정확하게 동기시켜 디지탈 오디오에서 입력 버퍼의 오버 플로우(overflow)나 언더 플로우(underflow)를 방지하기 위한 디지탈 TV의 오디오/비디오 동기 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital TVs, and more particularly, to an audio / video synchronization device of a digital TV for accurately synchronizing video and audio signals to prevent overflow or underflow of an input buffer in digital audio. .
최근에 디지탈 처리된 영상과 오디오 등을 매체간에 송수신하는 포멧(Format)으로 많은 방법이 제시되고 있다.Recently, many methods have been proposed as formats for transmitting and receiving digitally processed video and audio between media.
그 중에서 동 영상 전문가 그룹(MPEG 2)에서 제시된 MPEG2 시스템 파트가 있는데, 이는 영상 압축과 음성 압축된 데이타를 이용하기 편리한 포멧으로 만들어 매체간에 데이타를 주고 받으려 한다.Among them, the MPEG2 system part presented by the video expert group (MPEG 2), which makes it easy to use the video compression and audio compressed data to exchange data between media.
여기서, 송수신 포멧은 저장매체와 같이 오류가 거의 발생하지 않은 (errorfree) 환경에서 송수신하는 것과, 위성 또는 케이블 등의 매체와 같은 오류가 발생하기 쉬운 환경에서의 송수신에 관련된 포멧이 있다.Here, the transmission and reception formats include formats related to transmission and reception in an error free environment such as a storage medium, and transmission and reception in an error prone environment such as a medium such as a satellite or a cable.
오류가 거의 발생하지 않은 환경에서의 송수신은 프로그램 스트림(Programs tream)이라는 포멧으로 구성되어 송수신되며, 오류가 존재하는 환경에서는 트랜스포트 패키트 스트림(Transport Packet Stream)의 형태로 구성되어 송수신된다.Transmission and reception in an environment where errors rarely occur are configured and transmitted in a format called a program stream, and in an environment in which an error exists, it is configured and transmitted in the form of a transport packet stream.
따라서 압축된 영상 및 음성신호를 수신하여 압축된 데이타를 신장시키는 디지탈 TV에서는 영상신호와 음성신호를 정확하게 동기시켜 주어야만 한다.Therefore, in a digital TV that receives compressed video and audio signals and expands the compressed data, the video and audio signals must be accurately synchronized.
즉, MPEG 시스템에서는 동기를 위하여 PCR(Program Clock Reference) 또는 SCR(System Clock Reference)을 사용하여 PCR 또는 SCR을 초기값으로 카운터에 로딩한 뒤, 27MHz 또는 90KHz의 주파수 클럭으로 카운팅한다.That is, in the MPEG system, PCR or SCR is initially loaded to the counter using a program clock reference (PCR) or system clock reference (SCR) for synchronization, and then counted at a frequency clock of 27 MHz or 90 KHz.
카운팅되어진 값을 STC(System Time Clock)라 부르며 비디오 화상 또는 오디오 프레임이 디코딩 되어지는 시간을 STC로 표시하여 DTS(Decoding Time Stamp)로 나타내며 이 시간에 디코딩 되어 지도록 하고 있다.The counted value is called STC (System Time Clock), and the time when the video image or audio frame is decoded is expressed as STC, which is decoded at this time.
비디오 화상 또는 오디오 프레임이 디스플레이 되어지고 플레이되어지는 시간을 STC로 표시하여 PTS(Presentation Time Stamp)로 나타내며 이 PTS 시간에 디스플레이 되어지거나 플레이되어지도록 하고 있다.The time at which a video picture or audio frame is displayed and played is indicated by STC, which is represented by PTS (Presentation Time Stamp) so that it can be displayed or played at this PTS time.
그리고 B-프레임이 없는 화상인 경우 디코딩 타이밍 지연을 고려하지 않으므로 PTS = DTS가 되어진다.In the case of a picture without a B-frame, since the decoding timing delay is not taken into account, PTS = DTS.
이러한 시스템을 구현하기 위해서는 정확한 27MHz 또는 90KHz 클럭이 필요하므로 디코딩시 사용되어진 27MHz 또는 90KHz 클럭을 정확히 리커버(Recover)하여 일정한 간격으로 화상 또는 프레임을 디스플레이하고 플레이하게 할 필요가 있었다.To implement such a system, an accurate 27 MHz or 90 KHz clock was required. Therefore, the 27 MHz or 90 KHz clock used for decoding was accurately recovered to display and play an image or a frame at regular intervals.
이와같이 디지탈 TV의 영상신호와 음성신호를 동기시키는 종래의 디지탈 TV의 오디오/비디오 동기 장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.The audio / video synchronization device of the conventional digital TV which synchronizes the video signal and the audio signal of the digital TV as described above will be described with reference to the accompanying drawings.
제1도는 종래의 디지탈 TV의 오디오/비디오 동기 장치 구성도이다.1 is a block diagram of an audio / video synchronization device of a conventional digital TV.
종래의 디지탈 TV의 오디오/비디오 동기 장치는 제1도와 같이 시스템 데이타 패키트를 분해(parsing)하여 오디오/비디오의 압축 데이타와 PTS/DTS를 얻어내어 출력하고, 패키트 데이타로부터 PCR 또는 SCR를 뽑아내어 출력하는 시스템 콘트롤러 (1)와, 27MHz 또는 90KHz의 클럭을 발생하며 기준전압의 크기에 따라서 발생 주파수를 콘트롤하는 VCO(Voltage Controlled Oscillator)(4)와, 초기에 상기 시스템 디코더(1)에서 출력되는 PCR 또는 SCR 값을 초기화하여 상기 VCO(4)의 출력 클럭으로 카운팅하여 STC를 출력하는 STC카운터(3)와, 상기 시스템 디코더(1)에서 출력되는 PCR 또는 SCR 값과 상기 STC 카운터(3)에서 출력되는 STC 값을 비교하여 에러가 줄어들도록 기준전압 값을 상기 VC0(4)에 출력하여 VCO(4)의 발생 주파수를 가변시키는 감산기(2)와, 상기 VC0(4)에서 출력되는 클럭을 적당한 값으로 분주하여 수평 및 수직동기신호(Hsync, Vsync)와 오디오의 PCM 클럭을 발생하는 클럭 발생기(5)와, 상기 시스템 디코더(1)에서 출력되는 압축데이타를 받아서 디코딩하고 디코딩이 끝났음을 알려주는 디코딩 래디(ready) 신호를 출력하는 오디오/비디오 디코더(6)와, 상기 오디오/비디오 디코더(6)에서 디코딩된 오디오/비디오 데이타를 저장하는 프레임 메모리(7)와, 상기 디코딩된 비디오화상 데이타를 수직 및 수평 동기신호에 맞추어 디스플레이하고 디코딩된 오디오 프레임 데이타를 오디오 PCM의 클럭에 맞추어 플레이하는 오디오/비디오 플레이부(8)와, 상기 STC와 PTS 또는 DTS 값을 비교하여 에러가 없을때 상기 오디오/비디오 디코더(6) 및 오디오/비디오 플레이부(8)의 동작을 시작시키는 스타트 콘트롤러(9)를 포함하여 구성된다.Conventional digital TV audio / video synchronizing apparatus parses system data package to obtain compressed data and PTS / DTS of audio / video, outputs it, and extracts PCR or SCR from the package data as shown in FIG. A system controller (1) for outputting, a VCO (Voltage Controlled Oscillator) (4) for generating a clock of 27 MHz or 90 KHz and controlling the generated frequency according to the magnitude of the reference voltage, and initially outputting from the system decoder (1) STC counter 3 for initializing the PCR or SCR value and counting the output clock of the VCO 4 to output STC, PCR or SCR value output from the system decoder 1 and the STC counter 3 A subtractor 2 for varying the frequency of generation of the VCO 4 by outputting a reference voltage value to the VC0 (4) so as to reduce an error by comparing the STC value output from the VC0, and a clock output from the VC0 (4). Proper A clock generator (5) generating horizontal and vertical synchronization signals (Hsync, Vsync) and audio PCM clocks by dividing by a value, and compressed data output from the system decoder (1), decodes the signal, and indicates that the decoding is finished. An audio / video decoder 6 for outputting a decoding ready signal; a frame memory 7 for storing audio / video data decoded by the audio / video decoder 6; and the decoded video image data. An audio / video player 8 for displaying the decoded audio frame data according to the vertical and horizontal synchronizing signals and playing the decoded audio frame data according to the clock of the audio PCM; And a start controller 9 for starting the operation of the video decoder 6 and the audio / video player 8.
이와같이 구성된 종래의 디지탈 TV의 오디오/비디오 동작 장치의 동작은 다음과 같다.The operation of the audio / video operating device of the conventional digital TV configured as described above is as follows.
시스템 디코더(1)에서 오디오 및 비디오의 압축데이타와 DTS 또는 PTS와 PCR 또는 SCR를 출력하고 STC 카운터(3)는 VCO(4)에서 출력된 클럭에 의해 PCR 또는 SCR를 카운트하여 STC를 출력한다.The system decoder 1 outputs audio and video compression data and DTS or PTS and PCR or SCR, and the STC counter 3 counts PCR or SCR by the clock output from the VCO 4 and outputs the STC.
상기에서 출력된 STC 값은 감산기(2)에서 PCR 또는 SCR과 비교하여 에러가 줄어들도록 기준전압 크기를 조절하여 VCO(4)의 클럭 주파수를 조절한다.The STC value output from the controller 2 adjusts the clock frequency of the VCO 4 by adjusting the magnitude of the reference voltage so that an error is reduced in comparison with PCR or SCR in the subtractor 2.
이와같은 동작으로 조정이 완료되면 인코더에서 사용한 클럭과 같은 클럭이 된다.When this adjustment is completed, the clock becomes the same clock used by the encoder.
따라서 이러한 클럭을 가지고 적당한 값으로 분주하여 클럭발생기(5)가 수직 동기신호 및 수평동기신호와 오디오의 PCM의 클럭을 출력시킴과 동시에 스타트 콘트롤러(9)가 오디오/비디오 디코더(6)및 오디오/비디오 플레이부(8)의 동작을 스타트 시킨다.Therefore, the clock generator 5 outputs the vertical synchronizing signal, the horizontal synchronizing signal, and the clock of the PCM of the audio while the clock generator 5 divides the clock with an appropriate value. The start controller 9 outputs the audio / video decoder 6 and the audio / The operation of the video player 8 is started.
그러면 오디오/비디오 디코더(6)가 압축된 데이타를 디코딩하여 복원된 오디오 및 비디오 데이타를 프레임 메모리(7)에 저장하고 오디오/비디오 플레이부(8)에 화상 또는 오디오 프레임의 디코딩이 끝났음을 알려주는 디코딩 래디신호를 알려준다.The audio / video decoder 6 then decodes the compressed data to store the recovered audio and video data in the frame memory 7 and informs the audio / video player 8 that the decoding of the picture or audio frame is complete. Decode Radiation Signal.
그리고 오디오/비디오 플레이부(8)는 클럭발생기(5)에서 출력된 수직 및 수평동기신호에 의해 디코딩된 비디오 데이타를 디스플레이하고 오디오 프레임 데이타를 오디오 PCM 클럭에 의해 플레이한다.The audio / video player 8 then displays the video data decoded by the vertical and horizontal synchronous signals output from the clock generator 5 and plays the audio frame data by the audio PCM clock.
그러나 이와같은 종래의 디지탈 TV의 오디오/비디오 동기장치에 있어서는 다음과 같은 문제점이 있었다.However, such an audio / video synchronizer of a conventional digital TV has the following problems.
첫째, 값비싼 VC0를 사용하여 주파수를 맞추어 주므로써 단가가 상승한다.First, the cost is increased by using the expensive VC0 to adjust the frequency.
둘째, VC0의 클럭 주파수를 조절하기 위하여 기준전압를 변화시켜야 하는데 감산기가 에러의 차이만큼을 디지탈 값으로부터 아날로그 값으로 변화시켜야 하기 때문에 D/A변환기가 필요하다.Second, in order to adjust the clock frequency of VC0, the reference voltage needs to be changed, and a D / A converter is necessary because the subtractor has to change the difference of error from the digital value to the analog value.
셋째, 오디오와 비디오가 서로 다른 클럭으로 인코딩되었을 경우 현재 1개의 클럭만을 VC0로 콘트롤하고 있으므로 오디오와 비디오 간의 동기가 되어지지 않는다.Third, when audio and video are encoded with different clocks, only one clock is currently controlled by VC0, so that audio and video are not synchronized.
본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로, 적용범위를 향상시키고 단가를 감소시키며 디지탈 오디오에서 입력 버퍼의 오버플로우 (Overflow) 및 언더플로우(Underflow)를 방지하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has an object of improving the coverage, reducing the unit cost, and preventing overflow and underflow of an input buffer in digital audio.
이와같은 목적을 달성하기 위한 본 발명의 디지탈 TV의 오디오/비디오 동기장치는 시스템 데이타 패키트를 분해하여 오디오/비디오의 압축 데이타와 PTS/DTS 및 PCR 또는 SCR를 뽑아내어 전송하는 시스템 디코더와, 상기 시스템 디코더에서 출력되는 압축데이타를 받아서 디코딩하고 디코딩 되어지는 화상 또는 오디오 프레임에 대한 DTS 값을 전송하며, 화상 또는 오디오 프레임의 디코딩이 끝났음을 알려주고 해당 데이타의 PTS 값을 출력하는 오디오/비디오 디코더와, 상기 오디오/비디오 디코더에서 디코딩된 오디오/비디오 데이타를 저장하는 프레임 메모리와, PTS 또는 DTS 값과 PCR 또는 SCR 값을 비교하여 그 차이값에 따라 오디오/비디오의 디코딩 및 플레이가 동기되도록 하여 클럭발생기 또는 상기 오디오/비디오 디코더 및 하기 오디오/비디오 플레이부를 제어하는 PTS/DTS콘트롤러와, 입력되는 클럭을 상기 PTS/DTS콘트롤러에 의해 적당한 값으로 분주하여 수평 및 수직동기신호와 오디오의 PCM 클럭을 발생하는 클럭 발생기와, 상기 오디오/비디오 디코더에서 디코딩된 비디오 및 오디오 데이타를 상기 클럭발생기의 동기신호에 맞추어 플레이하며 화상과 오디오 프레임의 PTS 값을 상기 PTS/DTS콘트롤러에 출력하는 오디오/비디오 플레이부를 포함하여 구성됨에 그 특징이 있다.In order to achieve the above object, an audio / video synchronization device of a digital TV of the present invention is a system decoder for decompressing system data packages to extract and transmit audio / video compressed data and PTS / DTS and PCR or SCR. An audio / video decoder that receives and decodes the compressed data output from the system decoder and transmits the DTS value for the decoded picture or audio frame, indicates that the decoding of the picture or audio frame is finished, and outputs the PTS value of the data; A frame generator for storing the decoded audio / video data in the audio / video decoder, a PTS or DTS value and a PCR or SCR value, and the decoding / playing of the audio / video is synchronized according to the difference value to generate a clock generator or The audio / video decoder and the audio / video player A PTS / DTS controller for controlling, a clock generator for dividing the input clock to an appropriate value by the PTS / DTS controller to generate horizontal and vertical synchronization signals and PCM clocks of audio, and video decoded by the audio / video decoder. And an audio / video player for playing audio data according to the synchronization signal of the clock generator and outputting PTS values of pictures and audio frames to the PTS / DTS controller.
상기와 같은 본 발명의 디지탈 TV의 오디오/비디오 동기 장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Referring to the audio / video synchronization device of the digital TV of the present invention as described above in more detail with reference to the accompanying drawings as follows.
제2도는 본 발명 제1 실시예의 디지탈 TV의 오디오/비디오 동기 장치 구성도이다.2 is a block diagram of an audio / video synchronization device of the digital TV according to the first embodiment of the present invention.
본 발명 제1 실시예의 디지탈 TV의 오디오/비디오 동기 장치는 제2도와 같이 시스템 데이타 패키트(System Data Packet)를 분해(parsing)하여 오디오/비디오의 압축 데이타와 PTS/DTS를 얻어내어 오디오/비디오 디코더로 출력하고, 패키트 데이타(Packet Data)로 부터 PCR 또는 SCR를 뽑아내어 PTS/DTS 콘트롤러로 전송하는 시스템 디코더(11)와, 상기 시스템 디코더(11)에서 출력되는 압축데이타를 받아서 디코딩하여 복원된 오디오 및 비디오 데이타를 프레임 메모리에 저장하고, 디코딩 되어지는 화상 또는 오디오 프레임에 대한 DTS 값을 PTS/DTS 콘트롤러로 전송하며, 화상 또는 오디오 프레임의 디코딩이 끝났음을 알려주는 디코딩 래디(ready) 신호와 해당 데이타의 PTS 값을 오디오/비디오 플레이부에 출력하는 오디오/비디오 디코더(13)와, 상기 오디오/비디오 디코더(13)에서 디코딩된 오디오/비디오 데이타를 저장하는 프레임 메모리(14)와, 입력된 PTS 또는 DTS 값과 PCR 또는 SCR 값을 비교하여 그 차이값이 정해놓은 마진(margin)안에 있으면 디스플레이를 계속하고, 그 차이값이 정해놓은 마진의 범위밖에 있으면 오디오 및 비디오의 플레이가 빠르게 또는 느리게 동작되도록 제어하는 PTS/DTS콘트롤러(12)와, 입력되는 클럭을 적당한 값으로 분주하여 수평 및 수직동기신호(Hsync,Vsync)와 오디오의 PCM 클럭을 발생하는 클럭 발생기(15)와, 상기 오디오/비디오 디코더(13)에서 디코딩된 비디오화상 데이타를 상기 클럭발생기(15)의 수직및 수평 동기신호에 맞추어 디스플레이하고 디코딩된 오디오 프레임 데이타를 상기 클럭발생기(15)의 오디오 PCM 클럭에 맞추어 플레이하며 플레이되는 화상과 오디오 프레임의 PTS 값을 PTS/DTS콘트롤러(12)에 출력하는 오디오/비디오 플레이부(16)를 구비하여 구성된다.The audio / video synchronization device of the digital TV according to the first embodiment of the present invention obtains compressed data and PTS / DTS of audio / video by parsing a system data packet as shown in FIG. The system decoder 11 outputs to the decoder, extracts PCR or SCR from the packet data, and transmits it to the PTS / DTS controller, and receives and decodes and restores the compressed data output from the system decoder 11. A decoded ready signal for storing the decoded audio and video data in the frame memory, transmitting the DTS value for the decoded picture or audio frame to the PTS / DTS controller, and indicating that the decode of the picture or audio frame is finished. In the audio / video decoder 13 which outputs the PTS value of the data to the audio / video player, and the audio / video decoder 13 The frame memory 14 storing the coded audio / video data is compared with the input PTS or DTS value and the PCR or SCR value, and the display is continued if the difference value is within a predetermined margin. If it is out of this defined margin, PTS / DTS controller 12 controls audio and video play to operate fast or slow, and divides the input clock into an appropriate value so that horizontal and vertical synchronization signals (Hsync, Vsync) and The clock generator 15 generating the PCM clock of audio and the video image data decoded by the audio / video decoder 13 are displayed in accordance with the vertical and horizontal synchronizing signals of the clock generator 15, and the decoded audio frame data. Is played according to the audio PCM clock of the clock generator 15, and PTS / DTS controller 12 outputs the PTS values of the image and audio frame to be played. The audio / video player 16 is provided.
한편, 제3도는 본 발명 제2 실시예의 디지탈 TV의 오디오/비디오 동기 장치 구성도이다.3 is a block diagram of the audio / video synchronization device of the digital TV according to the second embodiment of the present invention.
본 발명 제2 실시예의 디지달 TV의 오디오/비디오 동기 장치는 본 발명 제1 실시예의 디지탈 TV의 오디오/비디오 동기 장치에서 나머지는 같으나 PTS/DTS 콘트롤러(12)가 시스템 디코더(11)로부터 PCR 또는 SCR 값을 인가 받고, 오디오/비디오 디코더(13)와 오디오/비디오 플레이부(16)로부터 DTS 값 또는 PTS 값을 받아 상기 PCR 또는 SCR과 DTS 또는 PTS을 비교하여 그 결과에 따라 클럭발생기(15a)의 분주(divider) 값을 변화시켜 클럭발생기(15a)에서 출력되는 수직/수평 동기신호 및 오디오의 PCM 클럭이 변화되도록 한 것이다.In the audio / video synchronization device of the digital TV of the second embodiment of the present invention, the audio / video synchronization device of the digital TV of the first embodiment of the present invention is the same as the rest, but the PTS / DTS controller 12 performs PCR or PCR from the system decoder 11. The SCR value is received, the DTS value or the PTS value is received from the audio / video decoder 13 and the audio / video player 16, and the PCR or SCR is compared with the DTS or PTS. By changing the divider value, the vertical / horizontal sync signal output from the clock generator 15a and the PCM clock of the audio are changed.
또한, 제4도는 본 발명 제3 실시예의 디지탈 TV의 오디오/비디오 동기 장치 구성도이다.4 is a block diagram of the audio / video synchronization device of the digital TV according to the third embodiment of the present invention.
본 발명 제3 실시예의 디지탈 TV의 오디오/비디오 동기 장치는 본 발명 제1실시예의 디지탈 TV의 오디오/비디오 동기 장치에 STC 제너레이터(17)를 추가한 구성으로, STC 제너레이터(17)는 시스템 디코더(11)에서 출력되는 PCR 또는 SCR 값을 받아서 카운팅하여 카운팅된 값 STC를 PTS/DTS 콘트롤러(12)에 PCR 또는 SCR 대신에 입력시키며, 새로운 PCR 또는 SCR이 입력되어질 경우 카운팅하고 있는 카운터의 값을 입력되어진 값으로 초기화하여 다시 카운팅하도록 구성되어 있다.The audio / video synchronizing apparatus of the digital TV according to the third embodiment of the present invention has the configuration in which the STC generator 17 is added to the audio / video synchronizing apparatus of the digital TV according to the first embodiment of the present invention. 11) Count and count the PCR or SCR value outputted from 11) and input the counted value STC to PTS / DTS controller 12 instead of PCR or SCR, and input the value of the counting counter when a new PCR or SCR is inputted. It is configured to reset to the default value and count again.
그리고 PTS/DTS 콘트롤러(12)가 입력되는 STC 값과 DTS 또는 PTS 값을 비교하여 그 결과에 따라 제1 실시예와 같이 오디오/비디오 디코더(13) 및 오디오/비디오 플레이부(16)의 동작이 한 프레임의 데이타를 스킵하거나 반복하도록 한 것이다.Then, the PTS / DTS controller 12 compares the input STC value with the DTS or PTS value, and according to the result, the operation of the audio / video decoder 13 and the audio / video player 16 is performed as in the first embodiment. It is to skip or repeat data of one frame.
또 한편, 제5도는 본 발명 제4 실시예의 디지달 TV의 오디오/비디오 동기 장치 구성도이다.5 is a block diagram of an audio / video synchronization device of the digital TV according to the fourth embodiment of the present invention.
본 발명 제4 실시예의 디지탈 TV의 오디오/비디오 동기 장치는 제2실시예와 제3 실시예를 혼합한 것으로, 제3 실시예와 같은 동작을 하는 STC 제너레이터(17)를 추가 설치하고 PTS/DTS 콘트롤러(12)가 입력되는 STC 값과 DTS 또는 PTS 값을 비교하여 그 결과에 따라 제2 실시예와 같이 클럭발생기(15)의 분주 값을 변화시키도록한 것이다.The audio / video synchronization device of the digital TV according to the fourth embodiment of the present invention is a mixture of the second embodiment and the third embodiment, and additionally installs the STC generator 17 which operates in the same manner as the third embodiment, and the PTS / DTS. The controller 12 compares the input STC value with the DTS or PTS value and changes the divided value of the clock generator 15 as in the second embodiment according to the result.
이와같이 구성되는 본 발명의 디지탈 TV의 오디오/비디오 동기 장치의 구성에서 PTS/DTS 콘트롤러(12)의 상세 구성은 다음과 같다.The detailed configuration of the PTS / DTS controller 12 in the audio / video synchronization device of the digital TV of the present invention configured as described above is as follows.
제6도는 본 발명에 따른 제1 실시예의 PTS,DTS 콘트롤러 구성도이다.6 is a configuration diagram of the PTS and DTS controllers of the first embodiment according to the present invention.
본 발명에 따른 제1 실시예의 PTS/DTS 콘트롤러의 구성은 오디오/비디오 디코더(13)로 부터 디코딩되는 화상 또는 프레임의 DTS 값 또는 오디오/비디오 플레이부(16)로부터 플레이되는 화상 또는 프레임의 PTS 값이 PTS/DTS 콘트롤러(12)에 입력되는데, 매 화상 또는 프레임에 대한 시스템 패키트에 PTS 또는 DTS 값이 존재하지 않으므로 PTS 또는 DTS 값이 빠져있는 화상 또는 프레임에 대하여 PTS 또는 DTS 값을 계산하기 위하여 PTSO/DTSO값을 입력 받아 PTSn/DTSn값을 계산하는 PTS/DTS 계산기(calcurator)(22)와, 상기 STC 제너레이터(17)에서 STC 값을 입력받거나 시스템 디코더(11)로부터 PCR/SCR 값을 입력받고 상기 PTS/DTS 계산기(22)로부터 PTSn/DTSn값을 입력받아 각각의 값을 서로 비교하여 그 차이값이 정해진 마진 이내인가 아닌가를 판단하여 출력하는 감산 및 비교기(21)와, 상기 감산 및 비교기(21)의 출력신호에 따라 클럭발생기(15)의 분주값을 조절하거나, 오디오/비디오 디코더(13)와 오디오/비디오 플레이부(16)가 한 프레임의 데이타를 스킵 또는 반복하도록 제어하는 동기 콘트롤러(23)로 구성된다.The configuration of the PTS / DTS controller of the first embodiment according to the present invention is a DTS value of a picture or frame decoded from the audio / video decoder 13 or a PTS value of a picture or frame played from the audio / video player 16. This is input to the PTS / DTS controller 12. In order to calculate the PTS or DTS value for a picture or frame that is missing a PTS or DTS value because no PTS or DTS value exists in the system package for every picture or frame. A PTS / DTS calculator 22 that calculates PTS n / DTS n values by receiving PTS O / DTS O values, and receives STC values from the STC generator 17 or PCR / Subtractor and comparator 21 for receiving an SCR value and receiving a PTS n / DTS n value from the PTS / DTS calculator 22 to compare the respective values with each other and determine whether the difference is within a predetermined margin. Wow, Adjust the division value of the clock generator 15 according to the subtraction and the output signal of the comparator 21, or allow the audio / video decoder 13 and the audio / video player 16 to skip or repeat data of one frame. It consists of the synchronization controller 23 which controls.
한편, 제7도는 본 발명에 따른 제2 실시예의 PTS,DTS 콘트롤러 구성도이다.On the other hand, Figure 7 is a block diagram of the PTS, DTS controller of the second embodiment according to the present invention.
본 발명에 따른 제2 실시예의 PTS/DTS 콘트롤러의 구성은 제1 실시예의 PTS/DTS 콘트롤러 구성에 PTS/DTS 옵셋 카운터(24)를 추가한 것이다.The configuration of the PTS / DTS controller of the second embodiment according to the present invention is the addition of the PTS / DTS offset counter 24 to the configuration of the PTS / DTS controller of the first embodiment.
즉, PTS/DTS 옵셋 카운터(24)는 PTS/DTS 계산기(22)로부터 PTSn/DTSn 값을 입력받아서 새로운 PCR 또는 SCR이 입력될때까지 PTSn 또는 DTSn 값을 카운팅하고 카운팅되어진 값( )을 감산 및 비교기(21)에 출력하도록 구성되어, PTS/DTS 계산기(21)가 PTSn/DTSn대신에또는값을 입력으로 받아서 계산하도록한다.That is, the PTS / DTS offset counter 24 receives the PTSn / DTSn value from the PTS / DTS calculator 22 and counts the PTSn or DTSn value until a new PCR or SCR is input. ) Is output to the subtractor and comparator 21, so that the PTS / DTS calculator 21 replaces PTS n / DTS n . or It takes a value as an input and calculates it.
이와같이 구성된 본 발명의 디지탈 TV의 오디오/비디오 동기 장치의 동작은 다음과 같다.The operation of the audio / video synchronization device of the digital TV of the present invention configured as described above is as follows.
시스템 디코더(11)에서 데이타 패키트를 분해하여 압축 데이타와 PTS 또는 DTS 및 PCR 또는 SCR를 출력하고, 오디오/비디오 디코더(13)가 압축된 데이타를 디코딩하여 프레임 메모리(14)에 저장하고 디코딩되어지는 화상 또는 오디오 프레임에 대한 DTS 값을 PTS/DTS 콘트롤러(12)에 전송하며 디코딩이 끝났음의 신호와 해당 데이타의 PTS 값을 오디오/비디오 플레이부(16)에 전송한다.The system decoder 11 decomposes the data package and outputs compressed data, PTS or DTS, and PCR or SCR, and the audio / video decoder 13 decodes the compressed data, and stores and decodes the compressed data in the frame memory 14. The DTS transmits the DTS value for the picture or audio frame to the PTS / DTS controller 12, and transmits the signal of decoding completion and the PTS value of the corresponding data to the audio / video player 16.
그리고 PTS/DTS 콘트롤러(12)는 오디오/비디오 디코더(13)로부터 디코딩되는 화상 또는 프레임의 DTS 값 또는 오디오/비디오 플레이부(16)로부터 입력되는 오디오 또는 비디오의 PTS 값을 입력받아 비교한다.The PTS / DTS controller 12 receives and compares the DTS value of the picture or frame decoded from the audio / video decoder 13 or the PTS value of the audio or video input from the audio / video player 16.
비교한 결과 그 차이가 정해진 마진이내에 있으면 계속 그 상태로 디스플레이 또는 플레이되도록 하고 그 차이가 정해진 마진의 범위밖에 있으면 오디오/비디오 디코더(13)와 오디오/비디오 플레이부(16)에 한 프레임의 데이타를 스킵(skip)하거나 반복(repeat)하도록 제어신호를 출력하거나, 클럭발생기(15)의 분주 값을 변화시켜 수직 및 수평 동기신호와 오디오 PCM의 클럭을 가변시키도록 한다.As a result of the comparison, if the difference is within a predetermined margin, the display or play is continued in that state. If the difference is outside the specified margin, the audio / video decoder 13 and the audio / video player 16 transmit one frame of data. The control signal is output to skip or repeat, or the division value of the clock generator 15 is changed to vary the vertical and horizontal synchronization signals and the clock of the audio PCM.
따라서 오디오/비디오 디코더(13) 및 오디오/비디오 플레이부(16)는 PTS/DTS 콘트롤러(12)의 스킵 또는 반복 제어신호에 의해 동작하거나 클럭발생기(15)의 가변되는 동기신호에 의해 동기되어 동작된다.Therefore, the audio / video decoder 13 and the audio / video player 16 operate by the skip or repetitive control signal of the PTS / DTS controller 12 or synchronously by the variable synchronization signal of the clock generator 15. do.
즉, 제2도 및 제4도에 도시한 본 발명 제1 및 제3 실시예의 디지탈 TV의 오디오/비디오 동기 장치는 PTS/DTS 콘트롤러(12)가 입력된 값들을 비교하여 그 차가 정해진 마진의 범위 안에 있으면 계속 그 상태로 동작되도록하고 그 차이가 정해진 마진 범위 밖에 있으면 한 프레임의 데이타가 스킵 또는 반복되도록 오디오/비디오 디코더(13) 및 오디오/비디오 플레이부(16)를 직접 제어하는 것이다. 단, 제3 실시예는 시스템 디코더(11)에서 출력된 PCR 또는 SCR를 STC 제너레이터(17)를 통해 PTS/DTS 콘트롤러(12)에 입력되도록한 것이다.That is, the audio / video synchronization device of the digital TV of the first and third embodiments of the present invention shown in FIGS. 2 and 4 compares the values inputted by the PTS / DTS controller 12 to the range of the margin where the difference is determined. If it is, the audio / video decoder 13 and the audio / video player 16 are directly controlled so that the operation continues in the state and the difference is outside the predetermined margin range so that data of one frame is skipped or repeated. In the third embodiment, the PCR or SCR output from the system decoder 11 is input to the PTS / DTS controller 12 through the STC generator 17.
그리고 제3도 및 제5도에 도시한 바와같은 본 발명 제2 및 제4 실시예의 디지탈 TV의 동기 장치는 PTS/DTS 콘트롤러(12)가 비교한 결과 그 차이에 따라 클럭발생기(15)의 분주값을 변화시켜 수직 및 수평 동기신호와 오디오 PCM의 클럭신호의 빠르기를 제어한 것이다. 단, 제4 실시예는 시스템 디코더(11)에서 출력된 PCR 또는 SCR를 STC 제너레이터(17)를 통해 PTS/DTS 콘트롤러(12)에 입력되도록한 것이다.As shown in FIGS. 3 and 5, the digital TV synchronizer of the second and fourth embodiments of the present invention divides the clock generator 15 according to the difference as a result of comparison by the PTS / DTS controller 12. FIG. By changing the value, the vertical and horizontal sync signals and the clock speed of the audio PCM are controlled. In the fourth embodiment, the PCR or SCR output from the system decoder 11 is input to the PTS / DTS controller 12 through the STC generator 17.
이와같은 본 발명의 PTS/DTS 콘트롤러의 동작을 좀더 자세히 설명하면 다음과 같다.Such operation of the PTS / DTS controller of the present invention will be described in more detail as follows.
상술한 바와같이 오디오/비디오 디코더(13)로부터 디코딩되는 화상 또는 프레임의 DTS 값 또는 오디오/비디오 플레이부(16)로부터 플레이되는 화상 또는 프레임의 PTS 값이 PTS/DTS 콘트롤러(12)에 입력되는데, 매 화상 또는 프레임에 대한 시스템 패키트에 PTS 또는 DTS 값이 존재하지 않으므로 PTS 또는 DTS 값이 빠져있는 화상 또는 프레임에 대하여 PTS 또는 DTS 값을 계산하여야 한다.As described above, the DTS value of the picture or frame decoded from the audio / video decoder 13 or the PTS value of the picture or frame played from the audio / video player 16 is input to the PTS / DTS controller 12. Since there is no PTS or DTS value in the system package for every picture or frame, the PTS or DTS value should be calculated for the picture or frame in which the PTS or DTS value is missing.
따라서 PTS/DTS 계산기(22)가 이를 계산한다.Therefore, the PTS / DTS calculator 22 calculates this.
즉, 화상 또는 프레임 간의 간격을 Offsetint라 하고 디코딩 딜레이를 Offsetdelay라고 표현하며 0번째 화상 또는 프레임의 PTS, DTS 값을 PTSo, DTSo라고 표현하면, n번째 화상 또는 프레임의 PTSn, DTSn은 다음과 같이 계산한다.That is, if the interval between pictures or frames is called Offset int and the decoding delay is called Offset delay , and the PTS and DTS values of the 0th picture or frame are expressed as PTSo, DTSo, PTSn and DTSn of the nth picture or frame are as follows. Calculate it together.
PTSn= PTSo+ Offsetint* n + Offsetdelay PTS n = PTS o + Offset int * n + Offset delay
DTSn= DTSo+ Offsetint* n + Offsetdelay DTS n = DTS o + Offset int * n + Offset delay
그리고, 감산 및 비교기(21)에서는 상기 STC 제너레이터(17)에서 STC 값을 입력 받거나 시스템 디코더(11)로부터 PCR/SCR 값을 입력 받고 상기 PTS/DTS 계산기(22)로부터 PTSn/DTSn값을 입력 받아 각각의 값을 서로 비교하여 그 차이값이 정해진 마진 이내인가 아닌가를 판단한다.Subtractor and comparator 21 receives STC value from STC generator 17 or PCR / SCR value from system decoder 11 and receives PTS n / DTS n value from PTS / DTS calculator 22. Each value is input and compared to each other to determine whether the difference is within the specified margin.
즉, 마진 A ≤ PCR - PTSn≤ 마진 BMargin A ≤ PCR-PTS n ≤ margin B
또는 마진 A ≤ SCR - PTSn≤ 마진 BOr margin A ≤ SCR-PTS n ≤ margin B
또는 마진 A ≤ PCR - DTSn≤ 마진 BOr margin A ≤ PCR-DTS n ≤ margin B
또는 마진 A ≤ SCR - DTSn≤ 마진 BOr margin A ≤ SCR-DTS n ≤ margin B
또는 마진 A ≤ STC - PTSn≤ 마진 BOr margin A ≤ STC-PTS n ≤ margin B
또는 마진 A ≤ STC - DTSn≤ 마진 B 을 오디오 또는 비디오의 데이타에 대하여 수행한다.Or margin A <STC-DTS n <margin B for the audio or video data.
그리고, 동기 콘트롤러(23)는 상기 감산 및 비교기(21)의 출력신호에 따라서 클럭발생기(15)의 클럭을 분주하여 수직/수평 동기신호 및 오디오 PCM의 클럭 값을 만들기 위한 분주값을 변화시킨다.The synchronization controller 23 divides the clock of the clock generator 15 in accordance with the output signal of the subtraction and comparator 21 to change the division value for generating clock signals of the vertical / horizontal synchronization signal and the audio PCM.
즉, 수평동기의 주파수 = 입력된 클럭의 주파수 ÷ 수평 분주값(divider H),That is, frequency of horizontal synchronization = frequency of input clock ÷ horizontal divider value (divider H),
수직동기의 주파수 = 입력된 클럭의 주파수 ÷ 수직 분주값(divider V),Frequency of vertical sync = frequency of input clock ÷ vertical divider value (divider V),
PCM 클럭의 주파수 = 입력된 클럭의 주파수 ÷ 오디오 분주값(divider A), 의 divider H, divider V 및 divider A 값을 크게 하거나 작게 하여 변화시킨다.The frequency of the PCM clock = the frequency of the input clock ÷ the audio divider (divider A), the divider H, divider V and divider A of the value are changed to increase or decrease.
또한 동기 콘트롤러(23)는 동기를 맞추기 위하여 상기와 같이 클럭의 주파수를 변화시켜 동기를 맞출 수도 있으며, 이외에 디스플레이되는 화상이나 프레임을 반복시켜 시간을 지연시키거나 디코딩되기전의 화상이나 프레임을 스킵시킴으로써 시간을 빠르게 맞춘다.In addition, the synchronization controller 23 may synchronize the synchronization by changing the frequency of the clock as described above. In addition, the synchronization controller 23 may repeat the displayed image or frame to delay the time or skip the image or frame before decoding. Quickly set
PTSn과 DTSn을 PCR 또는 SCR과 비교할때는 플레이되거나 디코딩 되어져야할 시점부터 기다려서 PCR 또는 SCR이 입력된뒤 비교하게 되므로, 매 화상 또는 프레임마다 비교가 되어지지않고 PCR 또는 SCR이 입력되어지는 빈도에 따라 수행된다.When PTS n and DTS n are compared with PCR or SCR, they wait from the point when they are to be played or decoded, and then compare them after PCR or SCR is input. Therefore, the frequency of PCR or SCR is input without being compared in every image or frame. Is performed according to.
반면에 PTSn과 DTSn을 STC와 비교할 경우에는 플레이되거나 디코딩되어져야할 시점에서 비교가 되므로 화상수나 프레임 수 만큼 비교가 진행된다.On the other hand, when the PTS n and the DTS n are compared with the STC, the comparison is performed at the time when they should be played or decoded.
다른 한편, 본 발명 제1, 제2, 제3, 제4 실시예의 디지탈 TV의 동기 장치에서 비디오와 오디오가 모두 존재하는 립 동기(Lip Synchronization)를 해결하기 위해서는 각 실시예에서 PTS/DTS 콘트롤러, 오디오/비디오 디코더, 오디오/비디오 플레이부, 클럭발생기 등을 각각 비디오와 오디오 처리를 위하여 각각 비디오와 오디오를 위한 2개의 블럭으로 다중으로 구성할 수 있다.On the other hand, in order to solve the Lip Synchronization in which both video and audio exist in the synchronization apparatus of the digital TV of the first, second, third, and fourth embodiments of the present invention, in each embodiment, the PTS / DTS controller, An audio / video decoder, an audio / video player, a clock generator, and the like can be multiplexed into two blocks for video and audio, respectively, for video and audio processing.
이상에서 설명한 바와같은 본 발명의 디지탈 TV의 동기 장치에 있어서는 다음과 같은 효과가 있다.As described above, the digital TV synchronizer of the present invention has the following effects.
첫째, VC0와 같은 값비싼 장치를 사용하지 않고도 시간 제어가 가능하다.First, time control is possible without using expensive devices such as VC0.
둘째, 여러가지 쉬운방법으로 적용할 수 있다.Second, it can be applied in several easy ways.
셋째, VC0를 사용할 경우 오디오/비디오 디코더 및 오디오/비디오 플레이부의 동작을 스킵 또는 반복시켜서만이 동기를 맞출 수 있으나 본 발명에서는 제2, 제4 실시예와 같이 클러발생기의 동기 주파수를 가변시켜 동기시킬 수 있다.Third, when VC0 is used, synchronization can only be achieved by skipping or repeating the operations of the audio / video decoder and the audio / video player, but in the present invention, the synchronization frequency of the claw generator is varied as in the second and fourth embodiments. You can.
Claims (4)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033332A KR100311464B1 (en) | 1994-12-08 | 1994-12-08 | Apparatus for synchronizing audio/video of digital tv |
| US08/567,689 US5771075A (en) | 1994-12-08 | 1995-12-05 | Audio/video synchronizer |
| DE69525908T DE69525908T2 (en) | 1994-12-08 | 1995-12-08 | Sound / Videosynchronisator |
| EP95308933A EP0716547B1 (en) | 1994-12-08 | 1995-12-08 | Audio/video synchronizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033332A KR100311464B1 (en) | 1994-12-08 | 1994-12-08 | Apparatus for synchronizing audio/video of digital tv |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960028170A KR960028170A (en) | 1996-07-22 |
| KR100311464B1 true KR100311464B1 (en) | 2001-12-15 |
Family
ID=37531032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940033332A KR100311464B1 (en) | 1994-12-08 | 1994-12-08 | Apparatus for synchronizing audio/video of digital tv |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100311464B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604030B1 (en) | 2004-12-06 | 2006-07-24 | 엘지전자 주식회사 | Apparatus synchronizing audio and video data |
| US7787578B2 (en) | 2005-07-12 | 2010-08-31 | Realtek Semiconductor Corp. | Method and apparatus for synchronizing multimedia data stream |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10262208A (en) * | 1997-03-19 | 1998-09-29 | Sony Corp | Step-out controller and step-out control method |
| KR100359782B1 (en) * | 2000-11-27 | 2002-11-04 | 주식회사 하이닉스반도체 | Method and Device for the system time clock control from MPEG Decoder |
| KR102634845B1 (en) * | 2021-02-22 | 2024-02-06 | 주식회사 케이티 | Device and method for outputting content |
-
1994
- 1994-12-08 KR KR1019940033332A patent/KR100311464B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604030B1 (en) | 2004-12-06 | 2006-07-24 | 엘지전자 주식회사 | Apparatus synchronizing audio and video data |
| US7787578B2 (en) | 2005-07-12 | 2010-08-31 | Realtek Semiconductor Corp. | Method and apparatus for synchronizing multimedia data stream |
| US8040991B2 (en) | 2005-07-12 | 2011-10-18 | Realtek Semiconductor Corp. | Method and apparatus for synchronizing multimedia data stream |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960028170A (en) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429902B1 (en) | Method and apparatus for audio and video end-to-end synchronization | |
| US5588029A (en) | MPEG audio synchronization system using subframe skip and repeat | |
| JP3976759B2 (en) | Device for synchronizing audio and video signals | |
| US5905768A (en) | MPEG audio synchronization system using subframe skip and repeat | |
| JP3932059B2 (en) | Signal processing device | |
| US5559999A (en) | MPEG decoding system including tag list for associating presentation time stamps with encoded data units | |
| EP1414235B1 (en) | Audio-video-system and method supporting a pull data flow scheme | |
| US6859612B2 (en) | Decoder and reproducing unit | |
| US20160366431A1 (en) | Video decoding device and video decoding method | |
| EP0731615A2 (en) | Video decoding device for decoding video data in synchronism with a system clock | |
| WO2016151936A1 (en) | Video information reproduction system and video information reproduction device | |
| JPH10511513A (en) | Method and apparatus for synchronizing audio and video in an MPEG playback system | |
| US6175385B1 (en) | Digital PLL circuit for MPED stream and MPEG decoder having the digital PLL circuit | |
| KR20070105947A (en) | Synchronizing apparatus for a compressed audio/video signal receiver | |
| JP2001094943A (en) | Synchronization method and synchronization device for mpeg decoder | |
| KR100311464B1 (en) | Apparatus for synchronizing audio/video of digital tv | |
| CN100388795C (en) | Method for creating a system clock in a receiver device and corresponding receiver device | |
| KR100207687B1 (en) | Decoder for use in mpeg system and audio/video synchronization method | |
| JP4026556B2 (en) | Data transmission device | |
| KR100348240B1 (en) | Pts/dts controller using numerically controlled oscillator | |
| KR20070056547A (en) | Method and apparatus for processing signal | |
| KR100186447B1 (en) | Mpeg decoding system used for audio/video synchronous control | |
| JP2002290969A (en) | Synchronizing control device | |
| JP2007201797A (en) | Transmission system and video output method | |
| KR100188946B1 (en) | Audio and video coding-delay compensating apparatus and method for mpeg decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070629 Year of fee payment: 7 |
|
| EXTG | Extinguishment |