KR100310458B1 - Coefficient Transformation Control Apparatus and Method for Variable Adaptive Filter - Google Patents

Coefficient Transformation Control Apparatus and Method for Variable Adaptive Filter Download PDF

Info

Publication number
KR100310458B1
KR100310458B1 KR1019980061186A KR19980061186A KR100310458B1 KR 100310458 B1 KR100310458 B1 KR 100310458B1 KR 1019980061186 A KR1019980061186 A KR 1019980061186A KR 19980061186 A KR19980061186 A KR 19980061186A KR 100310458 B1 KR100310458 B1 KR 100310458B1
Authority
KR
South Korea
Prior art keywords
selector
flop
output signal
signal
coefficient
Prior art date
Application number
KR1019980061186A
Other languages
Korean (ko)
Other versions
KR20000044687A (en
Inventor
이덕명
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980061186A priority Critical patent/KR100310458B1/en
Publication of KR20000044687A publication Critical patent/KR20000044687A/en
Application granted granted Critical
Publication of KR100310458B1 publication Critical patent/KR100310458B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0238—Measures concerning the arithmetic used
    • H03H17/0241—Distributed arithmetic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 변속 적응필터의 계수변환 제어 장치 및 그 방법에 관한 것임.The present invention relates to a coefficient conversion control apparatus and a method of a shift adaptive filter.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

본 발명은 디지털 통신 등에서 왜곡된 신호성분을 제거함에 있어, 모드 전환전에 계산하였던 계수값을 부분적으로 리셋시켜, 모드 전환후에도 최대한으로 이용하여 계수 변환을 제어하므로써, 필터링 시간을 현저하게 단축할 수 있는 계수변환 제어 장치 및 그 방법을 제공하는데 그 목적이 있다.In the present invention, in eliminating the distorted signal component in digital communication, the filter value calculated before the mode switching is partially reset, and the coefficient conversion is controlled to the maximum after the mode switching, thereby significantly reducing the filtering time. It is an object of the present invention to provide a coefficient conversion control device and a method thereof.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

본 발명은 전달된 계수들을 래치시키기 위한 래치수단; 상기 래치수단으로부터 전달된 계수들의 평균값을 계산하는 평균값 계산수단; 상기 평균값 계산수단의 출력신호들, 상기 래치수단의 출력신호들 및 리셋신호들을 선택적으로 전달하는 제 1 선택수단; 및 입력 계수들과 상기 제 1 선택수단의 출력신호들을 상기 래치수단으로 선택적으로 전달하는 제 2 선택수단을 포함한다.The present invention provides latch means for latching transferred coefficients; Average value calculating means for calculating an average value of coefficients transmitted from said latching means; First selecting means for selectively transferring output signals of the average value calculating means, output signals of the latch means and reset signals; And second selection means for selectively transferring input coefficients and output signals of the first selection means to the latch means.

4. 발명의 중요한 용도4. Important uses of the invention

본 발명은 본 발명은 디지털 통신 등에서 변속 적응필터의 필터링 과정에 발생되는 계수의 변환을 제어하는데 이용됨.The present invention is used to control the conversion of the coefficients generated during the filtering process of the shift adaptive filter in digital communication.

Description

변속 적응필터의 계수변환 제어 장치 및 그 방법Coefficient Transformation Control Apparatus and Method for Variable Adaptive Filter

본 발명은 디지털 통신 등에서 채널 간섭에 의해 왜곡된 신호성분을 제거하는 변속 적응필터의 계수변환 제어 장치 및 그 방법에 관한 것으로서, 특히 속도 변화가 가능한 적응필터의 필터링 과정에 발생되는 계수의 변환을 제어하기 위한 계수변환 제어 장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coefficient conversion control apparatus and method for a variable speed adaptive filter for removing a signal component distorted by channel interference in digital communication. It relates to a coefficient conversion control device and a method thereof.

최근 디지털 통신 시스템의 고속화로 인하여 필요성이 점점 커지고 있는 적응필터의 성능과 유연성을 배가하기 위하여, 프랙셔널리 스페이스(Fractionally-Spaced) 적응필터와 심볼(Symbol-Spaced) 적응필터를 동시에 지원하는 채널 등화기를 내장한 케이블 모뎀이 출시되고 있다. 그 대표적인 예로 브로드콤(Broadcom)사의 직각진폭변조(QAM : Quadrature Amplitude Modulation) 적응필터인 BCM3021 칩을 들 수 있다. 이 칩에서는 T-스페이스(T-spaced) 또는 T/2-스페이스(T/2-Spaced) 적응필터를 모두 지원하고 있는데, 만약 T-Spaced 필터링 모드로 동작하고 있는 도중에 T/2-Spaced 필터링 모드로 전환할 때, 도 1a에 도시된 바와 같이 계수(Coefficient)값들은 기존의 T-Spaced 필터링시에 필터링된 계수값들로서, 그 값들은 T-Spaced 단위의 간격으로 계산된 채널 임펄스 응답의 역수이다. 예를 들어, 도 1a의 111과 같이 모드 전환전의 시간 T/2에 존재하는 계수값 d가 모드 전환 후, 도 1a의 112와 같이 시간 T에 존재하게 되는 문제점이 있다. 그러므로, T-Spaced 필터링 수행중에, T/2-Spaced 필터링 모드로 전환하게 되면, T/2-Spaced 필터링 모드 관점에서 볼 때, 임펄스 응답의 간격이 맞지 않는 잘못된 값으로부터 계수가가 갱신되므로 채널 필터링 속도가 상대적으로 늦을 뿐만 아니라, 심하게는 오동작의 가능성도 존재하였다. 또는, 이러한 단점을 피하기 위해서 적응필터의 리셋(Reset)시켜 모든 계수값들을 초기값인 '0'으로 만든 후, 필터링을 다시 시작한다. 물론, 이러한 방법은 상기 방법보다 안전하긴 하지만, 실질적으로 필터링 수렴 속도가 상당히 늦어지는 단점이 여전히 존재한다. 그리고, 이와 반대의 과정도 동일하다. 즉, T/2-Spaced 필터링 모드에서 T-Spaced 필터링 모드로 전환할 때에도 잘못된 계수로부터 새로운 계수가 계산되기 때문에, 필터링 수렴 속도가 늦을 뿐만 아니라, 오동작의 가능성도 내재하게 된다.In order to double the performance and flexibility of adaptive filters, which are increasing in demand due to the high speed of digital communication systems, channel equalization that supports both fractionally-spaced adaptive and symbol-spaced adaptive filters simultaneously Cable modems with built-in devices are available. A typical example is the BCM3021 chip, a Broadcom Quadrature Amplitude Modulation (QAM) adaptive filter. The chip supports both T-spaced and T / 2-spaced adaptive filters, which are T / 2-Spaced filtering modes while operating in T-Spaced filtering mode. As shown in FIG. 1A, coefficient values are coefficient values filtered in conventional T-Spaced filtering, and the values are inverse of channel impulse responses calculated at intervals in T-Spaced units. . For example, as shown by 111 in FIG. 1A, a coefficient value d existing at time T / 2 before mode switching is present at time T as shown in 112 in FIG. 1A after mode switching. Therefore, when performing T-Spaced filtering, switching to T / 2-Spaced filtering mode, in terms of T / 2-Spaced filtering mode, the coefficients are updated from wrong values that do not fit the impulse response. Not only is the speed relatively slow, but there is also the possibility of severe malfunction. Alternatively, to avoid this drawback, the adaptive filter is reset to reset all the coefficient values to an initial value of '0' and then start filtering again. Of course, although this method is safer than the above method, there is still a disadvantage in that the filtering convergence rate is substantially slowed. And the reverse process is the same. That is, even when switching from the T / 2-spaced filtering mode to the T-spaced filtering mode, new coefficients are calculated from the wrong coefficients, so that the filtering convergence speed is slow and there is a possibility of malfunction.

한편, 도 1a와 같이 T/2-Spaced 필터링 모드에서 T-Spaced 필터링 모드로 전환시 나타나는 문제점 이외에, 도 1b에 도시된 바와 같이 T-Space 필터링 모드에서 T/2-Spaced 필터링 모드로의 전환시에도 같은 문제가 나타난다. 예를 들어, 도 1b의 121과 같이 T-Spaced 필터링 모드시 시간 3T상에 존재하던 계수값 b는 모드 전환을 하게 되면, 도 1b의 122와 같이 T/2-Spaced 필터링 모드에서는 시간 3T/2 상에 존재하게 되어 도 1a에 도시된 바와 마찬가지로, 필터링 속도가 현저히 떨어질 뿐아니라 오동작의 가능성도 존재한다.On the other hand, in addition to the problem when switching from the T / 2-Spaced filtering mode to the T-Spaced filtering mode as shown in Figure 1a, when switching from the T-Space filtering mode to the T / 2-Spaced filtering mode as shown in Figure 1b The same problem also occurs. For example, as shown in 121 of FIG. 1B, if the coefficient value b existing in the time 3T in the T-Spaced filtering mode is switched, the time 3T / 2 in the T / 2-Spaced filtering mode as shown in 122 of FIG. 1B is changed. As shown in Fig. 1A, not only the filtering speed is significantly lowered but also there is a possibility of malfunction.

일반적으로, 디지털 통신 시스템 중 다중 채널 간섭 등에 의해 왜곡된 신호가 입력으로 인가되는 시스템은, 필히 적응등화필터인 채널 등화기를 사용하여 채널에 의해 발생된 간섭을 제거해주므로써, 수신 장애 확률을 높여 주게된다. 더욱이, 적응등화필터의 심볼 간격을 좁게하여 필터를 고속으로 구동하므로써, 고선명 필터 특성을 얻게된다. 이렇게, 여러 가지의 심볼 간격을 지원하는 시스템에서는 하나의 적응등화필터를 고속과 저속으로 모드 전환하여 구동하게 구현되어 있다.In general, a system in which a signal distorted by multi-channel interference or the like is applied as an input in a digital communication system, by using a channel equalizer, which is an adaptive equalization filter, to remove interference caused by a channel, thereby increasing the probability of reception failure. do. Furthermore, by driving the filter at high speed by narrowing the symbol interval of the adaptive equalization filter, high definition filter characteristics are obtained. As described above, in the system supporting various symbol intervals, one adaptive equalization filter is implemented to be driven by switching modes at high speed and low speed.

그러나, 상기와 같이 모드를 변환하는 종래의 적응필터의 경우, 채널 간섭을 추적한 필터의 계수를 모두 리셋시킨 후, 다음 모드로 구동되기 때문에, 이전에 채널을 필터링하는데 소요되었던 시간만큼의 시간이 다시 소요되었으며, 이에 따라 고속의 통신 시스템에 적용하기 어려운 문제점이 있었다.However, in the conventional adaptive filter that changes modes as described above, since all the coefficients of the filter that tracked the channel interference are reset and then driven in the next mode, the time required for filtering the channel is increased. Again, it was difficult to apply to high-speed communication system accordingly.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 디지털 통신 등에서 채널 간섭에 의해 왜곡된 신호성분을 제거함에 있어, 모드 전환시 모드 전환전에 계산하였던 계수값을 부분적으로 리셋(reset)시켜, 모드 전환후에도 최대한으로 이용하여 계수 변환을 제어하므로써, 필터링 시간을 현저하게 단축할 수 있고, 이에 따라 통신 전체 시스템의 초기화 시간을 현저히 단축할 수 있는 변속 적응필터의 계수변환 제어 장치 및 그 방법, 그리고 그를 실현시키기 위한 프로그램을 기록한 컴퓨터를 읽을 수 있는 기록매체을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and in resolving a signal component distorted by channel interference in digital communication or the like, partially resetting the coefficient value calculated before the mode switching at the time of mode switching. And a coefficient conversion control apparatus for a variable speed adaptive filter that can significantly reduce the filtering time, thereby significantly reducing the initialization time of the entire communication system, by controlling the coefficient conversion to the maximum after the mode switching. And to provide a computer readable recording medium having recorded thereon a program for realizing it.

도 1a 및 도 1b는 종래의 적응필터의 모드 전환시 계수들의 변환 특성을 나타내는 예시도.1A and 1B are exemplary views illustrating conversion characteristics of coefficients in mode switching of a conventional adaptive filter.

도 2는 본 발명이 적용되는 적응필터의 구성 블록도.2 is a block diagram illustrating an adaptive filter to which the present invention is applied.

도 3은 본 발명에 따른 변속 적응필터의 계수변환 제어 장치의 일실시예 구성 블록도.3 is a block diagram of an embodiment of a coefficient conversion control apparatus for a shift adaptive filter according to the present invention;

도 4a는 본 발명이 적용된 변속 적응필터의 모드 전환시 계수들의 변환 특성을 나타내는 일실시 예시도.Figure 4a is an exemplary view showing the conversion characteristics of the coefficients in the mode switching of the variable speed adaptive filter to which the present invention is applied.

도 4b는 본 발명이 적용된 변속 적응필터의 모드 전환시 계수들의 변환 특성을 나타내는 다른실시 예시도.Figure 4b is another embodiment showing the conversion characteristics of the coefficients in the mode switching of the variable speed adaptive filter to which the present invention is applied.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

310: 래치부 311 내지 318: D-플립플롭310: latch portions 311 to 318: D-flip flop

320: 평균값 계산부 321 내지 324: 평균값 계산기320: average value calculation unit 321 to 324: average value calculator

330, 340: 제 1 및 제 2 선택부330 and 340: first and second selector

331 내지 337, 341 내지 347: 선택기331 to 337, 341 to 347: selector

이와 같은 목적을 달성하기 위한 본 발명은, 채널 간섭에 의해 왜곡된 신호성분을 제거하는 변속 적응필터의 계수변환 제어 장치에 있어서, 외부로부터 입력된 클럭에 따라, 전달된 계수들을 래치시키기 위한 래치수단; 상기 래치수단으로부터 전달된 계수들의 평균값을 계산하기 위한 평균값 계산수단; 제 1 선택신호에 따라, 상기 평균값 계산수단의 출력신호들, 상기 래치수단의 출력신호들 및 리셋신호들을 선택적으로 전달하기 위한 제 1 선택수단; 및 제 2 선택신호에 따라, 입력 계수들과 상기 제 1 선택수단의 출력신호들을 상기 래치수단으로 선택적으로 전달하기 위한 제 2 선택수단을 포함한다.According to an aspect of the present invention, there is provided a coefficient conversion control apparatus for a variable speed adaptive filter that removes a signal component distorted by channel interference, the latch means for latching transmitted coefficients according to a clock input from the outside. ; Average value calculating means for calculating an average value of coefficients transmitted from said latching means; First selection means for selectively transferring output signals of the average value calculating means, output signals of the latch means and reset signals according to a first selection signal; And second selection means for selectively transferring input coefficients and output signals of the first selection means to the latch means in accordance with a second selection signal.

그리고, 본 발명은, 채널 간섭에 의해 왜곡된 신호성분을 제거하는 변속 적응필터의 계수변환 제어 방법에 있어서, 외부로부터 입력된 클럭에 따라, 전달된 계수들을 래치시키는 제 1 단계; 래치된 계수들의 평균값을 계산하는 제 2 단계; 제 1 선택신호에 따라, 상기 계수들의 평균값을, 상기 래치된 계수들 및 리셋신호들을 선택적으로 전달하는 제 3 단계; 및 제 2 선택신호에 따라, 상기 제 3 단계에서 선택되어 전달된 신호들과 입력 계수들을 선택적으로 래치시키는 제 4 단계를 포함한다.In addition, the present invention provides a coefficient conversion control method of a shift adaptive filter for removing a signal component distorted by channel interference, the method comprising: a first step of latching transmitted coefficients according to a clock input from an external device; Calculating a mean value of the latched coefficients; Selectively transferring the latched coefficients and reset signals according to a first selection signal; And a fourth step of selectively latching signals and input coefficients selected and transmitted in the third step according to the second selection signal.

또한, 본 발명은, 프로세서를 구비한 정보제공 시스템에, 외부로부터 입력된 클럭에 따라, 전달된 계수들을 래치시키는 제 1 기능; 래치된 계수들의 평균값을 계산하는 제 2 기능; 제 1 선택신호에 따라, 상기 계수들의 평균값을, 상기 래치된 계수들 및 리셋신호들을 선택적으로 전달하는 제 3 기능; 및 제 2 선택신호에 따라, 상기 제 3 기능에서 선택되어 전달된 신호들과 입력 계수들을 선택적으로 래치시키는 제 4 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.The present invention also provides an information providing system having a processor, comprising: a first function of latching transferred coefficients according to a clock inputted from the outside; A second function of calculating an average value of the latched coefficients; A third function for selectively conveying said latched coefficients and reset signals in accordance with a first selection signal; And a computer readable recording medium having recorded thereon a program for realizing a fourth function of selectively latching signals and input coefficients selected and transmitted in the third function according to the second selection signal.

특히, 본 발명은, 두 가지 필터링 모드를 지원하는 필터의 모드 전환시 문제점의 현상을 상기 도 1a 및 도 1b와 같이 전환되어진 모드 관점에서 보면, 계수 자체가 잘못된 것이 아니라, 결국 잘못된 장소에 계수가 있는 것처럼 볼 수 있다는 점에 착안하였다. 그러므로, 본 발명은 모드 전환시 잘못 위치되어 있는 계수를 전환되어진 모드의 간격으로 이동시켜 주고, 필요에 따라, T-Spaced 필터링 모드에서 T/2-Spaced 필터링 모드로 전환시에 T/2, 3T/2, 5T/2, ···에 해당하는 계수들은 양 옆의 계수의 평균값을 이동시켜, 그 값을 리셋시킬 때 보다 훨씬 빠른 수렴 속도를 구가할 수 있을 뿐만 아니라, 오동작의 가능성, 즉 발산의 가능성도 반감시켰다.In particular, the present invention, in view of the mode of switching the mode of the filter supporting the two filtering modes as shown in Figures 1a and 1b, the coefficient itself is not wrong, the coefficient in the wrong place after all It was conceived that it could be seen as it is. Therefore, the present invention shifts the coefficients that are incorrectly located at the time of mode switching to the interval of the switched mode, and if necessary, T / 2, 3T when switching from T-Spaced filtering mode to T / 2-Spaced filtering mode. Coefficients corresponding to / 2, 5T / 2, ... can shift the average value of the coefficients on both sides, resulting in a much faster convergence rate than when resetting the value, as well as the possibility of malfunction, i.e. The possibility of divergence was also halved.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명이 적용되는 적응필터의 구성 블록도로서, 입력된 신호를 필터링하기 위한 피드포워드(Feedforword) 필터(210)와, 출력신호를 궤환하여 필터링하기 위한 피드백(Fedback) 필터(220)와, 피드포워 필터(210)의 출력신호와 피드백 필터(220)의 출력신호를 가산하기 위한 가산기(230)와, 가산기(230)의 출력신호를 입력받아 불필요한 성분이 제거된 신호를 검출하여 양자화하기 위한 검출 및 양자화부(240)를 구비한다.FIG. 2 is a block diagram illustrating an adaptive filter to which the present invention is applied. A feedforward filter 210 for filtering an input signal and a feedback filter 220 for feedback and filtering an output signal are shown in FIG. And an adder 230 for adding an output signal of the feedforward filter 210 and an output signal of the feedback filter 220, and a signal from which unnecessary components are removed by receiving an output signal of the adder 230 and quantizing the signal. The detection and quantization unit 240 is provided.

피드포워드 필터(210)는 다수의 지연기(211 내지 21(n-1))와, 다수의 승산기(231 내지 23n)와, 계수 갱신부(241)로 구성된다.The feedforward filter 210 includes a plurality of delayers 211 to 21 (n-1), a plurality of multipliers 231 to 23n, and a coefficient updater 241.

피드백 필터(220)는 다수의 지연기(221 내지 22n)와, 다수의 승산기(251 내지 25n)와, 계수 갱신부(242)로 구성된다.The feedback filter 220 includes a plurality of delayers 221 to 22n, a plurality of multipliers 251 to 25n, and a coefficient updater 242.

상기한 바와 같은 구조를 갖는 본 발명이 적용되는 적응필터의 동작을 설명하면 다음과 같다.The operation of the adaptive filter to which the present invention having the structure as described above is applied is as follows.

우선, 피드포워드 필터(210)가 입력신호를 필터링하여 잡음 등과 같은 불필요한 신호성분을 제거하는 과정에 대하여 설명한다.First, a process of removing unnecessary signal components such as noise by filtering the input signal by the feedforward filter 210 will be described.

외부로부터 입력된 입력신호는 다수의 지연기(211 내지 21(n-1))를 통해 순차적으로 지연된 다음, 이렇게 지연된 신호들은 각각 다수의 승산기(232 내지 23n)로 전달된다. 그리고, 계수 갱신부(241)는 적응필터내에서 발생되는 계수 갱신 정보를 입력받아 서로 다른 계수들을 갱신하여 갱신된 계수들을 다수의 승산기(232 내지 23n)로 출력한다.The input signals input from the outside are sequentially delayed through the plurality of delayers 211 to 21 (n-1), and the delayed signals are then transferred to the plurality of multipliers 232 to 23n, respectively. The coefficient updater 241 receives the coefficient update information generated in the adaptive filter, updates different coefficients, and outputs the updated coefficients to the plurality of multipliers 232 to 23n.

이어서, 승산기(231)는 계수 갱신부(241)로부터 전달된 계수와 입력신호를 승산하여 가산기(230)로 출력하고, 또한 다수의 승산기(232 내지 23n)는 각각 다수의 지연기(211 내지 21(n-1))를 통해 지연된 신호와 계수 갱신부(241)로부터 전달된 계수를 승산하여 가산기(230)로 출력한다.Subsequently, the multiplier 231 multiplies the coefficient transmitted from the coefficient updater 241 and the input signal to the adder 230, and the plurality of multipliers 232 to 23n respectively include a plurality of delayers 211 to 21n. The signal delayed through (n-1)) and the coefficient transmitted from the coefficient updater 241 are multiplied and output to the adder 230.

다음은, 피드백 필터(220)가 검출 및 양자화부(240)로부터 궤환된 신호를 필터링하여 불필한 신호성분을 제거하는 과정에 대하여 설명한다.Next, a process in which the feedback filter 220 removes unnecessary signal components by filtering the feedback signal from the detection and quantization unit 240 will be described.

검출 및 양자화부(240)로부터 궤환된 신호는 다수의 지연기(221 내지 22n)를 통해 순차적으로 지연된 다음, 이렇게 지연된 신호들은 각각 다수의 승산기(251 내지 25n)로 전달된다. 그리고, 계수 갱신부(242)는 적응필터내에서 발생되는 계수 갱신 정보를 입력받아 서로 다른 계수들을 갱신하여 갱신된 계수들을 다수의 승산기(251 내지 25n)로 출력한다.The signal fed back from the detection and quantization unit 240 is sequentially delayed through the plurality of delayers 221 to 22n, and then the delayed signals are transmitted to the plurality of multipliers 251 to 25n, respectively. The coefficient updater 242 receives coefficient update information generated in the adaptive filter, updates different coefficients, and outputs the updated coefficients to the plurality of multipliers 251 to 25n.

이어서, 다수의 승산기(251 내지 25n)는 각각 다수의 지연기(221 내지 22n)를 통해 지연된 신호와 계수 갱신부(242)로부터 전달된 계수를 승산하여 가산기(230)로 출력한다.Subsequently, the plurality of multipliers 251 to 25n multiply the delayed signals through the plurality of delayers 221 to 22n and the coefficients transmitted from the coefficient updater 242 and output the multipliers 230 to the adder 230.

이와 같이, 피드포워드 필터(210)와 피드백 필터(220)에 의해 필터링된 신호들이 가산기(230)로 전달되면, 가산기(230)는 피드포워드 필터(210)의 출력신호와 피드백 필터(220)의 출력신호를 가산하여 검출 및 양자화부(240)로 출력한다. 이어서, 검출 및 양자화부(240)는 가산기(230)의 출력신호를 입력받아 불필요한 성분이 제거된 신호를 검출한 다음, 이 검출 신호를 양자화하여 출력한다.As such, when the signals filtered by the feedforward filter 210 and the feedback filter 220 are transferred to the adder 230, the adder 230 may output the output signal of the feedforward filter 210 and the feedback filter 220. The output signal is added and output to the detection and quantization unit 240. Subsequently, the detection and quantization unit 240 receives an output signal of the adder 230, detects a signal from which unnecessary components are removed, and then quantizes and outputs the detection signal.

그리고, 케이블이나 지상파와 같은 채널 환경에 따라 어쩔 수 없이 발생하는 다중 경로(Multi-Path) 때문에 수신단에서는 심볼간 간섭이 발생하여 장애율이 증가하게 된다. 이렇게, 왜곡된 현상을 방지하기 위한 일련의 통신 알고리즘이 적응필터이다. 즉, 왜곡을 발생시킨 전송 채널의 임펄스 응답(Impulse Response)의 역수를 자동적으로 계산하여, 그 값을 계수로 하는 일단의 필터를 거치면 채널의 임펄스 응담을 제거하게 되는 절차이다. 이때, 계수를 갱신하는 방법에 따라 필터링 알고리즘의 종류가 나뉘게 된다. 최근 디지털 통신에 널리 쓰이는 알고리즘은, 계수 갱신 방법을 기준으로 할 때에는, 그 구현 방법의 간결성에 비해 상대적으로 성능이 탁월한 LMS(Least Mean Square)알고리즘이다. 또한, 필터의 구조를 기준으로 한 분류에서는, 시스템의 잡음까지 필터링하여 주는 결정궤환필터 알고리즘을 널리 사용한다. LMS 알고리즘의 계수 갱신 방법은 상기 도 1에 도시된 적응필터의 계수 갱신 방법으로서, 각각 피드포워드(Feedforward)필터와 피드백(Feedback) 필터의 해당 계수를 갱신하게 된다.In addition, due to the multi-path that is inevitably generated depending on the channel environment such as cable or terrestrial wave, interference between symbols is generated at the receiving end, thereby increasing the failure rate. Thus, a series of communication algorithms for preventing the distorted phenomenon is an adaptive filter. In other words, the reciprocal of the impulse response of the transmission channel that caused the distortion is automatically calculated, and the impulse response of the channel is removed by passing through a set of filters whose values are coefficients. At this time, the types of filtering algorithms are divided according to the method of updating the coefficients. An algorithm widely used in digital communication in recent years is a LMS (Least Mean Square) algorithm which is relatively superior in performance compared to the simplicity of the implementation method based on the coefficient update method. In addition, in the classification based on the structure of the filter, a decision feedback filter algorithm that filters even the noise of the system is widely used. The coefficient update method of the LMS algorithm is a coefficient update method of the adaptive filter illustrated in FIG. 1, and updates corresponding coefficients of a feedforward filter and a feedback filter, respectively.

도 3에 도시된 본 발명은 상기 도 2의 계수 갱신부내에 구비되어 계수들의 변환을 제어한다.The present invention shown in FIG. 3 is provided in the coefficient updater of FIG. 2 to control conversion of coefficients.

도 3은 본 발명에 따른 변속 적응필터의 계수변환 제어 장치의 일실시예 구성 블록도이다.3 is a block diagram of an embodiment of a coefficient conversion control apparatus for a shift adaptive filter according to the present invention.

도 3에 도시된 바와 같이, 본 발명의 변속 적응필터의 계수변환 제어 장치는, 외부로부터 입력된 클럭에 따라 전달된 계수들을 래치시키기 위한 래치부(310)와, 래치부(310)로부터 전달된 계수들의 평균값을 계산하기 위한 평균값 계산부(320)와, 제 1 선택신호에 따라, 리셋신호, 평균값 계산부(320)의 출력신호 및 래치부(310)의 출력신호를 선택적으로 전달하기 위한 제 1 선택부(330)와, 제 2 선택신호에 따라, 입력 계수들과 제 1 선택부(330)의 출력신호를 래치부(310)로 선택적으로 전달하기 위한 제 2 선택부(340)를 구비한다. 여기서, 제 1 선택신호는 저속모드와 고속모드로 되어있는데, 저속모드는 속도를 고속에서 저속으로 변환시키는 모드이며, 고속모드는 속도를 저속에서 고속으로 변환시키는 모드이다. 또한, 제 2 선택신호는 정상모드와 속도변환모드로 되어있는데, 정상모드는 속도변환이 없는 모드이며, 속도변환모드는 속도를 변환시키는 모드이다.As shown in FIG. 3, the coefficient conversion control apparatus of the shift adaptive filter of the present invention includes a latch unit 310 and a latch unit 310 for latching coefficients transmitted according to a clock input from the outside. An average value calculator 320 for calculating an average value of the coefficients, and a first signal for selectively transferring a reset signal, an output signal of the average value calculator 320, and an output signal of the latch unit 310 according to the first selection signal. A first selector 330 and a second selector 340 for selectively transferring input coefficients and an output signal of the first selector 330 to the latch unit 310 according to the second selector signal; do. Here, the first selection signal is composed of a low speed mode and a high speed mode, wherein the low speed mode is a mode for converting speed from high speed to low speed, and the high speed mode is a mode for converting speed from low speed to high speed. Further, the second selection signal is composed of a normal mode and a speed conversion mode, where the normal mode is a mode without speed conversion, and the speed conversion mode is a mode for converting speed.

래치부(310)는 외부로부터 입력된 클럭에 따라 제 2 선택부(340)의 출력신호들을 각각 래치시키기 위한 다수의 D-플립플롭(311 내지 318)으로 구성된다.The latch unit 310 includes a plurality of D-flip flops 311 to 318 for latching output signals of the second selector 340, respectively, according to a clock input from the outside.

평균값 계산부(320)는, D-플립플롭(313, 314)들로부터 전달된 신호의 평균값을 계산하기 위한 평균값 계산기(321)와, D-플립플롭(314, 315)들로부터 전달된 신호의 평균값을 계산하기 위한 평균값 계산기(322)와, D-플립플롭(315, 316)들로부터 전달된 신호의 평균값을 계산하기 위한 평균값 계산기(323)와, D-플립플롭(316, 317)들로부터 전달된 신호의 평균값을 계산하기 위한 평균값 계산기(324)를 구비한다.The average value calculator 320 includes an average calculator 321 for calculating an average value of a signal transmitted from the D-flip flops 313 and 314, and a value of the signal transmitted from the D-flip flops 314 and 315. From an average value calculator 322 for calculating an average value, an average value calculator 323 for calculating an average value of a signal transmitted from the D-flip flops 315, 316, and D-flip flops 316, 317. And an average calculator 324 for calculating an average value of the transmitted signals.

제 1 선택부(330)는, 제 1 선택신호에 따라 D-플립플롭(314)의 출력신호와 리셋신호를 선택적으로 전달하기 위한 선택기(331)와, 제 1 선택신호에 따라 평균값 계산기(321)의 출력신호와 리셋신호를 선택적으로 전달하기 위한 선택기(332)와, 제 1 선택신호에 따라 D-플립플롭(311, 314)들의 출력신호를 선택적으로 전달하기 위한 선택기(333)와, 제 1 선택신호에 따라 평균값 계산기(322)의 출력신호와 D-플립플롭(313)의 출력신호를 선택적으로 전달하기 위한 선택기(334)와, 제 1 선택신호에 따라 D-플립플롭(317)의 출력신호와 평균값 계산기(323)의 출력신호를 선택적으로 전달하기 위한 선택기(335)와, 제 1 선택신호에 따라 리셋신호와 D-플립플롭(316)의 출력신호를 선택적으로 전달하기 위한 선택기(336)와, 제 1 선택신호에 따라 리셋신호와 평균값 계산기(324)의 출력신호를 선택적으로 전달하기 위한 선택기(337)를 구비한다.The first selector 330 includes a selector 331 for selectively transmitting the output signal of the D-flip flop 314 and a reset signal according to the first selection signal, and an average value calculator 321 according to the first selection signal. A selector 332 for selectively delivering an output signal and a reset signal of the < RTI ID = 0.0 >), a selector 333 for selectively delivering the output signals of the D-flip-flops 311, 314 according to the first selection signal, A selector 334 for selectively transferring the output signal of the average value calculator 322 and the output signal of the D-flip flop 313 according to the selection signal, and the D-flip flop 317 according to the first selection signal. A selector 335 for selectively transmitting the output signal and an output signal of the average value calculator 323, and a selector for selectively transmitting the reset signal and the output signal of the D-flop flop 316 according to the first selection signal ( 336 and an output signal of the reset signal and the average value calculator 324 according to the first selection signal. And a selector 337 for selective delivery.

제 2 선택부(340)는, 입력 계수(w4)와 선택기(331)의 출력신호를 D-플립플롭(311)의 입력단에 선택적으로 전달하기 위한 선택기(341)와, 입력 계수(w3)와 선택기(332)의 출력신호를 D-플립플롭(312)의 입력단에 선택적으로 전달하기 위한 선택기(342)와, 입력 계수(w2)와 선택기(333)의 출력신호를 D-플립플롭(313)의 입력단에 선택적으로 전달하기 위한 선택기(343)와, 입력 계수(w1)와 선택기(334)의 출력신호를 D-플립플롭(314)의 입력단에 선택적으로 전달하기 위한 선택기(344)와, 입력 계수(w-1)와 선택기(335)의 출력신호를 D-플립플롭(316)의 입력단에 선택적으로 전달하기 위한 선택기(345)와, 입력 계수(w-2)와 선택기(336)의 출력신호를 D-플립플롭(317)의 입력단에 선택적으로 전달하기 위한 선택기(346)와, 입력 계수(w-3)와 선택기(337)의 출력신호를 D-플립플롭(318)의 입력단에 선택적으로 전달하기 위한 선택기(347)를 구비한다.The second selector 340 includes a selector 341 for selectively transmitting an input coefficient w 4 and an output signal of the selector 331 to an input terminal of the D-flip flop 311, and an input coefficient w 3. ) And a selector 342 for selectively transmitting the output signal of the selector 332 to the input terminal of the D-flip flop 312, and the output signal of the input coefficient w 2 and the selector 333 to the D-flip flop. A selector 343 for selectively delivering to the input of 313, and a selector 344 for selectively delivering the input coefficient w 1 and an output signal of the selector 334 to the input of the D-flip-flop 314 ), A selector 345 for selectively passing the input coefficient w- 1 and the output signal of the selector 335 to the input terminal of the D-flop flop 316, an input coefficient w- 2 and a selector ( A selector 346 for selectively transferring the output signal of the 336 to the input terminal of the D-flip flop 317, and the output signal of the input coefficient w- 3 and the selector 337 to the D-flip flop 318. Mouth And a selector (347) for selectively passing to the stage.

상기와 같은 구조를 갖는 본 발명의 변속 적응필터의 계수변환 제어 장치의 동작을 상세하게 설명하면 다음과 같다.The operation of the coefficient conversion control apparatus of the shift adaptive filter of the present invention having the above structure will be described in detail as follows.

우선, 상기 평균값 계산부의 동작에 대하여 설명한다.First, the operation of the average value calculation unit will be described.

평균값 계산기(321)는 D-플립플롭(313, 314)으로부터 전달된 신호들의 평균값을 계산하여 선택기(332)로 출력하고, 평균값 계산기(322)는 D-플립플롭(314, 315)으로부터 전달된 신호들의 평균값을 계산하여 선택기(334)로 출력하며, 평균값 계산기(323)는 D-플립플롭(315, 316)으로부터 전달된 신호들의 평균값을 계산하여 선택기(335)로 출력하고, 또한 평균값 계산기(324)는 D-플립플롭(316, 317)으로부터 전달된 신호들의 평균값을 계산하여 선택기(337)로 출력한다.The average value calculator 321 calculates an average value of the signals transmitted from the D-flip flops 313 and 314 and outputs it to the selector 332, and the average value calculator 322 is transferred from the D-flip flops 314 and 315. The average value of the signals is calculated and output to the selector 334, and the average value calculator 323 calculates the average value of the signals transmitted from the D-flip-flops 315 and 316 to the selector 335, and also the average value calculator ( 324 calculates an average value of the signals transmitted from the D-flip-flops 316 and 317 and outputs it to the selector 337.

다음은, 제 2 선택신호가 속도 변환이 없는 정상모드인 경우, 상기 제 2 선택부 및 래치부의 동작에 대하여 설명한다.Next, when the second selection signal is in the normal mode without speed conversion, the operation of the second selection section and the latch section will be described.

선택기(341)는 입력 계수(w4)를 D-플립플롭(311)의 입력단으로 전달하고, 선택기(342)는 입력 계수(w3)를 D-플립플롭(312)의 입력단으로 전달하며, 선택기(343)는 입력 계수(w2)를 D-플립플롭(313)의 입력단으로 전달하고, 선택기(344)는 입력 계수(w1)를 D-플립플롭(314)의 입력단으로 전달하며, 선택기(345)는 입력 계수(w-1)를 D-플립플롭(316)의 입력단으로 전달하고, 선택기(346)는 입력 계수(w-2)를 D-플립플롭(317)의 입력단으로 전달하며, 선택기(347)는 입력 계수(w-3)를 D-플립플롭(318)의 입력단으로 전달한다. 이어서, D-플립플롭(311)은 선택기(341)로부터 전달된 입력 계수(w4)를 래치시켜 선택기(333)와 상기 도 1의 포워드 필터내의 승산기로 출력하고, D-플립플롭(312)은 선택기(342)로부터 전달된 입력 계수(w3)를 래치시켜 상기 도 1의 포워드 필터내의 승산기로 출력하며, D-플립플롭(313)은 선택기(343)로부터 전달된 입력 계수(w2)를 래치시켜 평균값 계산기(321), 선택기(334) 및 상기 도 1의 포워드 필터내의 승산기로 출력하고, D-플립플롭(314)은 선택기(344)로부터 전달된 입력 계수(w1)를 래치시켜 평균값 계산기(321, 322)들, 선택기(331, 333)들 및 상기 도 1의 포워드 필터내의 승산기로 출력하며, D-플립플롭(315)은 입력 계수(w0)를 래치시켜 평균값 계산기(322, 323)들과 상기 도 1의 포워드 필터내의 승산기로 출력하고, D-플립플롭(316)은 선택기(345)로부터 전달된 입력 계수(w-1)를 래치시켜 평균값 계산기(323, 324)들, 선택기(336) 및 상기 도 1의 포워드 필터내의 승산기로 출력하며, D-플립플롭(317)은 선택기(346)로부터 전달된 입력 계수(w-2)를 래치시켜 평균값 계산기(324), 선택기(335)와 상기 도 1의 포워드 필터내의 승산기로 출력하고, 또한 D-플립플롭(318)은 선택기(347)로부터 전달된 입력 계수(w-3)를 래치시켜 상기 도 1의 포워드 필터내의 승산기로 출력한다.The selector 341 transfers the input coefficient w 4 to the input terminal of the D-flip flop 311, and the selector 342 delivers the input coefficient w 3 to the input terminal of the D-flop flop 312. The selector 343 delivers the input coefficient w 2 to the input terminal of the D-flip flop 313, and the selector 344 delivers the input coefficient w 1 to the input terminal of the D-flop flop 314, The selector 345 delivers the input coefficient w- 1 to the input end of the D-flip flop 316, and the selector 346 delivers the input coefficient w- 2 to the input end of the D-flop flop 317. The selector 347 delivers the input coefficient w -3 to the input terminal of the D-flip flop 318. Subsequently, the D-flip flop 311 latches the input coefficient w 4 transmitted from the selector 341 and outputs the selector 333 to the multiplier in the forward filter of FIG. 1, and the D-flip flop 312. Latches the input coefficient w 3 transmitted from the selector 342 and outputs it to the multiplier in the forward filter of FIG. 1, and the D-flip-flop 313 receives the input coefficient w 2 transmitted from the selector 343. Is output to the average value calculator 321, the selector 334, and the multiplier in the forward filter of FIG. 1, and the D-flip-flop 314 latches the input coefficient w 1 transmitted from the selector 344. Average value calculators 321 and 322, selectors 331 and 333, and a multiplier in the forward filter of FIG. 1, and the D-flip-flop 315 latches the input coefficient w 0 to average value calculator 322. 323 and the multiplier in the forward filter of FIG. 1, and the D-flip-flop 316 is input from the selector 345. (w -1) on the latch by the average value calculator 323 and 324 to the selector 336 and the output and also to a multiplier in the forward filter of 1, D- flip-flop 317 is transmitted from the input selector 346 The coefficient w- 2 is latched and output to the average value calculator 324, the selector 335 and the multiplier in the forward filter of FIG. 1, and the D-flip-flop 318 is input coefficient delivered from the selector 347. (w -3 ) is latched and output to the multiplier in the forward filter of FIG.

그 다음은, 제 2 선택신호가 속도를 변환하는 속도변환모드인 경우, 상기 제 1 및 제 2 선택부와 래치부의 동작에 대하여 설명한다.Next, when the second selection signal is in the speed conversion mode for converting the speed, the operation of the first and second selection sections and the latch section will be described.

제 1 선택신호가 저속모드일 경우에, 선택기(331)는 리셋신호를 선택기(341)로 전달하고, 선택기(332)는 평균값 계산기(321)의 출력신호를 선택기(342)로 전달하며, 선택기(333)는 D-플립플롭(311)의 출력신호를 선택기(343)로 전달하고, 선택기(334)는 D-플립플롭(313)의 출력신호를 선택기(344)로 전달하며, 선택기(335)는 D-플립플롭(317)의 출력신호를 선택기(345)로 전달하고, 또한 선택기(336, 337)들은 각각 리셋신호를 선택기(346, 347)로 전달한다.When the first selection signal is in the low speed mode, the selector 331 transmits a reset signal to the selector 341, the selector 332 transmits an output signal of the average value calculator 321 to the selector 342, and the selector 333 transmits the output signal of the D-flip flop 311 to the selector 343, the selector 334 transmits the output signal of the D-flip flop 313 to the selector 344, and the selector 335 ) Transmits the output signal of the D-flip-flop 317 to the selector 345, and the selectors 336 and 337 respectively transmit the reset signal to the selectors 346 and 347.

이어서, 선택기(341, 346, 347)들은 각각 선택기(331, 336, 337)들로부터 전달된 리셋신호를 D-플립플롭(311, 317, 318)들로 전달하여, D-플립플롭(311, 317, 318)들을 초기화시킨다. 또한, 선택기(342 내지 345)들은 각각 선택기(332 내지 335)들로부터 전달된 신호를 D-플립플롭(312, 313, 315, 316)들의 입력단으로 전달한다. 이어서, D-플립플롭(312, 313, 315, 316)들은 각각 선택기(342 내지 345)들로부터 전달된 신호를 래치시켜 출력한다.Then, the selectors 341, 346, and 347 deliver the reset signals transmitted from the selectors 331, 336, and 337 to the D-flip flops 311, 317, and 318, respectively. 317 and 318 are initialized. In addition, the selectors 342 to 345 deliver the signal transmitted from the selectors 332 to 335 to the input terminals of the D-flip flops 312, 313, 315, and 316, respectively. The D-flip-flops 312, 313, 315, and 316 then latch and output the signals transmitted from the selectors 342 to 345, respectively.

제 2 선택신호가 고속모드일 경우에, 선택기(341 내지 347)들은 각각 선택기(331 내지 337)들의 출력신호를 D-플립플롭(311, 312, 313, 314, 316, 317, 318)들의 입력단으로 전달한다. 이때, D-플립플롭(312)은 선택기(342)로부터 전달된 리셋신호를 입력받아 초기화되고, D-플립플롭(315)은 입력 계수(w0)를 래치시켜 출력하고, 또한 D-플립플롭(311, 313, 315, 316, 317, 318)들은 각각 선택기(341, 343 내지 347)들의 출력신호를 래치시켜 출력한다.When the second selection signal is in the high speed mode, the selectors 341 to 347 respectively output the output signals of the selectors 331 to 337 to the input terminals of the D-flip flops 311, 312, 313, 314, 316, 317, and 318. To pass. At this time, the D-flip-flop 312 is initialized by receiving the reset signal transmitted from the selector 342, the D-flip-flop 315 is output by latching the input coefficient (w 0 ), and also the D-flip-flop The 311, 313, 315, 316, 317, and 318 latch and output the output signals of the selectors 341, 343 to 347, respectively.

그러면, 도 4a 및 도 4b를 참조하여 본 발명이 적용된 변속 적응필터의 모드 전환시 계수들의 변환 특성에 대하여 상세하게 설명하고, 또한 상기 도 1a 및 도 1b와 비교하여 설명한다.4A and 4B, the conversion characteristics of the coefficients at the time of mode switching of the shift adaptive filter to which the present invention is applied will be described in detail, and will be described with reference to FIGS. 1A and 1B.

종래의 계수 제어 방법이 적용된 적응필터의 경우, 상기 도 1a에 도시된 바와 같이 T/2-Spaced 필터링 모드에서 T-Spaced 필터링 모드로 전환한 후, T-Spaced 필터링을 수행하면 결국 시간 T에 해당하는 계수는 T/2-Spaced 필터링 모드에서는 시간 T/2에 해당하는 계수로서 잘못된 초기치를 갖게되는 셈이다. 이는, 다시 시간 관점에서 고찰하면, 도면에서와 같이 잘못된 시간에 계수가 들어가 있는 것처럼 볼 수 있다. 이를 해결하기 위하여, 도 4a에 도시된 바와 같이 모드 전환시 시간 T의 정수배에 해당하는 계수들을 T-Spaced 필터링 모드에 맞게 이동시켜, T-Spaced 필터링 모드의 계수의 초기치를 T/2-Spaced 필터링 모드에서 갱신되어진 계수로 이용함으로써, 그 성능을 최적화할 수 있다. 다시 말하면, T/2-Spaced 필터링 모드에서 갱신되어진 계수를 T-Spaced 필터링 모드의 시간축의 알맞은 위치로 이동시킴으로써, 그 성능을 배가시키고 자원의 활용을 극대화 할 수 있게 된다.In the case of the adaptive filter to which the conventional coefficient control method is applied, as shown in FIG. 1A, when the T-Spaced filtering mode is changed from the T / 2-Spaced filtering mode, the T-Spaced filtering eventually corresponds to the time T. In the T / 2-spaced filtering mode, the coefficient is a coefficient corresponding to the time T / 2. This can be seen as if the coefficients are entered at the wrong time, as shown in the drawing, again from a time point of view. In order to solve this problem, as shown in FIG. 4A, coefficients corresponding to integer multiples of the time T during mode switching are moved according to the T-Spaced filtering mode, so that the initial value of the coefficients of the T-Spaced filtering mode is T / 2-Spaced filtering. By using the coefficient updated in the mode, the performance can be optimized. In other words, by moving the coefficients updated in the T / 2-spaced filtering mode to the proper position on the time axis of the T-spaced filtering mode, the performance can be doubled and the resource utilization can be maximized.

상기 도 1b의 경우는 상기 도 1a의 경우와는 달리 T-Spaced 필터링 모드에서 T/2-Spaced 필터링 모드로의 전환시 그 계수가 시간축에서 맞지 않는 곳에 존재함을 보인다. 이를 해결하기 위하여, 상기 도 4b에 도시된 바와 같이 T-Spaced 필터링 모드에서 갱신된 계수를 T/2-Spaced 필터링 모드의 정수배에 해당하는 탭으로 이동시키는 방법을 사용할 수 있다. 이때, fractional 해당하는 탭에는 그 계수를 '0'으로 셋팅하게 된다. 본 발명에서는 fractional 탭에 '0'을 셋팅하는 대신에 도 4b의 412와 같이 좌우의 정수 탭에 존재하는 계수들의 산술 평균으로 대체하는 방법을 사용하였다. 이는 채널의 임펄스 응답에서 각 정수 탭간은 서로 선형적이라는 전제하에서 이루어 질 수 있다. 이는 다소 간의 오차가 있더라도, 실제 채널에 매우 근사한 값이며, 최소한 '0'을 사용하는 방법보다 훨씬 수렴 속도 등에서 우수하다.In the case of FIG. 1B, unlike the case of FIG. 1A, the coefficients are located at the wrong position in the time axis when switching from the T-Spaced filtering mode to the T / 2-Spaced filtering mode. To solve this problem, as shown in FIG. 4B, a method of moving a coefficient updated in the T-Spaced filtering mode to a tap corresponding to an integer multiple of the T / 2-Spaced filtering mode may be used. At this time, the coefficient is set to '0' in the tap corresponding to the fractional. In the present invention, instead of setting '0' to the fractional tap, a method of replacing the arithmetic mean of coefficients present in the left and right integer taps as shown in 412 of FIG. 4B is used. This can be done on the premise that each integer tap is linear to each other in the impulse response of the channel. This is very close to the actual channel, even though there is some error, and is much better at convergence speed than at least '0'.

본 발명은 최근 주목을 받고 있는 케이블과 지상파와 같은 방송 채널을 보상하는 변속 적응필터를 주 대상으로 삼고 있다. 하지만, 본 발명의 적용 범위는 적응필터에만 제한되지 않고 LMS(Least Mean Square)알고리즘 등을 이용하는 적응 필터중 Fractionally-Spaced 필터와 Symbol-Spaced 필터를 동시에 지원하는 필터라면 모두 그 적용 범위를 들 수 있다. 예를 들어, 전화선을 이용한 데이터 통신 모뎀중 위의 두 필터 모드를 모두 지원하는 등화기나 또는 Echo Canceller 등과 같은 필터에도 무리 없이 적용되어 그 성능의 향상을 도모할 수 있다.The present invention mainly targets a shift adaptive filter that compensates for broadcast channels such as cables and terrestrial waves, which are recently attracting attention. However, the scope of application of the present invention is not limited to the adaptive filter, and any applicable filter using the least mean square (LMS) algorithm or the like that supports both the fractionally-spaced and symbol-spaced filters may be applicable. . For example, it is possible to improve the performance of a data communication modem using a telephone line, such as an equalizer that supports both of the above filter modes or a filter such as Echo Canceller.

그리고, 본 발명은 빠른 전송 속도를 요구하는 최근 디지털 통신 분야에 부합하는 것으로서, QAM(Quadrature Amplitude Modulation), OFDM(Orthogonal Frequency Devision Multiplexing), VSB(Vestigial Side-Band) 통신 등의 케이블 방송과 지상 방송(Cable Broadcasting/Terrestrial Broadcasting) 분야의 모뎀(Modem) 설계시, 다중 채널(Multi-path)의 심볼간 간섭(Interference)을 보상하기 위한 채널 적응 등화기(Adaptive Equalizer)에 우선적으로 활용할 수 있다. 예를 들어, 미국의 디지털 지상 방송 규격(Digital Terrestrial Broadcasting Specification)인 G-A(Grand-Alliance)의 규격, 양방향 케이블 TV 규격과 유럽 및 호주의 지상 방송 규격인 DVB-T(Digital Video Broadcasting-Terrestrial)와 케이블 방송 규격인 DVB-C(Digital Video Broadcasting-Cable) 규격을 지원하는 모뎀이 그 직접적인 활용 예가 될 수 있다. 또한, 요즘 유럽과 캐나다에서 크게 부상하고 있는 디지털 라디오 규격인 DAB(Digital Audio Broadcasting)용 모뎀도 빼놓을 수 없는 적용 분야라 할 수 있다. 이 밖에도, 고속 데이터 통신을 위해 기존의 전화선을 이용한 ADSL(Asymmetric Digital Subscriber Line) 등과 같은 전화선 모뎀의 등화기(Equalizer)나 Echo Canceller 등의 적응 필터(Adaptive Filter) 등에도 적용 가능하다.In addition, the present invention corresponds to the recent digital communication field that requires a fast transmission rate, cable broadcasting and terrestrial broadcasting such as Quadrature Amplitude Modulation (QAM), Orthogonal Frequency Devision Multiplexing (OFDM), and Vertical Side-Band (VSB) communication. When designing a modem in the field of (Cable Broadcasting / Terrestrial Broadcasting), a channel adaptive equalizer may be preferentially used to compensate for inter-symbol interference of a multi-channel. For example, the Digital Terrestrial Broadcasting Specification (GA), the Grand-Alliance standard, the two-way cable TV standard, and the European and Australian terrestrial broadcasting standard DVB-T (Digital Video Broadcasting-Terrestrial). A modem that supports the Digital Video Broadcasting-Cable (DVB-C) standard, which is a cable broadcasting standard, may be an example of direct use. In addition, the modem for digital audio broadcasting (DAB), a digital radio standard that is emerging in Europe and Canada, is an essential application field. In addition, the present invention can be applied to an equalizer of a telephone line modem such as an Asymmetric Digital Subscriber Line (ADSL) using an existing telephone line for high speed data communication, or an adaptive filter such as an Echo Canceller.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이 본 발명의 변속 적응필터의 계수변환 제어 장치는, Fractionally-Spaced 필터와 Symbol-Space 필터를 모두 지원하는 필터 시스템에서, 상호 모드 전환시 이전 모드에서 갱신되어진 계수 등과 같은 기존 자원을 최대로 이용함으로써, 전환되어진 모드에서의 필터링 수렴 속도를 고속화 할 수 있다. 이에 따라, 통신 전체 시스템 차원에서 복원 장애를 현저히 줄이므로써, 수신기에서 수신 시간을 현저하게 줄일 수 있다. 예를 들어, 디지털 방송 수신기에서 수신기를 켜는 순간에서부터 장애없이 화면이 재생되는 시간을 현저히 줄일 수 있게 되며, 이 시간은 현재, 디지털 방송 수신기의 성능을 저울질하는 중요한 인자(Parameter)로 사용되기 때문에 그 잇점이 매우 크다 할 수 있다.As described above, the coefficient conversion control apparatus of the adaptive adaptive filter of the present invention, in the filter system that supports both the fractionally-spaced filter and the symbol-space filter, the existing resources such as coefficients updated in the previous mode when switching between modes, etc. By maximizing use, the speed of filtering convergence in the switched mode can be increased. Accordingly, the reception time can be significantly reduced at the receiver by significantly reducing the restoration failure at the communication whole system level. For example, from the moment the receiver is turned on in the digital broadcast receiver, it is possible to significantly reduce the time for which the screen is played without disturbance, which is currently used as an important parameter to balance the performance of the digital broadcast receiver. The benefits can be very large.

Claims (11)

채널 간섭에 의해 왜곡된 신호성분을 제거하는 변속 적응필터의 계수변환 제어 장치에 있어서,A coefficient conversion control apparatus for a variable speed adaptive filter for removing a signal component distorted by channel interference, 외부로부터 입력된 클럭에 따라, 전달된 계수들을 래치시키기 위한 래치수단;Latch means for latching the transferred coefficients according to a clock input from the outside; 상기 래치수단으로부터 전달된 계수들의 평균값을 계산하기 위한 평균값 계산수단;Average value calculating means for calculating an average value of coefficients transmitted from said latching means; 제 1 선택신호에 따라, 상기 평균값 계산수단의 출력신호들, 상기 래치수단의 출력신호들 및 리셋신호들을 선택적으로 전달하기 위한 제 1 선택수단; 및First selection means for selectively transferring output signals of the average value calculating means, output signals of the latch means and reset signals according to a first selection signal; And 제 2 선택신호에 따라, 입력 계수들과 상기 제 1 선택수단의 출력신호들을 상기 래치수단으로 선택적으로 전달하기 위한 제 2 선택수단Second selection means for selectively transferring input coefficients and output signals of the first selection means to the latch means in accordance with a second selection signal; 을 포함하여 이루어진 변속 적응필터의 계수변환 제어 장치.Coefficient conversion control device of a shift adaptive filter made. 제 1 항에 있어서,The method of claim 1, 상기 래치수단은,The latch means, 상기 클럭에 따라, 상기 제 2 선택수단의 출력신호들을 각각 래치시키기 위한 제 1 내지 제 7 D-플립플롭; 및First to seventh D-flip flops for latching output signals of the second selecting means, respectively, according to the clock; And 상기 클럭에 따라, 제 1 입력 계수를 래치시키기 위한 제 8 D-플립플롭An eighth D-flip-flop for latching a first input coefficient according to the clock 을 포함하여 이루어진 변속 적응필터의 계수변환 제어 장치.Coefficient conversion control device of a shift adaptive filter made. 제 2 항에 있어서,The method of claim 2, 상기 평균값 계산수단은,The mean value calculation means, 상기 제 3 및 제 4 D-플립플롭으로부터 전달된 신호들의 평균값을 계산하기 위한 제 1 평균값 계산부;A first average value calculator for calculating average values of signals transmitted from the third and fourth D-flip flops; 상기 제 4 및 제 8 D-플립플롭으로부터 전달된 신호들의 평균값을 계산하기 위한 제 2 평균값 계산부;A second average value calculator for calculating average values of signals transmitted from the fourth and eighth D-flip flops; 상기 제 8 및 제 5 D-플립플롭으로부터 전달된 신호들의 평균값을 계산하기 위한 제 3 평균값 계산부; 및A third average value calculator for calculating average values of signals transmitted from the eighth and fifth D-flip flops; And 상기 제 5 및 제 6 D-플립플롭으로부터 전달된 신호의 평균값을 계산하기 위한 제 4 평균값 계산부A fourth average value calculator for calculating average values of signals transmitted from the fifth and sixth D-flip flops 를 포함하여 이루어진 변속 적응필터의 계수변환 제어 장치.Coefficient conversion control device of a shift adaptive filter made. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 선택수단은,The first selection means, 상기 제 1 선택신호에 따라, 상기 제 4 D-플립플롭의 출력신호와 리셋신호를 선택적으로 전달하기 위한 제 1 선택부;A first selector for selectively transmitting an output signal and a reset signal of the fourth D-flip flop according to the first selection signal; 상기 제 1 선택신호에 따라, 상기 제 1 평균값 계산부의 출력신호와 상기 리셋신호를 선택적으로 전달하기 위한 제 2 선택부;A second selector for selectively transferring an output signal of the first average value calculator and the reset signal according to the first select signal; 상기 제 1 선택신호에 따라, 상기 제 1 및 제 4 D-플립플롭의 출력신호들을 선택적으로 전달하기 위한 제 3 선택부;A third selector for selectively transferring output signals of the first and fourth D-flop flops according to the first selection signal; 상기 제 1 선택신호에 따라, 상기 제 2 평균값 계산부의 출력신호와 상기 제 3 D-플립플롭의 출력신호를 선택적으로 전달하기 위한 제 4 선택부;A fourth selector for selectively transferring an output signal of the second average value calculator and an output signal of the third D-flop flop according to the first select signal; 상기 제 1 선택신호에 따라, 상기 제 6 D-플립플롭의 출력신호와 상기 제 3 평균값 계산부의 출력신호를 선택적으로 전달하기 위한 제 5 선택부;A fifth selector for selectively transferring an output signal of the sixth D-flip-flop and an output signal of the third average value calculator according to the first selection signal; 상기 제 1 선택신호에 따라, 상기 리셋신호와 상기 제 5 D-플립플롭의 출력신호를 선택적으로 전달하기 위한 제 6 선택부; 및A sixth selector for selectively transferring the reset signal and the output signal of the fifth D-flip flop according to the first selection signal; And 상기 제 1 선택신호에 따라, 상기 리셋신호와 상기 제 4 평균값 계산부의 출력신호를 선택적으로 전달하기 위한 제 7 선택부A seventh selector for selectively transferring the reset signal and the output signal of the fourth average value calculator according to the first selection signal; 를 포함하여 이루어진 변속 적응필터의 계수변환 제어 장치.Coefficient conversion control device of a shift adaptive filter made. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 선택신호는,The first selection signal is, 속도를 고속에서 저속으로 변환시키는 저속모드와 속도를 저속에서 고속으로 변환시키는 고속모드인 것을 특징으로 하는 변속 적응필터의 계수변환 제어 장치.A low speed mode for converting a speed from a high speed to a low speed, and a high speed mode for converting a speed from a low speed to a high speed. 제 5 항에 있어서,The method of claim 5, 상기 제 2 선택신호는,The second selection signal is, 속도 변환이 없는 정상모드와 속도를 변환시키는 속도변환모드인 것을 특징으로 하는 변속 적응필터의 계수변환 제어 장치.A coefficient conversion control apparatus for a shift adaptive filter, characterized in that it is a normal mode without speed conversion and a speed conversion mode for converting speed. 제 6 항에 있어서,The method of claim 6, 상기 제 2 선택수단은,The second selection means, 제 2 입력 계수와 상기 제 1 선택부의 출력신호를 상기 제 1 D-플립플롭의 입력단에 선택적으로 전달하기 위한 제 8 선택부;An eighth selector for selectively transmitting a second input coefficient and an output signal of the first selector to an input terminal of the first D flip-flop; 제 3 입력 계수와 상기 제 2 선택부의 출력신호를 상기 제 2 D-플립플롭의 입력단에 선택적으로 전달하기 위한 제 9 선택부;A ninth selector for selectively transferring a third input coefficient and an output signal of the second selector to an input terminal of the second D flip-flop; 제 4 입력 계수와 상기 제 3 선택부의 출력신호를 상기 제 3 D-플립플롭의 입력단에 선택적으로 전달하기 위한 제 10 선택부;A tenth selector for selectively transferring a fourth input coefficient and an output signal of the third selector to an input terminal of the third D-flip-flop; 제 5 입력 계수와 상기 제 4 선택부의 출력신호를 상기 제 4 D-플립플롭의 입력단에 선택적으로 전달하기 위한 제 11 선택부;An eleventh selector for selectively transferring a fifth input coefficient and an output signal of the fourth selector to an input terminal of the fourth D flip-flop; 제 6 입력 계수와 상기 제 5 선택부의 출력신호를 상기 제 5 D-플립플롭의 입력단에 선택적으로 전달하기 위한 제 12 선택부;A twelfth selector for selectively transferring a sixth input coefficient and an output signal of the fifth selector to an input terminal of the fifth D-flip-flop; 제 7 입력 계수와 상기 제 6 선택부의 출력신호를 상기 제 6 D-플립플롭의 입력단에 선택적으로 전달하기 위한 제 13 선택부; 및A thirteenth selector for selectively transferring a seventh input coefficient and an output signal of the sixth selector to an input terminal of the sixth D-flip-flop; And 제 8 입력 계수와 상기 제 7 선택부의 출력신호를 상기 제 7 D-플립플롭의 입력단에 선택적으로 전달하기 위한 제 14 선택부A fourteenth selector for selectively transferring an eighth input coefficient and an output signal of the seventh selector to an input terminal of the seventh D-flip-flop 를 포함하여 이루어진 변속 적응필터의 계수변환 제어 장치.Coefficient conversion control device of a shift adaptive filter made. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 선택신호가 상기 저속모드인 경우,When the first selection signal is the low speed mode, 상기 제 1 선택부는 상기 리셋신호를 상기 제 8 선택부로 전달하고, 상기 제 2 선택부는 상기 제 1 평균값 계산부의 출력신호를 상기 제 9 선택부로 전달하며, 상기 제 3 선택부는 상기 제 1 D-플립플롭의 출력신호를 상기 제 10 선택부로 전달하고, 상기 제 4 선택부는 상기 제 3 D-플립플롭의 출력신호를 상기 제 11 선택부로 전달하며, 상기 제 5 선택부는 상기 제 6 D-플립플롭의 출력신호를 상기 제 12 선택부로 전달하고, 상기 제 6 선택부는 상기 리셋신호를 상기 제 13 선택부로 전달하며, 상기 제 7 선택부는 상기 리셋신호를 상기 제 14 선택부로 전달하는 것을 특징으로 하고,The first selector transmits the reset signal to the eighth selector, the second selector transmits an output signal of the first average value calculator to the ninth selector, and the third selector transmits the first D-flip. Delivers the output signal of the flop to the tenth selector, the fourth selector delivers the output signal of the third D-flip flop to the eleventh selector, and the fifth selector Deliver an output signal to the twelfth selector, the sixth selector to deliver the reset signal to the thirteenth selector, and the seventh selector to deliver the reset signal to the fourteenth selector, 상기 제 1 선택신호가 상기 고속모드인 경우,When the first selection signal is the high speed mode, 상기 제 1 선택부는 상기 제 4 D-플립플롭의 출력신호를 상기 제 8 선택부로 전달하고, 상기 제 2 선택부는 상기 리셋신호를 상기 제 9 선택부로 전달하며, 상기 제 3 선택부는 상기 제 4 D-플립플롭의 출력신호를 상기 제 10 선택부로 전달하고, 상기 제 4 선택부는 상기 제 2 평균값 계산부의 출력신호를 상기 제 11 선택부로 전달하며, 상기 제 5 선택부는 상기 제 6 D-플립플롭의 출력신호를 상기 제 12 선택부로 전달하고, 상기 제 6 선택부는 상기 제 5 D-플립플롭의 출력신호를 상기 제 13 선택부로 전달하며, 상기 제 7 선택부는 상기 제 4 평균값 계산부의 출력신호를 상기 14 선택부로 전달하는 것을 특징으로 하는 변속 적응필터의 계수변환 제어 장치.The first selector transmits the output signal of the fourth D-flip flop to the eighth selector, the second selector transmits the reset signal to the ninth selector, and the third selector transmits the fourth D -Transmit an output signal of the flip-flop to the tenth selector, the fourth selector to deliver an output signal of the second average value calculator to the eleventh selector, and the fifth selector to the sixth D-flopflop An output signal to the twelfth selector, the sixth selector to transmit an output signal of the fifth D-flop to the thirteenth selector, and the seventh selector to output an output signal of the fourth average value calculator 14 coefficient conversion control apparatus for a shift adaptive filter characterized in that the transfer to the selection unit. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 2 선택신호가 상기 정상모드인 경우,When the second selection signal is the normal mode, 상기 제 8 선택부는 상기 제 2 입력 계수를 상기 제 1 D-플립플롭의 입력단으로 전달하고, 상기 제 9 선택부는 상기 제 3 입력 계수를 상기 제 2 D-플립플롭의 입력단으로 전달하며, 상기 제 10 선택부는 상기 제 4 입력 계수를 상기 제 3 D-플립플롭의 입력단으로 전달하고, 상기 제 11 선택부는 상기 제 5 입력 계수를 상기 제 4 D-플립플롭의 입력단으로 전달하며, 상기 제 12 선택부는 상기 제 6 입력 계수를 상기 제 5 D-플립플롭의 입력단으로 전달하고, 상기 제 13 선택부는 상기 제 7 입력 계수를 상기 제 6 D-플립플롭의 입력단으로 전달하며, 상기 제 14 선택부는 상기 제 8 입력 계수를 상기 제 7 D-플립플롭의 입력단으로 전달하는 것을 특징으로 하고,The eighth selector transfers the second input coefficient to the input terminal of the first D-flop flop, and the ninth selector transfers the third input coefficient to the input terminal of the second D-flop flop, A tenth selector to transfer the fourth input coefficient to the input terminal of the third D-flip flop, and the eleventh selector to transfer the fifth input coefficient to the input terminal of the fourth D-flop flop, and the twelfth selection A unit transmits the sixth input coefficient to the input terminal of the fifth D-flop flop, the thirteenth selector transfers the seventh input coefficient to the input terminal of the sixth D-flop flop, and the fourteenth selector Transmitting an eighth input coefficient to an input terminal of the seventh D-flip-flop, 상기 제 2 선택신호가 상기 속도변환모드인 경우,When the second selection signal is in the speed conversion mode, 상기 제 8 선택부는 상기 제 1 선택부의 출력신호를 상기 제 1 D-플립플롭의 입력단으로 전달하고, 상기 제 9 선택부는 상기 제 2 선택부의 출력신호를 상기 제 2 D-플립플롭의 입력단으로 전달하며, 상기 제 10 선택부는 상기 제 3 선택부의 출력신호를 상기 제 3 D-플립플롭의 입력단으로 전달하고, 상기 제 11 선택부는 상기 제 4 선택부의 출력신호를 상기 제 4 D-플립플롭의 입력단으로 전달하며, 상기 제 12 선택부는 상기 제 5 선택부의 출력신호를 상기 제 5 D-플립플롭의 입력단으로 전달하고, 상기 제 13 선택부는 상기 제 6 선택부의 출력신호를 상기 제 6 D-플립플롭의 입력단으로 전달하며, 상기 제 14 선택부는 상기 제 7 선택부의 출력신호를 상기 제 7 D-플립플롭의 입력단으로 전달하는 것을 특징으로 하는 변속 적응필터의 계수변환 제어 장치.The eighth selector transmits an output signal of the first selector to an input terminal of the first D-flip flop, and the ninth selector transmits an output signal of the second selector to an input terminal of the second D-flop flop. The tenth selector transfers an output signal of the third selector to the input terminal of the third D-flip flop, and the eleventh selector transmits an output signal of the fourth selector to the input terminal of the fourth D-flop flop. Wherein the twelfth selector transfers the output signal of the fifth selector to the input terminal of the fifth D-flop flop, and the thirteenth selector transmits the output signal of the sixth selector to the sixth D-flop flop And a fourteenth selector to transmit an output signal of the seventh selector to an input terminal of the seventh D-flip flop. 채널 간섭에 의해 왜곡된 신호성분을 제거하는 변속 적응필터의 계수변환 제어 방법에 있어서,A coefficient conversion control method of a shift adaptive filter for removing a signal component distorted by channel interference, 외부로부터 입력된 클럭에 따라, 전달된 계수들을 래치시키는 제 1 단계;Latching the transferred coefficients according to a clock input from the outside; 래치된 계수들의 평균값을 계산하는 제 2 단계;Calculating a mean value of the latched coefficients; 제 1 선택신호에 따라, 상기 계수들의 평균값을, 상기 래치된 계수들 및 리셋신호들을 선택적으로 전달하는 제 3 단계; 및Selectively transferring the latched coefficients and reset signals according to a first selection signal; And 제 2 선택신호에 따라, 상기 제 3 단계에서 선택되어 전달된 신호들과 입력 계수들을 선택적으로 래치시키는 제 4 단계A fourth step of selectively latching signals and input coefficients selected and transmitted in the third step according to a second selection signal; 를 포함하여 이루어진 변속 적응필터의 계수변환 제어 방법.A coefficient conversion control method of a shift adaptive filter comprising a. 프로세서를 구비한 정보제공 시스템에,In an information providing system having a processor, 외부로부터 입력된 클럭에 따라, 전달된 계수들을 래치시키는 제 1 기능;A first function of latching the transferred coefficients according to a clock input from the outside; 래치된 계수들의 평균값을 계산하는 제 2 기능;A second function of calculating an average value of the latched coefficients; 제 1 선택신호에 따라, 상기 계수들의 평균값을, 상기 래치된 계수들 및 리셋신호들을 선택적으로 전달하는 제 3 기능; 및A third function for selectively conveying said latched coefficients and reset signals in accordance with a first selection signal; And 제 2 선택신호에 따라, 상기 제 3 기능에서 선택되어 전달된 신호들과 입력 계수들을 선택적으로 래치시키는 제 4 기능A fourth function of selectively latching signals and input coefficients selected and transmitted in the third function according to a second selection signal 을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.A computer-readable recording medium having recorded thereon a program for realizing this.
KR1019980061186A 1998-12-30 1998-12-30 Coefficient Transformation Control Apparatus and Method for Variable Adaptive Filter KR100310458B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061186A KR100310458B1 (en) 1998-12-30 1998-12-30 Coefficient Transformation Control Apparatus and Method for Variable Adaptive Filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061186A KR100310458B1 (en) 1998-12-30 1998-12-30 Coefficient Transformation Control Apparatus and Method for Variable Adaptive Filter

Publications (2)

Publication Number Publication Date
KR20000044687A KR20000044687A (en) 2000-07-15
KR100310458B1 true KR100310458B1 (en) 2001-11-15

Family

ID=19567942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061186A KR100310458B1 (en) 1998-12-30 1998-12-30 Coefficient Transformation Control Apparatus and Method for Variable Adaptive Filter

Country Status (1)

Country Link
KR (1) KR100310458B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110817B1 (en) 2010-11-04 2012-02-24 주식회사 하이닉스반도체 Filter circuit and integrated circuit including the same

Also Published As

Publication number Publication date
KR20000044687A (en) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100226698B1 (en) Channel equalizer for use in ofdm receiving system
Yang et al. The multimodulus blind equalization algorithm
EP0693243B1 (en) Apparatus for combating co-channel ntsc interference for digital tv transmission
US7697615B2 (en) Subdimensional single-carrier modulation
EP1236324A2 (en) Frequency-domain equalizer for single carrier digital television
JP4542775B2 (en) Circuit and method for mitigating performance loss associated with feedback loop delay in decision feedback equalizers
WO1996002105A2 (en) Method and apparatus for optimal ntsc rejection filtering and transmitter and receiver comprising same
KR100442818B1 (en) Sequential Update Adaptive Equalizer and Method
KR100223757B1 (en) Equalizer
KR100310458B1 (en) Coefficient Transformation Control Apparatus and Method for Variable Adaptive Filter
US20020181572A1 (en) Joint timing recovery and equalization for an N antenna system
US6396548B1 (en) System and method for multimode operation of a digital filter with shared resources
US20100091830A1 (en) Equalizer and method for configuring the equalizer
Bryan QAM for terrestrial and cable transmission
KR100427021B1 (en) QAM/VSB adaptive channel equalizer
EP1303093B1 (en) Impuse response shortening in DMT modems
Itami et al. A method of equalization of OFDM signal with inter-symbol and inter-channel interferences
KR100739560B1 (en) Channel equalizer for VSB/QAM
Cantoni et al. Linear minimum mean-square error estimators applied to channel equalization
Cariolaro et al. A Comparison between two OFDM Modulation Systems for Digital Television Broadcasting
Kim et al. Pipelined DFE Equalizer Design for ATSC DTxR System
Kim et al. VLSI Design of DFE Equalizer for ATSC DTxR System
EP1419628A2 (en) Iterative calculation of coefficients for a multicarrier equaliser

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee