KR100309462B1 - A semiconductor wafer and the method thereof - Google Patents
A semiconductor wafer and the method thereof Download PDFInfo
- Publication number
- KR100309462B1 KR100309462B1 KR1019990005846A KR19990005846A KR100309462B1 KR 100309462 B1 KR100309462 B1 KR 100309462B1 KR 1019990005846 A KR1019990005846 A KR 1019990005846A KR 19990005846 A KR19990005846 A KR 19990005846A KR 100309462 B1 KR100309462 B1 KR 100309462B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- oxygen
- defects
- heat
- depth
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 230000007547 defect Effects 0.000 claims description 72
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 33
- 239000001301 oxygen Substances 0.000 claims description 33
- 229910052760 oxygen Inorganic materials 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 32
- 238000009279 wet oxidation reaction Methods 0.000 claims description 25
- 239000012298 atmosphere Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 2
- 201000010099 disease Diseases 0.000 claims 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 113
- 239000011800 void material Substances 0.000 description 18
- 125000004430 oxygen atom Chemical group O* 0.000 description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 239000002244 precipitate Substances 0.000 description 6
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 반도체 소자의 웨이퍼 및 그 제조방법에 관한 것으로, 실리콘 잉곳을 성장시키는 공정과; 상기 실리콘 잉곳을 슬라이싱하여 웨이퍼를 제작하는 공정과; 상기 웨이퍼를 열처리하는 공정과; 상기 열처리한 웨이퍼를 산화시키는 공정과; 상기 웨이퍼 표면의 산화막을 제거하는 공정과; 상기 웨이퍼를 경면처리하는 공정을 순차적으로 실시하는 것을 특징으로 하여 본 발명에 따른 웨이퍼를 제조함으로써, 디지(DZ : denuded zone) 깊이가 표면으로부터 최소한 10μm 이상인 웨이퍼를 제공하고자 한다.The present invention relates to a wafer of a semiconductor device and a method of manufacturing the same, comprising: growing a silicon ingot; Slicing the silicon ingot to produce a wafer; Heat-treating the wafer; Oxidizing the heat-treated wafer; Removing an oxide film on the wafer surface; By manufacturing a wafer according to the present invention, characterized in that the step of mirror-processing the wafer sequentially, to provide a wafer having a dended zone (DZ) depth of at least 10μm or more from the surface.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고신뢰성의 고집적 소자제조에 적합한 고품질의 실리콘 웨이퍼 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a high quality silicon wafer suitable for manufacturing a highly reliable and highly integrated device and a method for manufacturing the same.
기존의 실리콘 웨이퍼의 일반적인 제조방법은 성장된 실리콘 잉곳(ingot)을 슬라이싱(slicing)하여 웨이퍼 형태로 만든 후, 이 웨이퍼의 표면을 래핑(lapping)하고 약 700℃의 온도에서 열처리하여 웨이퍼 내의 써멀 도너(이하, thermal donor라 한다)를 제거한 다음, 표면의 연마(polishing)와 화학처리에 의한 최종적인 경면처리를 실시하는 것으로 이루어진다. 상기 thermal donor는 주로 산소 클러스터로 이루어져 있다고 알려져 있으며, 이러한 thermal donor를 제거함으로써 웨이퍼는 중성으로 된다. 상기한 바와 같은 방법으로 제조된 웨이퍼 내에는 여러 종류의 결함이 존재하며 그 결함에는 크게 실리콘 원자의 빈자리(vacancy)들이 뭉쳐서 나타난 보이드(void)성 결함과 실리콘 격자 내로 산소가 침입한 격자간(interstitial) 산소결함이 있다. 이러한 결함들을 제거하기 위해 종래 사용되었던 가공방법에 대해 설명하면 다음과 같다.Conventional methods of manufacturing silicon wafers include slicing grown silicon ingots to form wafers, then lapping the surface of the wafer and heat-treating it at a temperature of about 700 ° C. After removing the thermal donor (hereinafter referred to as thermal donor), the surface is polished and subjected to final mirror surface treatment by chemical treatment. The thermal donors are known to consist primarily of oxygen clusters, and by removing these thermal donors, the wafer becomes neutral. There are various kinds of defects in the wafer fabricated by the above-described method, and voids in which the vacancies of silicon atoms are gathered largely are interstitial and the interstitial in which oxygen invades into the silicon lattice. ) Oxygen defect. The processing method that has been conventionally used to remove these defects is described below.
종래에는 잉곳 성장시의 실험변수인 인상(pulling) 속도와 온도구배, 열원 등을 변화시켜 웨이퍼 내의 결함을 제어하고, 그 중에서도 특히 보이드성 결함을 제어하기 위한 수단으로 인상 속도의 조절을 이용하여왔다. 도1에는 잉곳의 인상 속도에 따른 생성결함의 변화를 도시하였다. 도1에 도시된 바와 같이 웨이퍼(1) 내에는 보이드성 결함 영역(2)과 거대전위루프 영역(4)이 링(ring)형태의 산소적층결함(oxygen stacking faults) 영역(이하, OSF-ring(3)이라 한다)을 경계로 분포되어 있다. 상기 거대전위루프 영역(4)은 많은 격자간 침입형 결함으로 인해 유발된 전위(dislocation) 루프가 형성된 영역이다. 이 때, 인상 속도를 감소시킬수록 보이드성 결함영역(2)이 줄어드는 것이 나타나있다. 다시 말하면, 인상 속도가 빠를수록 OSF-ring(3)은 웨이퍼의 바깥쪽으로 이동하고, 인상속도가 느릴수록 OSF-ring(3)은 웨이퍼의 안쪽으로 이동한다. 따라서, 종래에는 보이드성 결함을 감소시키기 위하여 인상 속도를 감소시켜왔다. 그러나 도1에 도시된 바와 같이 인상 속도를 감소시키면 보이드성 결함을 제거할 수는 있지만 상대적으로 거대전위루프가 형성되는 문제점이 있다. 이 거대전위루프는 소자의 동작에 치명적인 악영항을 끼치며 최종 수율의 감소를 초래한다. 도2에는 이러한 거대전위루프에 의한 에치핏(etch pit)을 광학 현미경으로 관측한 사진이 도시되어 있다. 또한, 인상 속도를 감소시키면 웨이퍼의 생산속도 또한 낮아져서 생산량이 저하되므로 결과적으로 웨이퍼의 제조원가를 상승시키는 문제점이 있다. 또한, 인상 속도를 감소시키면 잉곳의 길이가 짧아져서 이로부터 획득 가능한 웨이퍼의 수가 감소하며, 무결함 결정의 제조수율도 감소하므로 웨이퍼 제조원가를 상승시키는 문제점이 있다.Conventionally, the regulation of the pulling speed has been used as a means for controlling defects in the wafer by changing the pulling speed, temperature gradient, heat source, etc., which are experimental variables during ingot growth, and in particular, for controlling void defects. . 1 shows a change in the formation defect according to the pulling speed of the ingot. As shown in FIG. 1, in the wafer 1, the void defect region 2 and the large potential loop region 4 are ring-shaped oxygen stacking faults regions (hereinafter referred to as OSF-rings). (3)) are distributed along the border. The large potential loop region 4 is a region in which a dislocation loop caused by a large number of inter-grid intrusion defects is formed. At this time, it is shown that the void defect area 2 decreases as the pulling speed decreases. In other words, as the pulling speed is faster, the OSF-ring 3 moves outward of the wafer, and as the pulling speed is slower, the OSF-ring 3 moves inside the wafer. Therefore, in the past, the pulling speed has been reduced to reduce the void defects. However, as shown in FIG. 1, when the pulling speed is reduced, the void defect may be removed, but there is a problem that a relatively large potential loop is formed. This large potential loop has a fatal adverse effect on the device's operation and results in a decrease in final yield. FIG. 2 shows a photograph of an etch pit caused by such a large potential loop using an optical microscope. In addition, if the pulling speed is reduced, the production speed of the wafer is also lowered, resulting in a decrease in production, resulting in a problem of increasing the manufacturing cost of the wafer. In addition, reducing the pulling speed shortens the length of the ingot, thereby reducing the number of wafers obtainable therefrom and reducing the manufacturing yield of the defect crystals, thereby increasing the wafer manufacturing cost.
보이드성 결함을 제거하기 위한 또 다른 종래의 기술은 최종적으로 경면처리된 웨이퍼를 수소 또는 아르곤 기체 분위기에서 고온 열처리하는 방법이다. 이것은 웨이퍼 표면에 있는 실리콘 원자의 이동에 의해 결정구조를 재배열시킴으로써 보이드성 결함을 제거하는 방법이다. 이러한 고온 열처리의 방법으로는 보이드성 결함 뿐만아니라 격자간 산소결함도 제거된다. 이것은 고온 열처리가 표면 근처의 산소를 웨이퍼 외부로 확산시키도록 열적환경을 제공해 주기 때문이다. 특히, 수소 분위기에서 열처리하면 격자 내에 침입해 있던 산소가 수소와 반응하여 수증기의 형태로 날아감으로써 산소가 제거되기도 한다. 그러나 수소로 고온 열처리할 경우 수소 열처리를 위한 전용 로(furnace)가 필요하므로 공정이 번거로운 문제점이 있으며, 또한 로 및 가스관으로부터 금속이 오염되는 문제점이 있다. 또한, 수소 가스 중에 극미량이라도 산소가 있으면 열처리 중에 웨이퍼 표면을 식각하여 표면의 거칠기(roughness)가 나빠지는 문제점이 있다. 표1에는 수소 분위기에서 열처리한 웨이퍼와 수소 분위기에서 열처리하지 않은 일반 웨이퍼에 대한 철(Fe)의 함량과 표면의 거칠기를 측정한 결과가 비교되어 있다.Another conventional technique for removing void defects is a method of high temperature heat treatment of a finally mirrored wafer in a hydrogen or argon gas atmosphere. This is a method of removing void defects by rearranging the crystal structure by the movement of silicon atoms on the wafer surface. This high temperature heat treatment removes not only void defects but also oxygen defects between lattice. This is because high temperature heat treatment provides a thermal environment to diffuse oxygen near the surface out of the wafer. In particular, when heat-treated in a hydrogen atmosphere, oxygen that has penetrated into the lattice may react with hydrogen and fly away in the form of water vapor to remove oxygen. However, when the high temperature heat treatment with hydrogen requires a dedicated furnace (furnace) for hydrogen heat treatment, there is a problem that the process is cumbersome, and there is also a problem that the metal is contaminated from the furnace and the gas pipe. In addition, even if a very small amount of oxygen in the hydrogen gas has a problem that the surface of the wafer is etched during the heat treatment, the surface roughness is worsened. Table 1 compares the results of measurement of iron (Fe) content and surface roughness of the wafers heat-treated in a hydrogen atmosphere and general wafers not heat-treated in a hydrogen atmosphere.
표1에 나타난 바와 같이, 수소 분위기에서 열처리한 웨이퍼는 그렇지 않은 일반 웨이퍼에 비해 로(furnace)로부터 철이 오염되어 철 함량이 10배 정도 높다. 여기서 RMS 거칠기는 원자력현미경(atomic force microscope : AFM)으로 측정한 알엠에스(RMS : root mean square) 표면 거칠기로서 수소 분위기에서 열처리한 웨이퍼가 일반 웨이퍼에 비해 더 거칠다.As shown in Table 1, the wafer heat-treated in the hydrogen atmosphere is about 10 times higher in iron content due to iron contamination from the furnace than other wafers. Here, RMS roughness is a root mean square (RMS) surface roughness measured by an atomic force microscope (AFM), and a wafer heat-treated in a hydrogen atmosphere is rougher than a general wafer.
상기한 바와 같은 격자간 산소결함은 주로 잉곳 성장시 용융된 실리콘이 담긴 석영(SiO2) 도가니로부터 도입된다. 이러한 격자간 산소결함의 도입을 방지하기 위하여 잉곳 성장장치에서는 그 내부에 아르곤과 같은 기체를 흘려주며, 이에 의해 대부분의 격자간 산소결함은 제거되지만, 미량의 산소원자가 함유된다. 따라서, 이와 같은 격자간 산소결함을 제거하기 위한 또 다른 종래의 방법으로는 잉곳 성장장치에서 용융된 실리콘에 자기장을 인가하여 열대류를 제어하는 방법이 있다. 그러나 이 방법은 잉곳 성장장치에 자기장을 인가하는 장치를 추가해야하므로 장비가 복잡하고 비싼 단점이 있다. 또한, 이 방법으로 격자간 산소결함을 제거하는 데에는 한계가 있어서 효율이 좋지 못한 문제점이 있었다.The above-described lattice oxygen defects are mainly introduced from quartz (SiO 2 ) crucibles containing molten silicon during ingot growth. In order to prevent the introduction of such interstitial oxygen defects, ingot growth apparatus flows gas such as argon therein, thereby eliminating most of the interstitial oxygen defects, but containing a small amount of oxygen atoms. Accordingly, another conventional method for removing such interstitial oxygen defects is a method of controlling tropical flow by applying a magnetic field to molten silicon in an ingot growth apparatus. However, this method requires a device that applies a magnetic field to the ingot growth apparatus, which is complicated and expensive. In addition, there is a limit to remove the oxygen defects between the lattice in this way there was a problem that the efficiency is not good.
본 발명은 상기한 바와 같이, 웨이퍼에 존재하는 결함들을 제거하기 위한 종래의 방법에서 나타난 문제점들을 해결하기 위하여 안출된 것으로, 그 목적은 고신뢰성의 고집적 소자제조에 적합한 고품질의 실리콘 웨이퍼 및 그 제조방법을 제공하는 데 있다.The present invention has been made to solve the problems presented in the conventional method for removing defects in the wafer as described above, and the object thereof is a high quality silicon wafer suitable for manufacturing highly reliable and highly integrated devices and a method of manufacturing the same. To provide.
상기와 같은 목적을 달성하기 위하여 본 발명에 따라 제조된 반도체 소자의 웨이퍼는 디지(DZ : denuded zone) 깊이가 표면으로부터 최소한 10μm 이상인 것을 특징으로 하는 구성이다.In order to achieve the above object, the wafer of the semiconductor device manufactured according to the present invention is characterized in that the depth of the dended zone (DZ) is at least 10 μm or more from the surface.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 웨이퍼 제조방법은, 실리콘 잉곳을 성장시키는 공정과; 상기 실리콘 잉곳을 슬라이싱하여 웨이퍼를 제작하는 공정과; 상기 웨이퍼를 열처리하는 공정과; 상기 열처리한 웨이퍼를 산화시키는 공정과; 상기 웨이퍼 표면의 산화막을 제거하는 공정과; 상기 웨이퍼를 경면처리하는 공정을 순차적으로 실시하는 것을 특징으로하여 이루어진다.In addition, in order to achieve the above object, a wafer manufacturing method of a semiconductor device according to the present invention comprises the steps of growing a silicon ingot; Slicing the silicon ingot to produce a wafer; Heat-treating the wafer; Oxidizing the heat-treated wafer; Removing an oxide film on the wafer surface; It is characterized by performing a process of mirror-processing the said wafer sequentially.
도1은 잉곳의 인상 속도에 따른 생성결함의 변화를 도시한 웨이퍼의 상면도.1 is a top view of a wafer showing changes in formation defects with the pulling speed of an ingot.
도2는 거대전위루프에 의한 에치핏(etch pit)을 광학 현미경으로 관측한 웨이퍼 상면의 사진.Figure 2 is a photograph of the wafer top surface observed with an optical microscope of an etch pit by a large potential loop.
도3a∼3b는 각각 보통의 인상 속도와 빠른 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼를 열처리한 후에 수명시간 측정장치로 표면결함을 관찰한 웨이퍼 상면의 사진.3A to 3B are photographs of the upper surface of the wafer where surface defects were observed with a life time measuring apparatus after heat-treating the sliced wafer from the ingot grown at normal pulling speed and fast pulling speed, respectively.
도4는 1000℃ 이상의 온도에서 열처리한 웨이퍼에 대한 2차이온질량분광측정(SIMS : secondary ion mass spectroscopy) 결과로서, 웨이퍼 표면으로부터의 깊이에 대한 산소농도가 도시된 그래프.FIG. 4 is a graph showing oxygen concentration versus depth from the wafer surface as secondary ion mass spectroscopy (SIMS) results for wafers heat-treated at temperatures of 1000 ° C. or higher. FIG.
도5는 상기 1000℃ 이상에서 습식산화를 실시한 웨이퍼를 광학현미경으로 관측한 에프피디(FPD : flow pattern defect) 결과로서, 웨이퍼 표면으로부터의 깊이에 대한 보이드성 결함밀도가 도시된 그래프.FIG. 5 is a graph showing void defect density versus depth from a wafer surface as a result of FPD (flow pattern defect) of the wafer subjected to wet oxidation at 1000 ° C. or higher under an optical microscope. FIG.
도6a∼6b는 각각 1000℃ 이상에서의 열처리와 습식산화 전과 후의 웨이퍼에 대해 수명시간 측정장치로 표면결함을 관찰한 웨이퍼 상면의 사진.6A to 6B are photographs of the upper surface of the wafer for observing surface defects with a life time measuring device for wafers before and after heat treatment and wet oxidation at 1000 ° C. or higher, respectively.
도7a∼7b는 각각 1000℃ 이상에서의 열처리와 습식산화 전과 후의 웨이퍼를 광학현미경으로 관찰한 웨이퍼 상면의 사진.7A to 7B are photographs of the upper surface of the wafer in which the wafers before and after the heat treatment and the wet oxidation at 1000 ° C. or above are observed with an optical microscope, respectively.
**도면의주요부분에대한부호설명**** description of the main parts of the drawings **
1 : 웨이퍼 2 : 보이드성 결함 영역1 wafer 2 void defect area
3 : OSF-ring 4 : 거대전위루프 영역3: OSF-ring 4: Large potential loop area
5 : 디지(denuded zone) 6 : 비엠디(BMD : bulk microdefect) 영역5: denuded zone 6: BMD (bulk microdefect) area
본 발명에 따른 웨이퍼 제조방법은, 잉곳에서 웨이퍼를 슬라이싱한 후, 700℃에서의 thermal donor 제거처리 대신에 700℃보다 고온에서의 열처리와 산화공정을 실시하여 웨이퍼 내의 격자간 산소결함을 감소시키고, 보이드성 결함을 제거하는 것으로 이루어지며, 이에 대해 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.In the wafer manufacturing method according to the present invention, after slicing the wafer in an ingot, instead of thermal donor removal at 700 ° C., a heat treatment and an oxidation process at a temperature higher than 700 ° C. reduce oxygen defects between lattice in the wafer, It is made to remove the void defects, which will be described in detail with reference to the accompanying drawings as follows.
먼저, 실리콘 잉곳을 0.4mm/분 이상의 빠른 인상 속도로 성장시킨 후 슬라이싱하여 웨이퍼 형태로 만든다. 앞에서 도1을 참조하여 언급한 바와 같이 잉곳의 인상 속도를 빠르게 하면 웨이퍼 전체가 보이드성 결함영역 내에 있도록 즉, OSF-ring과 그 바깥쪽의 거대전위루프 영역이 생기지 않도록 할 수 있다. 이 때, 인상 속도 V와 결정내의 온도구배 G의 비율 V/G를 0.2∼0.5 mm2/℃·분으로 한다.First, the silicon ingot is grown at a rapid pulling speed of 0.4 mm / min or more, and then sliced into a wafer form. As mentioned above with reference to FIG. 1, the pulling speed of the ingot can be increased to prevent the entire wafer from being in the void defect region, that is, the OSF-ring and the outer potential loop region outside thereof. At this time, the ratio V / G between the pulling speed V and the temperature gradient G in the crystal is set to 0.2 to 0.5 mm 2 /°C.min.
도3a∼3b에는 각각 보통의 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼와 빠른 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼를 열처리한 후에 수명시간 측정장치로 표면결함을 관찰한 사진이 비교되어 있다. 상기 수명시간 측정장치는 웨이퍼의 표면에 레이저를 주사하여 에너지밴드 내에서 캐리어의 수명시간이 결함에 따라 다른 성질을 이용하여 표면의 결함 상태를 관찰하는 장치이다. 보통의 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼의 표면결함 상태를 도시한 도3a에는 OSF-ring(3)이 뚜렷이 나타나 있는 반면에, 빠른 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼의 표면결함 상태를 도시한 도3b에는 OSF-ring이 나타나있지 않고 웨이퍼 전체가 보이드성 결함영역 내에 있다. 그러므로, 본 발명에 따른 웨이퍼 제조방법에서는 도3b에 도시된 웨이퍼처럼 웨이퍼 전체가 보이드성 결함영역 내에 있도록, 0.4mm/분 이상의 빠른 인상 속도로 잉곳을 성장시킴으로써 거대전위루프와 OSF-ring과 같은 결함을 제거한다.3A to 3B show photographs of surface slicing observed by a life time measuring apparatus after heat treatment of wafers sliced from ingots grown at normal pulling rates and wafers sliced from ingots grown at high pulling rates. The life time measuring device is a device for observing a defect state of the surface by scanning a laser on the surface of the wafer using a property in which the life time of the carrier in the energy band is different depending on the defect. While the OSF-ring 3 is clearly shown in FIG. 3A, which shows the surface defect state of a wafer sliced from an ingot grown at a normal pulling speed, the surface defect state of a wafer sliced from an ingot grown at a high pulling speed is apparent. 3B shows no OSF-ring, and the entire wafer is in the void defect region. Therefore, in the wafer fabrication method according to the present invention, defects such as large potential loops and OSF-rings are grown by growing an ingot at a fast pulling speed of 0.4 mm / min or more so that the entire wafer is in the void defect region as shown in FIG. 3B. Remove it.
다음, 슬라이싱된 웨이퍼에 대해 모서리 처리를 하고 그 표면을 래핑하는 일반적인 표면처리를 실시한 다음, 산소를 미량 포함하는 질소 분위기와 1000℃ 이상의 온도에서 열처리한다. 이것은 종래의 thermal donor를 제거하기 위해 실시하던 700℃보다 높은 온도인 1000℃ 이상에서 실시한 것이며, 질소 내의 산소 비율은 0.01∼9 %로 한다. 이와같이 1000℃ 이상에서 열처리하면 산소원자가 웨이퍼 외부로 확산하여 격자간 산소결함이 제거된다. 도4는 1000℃ 이상의 고온에서 열처리한 웨이퍼에 대한 2차이온질량분광측정(SIMS : secondary ion mass spectroscopy) 결과로서, 산소농도가 웨이퍼 표면으로부터의 깊이에 대해 도시되어있다. 도4에 도시된 바와 같이, 1000℃ 이상에서의 열처리를 실시한 웨이퍼에서는 산소원자의 농도가 열처리를 하지 않았을 때보다 낮다. 이 때, 산소원자의 농도는 열처리하는 온도와 시간에 따라 달라지며, 고온에서 장시간 동안 열처리할수록 산소원자의 농도는 더 낮아진다. 이와 같이 웨이퍼 표면 근처에서 산소원자의 농도를 감소시키면 소자가 형성되는 웨이퍼의 활성영역 내에서 발생하는 산소 석출물을 줄일 수 있어서 소자의 신뢰성 향상에 도움이 된다. 또한, 웨이퍼의 활성영역보다 깊은 영역, 즉 표면으로부터 30μm이상의 깊이에서는 산소원자가 미처 외부로 확산되지 못하여 격자간 산소결함이 잔존하고 있으며, 이에 대해서는 후술하기로 한다.Next, the sliced wafer is subjected to an edge treatment and a general surface treatment that wraps the surface, and then heat-treated at a temperature of 1000 ° C. or higher with a nitrogen atmosphere containing a small amount of oxygen. This is done at a temperature of 1000 ° C. or higher, which is higher than 700 ° C. used to remove conventional thermal donors, and the oxygen ratio in nitrogen is 0.01 to 9%. As such, when the heat treatment is performed at 1000 ° C. or higher, oxygen atoms diffuse to the outside of the wafer to remove oxygen defects between lattice. 4 shows secondary ion mass spectroscopy (SIMS) results for wafers heat-treated at high temperatures of 1000 ° C. or higher, with oxygen concentrations plotted against depth from the wafer surface. As shown in Fig. 4, in the wafer subjected to heat treatment at 1000 DEG C or higher, the concentration of oxygen atoms is lower than that in the case where the heat treatment is not performed. At this time, the concentration of the oxygen atom depends on the temperature and time to be heat-treated, the concentration of the oxygen atom is lower as the heat treatment for a long time at a high temperature. In this way, reducing the concentration of oxygen atoms near the wafer surface can reduce the oxygen precipitates generated in the active region of the wafer on which the device is formed, thereby improving the reliability of the device. In addition, in the region deeper than the active region of the wafer, that is, at a depth of 30 μm or more from the surface, oxygen atoms do not diffuse to the outside, and thus lattice oxygen defects remain, which will be described later.
이어서, 1000℃ 보다 높은 온도의 습식 산화 분위기에서 산화를 실시하여 1000Å이상의 두께로 산화막을 형성한다. 이러한 1000℃ 이상의 습식 산화에서는 웨이퍼의 표면이 산화되면서 실리콘 원자가 격자 사이에 침입하여 격자간 실리콘 원자가 방출되고, 이 방출된 격자간 실리콘 원자는 웨이퍼의 내부로 확산하여 실리콘 원자의 빈자리(vacancy)를 채움으로써 보이드성 결함을 제거한다. 상기 보이드성 결함이 웨이퍼의 가공 중 또는 소자 형성을 위한 웨이퍼의 세정 중에 웨이퍼의 표면으로 드러나면 씨오피(COP : crystal originated particle) 결함이 되며, 이러한 COP 결함은 소자에 악영향을 미치기 때문에, 상기 보이드성 결함은 제거되어야한다. 도5는 상기 1000℃ 이상에서의 습식산화를 실시한 후, 웨이퍼를 130 nm 정도 쎄코(SECCO)식각하고 광학현미경으로 관찰한 에프피디(FPD : flow pattern defect) 결과로서 보이드성 결함밀도가 웨이퍼 표면으로부터의 깊이에 대해 도시되어 있다. 도5에 도시된 바와 같이, 상기 1000℃ 이상에서의 습식산화를 실시한 웨이퍼에서는 보이드성 결함밀도가 1000℃ 이상에서의 습식산화를 실시하지 않았을 때보다 낮으며, 그 값은 약 50μm의 두께에서 최소값을 가지며 약 560μm의 두께에서까지 낮은 값을 나타낸다. 따라서, 8인치 직경의 웨이퍼에 대해 1000℃ 이상에서의 열처리와 습식산화를 실시한 후, COP결함을 측정하면 최대한 100개 이하로 관측된다. 따라서, 본 발명에 따라 제조된 웨이퍼는 COP결함농도가 최대한 0.077 개/cm2이하이다.Subsequently, oxidation is performed in a wet oxidizing atmosphere at a temperature higher than 1000 占 폚 to form an oxide film with a thickness of 1000 Pa or more. In the wet oxidation of 1000 ° C. or more, as the surface of the wafer is oxidized, silicon atoms invade between the lattice, and the lattice silicon atoms are released, and the released lattice silicon atoms diffuse into the wafer to fill the vacancy of the silicon atoms. This eliminates voiding defects. If the void defects are exposed to the surface of the wafer during the processing of the wafer or during the cleaning of the wafer for device formation, it becomes a crystal originated particle (COP) defect. The fault must be eliminated. FIG. 5 shows the void pattern defect density from the wafer surface as a result of FPD (flow pattern defect) observed after the wet oxidation at 1000 ° C. or higher after etching the wafer about 130 nm and observed under an optical microscope. Is shown for depth. As shown in FIG. 5, in the wafer subjected to wet oxidation at 1000 ° C. or higher, the void defect density is lower than that when wet oxidation at 1000 ° C. or higher is not performed, and the value is the minimum at a thickness of about 50 μm. And low values up to a thickness of about 560 μm. Therefore, after performing heat treatment and wet oxidation at 1000 ° C. or higher on an 8-inch diameter wafer, COP defects are measured to be 100 or less. Therefore, the wafer prepared according to the present invention has a maximum COP defect concentration of 0.077 pieces / cm 2 or less.
또한, 상기 열처리와 습식산화는 1000℃ 이상의 온도에서 실시하므로 격자간 산소결함 또는 산소석출물 등의 산소원자가 웨이퍼 전체에 걸쳐서 확산되어 균일하게분포되며, 이로인해 웨이퍼의 위치에 따라 소자특성이 변화하지 않는 균일한 소자를 얻을 수 있다. 도6a∼6b에는 상기한 바와 같은 1000℃ 이상에서의 열처리와 습식산화 전과 후의 웨이퍼에 대해 수명시간 측정장치로 표면결함을 관찰한 사진이 비교되어 있다. 상기 1000℃ 이상에서의 열처리와 습식산화 전의 웨이퍼 사진인 도6a에는 복잡한 띠 모양의 캐리어 수명시간이 나타나 있으며, 이것은 산소원자가 웨이퍼의 위치에 따라서 다르게 분포되어 있기 때문이다. 반면에 상기 1000℃ 이상에서의 열처리와 습식산화 후의 웨이퍼 사진인 도6b에는 캐리어의 수명시간이 웨이퍼 전체에 걸쳐서 균일한 것이 나타나 있으며, 이것은 산소원자가 웨이퍼 전체에 걸쳐서 균일하게 분포되어 있기 때문이다.In addition, since the heat treatment and wet oxidation are performed at a temperature of 1000 ° C. or higher, oxygen atoms such as oxygen defects or oxygen precipitates between the lattice are dispersed and distributed uniformly throughout the wafer, and thus device characteristics do not change depending on the position of the wafer. A uniform element can be obtained. 6A to 6B show photographs in which surface defects are observed with a life time measuring device for wafers before and after heat treatment and wet oxidation at 1000 ° C. or higher as described above. 6A, which is a photograph of the wafer before heat treatment and wet oxidation at 1000 ° C. or above, shows a complicated band-shaped carrier life time, because oxygen atoms are distributed differently according to the position of the wafer. On the other hand, Fig. 6B, which is a photograph of the wafer after heat treatment and wet oxidation at 1000 ° C. or higher, shows that the carrier life time is uniform throughout the wafer, since oxygen atoms are uniformly distributed throughout the wafer.
또한, 상기 습식산화시 웨이퍼의 내부로 확산한 격자간 실리콘 원자는, 앞에서 언급한 바와 같은 1000℃ 이상에서의 열처리 후에 웨이퍼의 비교적 깊은 두께에 잔존해 있던 격자간 산소원자와 결합하여 적층결함(stacking fault)을 형성한다. 이 적층결함은 웨이퍼의 활성영역보다 깊은 두께에 형성되므로 소자에는 악영향을 미치지 않는다. 오히려, 이 적층결함은 이어지는 반도체 소자의 제조공정 중의 열처리공정에서 소자 형성영역의 금속 오염 등에 대해 게터링(gettering) 작용을 하는 비엠디(BMD : bulk microdefect)의 역할을 한다. 따라서 이러한 게터링 작용을 하는 적층결함의 생성을 유도하기 위해 격자간 실리콘 원자가 다량으로 방출되는 조건인 습식산화를 실시하는 것이다. 본 발명에 따라 제조된 웨이퍼에는 비엠디 농도가 1×1018∼1×1018개/cm3의 범위인 것으로 관측되었다.In addition, the lattice silicon atoms diffused into the wafer during the wet oxidation are combined with the lattice oxygen atoms remaining in the relatively deep thickness of the wafer after the heat treatment at 1000 ° C. or higher as described above. to form a fault. This stacking defect is formed at a thickness thicker than the active area of the wafer, and therefore does not adversely affect the device. Rather, the stacking defect acts as a bulk microdefect (BMD) that performs a gettering effect on metal contamination of the device formation region and the like in a heat treatment process during a subsequent semiconductor device manufacturing process. Therefore, wet oxidation, which is a condition in which a large amount of interstitial silicon atoms are released, is induced to induce the formation of a stacking defect having a gettering action. It was observed that the wafers produced in accordance with the present invention had a BMD concentration ranging from 1 × 10 18 to 1 × 10 18 pieces / cm 3 .
또한, 1000℃ 이상에서의 열처리와 습식산화 후에는 웨이퍼 표면의 결함밀도가 낮아지며, 이것은 1000℃ 이상에서의 열처리와 습식산화 전과 후의 웨이퍼를 광학 현미경으로 관찰한 사진을 도시한 도7a∼7b에서 확인할 수 있다. 광학 현미경으로 관찰되는 웨이퍼 표면의 결함은 주로 산소석출물로 이루어진다. 1000℃ 이상에서의 열처리와 습식산화 전의 웨이퍼에 대한 사진인 도7a에 비해, 1000℃ 이상에서의 열처리와 습식산화 후의 웨이퍼에 대한 사진인 도7b에는 결함밀도가 현저히 감소한 것이 나타나 있다.In addition, after the heat treatment and wet oxidation at 1000 ° C. or higher, the defect density on the wafer surface becomes low. Can be. Defects on the wafer surface, which are observed under an optical microscope, consist mainly of oxygen precipitates. The defect density is significantly reduced in FIG. 7B, which is a photograph of the wafer after the heat treatment and wet oxidation at 1000 ° C or higher and wet oxidation at 1000 ° C or higher, as shown in FIG. 7A.
또한, 웨이퍼의 표면근처에 존재하는 산소로 이루어진 결함은 2차이온질량분광기(SIMS) 또는 퓨리에변환 적외선 분광기(FTIR : Fourier transform infrared spectroscopy)를 이용하여 관찰되며, 본 발명에 따라 제조된 웨이퍼에서 그 농도는 최대한 1×1018개/cm3이하이다.In addition, defects consisting of oxygen in the vicinity of the surface of the wafer are observed using a secondary ion mass spectrometer (SIMS) or Fourier transform infrared spectroscopy (FTIR), and in the wafer manufactured according to the present invention The concentration is at most 1 × 10 18 pieces / cm 3 or less.
다음, 상기 1000℃ 이상에서의 습식산화 시 웨이퍼의 표면에 형성된 산화막을 제거한 후, 표면을 수μm∼수십μm의 적당한 깊이만큼 연마하고 화학처리하여 최종적인 경면처리를 실시함으로써 본 발명에 따른 웨이퍼 제조방법이 완료된다. 표면을 연마하는 깊이는 여러 종류의 결함들이 최소화되는 깊이로서, 상기 1000℃ 이상에서의 열처리와 습식산화 조건, 즉 열처리와 습식산화의 온도 또는 시간 등의 실험변수에 따라서 결정된다.Next, after the oxide film formed on the surface of the wafer during wet oxidation at 1000 ° C. or more is removed, the surface is polished to an appropriate depth of several μm to several ten μm, and chemically treated to perform a final mirror surface treatment, thereby producing a wafer according to the present invention. The method is complete. The surface polishing depth is a depth at which various kinds of defects are minimized, and is determined according to experimental variables such as heat treatment and wet oxidation conditions at 1000 ° C. or more, that is, temperature or time of heat treatment and wet oxidation.
상기한 바와 같이 본 발명에 따라 제조된 웨이퍼는 표면으로부터 일정깊이까지는 결함밀도가 현저히 낮다. 본 발명에 따라 제조된 웨이퍼의 단면도가 도시된 도8에는 소자에 악영향을 미치는 결함이 나타나는 웨이퍼 표면으로부터의 깊이, 즉 무결함 깊이로 정의되는 디지(DZ : denuded zone)(5)가 나타나 있고, 그 아래에는 적층결함으로 인해 게터링 효과를 내는 비엠디영역(6)이 나타나 있다. 본 발명에 따라 제조된 웨이퍼에서는 디지(DZ :deneded zone) 깊이가 최소한 10μm 이상이다.As described above, wafers manufactured according to the present invention have a significantly low defect density from the surface to a certain depth. 8 shows a cross-sectional view of a wafer fabricated in accordance with the present invention, showing a dended zone (DZ) 5 defined as the depth from the wafer surface, i.e., the depth of defects, that exhibits defects that adversely affect the device. Below it, a non-MD area 6 exhibiting a gettering effect due to stacking defects is shown. In the wafer manufactured according to the present invention, the depth of the dended zone (DZ) is at least 10 μm.
본 발명에 따른 웨이퍼의 제조방법에서는 빠른 인상 속도로 잉곳을 성장시킴으로써 거대전위루프와 OSF-ring과 같은 결함을 제거하여 소자의 신뢰성을 향상시키는 효과가 있다.In the method of manufacturing a wafer according to the present invention, by growing an ingot at a high pulling speed, defects such as a large potential loop and an OSF-ring are removed, thereby improving the reliability of the device.
또한, 1000℃이상의 온도에서 열처리하여 웨이퍼의 표면근처에 있는 산소원자를 웨이퍼의 외부로 확산시킴으로써 격자간 산소결함의 농도를 감소시키고, 그로 인해 소자가 형성되는 웨이퍼의 활성영역에서 발생하는 산소 석출물을 줄이기 때문에 소자의 신뢰성을 향상시키는 효과가 있다.In addition, by heat treatment at a temperature of 1000 ℃ or more to diffuse the oxygen atoms near the surface of the wafer to the outside of the wafer to reduce the concentration of oxygen defects between the lattice, thereby reducing the oxygen precipitates generated in the active region of the wafer Since it reduces, there is an effect of improving the reliability of the device.
또한, 1000℃ 이상의 온도에서 습식산화를 실시하여 웨이퍼의 표면이 산화되면서 실리콘 원자가 격자간 실리콘 원자로 방출되고, 이 방출된 격자간 실리콘 원자가 웨이퍼의 내부로 확산하여 실리콘 원자의 빈자리를 채움으로써 보이드성 결함을 제거하기 때문에 이들 보이드성 결함에 의한 소자의 열화를 방지할 수 있는 효과가 있다.In addition, wet oxidation is performed at a temperature of 1000 ° C. or higher to oxidize the surface of the wafer, thereby releasing silicon atoms into the lattice silicon atoms, and the released lattice silicon atoms diffuse into the wafer to fill voids in the silicon atoms. Since it is possible to prevent the deterioration of the device due to these void defects, there is an effect that can be prevented.
또한, 1000℃ 이상의 온도에서 열처리와 습식산화를 실시하여 격자간 산소결함 또는 산소석출물 등을 웨이퍼 전체에 걸쳐서 균일하게 분포시키기 때문에 웨이퍼의 위치에 따라 소자의 특성이 변화되는 것을 방지하여 균일한 소자특성을 확보할 수있는 효과가 있다.In addition, by performing heat treatment and wet oxidation at a temperature of 1000 ℃ or more, oxygen defects or oxygen precipitates between lattice are uniformly distributed throughout the wafer, and thus, device characteristics are prevented from changing according to the position of the wafer. There is an effect to secure.
또한, 1000℃ 이상의 온도에서 열처리와 습식산화를 실시하여 산소석출물과 같은 웨이퍼 표면의 결함밀도를 감소시키는 효과가 있다.In addition, by performing heat treatment and wet oxidation at a temperature of 1000 ℃ or more has the effect of reducing the defect density of the wafer surface, such as oxygen precipitates.
또한, 1000℃ 이상의 온도에서 열처리와 습식산화를 실시하여 실리콘 원자와 격자간 산소원자가 결합하여 디지보다 깊은 영역인 웨이퍼의 비교적 깊은 두께에 적층결함을 형성하고, 이 적층결함이 소자 형성영역의 금속 오염 등에 대해 게터링작용을 하므로, 웨이퍼의 활성영역은 더욱 고순도로 제조할 수 있어서 소자의 신뢰성을 향상시키는 효과가 있다.In addition, by performing heat treatment and wet oxidation at a temperature of 1000 ° C. or more, the silicon atoms and the interstitial oxygen atoms combine to form lamination defects at a relatively deep thickness of the wafer, which is deeper than Digi, and the lamination defects cause metal contamination in the element formation region. Since the gettering effect is performed on the back and the like, the active area of the wafer can be manufactured with higher purity, thereby improving the reliability of the device.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990005846A KR100309462B1 (en) | 1999-02-22 | 1999-02-22 | A semiconductor wafer and the method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990005846A KR100309462B1 (en) | 1999-02-22 | 1999-02-22 | A semiconductor wafer and the method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000056489A KR20000056489A (en) | 2000-09-15 |
| KR100309462B1 true KR100309462B1 (en) | 2001-09-26 |
Family
ID=19574782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990005846A KR100309462B1 (en) | 1999-02-22 | 1999-02-22 | A semiconductor wafer and the method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100309462B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445187B1 (en) * | 2000-12-05 | 2004-08-18 | 주식회사 실트론 | A Single Crystal Silicon Wafer, Ingot, Method and Apparatus for making thereof |
| WO2011115332A1 (en) * | 2010-03-16 | 2011-09-22 | Lg Siltron Inc. | Methed of manufacturing single crystal ingot and wafer manufactured by thereby |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379549B1 (en) * | 2000-12-30 | 2003-04-10 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
| KR100423752B1 (en) * | 2001-11-12 | 2004-03-22 | 주식회사 실트론 | A Semiconductor Silicon Wafer and a Method for making thereof |
| KR100656398B1 (en) * | 2005-05-19 | 2006-12-13 | 엘지전자 주식회사 | A refrigerants control method of refrigerator |
-
1999
- 1999-02-22 KR KR1019990005846A patent/KR100309462B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445187B1 (en) * | 2000-12-05 | 2004-08-18 | 주식회사 실트론 | A Single Crystal Silicon Wafer, Ingot, Method and Apparatus for making thereof |
| WO2011115332A1 (en) * | 2010-03-16 | 2011-09-22 | Lg Siltron Inc. | Methed of manufacturing single crystal ingot and wafer manufactured by thereby |
| KR101275418B1 (en) * | 2010-03-16 | 2013-06-14 | 주식회사 엘지실트론 | Method for Manufacturing Single Crystal Ingot, and Wafer manufactured by the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000056489A (en) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100957729B1 (en) | Process for preparing an ideal oxygen precipitating silicon wafer | |
| KR100745309B1 (en) | Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer | |
| JP5995888B2 (en) | Silicon-on-insulator structure obtained from single crystal silicon with low defect density | |
| KR0132036B1 (en) | Method for treating a semiconductor substrate | |
| JP4681063B2 (en) | Thermally annealed wafers with improved internal getterability | |
| JP4448547B2 (en) | Method for producing non-oxygen-precipitating Czochralski silicon wafer | |
| KR101076493B1 (en) | Manufacturing method for silicon wafer | |
| KR20000075744A (en) | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor | |
| KR20010031444A (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
| JP2004533125A (en) | Method of fabricating a silicon-on-insulator structure having intrinsic gettering by ion implantation | |
| KR20100070989A (en) | Annealed wafer and method for producing annealed wafer | |
| KR20140001815A (en) | Method of manufacturing silicon substrate, and silicon substrate | |
| KR100920862B1 (en) | Process for making ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers | |
| US4193783A (en) | Method of treating a silicon single crystal ingot | |
| JP2004503086A (en) | Method and apparatus for manufacturing a silicon wafer having a denuded area | |
| KR20000006001A (en) | Semiconductors having defect denuded zones | |
| KR100309462B1 (en) | A semiconductor wafer and the method thereof | |
| KR100625822B1 (en) | Silicon wafer and process for producing it | |
| JPH0518254B2 (en) | ||
| KR960016219B1 (en) | Semiconductor device and method of producing the same | |
| KR100712057B1 (en) | Process for producing silicon single crystal layer and silicon single crystal layer | |
| JPH0969526A (en) | Production of semiconductor device | |
| KR20030033187A (en) | Method of fabricating an epitexial wafer for semiconductor | |
| KR100370124B1 (en) | Method for fabricating of wafer | |
| JPH04129228A (en) | Manufacture of silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |