KR100305124B1 - Impurity doping method with diffusion source of boron-silicide film - Google Patents

Impurity doping method with diffusion source of boron-silicide film Download PDF

Info

Publication number
KR100305124B1
KR100305124B1 KR1019930006607A KR930006607A KR100305124B1 KR 100305124 B1 KR100305124 B1 KR 100305124B1 KR 1019930006607 A KR1019930006607 A KR 1019930006607A KR 930006607 A KR930006607 A KR 930006607A KR 100305124 B1 KR100305124 B1 KR 100305124B1
Authority
KR
South Korea
Prior art keywords
boron
film
diffusion
silicon
silicide film
Prior art date
Application number
KR1019930006607A
Other languages
Korean (ko)
Other versions
KR940006189A (en
Inventor
아까미네다다오
사이또나오또
아오끼겐지
고지마요시까즈
Original Assignee
하라 레이노스케
세이코 덴시고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하라 레이노스케, 세이코 덴시고교 가부시키가이샤 filed Critical 하라 레이노스케
Publication of KR940006189A publication Critical patent/KR940006189A/en
Application granted granted Critical
Publication of KR100305124B1 publication Critical patent/KR100305124B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE: A solid phase diffusion process is provided to improve controllability of diffusion of boron impurity into a silicon substrate and to achieve a shallow junction by using a boron silicide film as diffusion source. CONSTITUTION: A process includes: cleaning the surface of a Si substrate(1) by removing a native oxide film thereof to expose an active surface; treating the active surface to form thereon a boron silicide film(2) as an impurity source; and introducing boron impurity from the boron silicide film into the Si substrate to form a boron diffusion layer(3). The boron diffusion layer(3) having a high surface concentration and a shallow junction is formed because the boron silicide film(2) is formed directly on the surface of the Si substrate(1). Because the boron silicide film(2) is chemically and physically stable, an improved diffusion controllability is obtained.

Description

붕소 규화물 막 확산원을 갖는 불순물 도핑 방법Impurity doping method having boron silicide film diffusion source

제1(a)도 내지 제1(c)도는 본 발명의 반도체 디바이스 제조 방법에 따른 제1 실시예의 공정 단계도.1 (a) to 1 (c) are process step diagrams of a first embodiment according to the semiconductor device manufacturing method of the present invention.

제2(a)도 내지 제2(c)도는 불순물 확산을 위한 종래의 공정 단계도.2 (a)-(c) are conventional process steps for impurity diffusion.

제3도는 기초 진공도(배경 진공도)에 대한 웨이퍼내의 평면 시이트 저항의 변동을 도시하는 그래프.3 is a graph showing the variation of the planar sheet resistance in the wafer with respect to the basic vacuum (background vacuum).

제4도는 막 증착 온도와 붕소 규화물 조성을 사이의 관계를 도시하는 그래프.4 is a graph showing the relationship between film deposition temperature and boron silicide composition.

제5도는 붕소 규화물 막의 막 두께와 붕소 확산층의 시이트 저항간의 관계를 나타내는 그래프.5 is a graph showing the relationship between the film thickness of the boron silicide film and the sheet resistance of the boron diffusion layer.

제6도는 붕소 확산층의 시이트 저항에 대한 자연 산화막의 막두께의 관계.6 shows the relationship between the film thickness of the native oxide film and the sheet resistance of the boron diffusion layer.

제7도는 붕소 규화물 막 두께 측정 방법을 나타내는 개략도.7 is a schematic view showing a method for measuring boron silicide film thickness.

제8도는 붕소 확산층의 불순물의 농도 프로파일을 도시하는 그래프.8 is a graph showing the concentration profile of impurities in the boron diffusion layer.

제9도는 붕소 규화물 막의 화학적 저항을 나타내는 그래프.9 is a graph showing the chemical resistance of boron silicide films.

제10도는 붕소 막의 화학적 저항을 나타내는 그래프.10 is a graph showing the chemical resistance of the boron film.

제11(a)도 내지 제11(d)도는 본 발명의 반도체 디바이스 제조 방법에 따른 제2 실시예의 공정 단계도.11 (a) to 11 (d) are process step diagrams of a second embodiment according to the semiconductor device manufacturing method of the present invention.

제12(a)도 내지 제12(d)도는 본 발명의 반도체 디바이스 제조 방법에 따른 제3 실시예의 공정 단계도.12 (a) to 12 (d) are process step diagrams of a third embodiment according to the semiconductor device manufacturing method of the present invention.

제13(a)도 내지 제13(e)도는 본 발명의 반도체 디바이스 제조 방법에 따른 제4 실시예의 공정 단계도.13 (a) to 13 (e) are process step diagrams of a fourth embodiment according to the semiconductor device manufacturing method of the present invention.

제14(a)도 및 제14(b)도는 본 발명의 반도체 디바이스 제조 방법에 따른 제5 실시예의 공정 단계도.14 (a) and 14 (b) are process step diagrams of a fifth embodiment according to the semiconductor device manufacturing method of the present invention.

제15도는 붕소 확산층의 시이트 저항과, 확산 처리 이전의 고온 처리의 기간에 대한 웨이퍼내에서의 그 변동을 도시하는 그래프.FIG. 15 is a graph showing the sheet resistance of the boron diffusion layer and its variation in the wafer for the period of the high temperature treatment before the diffusion treatment.

제16도는 붕소 확산층의 시이트 저항과, 확산 처리 이후의 고온 처리의 기간에 대한 웨이퍼내에서의 그 변동을 도시하는 그래프.FIG. 16 is a graph showing the sheet resistance of the boron diffusion layer and its variation in the wafer for the period of the high temperature treatment after the diffusion treatment.

제17도는 붕소 규화물 막을 어닐링한 이후의 표면의 개략도.17 is a schematic view of the surface after annealing the boron silicide film.

제18(a)도 내지 제18(d)도는 붕소 규화물 막의 제거 처리를 도시하는 개략도.18 (a) to 18 (d) are schematic diagrams showing a removal treatment of a boron silicide film.

제19도는 붕소 규화물 막의 막 두께와 붕소 규화물 막의 산화 조건에 대한 확산 처리후의 확산층의 시이트 저항을 나타내는 그래프.Fig. 19 is a graph showing the sheet resistance of the diffusion layer after the diffusion treatment with respect to the film thickness of the boron silicide film and the oxidation conditions of the boron silicide film.

제20(a)도 내지 제20(b)도는 본 발명의 반도체 디바이스 제조 방법에 따른 제6 실시예의 공정 단계도.20 (a) to 20 (b) are process step diagrams of a sixth embodiment according to the semiconductor device manufacturing method of the present invention.

제21도는 규소 질화물 막에 대한 붕소의 확산력을 도시하는 그래프.FIG. 21 is a graph showing the diffusivity of boron to silicon nitride film.

제22도는 규소 산화물 막에 대한 붕소의 확산력을 도시하는 그래프.FIG. 22 is a graph showing the diffusivity of boron to silicon oxide film. FIG.

제23(a)도 내지 제23(g)도는 덮개막의 유무와 관련하여 붕소 확산층내의 시이트 저항의 변동 정도를 나타내는 개략도.23 (a) to 23 (g) are schematic diagrams showing the degree of variation in sheet resistance in the boron diffusion layer with or without an overcoat.

제24(a)도 내지 제24(c)도는 본 발명의 반도체 디바이스 제조 방법에 따른 제7 실시예의 공정 단계도.24 (a) to 24 (c) are process step diagrams of a seventh embodiment according to the semiconductor device manufacturing method of the present invention.

제25(a)도 내지 제25(e)도는 본 발명의 반도체 디바이스 제조 방법에 따른 제8 실시예의 공정 단계도.25 (a) to 25 (e) are process step diagrams of an eighth embodiment of the semiconductor device manufacturing method of the present invention.

제26(a)도 내지 제26(e)도는 본 발명의 반도체 디바이스 제조 방법에 따른 제9 실시예의 공정 단계도.26 (a) to 26 (e) are process step diagrams of a ninth embodiment according to the method of manufacturing a semiconductor device of the present invention.

제27도는 본 발명의 반도체 디바이스를 평가하는 방법에 따른 불순물 막의 막 두께 평가 방법을 나타내는 블록 다이어그램.27 is a block diagram showing a method for evaluating the film thickness of an impurity film according to the method for evaluating a semiconductor device of the present invention.

제28도는 본 발명의 불순물 막의 막 두께를 평가하는 방법을 설명하기 위한 샘플의 단면도.Fig. 28 is a sectional view of a sample for explaining a method for evaluating the film thickness of an impurity film of the present invention.

제29도는 제28도에 도시된 바와 같은 막 두께 평가 방법에 의해 측정된 가스 도입기간과 막 두께 사이의 관계를 도시하는 그래프.FIG. 29 is a graph showing the relationship between the gas introduction period and the film thickness measured by the film thickness evaluation method as shown in FIG. 28. FIG.

제30도는 기계적 수단에 의해 측정된 막 두께와 본 발명에 따른 광학 막 두께 평가 방법에 의해 성취된 막 두께 사이의 관계를 나타내는 그래프.30 is a graph showing the relationship between the film thickness measured by mechanical means and the film thickness achieved by the optical film thickness evaluation method according to the present invention.

제31도는 본 발명에 따른 반도체 제조 장치의 블록 다이어그램.31 is a block diagram of a semiconductor manufacturing apparatus according to the present invention.

제32(a)도는 B2H6도입 기간에 대해 측정된 붕소 막 두께를 도시하는 그래프.FIG. 32 (a) is a graph depicting boron film thickness measured over a B 2 H 6 introduction period.

제32(b)도는 B2H6가스의 압력 변화에 대해 측정된 붕소 막 두께를 도시하는 그래프.FIG. 32 (b) is a graph showing boron film thickness measured for pressure change of B 2 H 6 gas.

제33도는 본 발명에 따른 불순물 도핑 처리를 나타내는 플로우차트.33 is a flowchart showing an impurity doping process according to the present invention.

제34도는 소스/드레인 영역의 표면상에 붕소 규화물 막을 구비하는 본 발명의 반도체 디바이스에 따른 MISFET 구조의 단면도.34 is a cross-sectional view of a MISFET structure in accordance with the semiconductor device of the present invention having a boron silicide film on the surface of the source / drain regions.

제35도는 소스/드레인 영역과 게이트 전극의 표면상에 붕소 규화물 막을 구비하는 본 발명의 반도체 디바이스에 따른 다른 MISFET 구조의 단면도.35 is a cross-sectional view of another MISFET structure in accordance with the semiconductor device of the present invention having a boron silicide film on the surface of the source / drain regions and the gate electrode.

제36도는 베이스 영역의 일부상에 붕소 규화물 막을 구비하는 본 발명의 반도체 디바이스에 따른 NPN 바이폴라 트랜지스터 구조의 단면도.36 is a cross sectional view of an NPN bipolar transistor structure according to the semiconductor device of the present invention having a boron silicide film on a portion of the base region.

제37도는 에미터 영역상에 붕소 규화물 막을 구비하는 본 발명의 반도체 디바이스에 따른 PNP 바이폴라 트랜지스터 구조의 단면도.37 is a cross-sectional view of a PNP bipolar transistor structure in accordance with a semiconductor device of the present invention having a boron silicide film on the emitter region.

제38도는 텅스텐 규화물이 붕소 규화물 막을 사이에 두고 반도체 영역에 접속되어 있는 접촉 구조를 도시하는 단면도.38 is a cross-sectional view showing a contact structure in which tungsten silicide is connected to a semiconductor region with a boron silicide film interposed therebetween.

제39도는 텅스텐이 붕소 규화물 막을 사이에 두고 반도체 영역과 접속되어 있는 접촉 구조를 도시하는 단면도.Fig. 39 is a sectional view showing a contact structure in which tungsten is connected to a semiconductor region with a boron silicide film interposed therebetween.

제40도는 배리어 금속을 가지는 금속 접속부가 붕소 규화물 막을 사이에 두고 반도체 영역에 접속되어 있는 접촉 구조를 도시하는 단면도.40 is a cross-sectional view showing a contact structure in which a metal connecting portion having a barrier metal is connected to a semiconductor region with a boron silicide film interposed therebetween.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 101, 111, 191, 201, 301, 501 : 규소 기판1, 101, 111, 191, 201, 301, 501: silicon substrate

2, 103, 114, 192, 207, 302 : 붕소 규화물 막2, 103, 114, 192, 207, 302: boron silicide film

3, 104, 115, 193, 303 : 붕소 확산층3, 104, 115, 193, 303: boron diffusion layer

102, 112, 206, 503 : 붕소막102, 112, 206, 503: boron film

202 : 게이트 절연막 213 : 게이트 산화막202: gate insulating film 213: gate oxide film

214 : 게이트 전극 511 : 레이저214: gate electrode 511: laser

512, 513 : 광학계 514 : 광학 검출기512, 513: optical system 514: optical detector

515 : 컴퓨터515: computer

[발명의 배경][Background of invention]

본 발명은 컴퓨터 등의 전자 시스템에 사용되는 바이폴라 트랜지스터 및 절연 게이트 전계 효과 트렌지스터 같은 반도체 디바이스 제조 방법에 관한 것으로, 특히, 불순물 확산원으로서 사용되는 박막을 제조하는 방법과, 불순물을 확산시켜소정의 전기 도전형(conductive type) 및 도전성을 가진 영역을 형성하는 방법에 관한 것이다. 보다 명확하게 말하면, 본 발명은 반도체 층 내부의 억셉터로서 기능하는 붕소를 확산시키는 방법과, 불순물 막으로서 기능하는 붕소 규화물 막을 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device such as a bipolar transistor and an insulated gate field effect transistor used in an electronic system such as a computer. A method of forming a conductive type and conductive region. More specifically, the present invention relates to a method for diffusing boron that functions as an acceptor inside a semiconductor layer, and a method for producing a boron silicide film that functions as an impurity film.

또한, 본 발명은 반도체 디바이스 제조시 불순물 확산 단계에서 사용되는 불순물 확산 막을 평가하는 방법과, 상기 평가 방법을 실행할 수 있는 반도체 제조시사용되는 장치에 관한 것이다.The present invention also relates to a method for evaluating an impurity diffusion film used in an impurity diffusion step in the manufacture of a semiconductor device, and an apparatus used in the production of a semiconductor capable of performing the evaluation method.

또한, 본 발명은 컴퓨터 등에 사용되는 바이폴라 트랜지스터 또는 절연 게이트 전계 효과 트랜지스터 등의 반도체 디바이스의 구조에 관한 것이다. 보다 명확하게 말하면, 본 발명은 상기 반도체 디바이스의 접촉 영역, 제어 전극 및 활성 영역의 구조에 관한 것이다.The present invention also relates to a structure of a semiconductor device such as a bipolar transistor or an insulated gate field effect transistor used in a computer or the like. More specifically, the present invention relates to the structure of the contact region, control electrode and active region of the semiconductor device.

반도체 디바이스내에 불순물 원소를 도입하는 종래 기술로서는 이온 주입법이 있다. 상기 이온 주입법에서는 규소 기판 표면에 가속된 이온을 직접적으로 충돌시키고, 그후, 상기 규소 기판을 열처리하여 주입된 이온을 확산시킨다. 그러나, 이온 주입법은 확산층의 두께를 감소시키는데 제한이 있으며, 그 이유는 가속 전압을 낮추더라도 채널 효과로 인해 얕은 확산층을 얻기가 어렵기 때문이다. 붕소에서는 인과 비소에 비해 더 많은 채널 효과가 발생하며, 따라서, P형 불순물층 형성시에 무시할 수 없는 난점이 된다. 더 작은 반도체 소자에 대한 필요성이 증가되면서, 규소 기판 내부 형성시에 불순물층을 보다 얕게 형성할 필요가 있다. 그러나, 현재 널리 사용되는 이온 주입법은 이런 요구를 만족시키지 못한다.As a conventional technique for introducing impurity elements into a semiconductor device, there is an ion implantation method. In the ion implantation method, the accelerated ions are directly impinged on the surface of the silicon substrate, and then, the silicon substrate is heat treated to diffuse the implanted ions. However, the ion implantation method has a limitation in reducing the thickness of the diffusion layer, because it is difficult to obtain a shallow diffusion layer due to the channel effect even when the acceleration voltage is lowered. In boron, more channel effects occur than in phosphorus and arsenic, and therefore, become a negligible difficulty in forming a P-type impurity layer. As the need for smaller semiconductor devices increases, there is a need to form shallower impurity layers in forming silicon substrates. However, currently widely used ion implantation methods do not satisfy this requirement.

규소 기판내로 불순물을 도입하기 위한 다른 공지된 기술로서는 고상 확산법(solid phase diffusion process)이 있다. 상기 고상 확산법은 본 발명의 방법과 밀접한 관련이 있기 때문에, 하기에 제2(a)도 내지 제2(c)도를 참조로 간단히 설명한다. 제2(a)도는 표면이 실질적으로 산화물막(22)으로 덮혀져 있는 규소 기판(21)을 준비하는 단계이다. 후속하는 제2(b)도의 단계에서 불순물로서 붕소를 함유하는 유리막, 즉, BSG 막(23)이 기판 표면상에 형성된다. 이 BSG 막(23) 예비 증착이라 지칭되는 단계는 예로서, 붕소를 함유한 가공 분위기에서 기판(21)의 표면을 열적으로 산화시킴으로써 수행된다.Another known technique for introducing impurities into silicon substrates is the solid phase diffusion process. Since the solid phase diffusion method is closely related to the method of the present invention, it will be briefly described with reference to FIGS. 2 (a) to 2 (c) below. 2A is a step of preparing a silicon substrate 21 whose surface is substantially covered with an oxide film 22. In the subsequent step of FIG. 2 (b), a glass film containing boron as an impurity, that is, a BSG film 23, is formed on the substrate surface. This step, referred to as preliminary deposition of the BSG film 23, is performed by thermally oxidizing the surface of the substrate 21, for example, in a processing atmosphere containing boron.

최종 단계인 제2(c)도의 단계는 열처리에 의해 붕소 확산층(26)을 형성하는단계이다. 그러나, 확산원으로서 BSG 막 등의 불순물 함유 유리를 사용하는 고상 확산법은 다음과 같은 결점이 있다. 일반적으로 사용되는 P형 불순물 붕소의 확산 계수는 규소 기판보다 2디지트(digits) 이상 낮다. 따라서, 유리로의 불순물 확산은 고상 확산법에서 속도 제어 단계를 갖게 된다. 이는 규소 기판안으로 불순물의 충분한 혼성을 보장하도록 1000℃이상의 고온에서 열처리를 수행해야 한다. 그결과, 불순물 층은 규소층 내부로 연장되어 얕은 접합부를 형성하는 것이 곤란하게 된다.Step (c) of the final step is to form the boron diffusion layer 26 by heat treatment. However, the solid phase diffusion method using impurity-containing glass such as BSG film as a diffusion source has the following drawbacks. Generally, the diffusion coefficient of P-type impurity boron used is 2 digits or more lower than that of a silicon substrate. Therefore, the impurity diffusion into the glass has a speed control step in the solid phase diffusion method. It must be heat treated at a high temperature of 1000 ° C. or higher to ensure sufficient hybridization of impurities into the silicon substrate. As a result, the impurity layer extends into the silicon layer, making it difficult to form a shallow junction.

상술한 경우에 비추어 불순물 유리를 사용하는 이온 주입법과, 고상 확산법은 각각 단점을 가지기 때문에 최근에는 확산원으로서 불순물 막 자체를 사용하는 다른 고상 확산법이 개발되어 왔다.In view of the above-mentioned cases, the ion implantation method using impurity glass and the solid phase diffusion method have disadvantages, respectively, and thus, other solid phase diffusion methods have been developed in recent years using impurity films themselves as diffusion sources.

예를들어, 미국 특허 제 4,791,074(1988) 호는 규소 기판의 표면을 노출시키는 단계와, 그 위에 붕소 막을 증착하는 단계와, 붕소가 규소 기판 내부로 확산되도록 그 구조체를 열처리하는 단계를 구비한 방법이 개시되어 있다. 상기 방법에서, 붕소막은 예로서, 기상 증착에 의해 형성된다.For example, US Pat. No. 4,791,074 (1988) discloses a method comprising exposing a surface of a silicon substrate, depositing a boron film thereon, and heat treating the structure such that boron diffuses into the silicon substrate. Is disclosed. In the above method, the boron film is formed by, for example, vapor deposition.

붕소막은 통상적으로 막 두께를 모니터링하기 위한 특정 용도의 규소 기판 표면상에 부분적으로 패턴화된 산화막을 마스크로서 사용하여 붕소막을 증착시키고, 그후, 상기 마스크를 선택적으로 제거하고, 증착된 막 표면을 스캐닝하여 막의 높이 차이를 측정하는 방법으로 평가되어 왔다.The boron film typically deposits a boron film using a partially patterned oxide film as a mask on a silicon substrate surface for specific use for monitoring film thickness, and then selectively removes the mask and scans the deposited film surface. It has been evaluated by measuring the height difference of the membrane.

또한, 종래의 반도체 디바이스 제조 장치는 활성 영역, 즉, 불순물로 도핑된영역을 형성하기 위해 이온 주입법을 사용한다. 그후, 가우스 분포 내에 불순물 영역을 형성하고, 상기 표면상의 불순물 농도는 규소에 대한 붕소의 고용성(solid solubility) 한계 이하의 분포를 나타낸다.In addition, a conventional semiconductor device manufacturing apparatus uses an ion implantation method to form an active region, that is, a region doped with impurities. An impurity region is then formed in the Gaussian distribution, wherein the impurity concentration on the surface exhibits a distribution below the solid solubility limit of boron to silicon.

상술한 바와 같이, 종래의 이온 주입법은 불순물 층의 깊이를 제어하는데 한계가 있다. 다른 불순물 도핑법 즉, 확산원으로서 불순물 막 자체를 사용하는 고상확산법은 근본적으로는 불순물 층의 깊이에 대한 제한이 없다.As described above, the conventional ion implantation method has a limitation in controlling the depth of the impurity layer. Another impurity doping method, i.e., a solid-phase diffusion method using the impurity film itself as a diffusion source, has essentially no limitation on the depth of the impurity layer.

그러나, 확산원으로서 불순물 막 자체를 사용하는 상술한 고상 확산법은 다음과 같은 결점을 갖는다. 규소 기판의 노출된 활성면상에 증착된 붕소막 등의 불순물 막은 항상 화학적 및 물리적으로 안정한 구조를 가지고 있은 것은 아니다. 이구조는 반도체 제조 방법에서 사용되는 열적 화학적 처리에 영향을 받아 막 증착량등이 현저히 변화되게 된다. 깊이 방향을 따른 불순물 농도 프로파일은 불순물 막의 안정성 및 제어성에 관한 문제가 존재하는 한 높은 정밀도로 성립되지 않는다.However, the above-described solid phase diffusion method using the impurity film itself as a diffusion source has the following drawbacks. Impurity films such as boron films deposited on the exposed active surface of the silicon substrate do not always have chemical and physically stable structures. This structure is affected by the thermal chemical treatment used in the semiconductor manufacturing method, the film deposition amount, etc. will be significantly changed. The impurity concentration profile along the depth direction is not established with high precision as long as there are problems with stability and controllability of the impurity film.

그러나, 확산층으로서 붕소 또는 붕소 규화물 막을 사용하는 불순물 도핑법에서는 불순물 막을 평가하는 방법이 복잡하다. 기계적 수단에 기초하는 종래의 붕소막 두께 평가 방법은 100Å 이하의 두께를 충분한 고정밀도로 측정하는 것이 불가능하다. 게다가, 프로브를 표면과 접촉시켜 평가가 수행되기 때문에 붕소막이 손상되게 된다. 따라서, 그 웨이퍼는 실제 생산용이 아닌 막 두께를 모니터링 하는 용도로만 사용되게 된다. 또한, 이런 특정 용도로 사용되는 모니터링용 웨이퍼는 단순히 제조되는 것이 아니며, 평가전에 복잡한 구조로 준비될 필요가 있다. 그러므로, 붕소막을 사용한 불순물 확산 방법은 실질적인 생산 라인에 쉽게 도입할 수 있는 것이 아니다.However, in the impurity doping method using a boron or boron silicide film as the diffusion layer, the method of evaluating the impurity film is complicated. In the conventional boron film thickness evaluation method based on mechanical means, it is impossible to measure thickness of 100 GPa or less with sufficient high accuracy. In addition, the boron film is damaged because the evaluation is performed by contacting the probe with the surface. Thus, the wafer will be used only for monitoring film thickness, not for actual production. In addition, the monitoring wafers used for this particular application are not simply manufactured, but need to be prepared in a complex structure before evaluation. Therefore, the impurity diffusion method using the boron film cannot be easily introduced into a practical production line.

이온 주입에 의한 반도체 디바이스 제조 방법은 규소 기판에서의 손상 및 채널링 등의 공지된 문제점으로 인해 미세 반도체 디바이스를 실현하기 위한 얕은 접합부 형성에 대한 필요성을 만족시키지 못한다. 이온 주입법이 사용되는 한 반도체디바이스의 구조적 형상은 상술한 문제점을 반영하게 된다.The semiconductor device manufacturing method by ion implantation does not satisfy the need for shallow junction formation for realizing fine semiconductor devices due to known problems such as damage and channeling in silicon substrates. As long as the ion implantation method is used, the structural shape of the semiconductor device reflects the above problems.

본 발명은 상술한 문제점을 극복하기 위한 것이다.The present invention is to overcome the above problems.

[본 발명의 개요]SUMMARY OF THE INVENTION

본 발명의 목적은 극도로 얕은 불순물 영역을 구비한 반도체 디바이스와, 이를 제조하는 방법을 제공하는 것이다.It is an object of the present invention to provide a semiconductor device having an extremely shallow impurity region and a method of manufacturing the same.

본 발명의 다른 목적은 열적 화학적 처리에 영향을 덜 받는 불순물 막을 포함하는 반도체 디바이스와, 그 제조 방법을 제공하는 것이다.It is another object of the present invention to provide a semiconductor device comprising an impurity film which is less susceptible to thermal chemical treatment, and a manufacturing method thereof.

본 발명의 다른 목적은 접속 금속과 얕은 불순물 영역간 저항이 낮은 반도체디바이스 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a semiconductor device having a low resistance between a connecting metal and a shallow impurity region and a method of manufacturing the same.

본 발명의 다른 목적은 고속으로 작동 가능한 고밀도 집적 반도체 디바이스와 그 제조 방법을 제공하는 것이다.It is another object of the present invention to provide a high density integrated semiconductor device capable of operating at high speed and a method of manufacturing the same.

본 발명의 다른 목적은 고농도 불순물 영역을 구비하는 반도체 디바이스와 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a semiconductor device having a high concentration impurity region and a manufacturing method thereof.

본 발명의 다른 목적은 신속 및 고정밀도로 불순물 막을 구비하는 반도체 디바이스의 불순물 막의 막 두께를 평가하는 방법을 제공하는 것이다.It is another object of the present invention to provide a method for evaluating the film thickness of an impurity film of a semiconductor device having an impurity film with rapid and high precision.

본 발명의 다른 목적은 양호한 제어성으로 매우 얇은 불순물 막을 제조할 수있는 불순물 막으로서 사용되는 반도체를 제조하는 장치를 제공하는 것이다.It is another object of the present invention to provide an apparatus for manufacturing a semiconductor used as an impurity film capable of producing a very thin impurity film with good controllability.

종래 기술의 상술한 문제점에 관련하여, 본 발명의 목적은 화학적 물리적 처리에 대해 높은 저항성을 가진 막 구조를 사용하여 양호한 제어성과 안정성으로 불순물 확산을 수행하는 방법을 제공하는 것이다. 본 발명의 목적은 다음과 같은 수단에 의해 성취된다. 즉, 본 발명에 따른 불순물 확산법은 규소층의 활성 표면을 노출시키는 클리닝 단계와, 상기 활성면의 표면상에 붕소와 규소로부터의 반응 생성물로서 붕소 규화물층(규소와 불순물 원소를 구비한 화학적 콤파운드층)을 형성하는 처리 단계를 포함한다. 부가적으로, 상기 단계들 이후에 상기 붕소 규화물층으로부터 붕소 불순물을 규소층내로 도입시키는 확산 단계가 수행될 수 있다.In connection with the above-mentioned problems of the prior art, it is an object of the present invention to provide a method for performing impurity diffusion with good controllability and stability using a membrane structure having high resistance to chemical physical processing. The object of the present invention is achieved by the following means. That is, the impurity diffusion method according to the present invention comprises a cleaning step of exposing the active surface of the silicon layer, and a boron silicide layer (chemical compound layer with silicon and impurity elements) as a reaction product from boron and silicon on the surface of the active surface. A processing step of forming a). Additionally, after the steps, a diffusion step of introducing boron impurities from the boron silicide layer into the silicon layer may be performed.

본 발명의 실시예에 따라서, 상기 처리 단계는 활성면상에 붕소를 함유한 증착층을 형성하는 막 증착 단계와, 상기 증착층을 규소층과 열적으로 반응시켜 그로부터 붕소 규화물층을 형성하는 단계를 추가로 포함한다. 열처리 단계 수행시에, 붕소를 함유한 증착층을 선택적으로 제거 또는 에칭하는 부가적인 단계가 상기 열처리 이전에 수행될 수 있다. 본 발명의 다른 실시예에서, 상기 확산 단계 이전에 상기 붕소 규화물층상에 덮개막을 형성하는 피복 단계가 포함될 수 있다.According to an embodiment of the present invention, the treating step further includes a film deposition step of forming a boron-containing deposition layer on an active surface, and thermally reacting the deposition layer with a silicon layer to form a boron silicide layer therefrom. It includes. In carrying out the heat treatment step, an additional step of selectively removing or etching the deposited layer containing boron may be performed before the heat treatment. In another embodiment of the present invention, a coating step of forming an overcoat on the boron silicide layer before the diffusion step may be included.

본 발명의 다른 실시예는 상기 확산 단계 이전 또는 이후에 에칭으로 상기 붕소 규화물층을 선택적으로 또는 완전히 제거하는 표면 처리 단계를 포함한다.Another embodiment of the present invention includes a surface treatment step of selectively or completely removing the boron silicide layer by etching before or after the diffusion step.

본 발명은 붕소막에 광을 조사하는 단계와 반사광을 분석하는 단계를 포함하는 불순물 막의 막 두께 평가 방법을 제공한다. 또한, 본 발명은 본 발명의 평가 방법에 따라서, 막의 두께 평가를 동시에 수행하는 불순물 막 제조 장치를 제공한다. 따라서, 본 발명의 불순물 확산 방법은 측정값이 소정값을 이탈할 때 막 두께를 한번 더 제어하고 난후 확산 단계로 이동시키는 것을 포함한다.The present invention provides a method for evaluating a film thickness of an impurity film, comprising irradiating light onto a boron film and analyzing reflected light. The present invention also provides an impurity film production apparatus that simultaneously performs film thickness evaluation in accordance with the evaluation method of the present invention. Therefore, the impurity diffusion method of the present invention includes controlling the film thickness once more when the measured value deviates from the predetermined value and then moving to the diffusion step.

본 발명에 따른 반도체 디바이스는 불순물 도핑 반도체 영역과 붕소 규화물영역의 적층 구조를 제공한다. 고상 확산법을 수행함으로써 형성된 불순물 도핑 반도체 영역의 깊이는 붕소 규화물층의 두께 보다 얕아질 수 있다The semiconductor device according to the present invention provides a stacked structure of an impurity doped semiconductor region and a boron silicide region. The depth of the impurity doped semiconductor region formed by performing the solid phase diffusion method may be shallower than the thickness of the boron silicide layer.

본 발명에 따른 반도체 제조 방법은 규소층의 표면과 직접적으로 접촉하는 상태로 붕소 규화물 층을 형성하는 것과, 확산원으로써 상기 붕소 규화물층을 사용하여 고상확산을 때때로 수행하는 것을 포함한다. 붕소 규화물 층의 조성물, 층 두께 및 확산 처리 온도 및 기간 제어를 통해서 두께 방향을 따른 바람직한 농도 프로파일을 가지는 붕소 확산층이 성취된다. 특히, 상술한 방법을 사용함으로써 미세반도체 소자를 제조하는데 필수적인 극도로 얇은 불순물 확산층이 형성된다. 붕소 규화물 막이 종래에 확산원으로써 사용되던 붕소막 보다 더 안정하기 때문에, 제조방법이 더 쉽게 제어될 수 있고, 가공 단계의 설계에 더 큰 자유도를 제공한다.The semiconductor manufacturing method according to the present invention includes forming the boron silicide layer in direct contact with the surface of the silicon layer, and sometimes performing solid phase diffusion using the boron silicide layer as a diffusion source. Through the composition of the boron silicide layer, layer thickness and diffusion treatment temperature and duration control, a boron diffusion layer having a desired concentration profile along the thickness direction is achieved. In particular, by using the above-described method, an extremely thin impurity diffusion layer necessary for producing a microsemiconductor device is formed. Since the boron silicide film is more stable than the boron film conventionally used as a diffusion source, the manufacturing method can be controlled more easily, and provides greater freedom in the design of the processing step.

예로서, 상기 규소층의 활성면상에 붕소를 함유한 층을 증착하고 난 후, 상기 증착층과 규소층을 열적으로 반응시킴으로써 붕소 규화물 층이 형성될 수 있다. 붕소 규화물 층과는 달리, 붕소 함유 증착층은 화학적 또는 물리적으로 불안정하여 용이하게 에칭될 수 있다. 따라서, 열적 반응 단계를 수행하기 이전에 붕소 함유 증착층을 선택적으로 제거함으로써 필요한 불순물 확산 영역을 얻을 수 있다.For example, after depositing a layer containing boron on the active surface of the silicon layer, the boron silicide layer may be formed by thermally reacting the deposition layer and the silicon layer. Unlike the boron silicide layer, the boron containing deposition layer is chemically or physically unstable and can be easily etched. Therefore, the necessary impurity diffusion region can be obtained by selectively removing the boron-containing deposition layer before performing the thermal reaction step.

확산원으로서 붕소 규화물층을 사용하는 고상 확산법은 때때로 이상 확산(out-diffusion)의 제어를 필요로 한다. 이는 확산 단계 전에 붕소 규화물상에 소정 조성물의 덮개막을 형성함으로써 수행된다. 확산원으로서 사용된 붕소 규화물층은 최종적인 디바이스내에 잔존될 수 있다. 그러나, 전기 접속부의 저항을 부가적으로 감소시키는 등의 목적으로 선택적으로 제거될 수도 있다. 이런 경우에, 특정 표면 처리를 포함하는 에칭 방법이 적용될 수 있다.Solid phase diffusion using a boron silicide layer as the diffusion source sometimes requires control of out-diffusion. This is done by forming an overcoat of the desired composition on the boron silicide before the diffusion step. The boron silicide layer used as the diffusion source can remain in the final device. However, it may be selectively removed for the purpose of further reducing the resistance of the electrical connection. In this case, an etching method including a specific surface treatment can be applied.

본 발명에 따른 반도체 디바이스 평가 방법은 붕소-규소 콤파운드막 또는 붕소막의 막 두께를 100Å 이하까지 광학적 수단을 사용하여 평가하는 단계를 포함한다. 이 방법은 비접촉식 방법이기 때문에 측정이 수행된 웨이퍼가 실제 생산에 사용될 수 있다. 또한, 불순물 막 증착 동안 실시간으로 평가가 수행된다. 확산 단계이후에 형성된 확산층의 저항은 두께 제어된 붕소막 상에서 확산이 수행되기 때문에 고정밀도로 제어된다.The method for evaluating a semiconductor device according to the present invention includes the step of evaluating the film thickness of the boron-silicon compound film or the boron film using optical means up to 100 GPa or less. Since this method is a non-contact method, the wafer on which the measurement is performed can be used in actual production. In addition, evaluation is performed in real time during impurity film deposition. The resistance of the diffusion layer formed after the diffusion step is controlled with high precision because diffusion is performed on the thickness controlled boron film.

본 발명에 따른 반도체 디바이스도 붕소 규화물층과 반도체 영역의 적층 구조를 포함한다. 이 구조를 취함으로써 본 발명의 반도체 디바이스는 하기와 같은 특성을 제공한다.The semiconductor device according to the present invention also includes a laminated structure of a boron silicide layer and a semiconductor region. By taking this structure, the semiconductor device of the present invention provides the following characteristics.

먼저, 이온 주입법을 사용하지 않고 고농도의 불순물로 도핑된 반도체 영역이 제조된다. 이는 채널링 효과 및 셰도잉(shadowing) 효과의 영향을 받지 않는 반도체 디바이스를 가능하게 한다. 그러므로, 얕은 소스/드레인 영역 접합부를 포함하는 양호한 대칭성을 가지는 MISFET 뿐만 아니라, 에미터 푸싱 효과(emitter pushing effect)가 없는 불순물 프로파일과, 극도로 얇은 베이스 영역을 구비한 바이폴라 트랜지스터가 얻어진다.First, a semiconductor region doped with a high concentration of impurities without using an ion implantation method is manufactured. This enables a semiconductor device that is not affected by channeling and shadowing effects. Thus, a bipolar transistor having an extremely thin base region and an impurity profile with no emitter pushing effect, as well as a MISFET with good symmetry including shallow source / drain region junctions, are obtained.

둘째, 붕소 규화물 막 자체가 접촉 영역에서 금속의 스파이크 형산을 억제하는 배리어 층으로서 작용한다. 또한, 본 발명에 따른 상술한 구조를 가지는 반도체디바이스는 제조 방법의 측면에서 장점을 가지고 있다.Second, the boron silicide film itself acts as a barrier layer that suppresses spike phosphoric acid of the metal in the contact region. In addition, the semiconductor device having the above-described structure according to the present invention has an advantage in terms of the manufacturing method.

무엇 보다도 붕소 규화물 막이 종래에 확산원으로서 사용되던 붕소막 보다 더 안정하기 때문에, 붕소 규화물 막의 사용이 공정 제어를 용이하게 할 뿐만 아니라 다양한 공정 설계를 가능하게 한다. 또한, 붕소 규화물 막 자체가 다량으로 붕소를 함유하기 때문에, 상실된 붕소를 보상함으로써 반도체 영역으로부터 접속 영역으로의 불순물 이동 문제가 해결된다. 보다 명확하게 말하면, 텅스텐 규화물막과 P+ 반도체 영역의 접합부에서, 예로서, 붕소 원자가 상기 접합부로부터 텅스텐 규화물 층으로 이동하는 흡수 현상으로 인하여 접합부로부터 붕소가 상실된다.Above all, since the boron silicide film is more stable than the boron film conventionally used as a diffusion source, the use of the boron silicide film not only facilitates process control but also enables various process designs. In addition, since the boron silicide film itself contains a large amount of boron, the problem of impurity migration from the semiconductor region to the connection region is solved by compensating for the lost boron. More specifically, at the junction of the tungsten silicide film and the P + semiconductor region, for example, boron is lost from the junction due to an absorption phenomenon in which boron atoms migrate from the junction to the tungsten silicide layer.

본 발명의 붕소 규화물 막은 상실된 붕소를 효과적으로 보상한다.The boron silicide film of the present invention effectively compensates for lost boron.

첨부된 도면을 참조하여, 본 발명의 양호한 실시예를 하기에 상세히 설명한다. 제1(a)도 내지 제1(c)도는 본 발명의 실시예에 따른 불순물 확산 공정의 공정단계를 도시한 것이다. 제1(a)도 단계에서, 클리닝에 의해 규소층, 즉, 규소 기판(1)의 활성 표면이 노출된다. 규소 기판(1)이 산화막 등을 포함할때, 불화수소산등을 사용하여 산화막 제거에 흔히 사용되는 공정이 수행되고 그다음 자연 산화막의 제거가 이루어진다. 특히, 규소 기판(1)의 표면을 덮은 자연 산화막이 제거된다. 이 단계는 불화수소산만을 사용한 단순한 처리는 공기중에 노출되었을 때 즉각적인 자연 산화막의 형성을 초래하기 때문에 필수적이다. 자연 산화막을 제거하는 단계는 예를들어 1 × 10-4Pa 또는 보다 낮은 배경 압력을 가지는 진공 챔버 내측에 세팅되어 예를들어, 850℃ 이상으로 가열되는 규소 기판에 소정 지속 기간 동안 수소 가스를 도입하는 단계를 포함한다. 이 공정에서 수소 가스는 챔버의 내부 압력이 1.3 × 10-2Pa 될때까지 도입된다. 이 공정은 규소층의 표면으로부터 자연 산화막을 제거하여 긴 기간 동안 활성을 유지할 수 있는 화학적으로 활성인 규소 표면을 노출시킨다. 다른 방식으로서, 자연 산화막이 희석 불화수소산으로 에칭 또는 진공 중에 아르곤 스퍼터링에 의해 제거될 수 있지만, 이런 방법들을 사용할때는 후속하는 단계를 즉각적으로 진행하여야 한다.Referring to the accompanying drawings, preferred embodiments of the present invention will be described in detail below. 1 (a) to 1 (c) show process steps of an impurity diffusion process according to an embodiment of the present invention. In the step (a) of Fig. 1, the active layer of the silicon layer, ie, the silicon substrate 1, is exposed by cleaning. When the silicon substrate 1 includes an oxide film or the like, a process commonly used for removing the oxide film using hydrofluoric acid or the like is performed, followed by removal of the native oxide film. In particular, the natural oxide film covering the surface of the silicon substrate 1 is removed. This step is essential because a simple treatment with hydrofluoric acid only results in the formation of an immediate natural oxide film when exposed to air. The step of removing the native oxide film is set inside, for example, a vacuum chamber having a background pressure of 1 × 10 −4 Pa or lower, for example, introducing hydrogen gas for a predetermined duration to a silicon substrate that is heated above 850 ° C. It includes a step. In this process, hydrogen gas is introduced until the internal pressure of the chamber is 1.3 × 10 −2 Pa. This process removes the native oxide film from the surface of the silicon layer to expose a chemically active silicon surface that can remain active for a long time. Alternatively, the native oxide film can be removed by etching with dilute hydrofluoric acid or by argon sputtering in vacuo, but the following steps must be taken immediately when using these methods.

제3도는 제1(a)도 단계에서 챔버의 초기 진공도(여기서, 1Torr = 133pa)로 장치를 완성하고, 확산된후 확산층의 시이트 저항의 유동에 관한 그래프이다. 제3도는 시이트 저항이 5 × 10-7Torr의 진공도에 대해 5% 또는 그 이상으로 상당히 유동하는 것을 가르킨다. 충분히 높은 진공도가 성취되지 않는다면 청결한 규소 기판을 얻을수 없거나 그 활성이 유지될 수 없다.3 is a graph of the flow of the sheet resistance of the diffusion layer after the device is completed and diffused to the initial vacuum of the chamber (here 1 Torr = 133 pa) in FIG. 1 (a). 3 shows that the sheet resistance flows significantly at 5% or more for a vacuum degree of 5 × 10 −7 Torr. If a sufficiently high vacuum is not achieved, a clean silicon substrate cannot be obtained or its activity cannot be maintained.

제1(b)도의 단계는 동일 진공 챔버 내측의 활성 표면상에 붕소 규화물 층(2)을 형성하는 단계를 포함한다. 본 실시예에 있어서, 붕소 규화물 층(2)은 붕소와 규소 사이의 기상 열적 반응(vapor phase thermal reaction)을 통해 형성된다. 특히, 붕소를 함유하는 처리 가스, 예를들면 디보렌(B2H6)은 규소 기판(1)을 600℃ 보다 높은 온도로 가열하는 상태에서 소정 압력으로 진공 챔버 내측으로 도입된다. 이 방법에 있어서, 처리 가스는 붕소원자 또는 붕소를 포함하는 분자가 기판내에 포함된 규소 원자와 직접적으로 반응하여 실리콘 콤파운드, 즉, 붕소 규화물을 형성하도록 열분해된다. 본 발명에 있어서, 붕소 규화물은 불순물 붕소의 원자 80% 또는 그 이상과 규소 원자 5 내지 20%를 함유하는 화합물이다. 이 반응은 초기 규소 표면(119)에서 상향과 하향 양쪽으로 진행한다. 열처리가 850℃ 또는 그 이상의 온도에서 몇분동안 또는 그 이상 지속되면, 붕소 원자는 붕소 규화물 층(2)에서 규소 기판(1)으로 도입되므로 동시에 붕소 확산층을 형성한다. 그러므로, 화학 혼합물 충을 형성하는 열처리의 온도는 더 많은 붕소 원자가 규소 기판으로 확산하지 못하도록 850℃보다 낮게 하는 것이 바람직하다.The step of FIG. 1 (b) comprises forming the boron silicide layer 2 on the active surface inside the same vacuum chamber. In this embodiment, the boron silicide layer 2 is formed through a vapor phase thermal reaction between boron and silicon. In particular, a processing gas containing boron, for example diborene (B 2 H 6 ) is introduced into the vacuum chamber at a predetermined pressure in a state in which the silicon substrate 1 is heated to a temperature higher than 600 ° C. In this method, the processing gas is pyrolyzed such that boron atoms or molecules containing boron react directly with silicon atoms contained in the substrate to form silicon compounds, ie boron silicides. In the present invention, the boron silicide is a compound containing 80% or more atoms of impurity boron and 5-20% of silicon atoms. This reaction proceeds both up and down at the initial silicon surface 119. If the heat treatment lasts for several minutes or longer at a temperature of 850 ° C. or higher, the boron atoms are introduced from the boron silicide layer 2 into the silicon substrate 1 and simultaneously form a boron diffusion layer. Therefore, the temperature of the heat treatment forming the chemical mixture charge is preferably lower than 850 ° C. to prevent more boron atoms from diffusing into the silicon substrate.

결과적으로 얻어진 붕소 규화물 막의 화합물은 제4도에 도시되어 있다. 그래프의 종좌표는 규소 함량(원자%), 횡좌표는 가열된 기판의 온도 또는 막 증착온도를 나타낸다. 본 발명자들의 실험 결과, 산소 함량이 1% 또는 그 이하 수준인 것으로 밝혀졌으며, 따라서, 붕소가 상기 규소를 제외한 화합물의 거의 전부를 차지한다. 규소 함량이 온도 증가에 따라 증가하여 900℃ 이상의 온도에서 20% 이하의 포화 규소 함량이 되게 되므로, 상기 그래프를 통해 막 증착 온도에 대한 규소 함량의 의존도를 명확히 알수 있다. 따라서, 이로부터, 붕소 함량이 80% 보다 적은 수준으로 감소되지 않는 것을 알 수 있다. 이 붕소 함량이 규소 기판과 고용액(solid solution) 형태가 되는 붕소 원자에 대한 용해성 한계보다 크다. 붕소 규화물이 화학적으로 그리고 물리적으로 안전한 확산원을 형성하기 위해 5% 또는 그 이상의 양의 규소를 요구하기 때문에, 막 증착이 600℃ 보다 높은 온도에서 이루어져야 한다는 것을 제4도의 그래프에서 알 수 있다.The resulting compound of the boron silicide film is shown in FIG. The ordinate plots the silicon content (atomic%) and the abscissa plots the temperature of the heated substrate or the film deposition temperature. As a result of the experiments of the inventors, it was found that the oxygen content is at the level of 1% or less, and thus boron occupies almost all of the compound except the silicon. Since the silicon content increases with increasing temperature, resulting in a saturated silicon content of 20% or less at a temperature of 900 ° C. or higher, the graph clearly shows the dependence of the silicon content on the film deposition temperature. Thus, it can be seen from this that the boron content does not decrease to levels below 80%. This boron content is greater than the solubility limit for boron atoms in the form of silicon substrates and solid solutions. Since boron silicides require 5% or more of silicon to form a chemically and physically safe diffusion source, it can be seen from the graph of FIG. 4 that the film deposition should take place at temperatures higher than 600 ° C.

제1(c)도 단계에서, 붕소 원자는 붕소 규화물 층(2)으로 부터 규소 기판(1)으로 확산되어 소정의 확산층(3)을 형성한다. 확산에 필요한 온도는 제1(b)도 단계에 사용된 온도보다 높게 설정되어야 한다.In the step (c) of FIG. 1, boron atoms are diffused from the boron silicide layer 2 to the silicon substrate 1 to form a predetermined diffusion layer 3. The temperature required for diffusion should be set higher than the temperature used in the first (b) degree step.

제5도는 제1(a)도 내지 제1(c)도의 연속 단계에서 도시한 바와 같이 제1(c)도 단계의 완료시 붕소 확산층(3)의 관찰된 저항을 나타낸 것이다. 그래프의 종좌표는 시이트 저항(Ω/sq)이고, 횡좌표는 붕소 규화물(SiB) 막의 두께(A)이다. 본 경우에 사용된 붕소 규화물은 900℃에서 증착에 의해 얻어졌으며 또, 900℃에서 확산 단계를 거쳤다. 100Å 또는 그 이상의 두께에서 증착된 SiB 막에서 안정적인 시이트 저항이 얻어진다는 것을 그래프에서 알 수 있다. 그후, 막 두께와 무관하게 일정한 시이트 저항이 얻어지며, 시이트 저항이 SiB 막의 두께를 증가함에 따라 동일하게 유지된다는 사실은 붕소의 확산 농도가 SiB 막의 두께와 무관하다는 것을 가르킨다. 따라서, 도핑은 두께의 약간의 유동이 있을지라도 SiB 막 100Å 또는 보다 두꺼운 것에 대해서 균일하게 작용될 수 있다.FIG. 5 shows the observed resistance of the boron diffusion layer 3 upon completion of the first (c) degree step as shown in the continuous steps of FIGS. 1 (a) to 1 (c). The ordinate of the graph is the sheet resistance (Ω / sq), and the abscissa is the thickness (A) of the boron silicide (SiB) film. The boron silicide used in this case was obtained by evaporation at 900 ° C. and went through a diffusion step at 900 ° C. It can be seen from the graph that a stable sheet resistance is obtained in a SiB film deposited at a thickness of 100 GPa or more. Thereafter, a constant sheet resistance is obtained regardless of the film thickness, and the fact that the sheet resistance remains the same as the thickness of the SiB film is increased indicates that the diffusion concentration of boron is independent of the thickness of the SiB film. Thus, doping can work uniformly for SiB films 100 kPa or thicker, even with some flow of thickness.

원자가 확산될때 붕소 규화물 막에서부터 규소 기판으로 용해성 한계를 초과확산하기 때문에, 붕소 규화물 막은 붕소에 대한 용해성 한계보다 많은 양의 붕소원자를 포함한다. 그외에도, 붕소 규화물 막 내측의 붕소에 대한 확산 상수는 규소기판 내측의 확산 상수보다 더 높아야 한다. 따라서, 붕소 규화물 막의 규소 함량은 과도하게 증가되지 않는다.The boron silicide film contains a higher amount of boron atoms than the solubility limit for boron, since the solubility limit is overdiffused from the boron silicide film to the silicon substrate as the atoms diffuse. In addition, the diffusion constant for boron inside the boron silicide film should be higher than the diffusion constant inside the silicon substrate. Therefore, the silicon content of the boron silicide film is not excessively increased.

붕소 규화물 층을 형성하기 전의 클리닝 단계는 규소 기판으로부터 자연 산화막을 제거하여 활성 표면을 노출시키기 위해 본 발명에서 반드시 필요하다. 제6도는 클리닝 단계의 효과를 분명히 도시하고 있다. 그래프의 종좌표는 붕소 확산층의 시이트 저항(ρs)을 나타내고, 횡좌표는 기판이 클리닝 단계를 겪기전 SiO2자연 산화막의 두께를 나타낸다. 본 경우에 있어서, 900℃에서 열 확산 처리를 받은 샘플이 측정을 위해 사용되었다. 약 10Å 또는 그 이하의 두께로 자연 산화막을 감소시키므로써 100Ω/sq 또는 그 이하의 시이트 저항을 얻을 수 있다는 것을 그래프에서 알 수 있다. 이것은 기판에서 나온 규소가 가스상에서 나온 붕소 원자와 보다 쉽게 작용하므로 붕소 규화물 막을 생성하는 것을 증명한다. 더우기, 고상 확산이 자연 산화막이 없이 확산원, 즉, 붕소 규화물층으로부터 직접적으로 발생되기 때문에, 고상 확산이 충분히 수행될 수 있다. 잔류 자연 산화막 양이 10Å또는 그 이상이고, 한편 붕소 확산층의 시이트 저항이 증가하면, 불순물 확산은 거의 일어나지 않는다. 즉, 자연 산화막의 존재는 안정한 붕소 규화물 막의 형성을 방해한다. 다시말하면, 붕소 규화물 막은 두께가 10Å 또는 그이하의 자연 산화막을 가지는 영역상에서만 선택적으로 형성될 수 있다. 에칭 방법은 스퍼터링으로 SiO2막에 붕소 규화물 막을 부분적으로 마스킹하는 단계와, 그후, 차례로 질산과 불화수소산을 사용하는 반복 처리에 의해 붕소 규화물 막을 에칭하는 단계와, 그후, 스텝메터(step meter)로 높이 차이를 측정하는 단계를 포함한다. 상기 측정에 있어서, 붕소 규화물 막을 800℃ 에서 열처리하여 준비된 샘플이 사용되었다. 한편, 리프트 오프(lift off) 방법은 SiO2막으로 미리 마스크된 부분을 가지는 Si 기판상에 붕소 규화물 막을 형성하는 단계와, 그후, SiO2막 마스킹을 제거한 후 스텝 메터로 막 두께(b)를 측정하는 단계를 포함한다. 그러나, 실제 대량 생산에 있어서, 필름 두께를 판정하기 위한 보다 간단한 방법이 요구된다. 이와 관련하는 판정 방법은 후술될 것이다.A cleaning step prior to forming the boron silicide layer is necessary in the present invention to expose the active surface by removing the native oxide film from the silicon substrate. 6 clearly shows the effect of the cleaning step. The ordinate of the graph represents the sheet resistance (ρ s ) of the boron diffusion layer, and the abscissa represents the thickness of the SiO 2 natural oxide film before the substrate undergoes the cleaning step. In this case, a sample subjected to heat diffusion treatment at 900 ° C. was used for the measurement. It can be seen from the graph that a sheet resistance of 100 Ω / sq or less can be obtained by reducing the native oxide film to a thickness of about 10 GPa or less. This demonstrates that silicon from the substrate more easily interacts with boron atoms from the gas phase, creating a boron silicide film. Moreover, since solid phase diffusion occurs directly from the diffusion source, i.e., the boron silicide layer, without a natural oxide film, solid phase diffusion can be sufficiently performed. If the amount of residual natural oxide film is 10 Pa or more, and the sheet resistance of the boron diffusion layer is increased, impurity diffusion hardly occurs. That is, the presence of the native oxide film prevents the formation of a stable boron silicide film. In other words, the boron silicide film may be selectively formed only on a region having a native oxide film having a thickness of 10 kPa or less. The etching method comprises partially masking the boron silicide film on the SiO 2 film by sputtering, thereafter etching the boron silicide film by an iterative process using nitric acid and hydrofluoric acid, and then with a step meter Measuring the height difference. In the above measurement, a sample prepared by heat treating the boron silicide film at 800 ° C. was used. On the other hand, the lift-off (lift off) method includes the steps of forming a film of boron silicide on a Si substrate having a pre-mask portion as a SiO 2 film, and thereafter, the SiO film thickness to the step meter after removing the second film masking (b) Measuring. However, in actual mass production, a simpler method for determining film thickness is required. A determination method in this regard will be described later.

관찰된 결과는 표 1에 요약되어 있다. 이 측정은 다른 조건 1과 2하에서 얻어진 붕소 규화물 막을 가지는 두 샘플에서 이루어졌다. 상기 조건 1은 붕소 규화물 막을 형성하기 위한 600초 동안 처리 가스를 도입하는 단계를 포함하며, 조건 2는 1,000 초동안 가스를 도입하는 단계를 포함한다. 표 1 은 조건 1하에서 리프트오프 방법에 의해 측정된 높이차(b)가 37Å이며, 이것은 에칭 방법에 의해 얻어진 84Å과 명백히 다르다. 조건 2하에서 얻어진 막에 대한 측정 결과에 대해서, 리프트 오프 방법에 의해 얻어진 65Å의 높이차(b)는 에칭 방법에 의해 얻어진 140Å와는 명백히 다르다. 에칭 방법은 막 두께가 보다 커지는 경향이 있다. 이로부터, 붕소 규화물 막 내측의 규소는 디보렌 등의 처리 가스가 규소 기판과 반응하여 형성된다는 것과, 붕고 규화물 막은 증착되는 것이 아니라, 규소와 붕소 사이의 열적 반응에 의해 형성되는 것이라는 것을 알수 있다.The observed results are summarized in Table 1. This measurement was made on two samples with boron silicide films obtained under different conditions 1 and 2. Condition 1 includes introducing a processing gas for 600 seconds to form a boron silicide film, and Condition 2 includes introducing a gas for 1,000 seconds. Table 1 shows that the height difference b measured by the lift-off method under condition 1 is 37 kV, which is clearly different from 84 kV obtained by the etching method. With respect to the measurement result for the film obtained under the condition 2, the height difference b of 65 kV obtained by the lift-off method is clearly different from 140 kV obtained by the etching method. The etching method tends to have a larger film thickness. From this, it can be seen that the silicon inside the boron silicide film is formed by reaction of a processing gas such as diborene with the silicon substrate, and that the borgo silicide film is formed by thermal reaction between silicon and boron rather than being deposited.

따라서, 붕소 규화물 막은 본 형성 메카니즘에 따라 규소 기판의 노출면상에효과적이고 선택적으로 형성된다. 산화막상에서는 붕소 규화물 막이 효과적으로 얻어지지 않으며, 산소, 붕소, 규소가 각각 표면으로부터 떨어져 분포되어 있는 막이 형성되게 된다. 이 막은 그 표면으로부터 확산된 붕소를 함유한 산화막이며, 따라서, 본 발명의 것과는 상이하다.Thus, the boron silicide film is effectively and selectively formed on the exposed surface of the silicon substrate in accordance with the present formation mechanism. The boron silicide film is not effectively obtained on the oxide film, and a film in which oxygen, boron, and silicon are distributed away from the surface, respectively, is formed. This film is an oxide film containing boron diffused from its surface, and therefore, differs from that of the present invention.

[표 1]TABLE 1

조건 1 : 가스 도입 기간 600 초Condition 1: gas introduction period 600 seconds

조건 2 : 가스 도입 기간 1,000 초Condition 2: gas introduction period 1,000 seconds

붕소 확산층 내측의 원자 붕소 농도의 깊이 프로파일은 제8도에 도시되어 있다. 그래프에 있어서, 원자 붕소 농도(atoms/cm3)와 깊이(nm)는 각각 종좌표와 횡좌표에 나타나 있다. 농도 프로파일은 SIMS(Secondary ion mass spectroscopy)를 사용하여 상이한 처리 기간으로 900℃에서 열 확산 처리를 받은 샘플상에 얻어졌다. 붕소 확산층은 열처리 시간이 증가되면서 보다 깊어지며, 반면 확산층의 표면내의 붕소 농도는 10 내지 60 분의 지속 시간동안 약 8 × 1019stoms/cm3의 일정 값을 유지한다. 이 특정 농도는 규소내의 붕소의 고용성 한계로 여거진다.The depth profile of atomic boron concentration inside the boron diffusion layer is shown in FIG. In the graph, atomic boron concentration (atoms / cm 3 ) and depth (nm) are shown in ordinate and abscissa, respectively. Concentration profiles were obtained on samples subjected to thermal diffusion treatment at 900 ° C. with different treatment periods using Secondary ion mass spectroscopy (SIMS). The boron diffusion layer deepens with increasing heat treatment time, while the boron concentration in the surface of the diffusion layer maintains a constant value of about 8 × 10 19 stoms / cm 3 for a duration of 10 to 60 minutes. This particular concentration is considered to be the high solubility limit of boron in silicon.

제9도는 화학 제품에 대해 저항을 시험하기 위한 실험을 통해 붕소 규화물 막상에서 얻어진 결과를 도시한 것이다. 확산 처리 전 상태의 노출된 규소 표면상에 형성된 붕소 규화물 막을 다수의 화학 제품을 사용하여 화학 처리를 하였다. 그후에, 붕소 확산층의 시이트 저항(ρs)가 측정되었다. 처리되지 않은 샘플상에 얻어진 시이트 저항이 비교를 위해 점선으로 도시되어 있다. 처리되지 않은 샘플과 비교하여, 질산과 고온 질산을 사용하는 화학 처리를 받은 샘플에서 시이트 저항이 다소 증가하지만, 이 증가가 작으며, 거의 무시할 수 있다는 것을 알 수 있다. 더우기, 각각 황산, 수성 과산화수소와 황산의 혼합물, 불화수소산과 인산을 사용하는 화학 처리는 시이트 저항에 영향이 없음을 알 수 있다. 그러므로, 붕소 규화물막은 화학 제품에 대해 매우 안전하다고 말할 수 있다.FIG. 9 shows the results obtained on boron silicide films through experiments for testing resistance to chemicals. Boron silicide films formed on the exposed silicon surface prior to diffusion treatment were chemically treated using a number of chemical products. Thereafter, the sheet resistance ρ s of the boron diffusion layer was measured. The sheet resistance obtained on the untreated sample is shown in dashed lines for comparison. Compared to the untreated sample, it can be seen that the sheet resistance is slightly increased in chemically treated samples using nitric acid and hot nitric acid, but this increase is small and almost negligible. Furthermore, it can be seen that chemical treatment using sulfuric acid, aqueous hydrogen peroxide and sulfuric acid, and hydrofluoric acid and phosphoric acid, respectively, did not affect sheet resistance. Therefore, it can be said that the boron silicide film is very safe for chemical products.

제10도에서는 제9도에 도시한 결과와 비교되도록 붕소 막의 화학 저항이 도시되어 있다. 그래프에 그려진 데이타는 확산원으로서 붕소 막을 사용하는 확산처리에 의해 얻어지는 붕소 확산층의 시이트 저항을 측정함으로써 얻어졌다. 이렇게 얻어지는 붕소막을 확산 처리 이전에 다수의 화학 제품을 사용하여 화학 처리를 하였다. 화학 처리되지 않은 샘플상에 얻어진 시이트 저항의 레벨이 그래프에 점선으로 도시되어 있다. 질산, 황산과 수성 과산화수소와의 혼합물, 불화수소산으로 각각의 처리를 받은 샘플에서 시이트 저항이 다소 증가됨을 알 수 있다. 특히, 고온 질산으로 처리된 샘플에서, 시이트 저항은 3kΩ/sq 까지 올라가는 것이 관찰된다. 매우 높은 저항은 고온 질산으로 처리할때 붕소막의 분해의 원인으로 발생하며, 상기 분해는 붕소 원자의 충분한 확산을 불가능하게 만든다. 결론적으로, 붕소막은 화학 저항에 대해 붕소 규화물 막보다 열등하다.In FIG. 10, the chemical resistance of the boron film is shown to be compared with the results shown in FIG. The data plotted on the graph was obtained by measuring the sheet resistance of the boron diffusion layer obtained by the diffusion treatment using a boron film as the diffusion source. The boron film thus obtained was subjected to chemical treatment using a plurality of chemical products before the diffusion treatment. The level of sheet resistance obtained on an untreated chemical sample is shown in dashed lines in the graph. It can be seen that the sheet resistance is slightly increased in the samples treated with nitric acid, a mixture of sulfuric acid and aqueous hydrogen peroxide, and hydrofluoric acid, respectively. In particular, in samples treated with high temperature nitric acid, the sheet resistance is observed to rise to 3 kΩ / sq. Very high resistance occurs due to decomposition of the boron film when treated with high temperature nitric acid, which makes it impossible to sufficiently diffuse the boron atoms. In conclusion, the boron film is inferior to the boron silicide film with respect to chemical resistance.

본 발명의 불순물 확산 공정에 따른 제2 실시예를 제11(a)도 내지 제11(d)도를 참조로 설명한다. 제11(a)도 단계는 표면으로부터 자연 산화막을 제거하기 위한 Si 기판(101)을 클리닝하는 단계를 포함한다. 이 단계는 제1(a)도에 도시한 단계와 유사하다. 연속해서 제11(b)도 단계에서, 붕소막(102)이 Si 기판(101)의 노출 활성표면상에 증착된다. 이 단계는 붕소막(102)이 제1 실시예의 붕소 규화물 막대신에 기판의 표면상에 한번 증착된다는 점이 제1 실시예의 제1(b)도에 도시한 것과 다르다. 그후, 제11(c)도 단계에서, 붕소막(102)은 붕소 규화물 막(103)으로 바뀐다. 붕소막이 붕소 규화물 막에 비해 화학적으로 불안전하기 때문에, 붕소막(102)이 즉시 N2가스 분위기 하에 놓여지거나, 반응하여 규화물을 만드는 것이 양호하다. 그렇지않으면, 붕소막은 공기에 노출되어 쉽게 산화된다. 붕소막이 붕소 규화물 막(103)으로 반응할때, 매우 얇은 붕소 확산층이 Si 기판(101)과 붕소 규화물 막(103) 사이에 동시에 형성된다. 제11(d)도의 최종 단계에서, 붕소 규화물 막(103)내의 원자 붕소가 Si 기판(101)으로 확산하게 된다. 이 제11(d)도 단계는 제1(c)도에 도시한 단계와 같은 방법으로 이루어진다. 더우기, 붕소 확산층(104)은 붕소 규화물을 얻기 위해서 붕소와 규소를 반응시킬때 사용되는 것보다 더 높은 온도에서 추가의 확산 처리함으로써 자유롭게 제어될 수 있다. 농도가 온도의 함수인 용해성 한계에 의존하기 때문에 보다 높은 온도에서의 추가의 확산 처리는 예를들어, 표면의 확산 붕소 농도를 증가시킨다.A second embodiment according to the impurity diffusion process of the present invention will be described with reference to FIGS. 11 (a) to 11 (d). Step 11 (a) includes cleaning the Si substrate 101 for removing the native oxide film from the surface. This step is similar to the step shown in FIG. 1 (a). Subsequently, in step 11 (b), the boron film 102 is deposited on the exposed active surface of the Si substrate 101. This step differs from that shown in FIG. 1 (b) of the first embodiment in that the boron film 102 is deposited once on the surface of the substrate in the boron silicide rod of the first embodiment. Thereafter, in step 11 (c), the boron film 102 is replaced with the boron silicide film 103. Since the boron film is chemically unstable compared with the boron silicide film, it is preferable that the boron film 102 be immediately placed in an N 2 gas atmosphere or react to form a silicide. Otherwise, the boron film is exposed to air and easily oxidized. When the boron film reacts with the boron silicide film 103, a very thin boron diffusion layer is simultaneously formed between the Si substrate 101 and the boron silicide film 103. In the final step of FIG. 11 (d), atomic boron in the boron silicide film 103 diffuses into the Si substrate 101. This eleventh step (d) is performed in the same manner as the one shown in FIG. Moreover, the boron diffusion layer 104 can be freely controlled by further diffusion treatment at higher temperatures than those used when reacting boron and silicon to obtain boron silicides. Further diffusion treatment at higher temperatures, for example, increases the concentration of diffused boron on the surface since the concentration depends on the solubility limit as a function of temperature.

본 실시예에서의 특징 단계인 제11(b)도 단계를 하기에 보다 상세히 설명한다. 제11(a)도 단계의 기판 클리닝 완료후, 자연 산화막의 제거에 사용되는 수소가스의 도입이 중단되고, 기판의 온도가 700℃ 보다 낮은 레벨로 설정되고 여기에서는 붕소는 규화물 반응을 격지 않는다. 목표 온도와 안정 상태를 유지한 후, 붕소를 함유하는 처리가스 또는 붕소 화합물, 즉, 디보렌(B2H6)의 가스를 예를들어, 진공 챔버의 내부 압력이 1.3 × 10-2Pa 에서 유지되는 조건하에서 예정된 지속 시간동안 Si 기판(101)의 표면에 도입시킴으로써, 붕소막(102)을 형성한다. 이 경우에 기판 온도는 디보렌을 열분해하고 붕소를 증착하기 위해 필요한 700℃ 보다 낮은 레벨로 설정된다. 적합하게, 기판 온도는 증착 속도를 가속하는 관점에서 보면 500 에서부터 700℃ 의 범위내에서 선택된다. 그러나, CVD 막의 경우에, 400℃의 기판 온도에서의 막 증착은 다량의 수소를 함유하는 붕소막(102)의 형성을 이끈다. 이와 달리, 붕소막은 700℃ 또는 그이상의 온도에서 증착 처리를 받을 수도 있다. 이 경우에, 제4도의 그래프에서 알 수 있는 바와 같이, 붕소 규화물 막(103)의 형성은 붕소막의 형성과 동시에 부분적으로 진행된다고 생각된다. 흡수된 붕소의 양, 즉, 붕소막(102)의 막두께는 기판 온도와 챔버로 도입되는 디보렌 가스의 지속시간과 압력을 제어함으로써 원하는 수준으로 설정될 수 있다. 붕소막은 얇은 막이 형성되는 동안 Si 기판의 노출 표면상에 선택적으로 형성된다. 그후, 이렇게 얻어진 붕소막(102)이 반응하여 붕소 규화물막(103)을 형성한다. 특히, 붕소막(102) 내측의 붕소원자는 규소 기판(101) 내측의 규소 원자와 반응하여 붕소 규화물 막(103)을 형성한다. 그러므로, 붕소 규소막(103)이 규소 기판의 노출 표면상에 붕소막(102)을 형성하는 부분에 선택적으로 형성되는 것을 알 수 있다. 붕소막이 산화막 위에 형성될때, 붕소 원자는 단지 산화막내로만 확산한다. 제11(d)도 단계에서, 붕소 확산층(104)은 고체 확산원으로서 붕소 규화물 막(103)을 사용해서 형성된다.The eleventh step (b), which is the feature step in this embodiment, is also described in more detail below. After completion of the substrate cleaning in step 11 (a), introduction of hydrogen gas used for removal of the native oxide film is stopped, and the temperature of the substrate is set at a level lower than 700 ° C., in which boron does not break the silicide reaction. After maintaining a stable temperature and a target temperature, a process gas containing boron or a boron compound, ie, a gas of diborene (B 2 H 6 ), for example, has an internal pressure of 1.3 × 10 −2 Pa The boron film 102 is formed by introducing it to the surface of the Si substrate 101 for a predetermined duration of time under the conditions maintained. In this case the substrate temperature is set at a level lower than 700 ° C. needed to pyrolyze diborene and deposit boron. Suitably, the substrate temperature is selected within the range of 500 to 700 ° C. in view of accelerating the deposition rate. However, in the case of a CVD film, the film deposition at a substrate temperature of 400 ° C. leads to the formation of the boron film 102 containing a large amount of hydrogen. Alternatively, the boron film may be subjected to a deposition process at a temperature of 700 ° C or higher. In this case, as can be seen from the graph of FIG. 4, it is considered that the formation of the boron silicide film 103 proceeds partially at the same time as the formation of the boron film. The amount of boron absorbed, ie, the film thickness of the boron film 102, can be set to a desired level by controlling the substrate temperature and the duration and pressure of the diborene gas introduced into the chamber. The boron film is selectively formed on the exposed surface of the Si substrate while the thin film is formed. Thereafter, the boron film 102 thus obtained reacts to form the boron silicide film 103. In particular, the boron atoms inside the boron film 102 react with the silicon atoms inside the silicon substrate 101 to form the boron silicide film 103. Therefore, it can be seen that the boron silicon film 103 is selectively formed in the portion forming the boron film 102 on the exposed surface of the silicon substrate. When the boron film is formed on the oxide film, the boron atoms only diffuse into the oxide film. In the eleventh step (d), the boron diffusion layer 104 is formed using the boron silicide film 103 as a solid diffusion source.

본 실시예에서, 붕소막(102)은 디보렌 가스를 열분해하고, 그후 이로부터 얻어진 붕소 원자가 Si 기판의 활성 표면상에 흡수되도록 함으로써 형성된다. 그러나, 본 발명에 따른 공정은 여기에 제한되지 않고, MBE(molecular beam epitaxy) 화학적 기상 증착(CVD, chemical vapor deposition), 진공 증착, 스퍼터링 등을 포함하는 물리적 기상 증착(PVD, physical vapor deposition)과 같은 다른 공정도 붕소막(102)의 증착에 잘 적용될 수 있다. 더욱이, 스핀 코팅과 같은 방법이 사용될수 있다. 그후, 실온의 레벨에서 실행할 수 있는 저온 공정도 붕소막(102)을 형성하기 위해 적용될 수 있다.In this embodiment, the boron film 102 is formed by pyrolysing diborene gas, and then allowing boron atoms obtained therefrom to be absorbed on the active surface of the Si substrate. However, the process according to the present invention is not limited thereto, and physical vapor deposition (PVD) including molecular beam epitaxy (CVD) chemical vapor deposition (CVD), vacuum deposition, sputtering and the like; Other processes such as may be well applied to the deposition of the boron film 102. Moreover, methods such as spin coating can be used. Thereafter, a low temperature process that can be performed at a level of room temperature can also be applied to form the boron film 102.

본 실시예의 공정은 한번 붕소막(102)을 형성하고 그후 그것을 열처리하여 붕소 규화물 막(103)을 얻는 단계를 포함한다. 상술한 바와 같이, 붕소막(102)은 특히 화학 제품을 사용하여 쉽게 에칭될 수 있다. 그러므로, 붕소 확산층(104) 또는 붕소 확산 영역을 선택적으로 형성할때, 본 실시예의 공정을 사용해서 붕소막(102)을 패턴화하는 것이 바람직하다. 고온 질산이 예를들어 에칭 용액으로써 우수하게 사용될 수 있는 것을 제10도의 그래프에서 알 수 있다. 또다르게, 이온 밀링(milling) 또는 건식 에칭이 습식 에칭 대신에 사용될 수 있다.The process of this embodiment includes the step of forming the boron film 102 once and then heat treating it to obtain the boron silicide film 103. As described above, the boron film 102 can be easily etched, particularly using chemicals. Therefore, when selectively forming the boron diffusion layer 104 or the boron diffusion region, it is preferable to pattern the boron film 102 using the process of this embodiment. It can be seen from the graph of FIG. 10 that high temperature nitric acid can be used well as an etching solution, for example. Alternatively, ion milling or dry etching may be used instead of wet etching.

도핑제(dopant) 농도의 정확한 제어를 위해 붕소 규화물 막과 붕소막 사이의화학 성질의 차이를 이용할 수 있다. 일반적으로, B2H6이 600℃ 이상으로 가해질때 규소와 이미 반응한 붕소 규화물 막상에 반응되지 않은 붕소막이 남는다. 다시말하면, 흡수된 붕소층은 이런 처리 조건의 경우에 붕소 규화물 층과 붕소층으로 구성된다. 확산 단계에서의 붕소막의 존재는 흡수된 붕소층의 형성과 고상 확산사이의 처리 단계에서 붕소막의 화학 처리에 대한 불안정과 막 두께의 분포에 의존하는 시이트 저항의 비균일한 분포와 같은 바람직하지 않은 결과를 발생시킨다. 그래서, 고상 확산에 앞서 붕소막이 제거되는 것이 붕소로 도핑된 층내의 캐리어 농도의 정확한 제어를 얻는데 매우 효과적이다. 유사하게, 600℃ 보다 낮은 온도에서의 B2H6주입의 경우에, 붕소막은 600℃ 이상의 열처리에 의해 부분적으로 붕소 규화물 막으로 바뀌고 계속해서 반응되지 않은 붕소막은 고상 확산 이전에 선택적으로 제거된다. 그러므로, 규화물 형성이 단지 온도에 의해서만 제한되면 붕소 규화물 막의두께는 반드시 균일하게 만들어진다.Differences in the chemical properties between the boron silicide film and the boron film can be used for accurate control of the dopant concentration. Generally, when B 2 H 6 is applied at 600 ° C. or higher, an unreacted boron film remains on the boron silicide film that has already reacted with silicon. In other words, the absorbed boron layer consists of a boron silicide layer and a boron layer in the case of such treatment conditions. The presence of the boron film in the diffusion step is an undesirable result such as instability to the chemical treatment of the boron film in the treatment step between the formation of the absorbed boron layer and the solid phase diffusion and non-uniform distribution of sheet resistance depending on the distribution of the film thickness. Generates. Thus, the removal of the boron film prior to solid phase diffusion is very effective in obtaining accurate control of the carrier concentration in the boron doped layer. Similarly, in the case of B 2 H 6 implantation at a temperature lower than 600 ° C., the boron film is partially converted to a boron silicide film by a heat treatment of 600 ° C. or higher and the unreacted boron film is selectively removed before solid phase diffusion. Therefore, if the silicide formation is limited only by temperature, the thickness of the boron silicide film is necessarily made uniform.

제12(a)도 내지 제12(c)도를 참조하여, 본 발명에 따른 불순물 확산의 제3실시예를 하기에 설명한다. 붕소 규화물 막을 위한 규소 원자가 규소 기판에서 가해지는 상술의 제 1 및 제 2 실시예와 대조적으로, 제 3 실시예는 가스 공급에 의해 붕소 원자와 규소 원자 모두를 공급하는 단계를 포함한다. 제12(a)도 단계에서, 자연 산화막은 Si 기판(301)의 표면에서 제거된다. 이 단계는 상술의 제1 및 제2 실시예와 유사하다. 제12(b)도 단계는 Si 기판(301)의 노출 활성 표면상에 붕소 규화물 막을 형성하기 위한 가스로써 디보렌(B2H6)과 디크로실란(SiH2Cl2)을 공급하는 단계를 포함한다. 진공 챔버와 웨이퍼는 상기 단계동안 모두 800℃ 로 가열되었다. 붕소 규화물 막은 예를들어 1 × 10-3Torr 의 압력의 디보렌과 1 × 10-6Torr 의 디크로로실란에 의해 약 10Å/min의 속도로 Si 기판(301)의 표면에 선택적으로 증착될 수 있다. 본 실시예에서, 붕소 규화물 막(302)은 Si 기판(301)의 표면의 상부상에 형성된다. 붕소 원자와 규소 원자 둘다 가스의 열분해를 통해 외부에서 공급되기 때문에, 붕소 규화물 막은 증착 형태중 하나가 된다. 규소 원자를 공급하기 위한 가스로써 실란(SiH4)의 사용은 약 500℃ 보다 낮은 온도에서 붕소 규화물 막을 형성할 수 있다.12 (a) to 12 (c), a third embodiment of impurity diffusion according to the present invention will be described below. In contrast to the first and second embodiments described above, wherein silicon atoms for the boron silicide film are applied to the silicon substrate, the third embodiment includes supplying both boron atoms and silicon atoms by gas supply. In step 12 (a), the native oxide film is removed from the surface of the Si substrate 301. This step is similar to the first and second embodiments described above. FIG. 12B illustrates supplying diborene (B 2 H 6 ) and dicrosilane (SiH 2 Cl 2 ) as a gas for forming a boron silicide film on the exposed active surface of the Si substrate 301. Include. The vacuum chamber and wafer were both heated to 800 ° C. during this step. Be selectively deposited on the surface of the boron silicide film, for example 1 × 10 -3 Torr of pressure diborane alkylene with 1 × 10 -6 Torr Si substrate 301 at about a rate of 10Å / min by the silane as thickeners of Can be. In this embodiment, the boron silicide film 302 is formed on top of the surface of the Si substrate 301. Since both boron atoms and silicon atoms are supplied externally through pyrolysis of gas, the boron silicide film becomes one of the deposition forms. The use of silane (SiH 4 ) as the gas for supplying silicon atoms can form boron silicide films at temperatures lower than about 500 ° C.

깊은 확산층을 제조하는 경우, 연속되는 제12(c)도 단계에서, 붕소 규화물막 내측의 붕소 원자는 규소 기판(301)으로 열적으로 확산하여 붕소 확산층(303)을만든다. 불순물 원자를 함유하는 규소의 에피텍셜(epitaxial) 성장에 근거한 종래 공정에 비교한 본 실시예의 특성은 본 발명에 따른 붕소 규화물 막이 주 성분으로써 붕소를 포함한다는 것이다. 특히, 붕소는 규소내의 용해성 한계보다 훨씬 높은양으로, 그리고 전체막의 50% 또는 그이상의 양으로 막에 사용된다. 종래 에피텍셜 성장에 의해 얻어진 막은 용해성 한계보다 적은 양의 붕소를 포함하며, 이들의 조직도 역시 규소의 조직에 기초한 것이다.In the case of manufacturing the deep diffusion layer, in the sequential twelfth step (c), the boron atoms inside the boron silicide film are thermally diffused to the silicon substrate 301 to form the boron diffusion layer 303. The characteristic of this embodiment compared to the conventional process based on epitaxial growth of silicon containing impurity atoms is that the boron silicide film according to the present invention contains boron as a main component. In particular, boron is used in membranes in amounts much higher than the solubility limit in silicon and in amounts of 50% or more of the entire membrane. Membranes obtained by conventional epitaxial growth contain less boron than the solubility limit, and their structure is also based on silicon.

본 발명의 제4 실시예에 따른 불순물 확산 공정을 제13(a)도 내지 제13(e)도를 참조하여 하기에 설명한다. 본 실시예에 따른 상기 공정은 제2 실시예를 개량한 것이며, 붕소 규화물을 형성하기 위한 규소과 붕소의 반응 또는 확산중에 규화물 막으로부터 외부로의 붕소 원자의 확산(외부 확산)을 막거나 상기 붕소막의 산화를 막기 위한 목적으로 덮개막이 형성되는 것을 특징으로 한다. 제13(a)도 단계는 Si 기판(111) 표면의 클리닝을 포함한다. 다음 제13(b)도 단계에서, 붕소막(112)은 상기 Si 기판(111)의 표면상에 증착되고, 이 단계는 제1(b)도 에 참조된 단계와 같은 방법으로 실행된다. 그런 다음, 붕소막(112)은 다음 제13(c)도 단계에서 덮개막(113)으로 피복된다.An impurity diffusion process according to a fourth embodiment of the present invention will be described below with reference to FIGS. 13 (a) to 13 (e). The process according to the present embodiment is an improvement of the second embodiment, and prevents the diffusion (external diffusion) of boron atoms from the silicide film to the outside during the reaction or diffusion of silicon and boron to form boron silicide, An overcoat is formed for the purpose of preventing oxidation. Step 13 (a) includes cleaning the surface of the Si substrate 111. In the next FIG. 13 (b) step, the boron film 112 is deposited on the surface of the Si substrate 111, and this step is performed in the same manner as the step referred to in FIG. 1 (b). Then, the boron film 112 is covered with the overcoat 113 in the next step 13 (c).

그후, 제13(d)도 단계에서는 붕소막(112)을 700℃ 또는 그 이상의 기판 온도에서 열처리함으로써 상기 붕소막을 붕소 규화물 막(114)으로 전환시킨다. 마지막 제13(e)도 단계에서, 붕소는 확산원으로써 붕소 규화물 막(114)을 사용하여 상기 기판(111)내로 확산된다. 결과적으로, 붕소 확산층(115)은 Si 기판(111)과 붕소 규화물 막(114) 사이의 경계부에 동시에 형성되며 상기 덮개막(113)에 의해 외부 확산이 방지된다. 즉, 상기 덮개막(113)은 붕소 규화물 막(114)으로부터 그 상부 측상에 형성된(도시하지 않은) 막내로의 붕소 확산을 막는다. 상기 덮개막은 예를 들어 규소 질산막으로 만들어질 수 있으며 CVD 등에 의해서도 형성될 수 있다. 상기 덮개막은 붕소막으로부터 규화물 막의 형성을 피하기 위해 700℃ 보다 낮은 온도에서 형성된다.Thereafter, in the step 13d, the boron film 112 is heat-treated at a substrate temperature of 700 ° C. or higher to convert the boron film into the boron silicide film 114. In the final step 13 (e), boron is diffused into the substrate 111 using the boron silicide film 114 as a diffusion source. As a result, the boron diffusion layer 115 is formed at the boundary between the Si substrate 111 and the boron silicide film 114 at the same time and external diffusion is prevented by the overcoat 113. That is, the overcoat 113 prevents boron diffusion from the boron silicide film 114 into the film formed (not shown) on the upper side thereof. The overcoat may be made of, for example, a silicon nitrate film and may also be formed by CVD or the like. The overcoat is formed at a temperature lower than 700 ° C. to avoid formation of a silicide film from the boron film.

본 발명의 불순물 확산 공정에 따른 제5 실시예를 제14도를 참조하여 하기에 설명한다. 제1 단계(A)에서, Si 기판(121)의 표면이 클리닝된다. 다음 단계(B)에서, 붕소 규화물 막(122)은 상기 Si 기판(121)상에 직접적으로 형성된다. 이때, 상기 기판은 붕소 규화물 막(122)과 Si 기판(121) 사이에 붕소 확산층(123)을 동시에 형성하도록 700℃ 또는 그 이상으로 가열된다. 즉, 상기 단계(B)는 불순물인 붕소를 붕소 규화물 막(122)에서부터 규소 기판(121)까지 도입하기 위해 열확산 처리를 포함한다.A fifth embodiment according to the impurity diffusion process of the present invention is described below with reference to FIG. In a first step A, the surface of the Si substrate 121 is cleaned. In a next step (B), a boron silicide film 122 is formed directly on the Si substrate 121. In this case, the substrate is heated to 700 ° C. or higher to simultaneously form the boron diffusion layer 123 between the boron silicide film 122 and the Si substrate 121. That is, the step (B) includes a thermal diffusion process to introduce boron as an impurity from the boron silicide film 122 to the silicon substrate 121.

상술된 바와 같이, 본 실시예에 따른 상기 공정은 붕소 규화물 층을 형성하는 처리 단계와 확산 단계가 단일 단계로 실행된다는 점에서 제1(a)도 내지 제1(c)도에 도시된 제1 실시예와 다르다. 불순물 농도의 원하는 깊이 프로파일을 갖는 붕소 확산층(123)은 붕소 규화물 막을 형성하기 위한 처리단계와 기판의 온도 및 가열 지속 시간을 조절하므로써 얻을 수 있다. 다양한 열처리의 지속 시간에 관하여, 제8도에 도시된 그래프가 참조될 수 있다. 이 경우, 상기 기판은 약 1,100℃에 달하는 범위내에 있는 온도 설정에서 가열 및 어닐링된다.As described above, the process according to the present embodiment is the first shown in FIGS. 1 (a) to 1 (c) in that the processing step for forming the boron silicide layer and the diffusion step are performed in a single step. It differs from an Example. Boron diffusion layer 123 having a desired depth profile of impurity concentration may be obtained by controlling the processing steps for forming the boron silicide film and controlling the temperature and duration of heating of the substrate. With regard to the duration of various heat treatments, reference may be made to the graph shown in FIG. In this case, the substrate is heated and annealed at a temperature setting within the range of about 1,100 ° C.

그러나, 붕소 규화물 층을 형성하는 단계와 확산 단계는 일반적으로 구별되며, 온도 및 기압과 같은 조건이 서로 다르다. 상기 단계들을 분리하여 처리하는데 있어, 상기 확산 단계 또는 어닐링 단계는 진공 또는 불활성 가스 환경하에서 실행된다. 상기 단계들을 수행함으로써, 확산원으로서 붕소 규화물 막(122)을 사용하는 붕소 확산층(123)이 형성되는 한편 동시에 붕소 원자와 같은 불순물을 활성화시킨다. 원하는 불순물 농도 및 접속 깊이를 갖는 붕소 불순물 확산층(123)은 기판온도 및 가열 지속시간 등과 같은 어닐링 조건들을 조절함으로써 얻을 수 있다. 본 실시예의 공정에 의해 형성된 붕소 규화물 막(122)은 동일한 진공실내에서 어닐링되지만, 상기 공정은 상술한 바와 같은 형태에 제한될 필요는 없으며, 상기 기판을 진공실로부터 꺼내어 램프 어닐링 공정을 사용하는 다른 장치내에서 어닐링시키는 것과 같은 수정도 가능하다.However, the step of forming the boron silicide layer and the diffusion step are generally distinguished, and conditions such as temperature and air pressure are different from each other. In separating and treating the steps, the diffusion step or annealing step is carried out in a vacuum or inert gas environment. By performing the above steps, a boron diffusion layer 123 using the boron silicide film 122 as a diffusion source is formed while simultaneously activating impurities such as boron atoms. The boron impurity diffusion layer 123 having a desired impurity concentration and connection depth can be obtained by adjusting annealing conditions such as substrate temperature and heating duration. The boron silicide film 122 formed by the process of this embodiment is annealed in the same vacuum chamber, but the process need not be limited to the form as described above, and another apparatus using the lamp annealing process by removing the substrate from the vacuum chamber. Modifications such as annealing within are also possible.

일단 붕소 규화물 막이 형성된 후에는 열처리를 위한 조건을 설정하는데 특별히 주의해야 한다. 제15도는 확산원으로서 800℃ 에서 형성된 붕소 규화물 막을 사용하여 900℃의 N2가스 환경내에서 열적으로 어닐링함으로써 얻어지는 확산층의 막 저항을 나타낸다. 가로 좌표는 상기 확산층이 900℃에서 어닐링을 실행하기 전에 800℃에서 머무르는 시간 간격을 나타내고, 세로 좌표는 확산층의 시이트 저항과, 900℃에서 확산층을 어닐링한 후 얻어지는 상기 층의 평면내의 상기 시이트 저항의 동요를 나타낸다. 상기 확산층은 800℃에서 N2가스 환경과 02가스 환경내에 남겨져 있다. 상기 시이트 저항은 900℃의 어닐링 온도 이하의 낮은 온도에서 조차 대기중에 적은 양으로 포함된 산소에 의해 매우 큰 변화를 일으킨다는 것이 제15도에 나타나 있다. 산소에의 노출 시간이 짧을때, 예를들어, 800℃에서 30분간 일때 확산은 가속된다. 상기 노출 시간이 800℃에서 30 분 또는 그 이상으로 길때, 붕소 규화물 막은 산화되어 높은 시이트 저항을 형성한다. 따라서, 확산 단계에서 어닐링 처리 단계까지의 변환 단계동안 온도 및/또는 대기 뿐만 아니라 상기 노출 시간도 조절되어야 한다. 양호하게는, 상기 어닐링 처리는 산화가 일어나지 않게 유지되는 환경하에서 처리된다. 만약 상기 환경에 피할 수 없는 산소가 포함되어 있다면 변환 단계 동안의 시간 및 공정은 조절되어야 한다.Once the boron silicide film is formed, special care must be taken to set the conditions for the heat treatment. FIG. 15 shows the film resistance of the diffusion layer obtained by thermally annealing in an N 2 gas environment at 900 ° C. using a boron silicide film formed at 800 ° C. as the diffusion source. The abscissa represents the time interval in which the diffusion layer stays at 800 ° C. before performing annealing at 900 ° C., and the ordinate indicates the sheet resistance of the diffusion layer and the sheet resistance in the plane of the layer obtained after annealing the diffusion layer at 900 ° C. Indicates agitation. The diffusion layer is left in the N 2 gas environment and the 0 2 gas environment at 800 ° C. It is shown in FIG. 15 that the sheet resistance causes a very large change by oxygen contained in small amounts in the atmosphere even at low temperatures below the annealing temperature of 900 ° C. When the exposure time to oxygen is short, for example, at 800 ° C. for 30 minutes, diffusion is accelerated. When the exposure time is longer than 30 minutes or more at 800 ° C., the boron silicide film is oxidized to form a high sheet resistance. Therefore, the exposure time as well as the temperature and / or atmosphere must be adjusted during the conversion step from the diffusion step to the annealing treatment step. Preferably, the annealing treatment is performed under an environment where oxidation does not occur. If the environment contains unavoidable oxygen, the time and process during the conversion step must be controlled.

제16도는 확산원으로서 800℃에서 형성된 붕소 규화물 막을 사용하여 N2가스 환경에서 900℃로 확산과 어닐링시킨 후에, 800℃로 유지하여 얻어지는 확산층 경우의 웨이퍼내에서의 시이트 저항과 평면내의 그 동요를 나타낸다. 상기 도면의 횡좌표는 800℃에서의 상기 확산층의 노출 시간을 나타낸다. 상기 시이트 저항은 또한 어닐링시킨 후 확산층상에서 발생하는 산화에 의해 증가된다는 것이 도면으로부터 분명해진다.FIG. 16 shows the sheet resistance in the wafer and its fluctuations in the plane in the case of the diffusion layer obtained by maintaining at 800 ° C after diffusion and annealing at 900 ° C in an N 2 gas environment using a boron silicide film formed at 800 ° C as a diffusion source. Indicates. The abscissa of the figure shows the exposure time of the diffusion layer at 800 ° C. It is evident from the figure that the sheet resistance is also increased by oxidation occurring on the diffusion layer after annealing.

붕소 규화물 막을 형성한 이후의 열처리 즉, 어닐링뿐아니라 어닐링시킨 이후 또는 이전의 저온 처리는 높은 진공 상태 또는 산소가 전혀없는 불활성 가스 환경내에서 모두 수행되어야 한다는 것이 상술된 것으로부터 결론지어진다.It is concluded from the above that the heat treatment after the formation of the boron silicide film, ie the annealing as well as the annealing before or after the annealing, must be carried out both in a high vacuum or in an inert gas environment free of oxygen.

상기 어닐링 단계는 N2가스와 같은 불활성 가스 환경 또는 진공 상태에서 수행되는 것이 양호하다. 만약, 상기 어닐링이 산소가스, 습기 등을 포함하는 활성 대기내에서 실행된다면, 붕소 규화물 막의 표면은 산화되어 붕소 확산층내에 균일하지 않은 시이트 저항을 발생시키게 된다. 제17도는 활성 대기내에서 어닐링되어 변화된 붕소 규화물 막 표면의 마이크로 그래프이다. 상기 어닐링 공정은 웨이퍼의 표면상에 부분적으로 유백색의 하얀 외형을 나타내는 미세한 낱알들을 만들어낸다는 것을 볼 수 있다. 1000 배의 확대도에서 유백색의 하얀 부분을 관찰함으로써, 붕소 산화물과 붕소 규소 산화물의 미세한 낱알들을 포함하고 있다는 것을 발견할 수 있다. 상기 부분의 시이트 저항은 매우 높다. 이것은 산화로 붕소 규화물 막내에 합체된 산소에 의한 것이다.The annealing step is preferably carried out in an inert gas environment such as N 2 gas or in a vacuum. If the annealing is performed in an active atmosphere containing oxygen gas, moisture, or the like, the surface of the boron silicide film is oxidized to generate non-uniform sheet resistance in the boron diffusion layer. FIG. 17 is a micrograph of the boron silicide film surface annealed and changed in an active atmosphere. It can be seen that the annealing process produces fine grains that exhibit a partially milky white appearance on the surface of the wafer. By observing the milky white part at 1000 times magnification, it can be found that it contains fine grains of boron oxide and boron silicon oxide. The sheet resistance of this part is very high. This is due to oxygen incorporated into the boron silicide film by oxidation.

다른 환경 조건하에서 어닐링시킨 미세 낱알들의 형태는 표 2에 요약되어 있다. 서로 다른 어닐링 온도 및 환경에서 얻은 미세 낱알들의 형태는 상기 표에 주어져 있다. 0 표는 미세 낱알들이 관찰되지 않았음을 나타내고 X 표는 미세 낱알들의 발생을 나타낸다. 표 2 에서는 진공 또는 질소 가스 환경에서는 어떤 온도에서도 어닐링시킴에 의한 미세 낱알이 형성되지 않았음을 나타낸다. 반대로, 산소 가스 환경내에서의 어닐링은 붕소 규화물 막의 표면 산화에 의해 500℃ 에서 800℃ 까지의 온도 범위에서 미세 낱알들을 발생한다. 비슷하게, 미세 낱알들은 습기를 포함한 환경내에서의 어닐링에 의해서도 형성된다.The shape of the micro grains annealed under different environmental conditions are summarized in Table 2. The shapes of the fine grains obtained at different annealing temperatures and environments are given in the table above. The 0 table indicates that no fine grains were observed and the X table indicates the occurrence of fine grains. Table 2 shows that no fine grains were formed by annealing at any temperature in a vacuum or nitrogen gas environment. In contrast, annealing in an oxygen gas environment generates fine grains in the temperature range of 500 ° C. to 800 ° C. by surface oxidation of the boron silicide film. Similarly, fine grains are also formed by annealing in an environment containing moisture.

상기 미세 낱알의 형성을 막기 위해, 확산은 800℃ 이상의 온도에서 실행되어야 한다. 더욱이, 확산 단계를 위한 높이 온도를 이루기 위한 가열율 또는 고온으로 부터의 냉각율은 10℃/min 또는 그이상으로 설정되어야 한다. 상기 온도의 상승 및 하강율을 증가시킴으로써, 500℃ 에서 800℃ 까지의 온도 범위내의 처리시간은 미세 낱알들의 형성을 막기 위해 감소될 수 있다. 실온에서부터 붕소 규화물 층을 위한 초기 가열 온도는 500℃ 보다 낮아야 한다. 만약, 초기 온도가 500℃ 보다 높게 되면, 미세 낱알들의 발생을 막을 수 없다.In order to prevent the formation of the fine grains, diffusion must be carried out at a temperature of 800 ° C. or higher. Moreover, the heating rate or cooling rate from high temperature to achieve the height temperature for the diffusion step should be set at 10 ° C / min or higher. By increasing the temperature rise and fall rates, the treatment time in the temperature range from 500 ° C. to 800 ° C. can be reduced to prevent the formation of fine grains. The initial heating temperature for the boron silicide layer from room temperature should be lower than 500 ° C. If the initial temperature is higher than 500 ° C., the generation of fine grains cannot be prevented.

[표 2]TABLE 2

본 발명의 불순물 확산 공정에 따른 반도체 디바이스 제조에 있어서, 고상 확산원으로써 사용되는 붕소 규화물 층이 제거되어야 하는 경우도 있을 수 있다. 그러나, 붕소 규화물 층은 화학적, 물리적으로 매우 안정적이어서 에칭이 거의 소용없다. 상기 경우에 있어, 산화는 역으로 붕소 규화물 막의 제거를 촉진하기 위해 사용될 수 있다. 상기 제거 공정의 예는 제18(a)도 내지 제18(d)도에 도시되어 있다. 상기 공정에서, Si 기판(1)의 표면상에 직접 형성되는 붕소 규화물 막(2)은 예를들어, 400°에서 800℃의 기판 온도에서 약 5분 동안 습식 산화시킴으로써 일단 산화된다. 습식 산화 대신 건식 산화 공정이 사용될 수도 있다. 상기 방법으로 붕소 규화물 막으로부터 산화막(401)이 얻어진다. 그러므로, 붕소 규화물 막은 산화되고 화학 물질에 더이상 저항할 수 없게 되어, 예를들면, 불화 수소산을 사용하는 에칭에 의해 쉽게 제거된다. 제18(b)도 및 제18(d)도에는 산화 처리 이후 및 이전의 붕소 규화물 막의 농도 프로파일을 참고로 나타낸다. 농도 프로파일의 단순 비교는 다량의 산소가 산화 처리이후 붕소 규화물 막에 도입된다는 것을 나타낸다.In manufacturing a semiconductor device according to the impurity diffusion process of the present invention, there may be a case where the boron silicide layer used as the solid phase diffusion source has to be removed. However, the boron silicide layer is chemically and physically very stable so that the etching is useless. In this case, oxidation can be used in reverse to facilitate removal of the boron silicide film. Examples of the removal process are shown in FIGS. 18 (a) to 18 (d). In this process, the boron silicide film 2 formed directly on the surface of the Si substrate 1 is once oxidized, for example, by wet oxidation for about 5 minutes at a substrate temperature of 400 ° to 800 ° C. Dry oxidation processes may be used instead of wet oxidation. In this manner, an oxide film 401 is obtained from the boron silicide film. Therefore, the boron silicide film is oxidized and can no longer be resistant to chemicals, and is easily removed by, for example, etching with hydrofluoric acid. 18 (b) and 18 (d) are referred to by reference to the concentration profile of the boron silicide film after and before the oxidation treatment. Simple comparisons of concentration profiles indicate that large amounts of oxygen are introduced into the boron silicide film after oxidation treatment.

제19도는 붕소 규화물 막의 산화 특성을 나타낸다. 그래프에서, 산화 처리이전 및 이후의 붕소 규화물 막의 막 두께와 어닐링 이후의 확산층의 시이트 저항은 종좌표상에 나타낸다. 붕소 규화물 막은 산화되기 쉬우며, 산화 처리 이전의 두께가 약 130Å인 상기 막은 산화에 의해 그 두께가 쉽게 감소된다. 붕소 규화물 막의 산화율은 붕소막의 산화율보다 매우 낮지만 규소 기판의 산화율보단 충분히 높다. 이것은 붕소막이 400℃ 이하의 낮은 온도에서 산화되지만, 붕소 규화물 막은 같은 온도 범위에서 산화되기 어렵다는 것을 의미한다. 800℃ 보다 높지 않은 상승된 온도에서, 붕소 규화물 막은 쉽게 산회될 수 있지만 Si 기판은 전혀 산화되지 않는다. 따라서, 붕소 규화물 막은 우선 400℃ 에서 800℃ 의 온도범위에서만 붕소 규화물 막을 양호하게 산화시키고 그런다음 불화수소산을 사용하여 상기 산화막을 제거함으로써 기판 표면 아래의 구조물에 영향을 주지 않고 선택적으로 제거할 수 있다. 800℃ 이상의 고온에서 상기 Si 기판도 산화되기 때문에 상기 온도 이상에서 산화를 하는 것은 양호하지 못하다.19 shows the oxidation characteristics of the boron silicide film. In the graph, the film thickness of the boron silicide film before and after oxidation treatment and the sheet resistance of the diffusion layer after annealing are shown on the ordinate. The boron silicide film is easy to oxidize, and the film whose thickness before the oxidation treatment is about 130 mm 3 is easily reduced in thickness by oxidation. The oxidation rate of the boron silicide film is much lower than that of the boron film, but sufficiently higher than that of the silicon substrate. This means that the boron film is oxidized at a low temperature below 400 ° C., but the boron silicide film is difficult to oxidize in the same temperature range. At elevated temperatures not higher than 800 ° C., the boron silicide film can be easily acidified but the Si substrate is not oxidized at all. Thus, the boron silicide film can be selectively removed without affecting the structure under the substrate surface by first oxidizing the boron silicide film well only in the temperature range of 400 ° C to 800 ° C and then removing the oxide film with hydrofluoric acid. . It is not good to oxidize above the temperature because the Si substrate is also oxidized at a high temperature of 800 ° C or higher.

본 발명의 불순물 확산 공정에 따른 제6 실시예가 제20(a)도 내지 제20(d)도에 도시되어 있다. 우선, Si 기판(151)의 표면은 클리닝되거나 상술한 실시예와 같은 방법으로 제20(a)도 단계에서 활성화된다. 다음 제20(b)도 단계에서, 붕소 규화물 막(152)이 Si 기판(151)의 표면상에 형성된다. 상기 제20(b)도 단계는 제1(b)도에 도시된 제1 실시예의 단계와 같은 방법으로 실행될 수 있다. 그다음 제20(c)도 단계에서, 덮개막(153)은 상기 붕소 규화물 막(152)상에 형성된다. 상기 덮개막 (153)은 외부 확산의 발생을 막는다.A sixth embodiment according to the impurity diffusion process of the present invention is shown in FIGS. 20 (a) to 20 (d). First, the surface of the Si substrate 151 is cleaned or activated in step 20 (a) in the same manner as in the above-described embodiment. In the next step 20 (b), a boron silicide film 152 is formed on the surface of the Si substrate 151. The step of FIG. 20 (b) may be executed in the same manner as the step of the first embodiment shown in FIG. 1 (b). In the next step 20 (c), the overcoat 153 is formed on the boron silicide film 152. The overcoat 153 prevents the occurrence of external diffusion.

상기 제4 실시예의 제13(c)도에 나타낸 단계에서, 덮개막(113)은 붕소막(112)상에 형성된다. 그러나, 본 실시예에서는 상술한 것과 다르며, 상기 덮개막(153)은 붕소 규화물 막(152)상에 형성된다. 마지막 제20(d)도 단계에서, 열확산 처리가 붕소 규화물 막(152)과 Si 기판(151) 사이의 붕소 확산층(154)을 형성하기 위해 실행된다. 상기 제20(d)도 단계는 제1(c)도에 나타낸 제 1 실시예의 단계와 같은 방법으로 실행될 수 있다. 상기 덮개막(153)은 외부 확산의 발생을 막으며, 붕소 확산층(154)의 시이트 저항의 균질성을 개선한다.In the step shown in FIG. 13 (c) of the fourth embodiment, the overcoat 113 is formed on the boron film 112. However, in the present embodiment, it is different from that described above, and the overcoat 153 is formed on the boron silicide film 152. In the last step of FIG. 20 (d), a thermal diffusion process is performed to form the boron diffusion layer 154 between the boron silicide film 152 and the Si substrate 151. The step (d) of FIG. 20 may be executed in the same manner as the step of the first embodiment shown in the drawing of (c). The overcoat 153 prevents the occurrence of external diffusion and improves the homogeneity of the sheet resistance of the boron diffusion layer 154.

규소 질화물 막 또는 규소 질소산화 막은 덮개막으로써 양호하며, 가장 적절하게는 CVD 공정에 의해 종착된 Si3N4막과 SiON 막이 양호하다. 상기 덮개막은 850℃ 보다 높지 않은 낮은 온도에서 양호하게 형성되어, 붕소 원자들이 다량으로 상기 Si 기판(151)내로 확산되지 않도록 한다. 규소 질화물 및 규소 질소산화 막은 내부의 붕소 원자들의 확산율이 매우 낮기 때문에 덮개막으로 적합하다.The silicon nitride film or silicon nitrogen oxide film is good as an overcoat, and most preferably, a Si 3 N 4 film and a SiON film terminated by a CVD process are preferred. The overcoat is well formed at a low temperature not higher than 850 ° C. to prevent boron atoms from diffusing into the Si substrate 151 in large quantities. Silicon nitride and silicon nitrogen oxide films are suitable as overcoats because the diffusion rate of boron atoms therein is very low.

제21도는 배리어로써 규소 질화물 막을 사용하는 붕소 막내의 붕소 원자의 깊이 프로파일을 나타낸다. 상기 깊이 프로파일은 질화물 막을 포함하는 Si 기판의 표면상에 붕소막을 증착하고 그후 상기 합성층 구조를 어닐링시키므로써 얻어지는 샘플을 AES(acoustic emission spectroscopy) 분석하여 얻을 수 있다. 제21도의 상기 프로파일로부터 분명히 관찰된 것과 같이, 규소 질화물 막은 붕소 원자들을 차단하여 Si 기판에 도달하는 것을 막는다. 그러므로, 붕소 원자들의 외부 환경으로의 확산은 붕소 규화물 막상의 덮개막으로써 규소 질화물 막을 형성하므로써 방해될 수 있다21 shows the depth profile of boron atoms in the boron film using the silicon nitride film as a barrier. The depth profile can be obtained by depositing a boron film on the surface of a Si substrate including a nitride film and then annealing the composite layer structure to analyze the sample obtained by AES (acoustic emission spectroscopy). As clearly observed from the profile of FIG. 21, the silicon nitride film blocks boron atoms and prevents them from reaching the Si substrate. Therefore, diffusion of boron atoms into the external environment can be prevented by forming a silicon nitride film as an overcoat on the boron silicide film.

비교 수단으로써 제공된 제22도는 규소 산화막이 규소 질화물 막 대신에 배리어로써 사용되는 경우에 있어서 붕소 확산층 내부의 붕소 농도의 깊이 프로파일이다. 붕소 원자들은 높은 비율로 규소 산화막 내부로 확산되기 때문에, 붕소원자들은 규소 산화막 내부로 쉽게 침입한다. 제22도는 붕소 원자들이 아직 규소 산화막 두께를 통해 Si 기판으로 이동되지 않은 것을 나타내지만, 붕소 원자들은 상기 Si 기판에 쉽게 도달하며 어닐링 온도를 높이거나 어닐링 시간을 길게하여 그 내부로 확산된다.FIG. 22 provided as a comparison means is a depth profile of boron concentration inside the boron diffusion layer when the silicon oxide film is used as a barrier instead of the silicon nitride film. Since the boron atoms diffuse into the silicon oxide film at a high rate, the boron atoms easily penetrate into the silicon oxide film. 22 shows that the boron atoms have not yet migrated to the Si substrate through the silicon oxide film thickness, but the boron atoms easily reach the Si substrate and diffuse into it by increasing the annealing temperature or lengthening the annealing time.

확산 처리는 덮개막을 사용 또는 사용치 않고 실행되었으며, 확산층내의 시이트 저항(ρs) 분산이 측정되었다. 그 결과는 제23(a)도 내지 제23(f)도에 나타나있다. 제23(a)도 단계 내지 제23(d)도 단계를 포함하는 상기 공정은 규소 질화물 덮개막이 사용되는 공정이며, 제23(e)도 단계 내지 제23(g)도 단계를 포함하는 다른 공정은 덮개막(411)을 사용하지 않는 공정이다. 전자의 공정을 통해 얻어지는 상기 확산층은 평균 시이트 저항(ρs)에 대한 4.2%의 변화(σs)를 갖는 72.9Ω/sq의 평균 시이트 저항을 갖고, 후자의 공정을 통해 얻어지는 상기 확산층은 평균 시이트 저항에 대해 9 7%의 변화(σs)를 갖는 80.1Ω/sq 의 평균 시이트 저항을 갖는다. 결정적으로, 덮개막(411)의 사용은 확산 처리중의 붕소 규화물 막의 산화와 외부 확산의 발생을 막아서 불순물 확산층(3)내의 시이트 저항의 동요를 덮개막을 사용하지 않고 얻는 확산층의 것의 ½보다 작게 조절한다.The diffusion treatment was carried out with or without an overcoat, and the dispersion of sheet resistance ρ s in the diffusion layer was measured. The results are shown in FIGS. 23 (a) to 23 (f). The process comprising steps 23 (a) to 23 (d) is a process in which a silicon nitride overcoat is used, and another process comprising steps 23 (e) to 23 (g) as well. Is a step of not using the overcoat 411. The diffusion layer obtained through the former process has an average sheet resistance of 72.9 Ω / sq with a change of σ s of 4.2% relative to the average sheet resistance (ρ s ), and the diffusion layer obtained through the latter process has an average sheet. It has an average sheet resistance of 80.1 Ω / sq with a change σ s of 9 7% with respect to the resistance. Finally, the use of the overcoat 411 prevents the oxidation of the boron silicide film and the occurrence of external diffusion during the diffusion treatment so that the fluctuation of the sheet resistance in the impurity diffusion layer 3 is less than ½ of that of the diffusion layer obtained without using the overcoat. do.

제24(a)도 내지 제24(c)도를 참조하여, 본 발명에 따른 불순물 확산 방법의 제7 실시예가 하기에 기술된다. 먼저, 제24(a)도에서, 붕소 규화물 막(192)은 Si 기판(191)의 표면상에 형성된다. 붕소 규화물 막은 붕소 확산층(193)을 확립하기 위해 고상 확산을 실행하도록 확산층으로 사용된다. 이 단계는 상기 제 5 및 제 6실시예에 기술된 것과 동일하다. 이 실시예는 다음 단계인 제24(b)도에 의해 특징지어지며, 확산 단계 이후에 남아있는 잔류 붕소 규화물 막(192)을 제거하는 단계를 포함한다. 붕소 규화물 막은 붕소 확산층(193)에 대한 전기 접점 저항을 하강시기 위해 제거되며, 이 공정은 붕소 규화물 막(192)을 선택적으로 또는 전체적으로 에칭하는 단계를 포함한다. 규화물 막(192)이 비교적 높은 저항을 가지기 때문에, 이 경우에 제거는 저저항의 접점을 달성하기 위해 요구된다. 따라서, 제24(b)도는 불화수소산과 HNO3의 혼합된 용해물을 사용하여 붕소 규화물 막(192)을 습식 에칭하는 것을 포함한다. 제24(c)도에서 금속막은 직접 접속부로 사용되는 붕소 확산층(193)의 붕소 확산층의 표면상에 형성된다. 특히 상술한 바와 같이 금속막(194)으로 사용되는 금속은 Ti, Co, Mo 및 W 이다. 또한, 불순물로 도핑된 폴리실리콘 또는 비결정 실리콘이 상술한 금속 대신에 사용될 수 있다.With reference to FIGS. 24 (a) to 24 (c), a seventh embodiment of the impurity diffusion method according to the present invention is described below. First, in FIG. 24 (a), the boron silicide film 192 is formed on the surface of the Si substrate 191. A boron silicide film is used as the diffusion layer to effect solid phase diffusion to establish the boron diffusion layer 193. This step is the same as that described in the fifth and sixth embodiments. This embodiment is characterized by the next step, FIG. 24 (b), and includes removing the residual boron silicide film 192 remaining after the diffusion step. The boron silicide film is removed to lower the electrical contact resistance for the boron diffusion layer 193, which process includes selectively or wholly etching the boron silicide film 192. Since the silicide film 192 has a relatively high resistance, removal is required in this case to achieve a low resistance contact. Thus, Figure 24 (b) includes wet etching the boron silicide film 192 using a mixed melt of hydrofluoric acid and HNO 3 . In FIG. 24C, a metal film is formed on the surface of the boron diffusion layer of the boron diffusion layer 193 used as a direct connection portion. In particular, as described above, the metals used for the metal film 194 are Ti, Co, Mo, and W. In addition, polysilicon or amorphous silicon doped with impurities may be used in place of the above-described metals.

변경된 방법에서, 제24(b)도의 제거 단계는 제24(ba)도 및 제24(bb)도로 세분된다. 제24(ba)도는 붕소 규화물 막을 붕소 산화물과 규소 산화물을 구비하는 막(195)으로 전환하는 단계를 포함한다. 이 단계는 제19도를 참조로 설명한 것과 동일한 순서로 진행된다. 상술한 바와 같이, 붕소 산화물과 규소 산화물을 구비하는 최종막은 화학적 및 물리적 안정성이 붕소 규화물 막보다 낮아서 쉽게 제거될 수 있다. 특히, 상기 산화물을 구비하는 막은 제24(bb)도에서 불화수소산을 사용하여 습식 에칭하는 것에 의해 제거된다. 선택적으로, 상기 제24(ba)도 및 제24(bb)도를 실행하는 대신에 F 또는 C1 에 기초한 가속 특성을 적용하여 건식 에칭이 수행될 수 있다.In a modified method, the removing step of FIG. 24 (b) is subdivided into FIGS. 24 (ba) and 24 (bb) degrees. FIG. 24 (ba) includes converting the boron silicide film to a film 195 having boron oxide and silicon oxide. This step proceeds in the same order as described with reference to FIG. As described above, the final film having boron oxide and silicon oxide can be easily removed because the chemical and physical stability is lower than that of the boron silicide film. In particular, the film containing the oxide is removed by wet etching with hydrofluoric acid in FIG. 24 (bb). Optionally, dry etching may be performed by applying acceleration characteristics based on F or C1 instead of performing the 24th (ba) and 24th (bb) degrees.

제25(a)도 내지 제25(e)도를 참조하여, 본 발명의 반도체 디바이스를 제조하기 위한 방법에 따른 제8 실시예를 하기에 기술한다. 이 실시예에서, 불순물 확산 방법은 MOS 트랜지스터의 소스/드레인 영역을 형성하기 위해 사용된다. 제25(a)도 단계는 N 형 Si 기판(201)의 표면을 산화하는 LOCOS에 의한 필드(field) 산화막을 구비하는 소자 분리 영역(202)을 형성하는 단계를 포함한다. 그후, 게이트 절연막 (202)을 통합시킴으로써, 소자 분리 영역(202)에 의해 둘러싸인 활성 영역상에 게이트 전극(204)이 형성된다. 게이트 전극의 표면은 산화막(205)으로 피복되어 있다. 도핑을 위해 기판의 표면상에 제공된 산화막(205)을 불화수소산으로 처리하여 에칭한 후에, 상기 웨이퍼는 고진공 챔버 내측에 배치되고, N 형 Si 기판(201)의 표면으로부터 약 20Å두께의 잔류 자연 산화막을 제거하고 활성면을 갖는 영역을 얻기 위해 클리닝 처리를 행한다.With reference to FIGS. 25 (a) to 25 (e), an eighth embodiment according to a method for manufacturing a semiconductor device of the present invention is described below. In this embodiment, an impurity diffusion method is used to form the source / drain regions of the MOS transistors. Step 25 (a) includes forming a device isolation region 202 having a field oxide film by LOCOS that oxidizes the surface of the N-type Si substrate 201. Thereafter, by integrating the gate insulating film 202, the gate electrode 204 is formed on the active region surrounded by the device isolation region 202. The surface of the gate electrode is covered with an oxide film 205. After etching and treating the oxide film 205 provided on the surface of the substrate for doping with hydrofluoric acid, the wafer is placed inside the high vacuum chamber, and the residual natural oxide film having a thickness of about 20 kPa from the surface of the N-type Si substrate 201 is formed. The cleaning process is performed to remove the and to obtain the area having the active surface.

상술한 동일 챔버에서, 기판의 전표면상에 붕소막(206)을 증착하는 제25(b)도 단계는 제25(a)도 단계의 자연 산화막의 제거후에 즉시 수행된다. 이 실시예에서 5×10-5Torr 의 부분 압력의 디보렌(B2H6) 가스는 붕소막을 증착하기 위해 2,000초동안 600℃로 가열된 기판의 표면상에 도입된다. 따라서, 기판의 표면상에서 500Å두께의 붕소막(206)이 흡수된다. 일반적으로 이 흡수 처리는 300 내지 700℃ 의기판 온도에서 양호하게 수행된다.In the same chamber described above, the step 25 (b) of depositing the boron film 206 on the entire surface of the substrate is performed immediately after removal of the natural oxide film of step 25 (a). In this embodiment a partial pressure of diborene (B 2 H 6 ) gas of 5 × 10 −5 Torr is introduced onto the surface of the substrate heated to 600 ° C. for 2,000 seconds to deposit a boron film. Therefore, the boron film 206 of 500 m thickness is absorbed on the surface of the substrate. Generally this absorption treatment is performed well at a substrate temperature of 300 to 700 캜.

제25(c)도 단계는 붕소막(206)을 붕소 규화물 막(207)으로 전환하는 단계를갖는다. 이 단계는 질소와 같은 불활성 가스 분위기에 또는 진공에서 60 분동안 붕소막을 어닐링하도록 수행되고, 기판 온도를 800℃ 로 유지한다. 이 방법에서 Si 기판(201)의 활성면상에서 흡수되는 붕소막을 붕소 규화물 막(207)으로 선택적으로 전환된다. 이 단계에서, 소자 분리 영역(202)과 산화막(205)상에서 얇게 흡수되는 붕소 원자는 이들이 Si 기판(201)과 직접 접촉하지 않기 때문에 산화막안으로 확산된다. 그러나, 이들이 두껍게 흡수될때 이들은 동일한 흡수성을 유지한다. 열적 재반응을 수행하기 위한 상기 처리는 700 내지 1,000℃ 의 온도 범위에서 그리고 산화 발생을 예방하는 물과 산소없이 불활성 가스 분위기에서 양호하게 실행된다.Step 25 (c) has a step of converting the boron film 206 into the boron silicide film 207. This step is performed to anneal the boron film for 60 minutes in an inert gas atmosphere such as nitrogen or in vacuo, and maintains the substrate temperature at 800 ° C. In this method, the boron film absorbed on the active surface of the Si substrate 201 is selectively converted to the boron silicide film 207. In this step, the boron atoms thinly absorbed on the device isolation region 202 and the oxide film 205 diffuse into the oxide film because they are not in direct contact with the Si substrate 201. However, when they are absorbed thick they retain the same absorbency. The treatment for carrying out the thermal reaction is performed well in the temperature range of 700 to 1,000 ° C. and in an inert gas atmosphere without water and oxygen to prevent the occurrence of oxidation.

잔류 붕소막(206)은 제25(d)도 단계에서 선택적으로 제거된다. 이 단계는 질소산을 기판의 표면에 적용하여 수행된다. 붕소 규화물이 질소산으로 용해되지 않기 때문에, 붕소 규화물 막(207)은 원상태로 남아있게 된다. 어닐링은 확산원으로서 붕소 규화물 막(207)을 사용하여 소스 영역(208)과 드레인 영역(209)을 형성하도록 실행된다. 열적 확산 처리를 위한 온도 또는 어닐링 온도는 제25(c)도 단계에서 붕소 규화물 막을 형성하기 위해 사용되는 온도보다 더 높게 설정된다. 이 실시예에서, 붕소 규화물로 전환되는 소스 영역(208) 및 드레인 영역(209)을 제외한 다른 영역으로부터 선택적으로 제거된다. 사실, 붕소원자는 붕소막(206)을 붕소 규화물 막으로 전환하는 제25(c)도 단계에서 규소 기판안으로 확산되고, 그래서, 제25(e)도 단계가 항상 필요하지는 않다. 확산 깊이가 제25(c)도 단계에 의해서만제한되는 경우에 붕소 규화물 막의 두께와 비교해서 확산 영역의 깊이를 얇게하는것이 가능하다.The residual boron film 206 is selectively removed in the step 25 (d). This step is performed by applying nitric acid to the surface of the substrate. Since the boron silicide does not dissolve with nitric acid, the boron silicide film 207 remains intact. Annealing is performed to form the source region 208 and the drain region 209 using the boron silicide film 207 as a diffusion source. The temperature or annealing temperature for the thermal diffusion treatment is set higher than the temperature used to form the boron silicide film in step 25 (c). In this embodiment, it is selectively removed from regions other than the source region 208 and the drain region 209 which are converted to boron silicide. In fact, the boron atoms diffuse into the silicon substrate in the twenty-fifth (c) degree step of converting the boron film 206 into a boron silicide film, and thus, the twenty-five (e) step is not always necessary. In the case where the diffusion depth is limited only by the step 25 (c), it is possible to make the depth of the diffusion region thin as compared with the thickness of the boron silicide film.

본 발명에 따른 제 9 실시예를 제26(a)도 내지 제26(e)도를 참조로 하여 하기에 기술한다. 상술한 실시예와 유사하며, MOS 트랜지스터를 위한 소스 영역과 드레인 영역은 본 발명에 따른 불순물 확산 방법을 사용하여 형성된다. 제26(a)도 단계는 N 형 Si 기판(211)의 표면상에 형성되는 필드 산화막을 구비하는 소자 분리 영역(212)을 형성하는 단계를 포함한다. 그후, 게이트 전극(214)이 소자 분리 영역(212)에 둘러싸인 활성 영역의 중심에 형성되고, 상기 소자 분리 영역과 게이트 전극(214) 사이에는 게이트 절연막(213)이 형성되어 있다. 그후, 산화막으로 게이트 전극(214)을 덮은후, 산화막을 게이트 전극(214)의 상부로부터만 제거하여 측벽(215)을 형성한다. 측벽은 LDD 구조를 실현하기 위해 활용된다. 그후, Si 기판의 표면상의 게이트 산화막(213)은 소스 및 드레인 영역을 제공하기 위해 에칭된다. 최종적으로, 웨이퍼는 진공 챔버 내측에 위치되어, Si 기판(211)상에 활성면을 노출시키기 위해 소스 및 드레인 영역의 표면으로부터 자연 산화막을 제거하게 된다.A ninth embodiment according to the present invention is described below with reference to FIGS. 26 (a) to 26 (e). Similar to the embodiment described above, the source region and the drain region for the MOS transistor are formed using the impurity diffusion method according to the present invention. Step 26 (a) also includes forming a device isolation region 212 having a field oxide film formed on the surface of the N-type Si substrate 211. Thereafter, a gate electrode 214 is formed at the center of the active region surrounded by the isolation region 212, and a gate insulating film 213 is formed between the isolation region and the gate electrode 214. Thereafter, after covering the gate electrode 214 with an oxide film, the oxide film is removed only from the top of the gate electrode 214 to form the sidewall 215. Sidewalls are utilized to realize the LDD structure. Thereafter, the gate oxide film 213 on the surface of the Si substrate is etched to provide source and drain regions. Finally, the wafer is positioned inside the vacuum chamber to remove the native oxide film from the surface of the source and drain regions to expose the active surface on the Si substrate 211.

다음 제26(b)도 단계에 있어서, 붕소막(216)이 기판(211)의 전체면에 형성된다. 이 단계는 상기 제26(a)도 단계에서 얻어진 노출 활성면이 제26(b)도 단계에서 활용될 수 있도록 제26(a)도 단계후 즉시 처리되어야 한다. 붕소막의 증착은 제25(a)도 내지 제25(e)도를 참조하여 이미 설명된 바와 같이 제25(b)도 단계와 동일한 방식으로 달성된다. 이렇게 얻어진 붕소막(216)을 바로 열반응 처리하여 붕소 규화물 막(217)을 얻는다. 또한, 상기 제26(c)도 단계는 제25(a)도 내지 제25(e)도에서 도시한, 제25(c)도 단계에 유사하다.Next, in step 26 (b), the boron film 216 is formed on the entire surface of the substrate 211. This step must be processed immediately after step 26 (a) so that the exposed active surface obtained in step 26 (a) can be utilized in step 26 (b). Deposition of the boron film is accomplished in the same manner as in step 25 as already described with reference to FIGS. 25 (a) to 25 (e). The boron film 216 thus obtained is directly thermally treated to obtain a boron silicide film 217. Also, the step 26 (c) is similar to the step 25 (c) shown in FIGS. 25 (a) to 25 (e).

그러나, 본 실시예에 있어서는 활성 영역의 붕소막 뿐만아니라 게이트 전극 (214)의 붕소막도 반응하여 붕소 규화물 막을 얻는다. 이는 본 실시예에서 붕소막 (216)이 예컨대, 폴리실리콘 등의 규소를 함유하는 게이트 전극 구성 재료와 직접 접촉하는 게이트 전극(214)상에 증착되기 때문에 발생한다. 따라서, 규소 원자가 붕소 원자와 직접 반응하여 붕소 규화물 막을 형성한다. 그러나, 측벽은 규소로 구성되지 않기 때문에 측벽(215)상에 형성되어 있는 붕소막은 붕소 규화물 막을 형성하도록 반응하지 않는다. 이는 게이트 전극(214)의 표면과 소스-드레인 영역(217)의 표면만이 선택적으로 반응하여 붕소 규화물 막을 형성한다는 것을 의미한다.However, in this embodiment, not only the boron film of the active region but also the boron film of the gate electrode 214 is reacted to obtain a boron silicide film. This occurs in this embodiment because the boron film 216 is deposited on the gate electrode 214 in direct contact with the gate electrode constituent material containing silicon, such as polysilicon, for example. Thus, silicon atoms react directly with the boron atoms to form a boron silicide film. However, since the sidewall is not made of silicon, the boron film formed on the sidewall 215 does not react to form the boron silicide film. This means that only the surface of the gate electrode 214 and the surface of the source-drain region 217 selectively react to form a boron silicide film.

제26(d)도 단계에 있어서, 측벽의 붕소와 같은 불필요한 붕소막(216)을 제거한다. 만약, 제26(b)도 단계에서 증착된 붕소막이 어떤 잔류 붕소막도 남기지 않을 정도로 충분히 얇다면 제26(d)도 단계는 생략할 수 있다. 상기 제26(d)도 단계는 제25(a)도 내지 제25(e)도를 참조하여 이미 설명된 바와 같은 제25(d)도 단계와 동일 방식으로 수행될 수 있다. 두께가 감소된 게이트 전극(214)을 게이트 절연막 (213)과 붕소 규화물 막(217) 사이에 위치시켰다는 것을 도면으로부터 알 수 있다. 최종 제26(e)도 단계에서, 붕소 원자가 붕소 규화물 막으로부터 확산하도록 상기 단계에서 얻어진 구조를 어닐링하므로써 소스 영역(218)과 드레인 영역(219)이 형성된다. 소스 및 드레인 영역의 형성과 동시에 폴리실리콘으로 제조된 게이트 전극을 붕소 불순물로 농후하게 도핑시켜 P+ 게이트 전극(220)을 형성한다. 게이트 절연막(213)으로서 산화막을 갖는 규소 질소산화막 또는 규소 질소막으로 이루어진 합성막의 사용은 붕소가 게이트 절연막(213)을 통하여 게이트 전극(220)으로부터 기판내로 관입하는 것을 효과적으로 방지한다.In step 26 (d), an unnecessary boron film 216 such as boron in the sidewall is removed. If the boron film deposited in step 26 (b) is thin enough to leave no residual boron film, step 26 (d) may be omitted. Step 26 (d) may be performed in the same manner as step 25 (d) as described above with reference to FIGS. 25 (a) to 25 (e). It can be seen from the figure that the gate electrode 214 having a reduced thickness is positioned between the gate insulating film 213 and the boron silicide film 217. In the final step 26 (e), the source region 218 and the drain region 219 are formed by annealing the structure obtained in the step so that the boron atoms diffuse from the boron silicide film. At the same time as the source and drain regions are formed, the gate electrode made of polysilicon is heavily doped with boron impurities to form the P + gate electrode 220. Use of a silicon nitrogen oxide film having a oxide film or a composite film composed of a silicon nitrogen film as the gate insulating film 213 effectively prevents boron from penetrating into the substrate from the gate electrode 220 through the gate insulating film 213.

상기 실시예에서, 붕소가 P형 불순물로서 사용되었다. 붕소는 규소 기판의 표면에 균일한 붕소 규화물 막의 형성을 가능하게 하기 때문에 붕소의 사용이 바람직했다. 따라서, 규소 기판의 표면에 균일한 규화물 막을 제공한다면, 어떠한 P형 불순물도 마찬가지로 사용될 수도 있다. 더욱이, P 형 불순물 뿐만아니라 인과 같은 N 형 불순물도 규화물을 사용한 N 형 불순물 확산층을 고체 확산원으로서 가능하게 하는데 사용할 수도 있다. 또한, 본 발명의 범위를 벗어남이 없이 상기 언급한 실시예들의 변형이 이루어질 수도 있다.In this example, boron was used as a P-type impurity. Since boron enables formation of a uniform boron silicide film on the surface of the silicon substrate, the use of boron is preferable. Thus, any P-type impurity may be used as well, provided a uniform silicide film is provided on the surface of the silicon substrate. Furthermore, not only P-type impurities but also N-type impurities such as phosphorus can be used to enable an N-type impurity diffusion layer using a silicide as a solid diffusion source. In addition, modifications of the above-described embodiments may be made without departing from the scope of the present invention.

첨부 도면들을 참조하여, 반도체 디바이스를 평가하기 위한 공정, 특히 본 발명에 따른 불순물 막의 막 두께를 평가하기 위한 공정을 이하 설명한다.Referring to the accompanying drawings, a process for evaluating a semiconductor device, in particular, a process for evaluating the film thickness of an impurity film according to the present invention will be described below.

제27도는 불순물 확산원의 막 두께를 평가하기 위한 공정을 도시하고 있는 블럭도이다.27 is a block diagram showing a process for evaluating the film thickness of an impurity diffusion source.

본 공정에 있어서, 불순물 확산원으로서 규소 기판(501)의 표면상에 형성되어 있는 붕소막(503)의 두께를 평가한다. 본 공정은 광원, 즉, 헬륨 네온(He-Ne)레이저(511)로부터의 투사 빔을 붕소막(503)의 표면에 입시각 θ로 조사하는 단계와, 광학 검출기(514)로 반사광을 검출하는 단계로 이루어진다. 입사 광선 경로와 반사 광선 경로에는 편광 평면을 조절하는 광학계(512, 513)를 각각 포함한다. 이 구성은 제27도에서 알 수 있다. 붕소막(503)의 두께는 입사광의 편광 성분의 밀도에 대한 반사광의 편광 성분의 밀도 변화를 관찰하므로써 평가할 수 있으며, 이러한 밀도의 변화는 굴절율의 변화로부터 비롯한 것이다. 편광 분석에 기초한 막두께 평가 장치는 엘립소메터(ellipsometer)로서 상업적으로 입수 가능하다. 특수한 엘립소미터에서, 사각 파장판을 광학계(512)로 사용하여 입사광을 타원형 편광으로 전환된 뒤, 반사광이 분석기, 즉, 광학계(513)를 통하여 통과되어 편광면을 따라 직선 편광을 형성한다. 최소 광 밀도를 낳는 분석기의 회전각이 자동적으로 얻어지고, 박막의 굴절율 및 이에 의한 박막의 두께가 컴퓨터(515)에 의해 계산된다. 이 방법은 규소 산화막 및 규소 질화막의 두께를 평가하기 위하여 반도체 제조 라인에서 흔히 채용된다.In this step, the thickness of the boron film 503 formed on the surface of the silicon substrate 501 as the impurity diffusion source is evaluated. The process comprises irradiating a light source, that is, a projection beam from a helium neon (He-Ne) laser 511 to the surface of the boron film 503 at an entrance time θ, and detecting the reflected light with the optical detector 514. Consists of steps. The incident light beam path and the reflected light path include optical systems 512 and 513 that adjust the polarization plane, respectively. This configuration can be seen in FIG. The thickness of the boron film 503 can be evaluated by observing the density change of the polarization component of the reflected light with respect to the density of the polarization component of the incident light, and the change of the density comes from the change of the refractive index. Film thickness evaluation devices based on polarization analysis are commercially available as ellipsometers. In a special ellipsometer, a square wave plate is used as the optical system 512 to convert incident light into elliptical polarization, and then the reflected light is passed through an analyzer, that is, the optical system 513 to form linearly polarized light along the polarization plane. The rotation angle of the analyzer resulting in the minimum light density is automatically obtained, and the refractive index of the thin film and thus the thin film thickness is calculated by the computer 515. This method is commonly employed in semiconductor manufacturing lines to evaluate the thickness of silicon oxide and silicon nitride films.

그러나, 상기 엘립소미터를 사용한 방법은 두께가 200Å또는 그이하의 얇은박막에는 적당하지 않으며, 그이류는 그러한 박막에서 2 개의 매개변수, 즉, 굴절율 및 막두께를 구하는 것이 이론상 불가능하기 때문이다. 결국, 굴절율은 통상 컴퓨터에 소정값으로 사전 입력되고 이에 의해 막두께만을 정확하게 구한다. 그러나, 붕소막 또는 붕소 규소 혼합막의 막 두께는 이산화 규소막의 경우와 달리 그 굴절율이 알려져 있지 않기 때문에 구할 수 없다.However, the method using the ellipsometer is not suitable for thin films having a thickness of 200 GPa or less, since it is theoretically impossible to obtain two parameters, namely refractive index and film thickness, in such thin films. As a result, the refractive index is normally input to the computer at a predetermined value, thereby accurately obtaining only the film thickness. However, the film thickness of the boron film or the boron silicon mixed film cannot be obtained because its refractive index is not known, unlike in the case of the silicon dioxide film.

따라서, 엘립소미터에 입력되는 굴절율은 다음과 같이 구해진다. 먼저, 종래의 기계적 수단으로 붕소막의 두께를 측정한 다음에, 계산기에 의해 동일 두께에 해당하는 굴절율을 얻는다. 제28도는 붕소막 샘플을 단면도로 도시하며, 그 두께는 기계적 수단으로 측정된 것이다. 규소 기판(501)의 표면에 증착되어 있는 붕소막(503)은 마스크로서 규소 산화막 스퍼터링 막(521)을 사용하여 부분적으로 제거되었고, 규소 산화막(521)을 이후 선택적으로 제거하여 높이차 d의 단차를 갖는 붕소막을 얻었다. 이 높이차는 막두께를 얻기 위하여 접촉 탐침 타입의 기계적 수단에 의해 측정되었다. 붕소막(503)은 규소 기판(501)과는 화학적으로 완전히 상이하기 때문에 규소 기판(501)의 표면에서 선택적으로 제거될 수 있다. 더욱이, 붕소막은 실온에서 쉽게 산화될 수 있다. 즉, 붕소막은 약 80℃에서 질산으로 산화시키므로써 제거될 수 있고, 산화막은 다시 불화수소산을 사용하여 제거될 수 있다. 붕소막(503)이 두꺼울때는 질산 처리 및 불화수소산처리의 단계가 반복 실행되어 규소 기판으로부터 전체 붕소막을 선택적으로 제거할 수 있다. 마스킹 막, 즉 규소 산화막(521)의 일부도 산처리(acid treatment)공정에 의해 손실되기 때문에, 먼저, 반드시 두께가 1㎛이상인 막을 형성하여야 한다. 붕소막(503)을 패턴화 한 후, 불화수소산을 사용하여 마스킹 막(521) 을 선택적으로 제거한다. 붕소막(503)은 불화수소산으로 에칭하기 때문에 반응하지 않고 잔류하며, 규소 기판도 상기 공정에서 거의 소실되지 않는다. 상기 처리에 의해 손실되는 막두께는 10Å이하이다.Therefore, the refractive index input to the ellipsometer is obtained as follows. First, the thickness of the boron film is measured by conventional mechanical means, and then a refractive index corresponding to the same thickness is obtained by a calculator. 28 shows a boron film sample in cross section, the thickness of which is measured by mechanical means. The boron film 503 deposited on the surface of the silicon substrate 501 was partially removed using the silicon oxide film sputtering film 521 as a mask, and the silicon oxide film 521 was then selectively removed to thereby remove the height difference d. A boron film having was obtained. This height difference was measured by mechanical means of the contact probe type to obtain the film thickness. The boron film 503 may be selectively removed from the surface of the silicon substrate 501 because it is completely chemically different from the silicon substrate 501. Moreover, the boron film can be easily oxidized at room temperature. That is, the boron film can be removed by oxidizing with nitric acid at about 80 ° C., and the oxide film can be removed again using hydrofluoric acid. When the boron film 503 is thick, the steps of nitric acid treatment and hydrofluoric acid treatment may be repeatedly performed to selectively remove the entire boron film from the silicon substrate. Since a part of the masking film, that is, the silicon oxide film 521 is also lost by an acid treatment process, first, a film having a thickness of 1 μm or more must be formed. After the boron film 503 is patterned, the masking film 521 is selectively removed using hydrofluoric acid. The boron film 503 remains unreacted because it is etched with hydrofluoric acid, and the silicon substrate is hardly lost in the above process. The film thickness lost by the said process is 10 kPa or less.

붕소막(503)의 두께는 제28도에 도시한 구조로 평가되었고, 그 결과는 제29도에 주어져 있다. 막두께와 붕소막(503)을 증착하기 위한 디보렌 가스의 도입 지속 시간과의 선형 관계에 의해 막두께가 얻어졌다. 엘립소미터를 사용하는 광학 측정법에 의해 얻어진 막두께와 제29도에 도시한 바와 같은 기계적 수단에 의해 얻어진 막두께 사이의 상호 관계가 제30도에 주어져 있다. 제29도의 결과를 얻은 측정법에 사용된 동일한 샘플에 대한 굴절율이 선택되었고, 이렇게 얻은 굴절율이 상이한 두께를 갖는 다른 샘플을 평가하는데 사용되었다. 그 결과는 제30도의 그래프에 도시되어 있다. 엘립소미터에 의해 구해진 두께와 기계적 수단에 의해 구해진 두께사이의 상호 관계는 100%의 관련성을 갖는다는 것을 알았고, 붕소막은 막두께에 관계없이 균일한 조직을 가질 것이다. 균일한 조직이 형성된다는 사실과 붕소막이 뚜렷한 경계로 규소 기판과 분명하게 구별될 수 있다는 사실은 광학수단을 사용한 평가를 가능하게 한다. 실제 제조라인에 있어서, 엘립소미터에 입력되는 굴절율은 제30도에 도시한 것과 완전히 동일한 필요는 없지만, 산화막의 굴절율 1.45를 입력값으로서 사용하여 추정 막두께가 얻어질 수 있다.The thickness of the boron film 503 was evaluated with the structure shown in FIG. 28, and the result is given in FIG. The film thickness was obtained by a linear relationship between the film thickness and the duration of introduction of the diborene gas for depositing the boron film 503. The correlation between the film thickness obtained by the optical measuring method using an ellipsometer and the film thickness obtained by the mechanical means as shown in FIG. 29 is given in FIG. The refractive index for the same sample used in the measurement obtained with the results of FIG. 29 was selected and the refractive index thus obtained was used to evaluate other samples with different thicknesses. The results are shown in the graph of FIG. It was found that the correlation between the thickness obtained by the ellipsometer and the thickness obtained by the mechanical means had a 100% relationship, and the boron film would have a uniform structure regardless of the film thickness. The fact that a uniform structure is formed and the fact that the boron film can be clearly distinguished from the silicon substrate with a clear boundary enable the evaluation using optical means. In an actual manufacturing line, the refractive index input to the ellipsometer need not be exactly the same as shown in FIG. 30, but the estimated film thickness can be obtained using the refractive index 1.45 of the oxide film as an input value.

실제 막두께는 추정으로 구한 막두께와 기계적으로 구한 막두께 사이의 상호관계를 입증하므로써 추정 막두께로부터 유도할 수 있다. 즉, 붕소막의 두께는 그 굴절율을 구하지 않고서 엘립소미터를 사용하여 평가될 수 있다. 먼저, 추정 막두께를 추정 굴절율로부터 구하여 실제 막두께를 계산한다. 즉, 붕소막의 막두께는 한번도 그 굴절율을 구하지 않고서 엘립소미터를 사용하여 평가될 수 있다. 추정 막두께가 추정 굴절율로 구해질 수 있고, 엘립소미터만 사용하여 다음의 막두께 평가를 실행할 수 있도록 추정 막두께와 기계적 수단으로 측정된 막두께 사이의 상관계수가 사전에 확립되어야 한다.The actual film thickness can be derived from the estimated film thickness by verifying the correlation between the estimated film thickness and the mechanically obtained film thickness. That is, the thickness of the boron film can be evaluated using an ellipsometer without obtaining its refractive index. First, the estimated film thickness is obtained from the estimated refractive index to calculate the actual film thickness. That is, the film thickness of the boron film can be evaluated using an ellipsometer without obtaining its refractive index. The estimated film thickness can be obtained with the estimated refractive index, and a correlation coefficient between the estimated film thickness and the film thickness measured by mechanical means must be established in advance so that the following film thickness evaluation can be performed using only the ellipsometer.

제31도는 막두께를 평가하기 위한 광학 수단, 즉, 엘립소미터가 구비된 붕소막 증착 장치를 도시한다. 규소 웨이퍼의 표면에 붕소막(534)이 형성될 규소 웨이퍼(533)는 붕소막을 증착하기 위한 장치(531) 내측에 위치되어 있는 지지부(532) 상에 장착된다. 붕소막 증착용 장치(531)는 투명창(538, 539)을 포함한다. 광선이 광원 및 광학계(535)로부터 투명창(538)을 통해 규소 웨이퍼(533)의 표면에 조사되고, 표면으로부터 반사되는 광선이 입사측의 투명창과 유사한 투명창(539)을 통하여 광학계 및 광학 검출기(536)안으로 도입된다. 붕소막의 막두께가 광학 검출기 (536)의 출력 및 광학계의 관측 회전각으로부터 컴퓨터를 사용하여 자동적으로 계산된다. 붕소막 증착용 장치(531)는 10-6Torr 또는 그이상의 고진공을 얻을 수 있는 챔버를 포함한다. 붕소막(534)은 사이에 자연 산화막을 개재시키지 않고서 규소 기판(533)상에 직접 형성된다. 따라서, 본 장치는 챔버내에서 어떤 자연 산화막도 증착될 수 없는 고진공 챔버로 구성되어야 한다. 샘플상의 붕소막(534)의 막두께는 고진공에서 광선 빔을 사용하여 비접촉식 방법으로 평가된다. 샘플과의 접촉을 야기하는 탐침등을 사용하는 방법은 챔버 내부에서 탐침이 기계적으로 작동할 공간이 필요하다. 그러나, 챔버 내부의 압력은 탐침을 작동시키는 상기 공간을 통하여 외부 기압에 의해 영향을 받기 때문에 고진공의 챔버는 상기 타입의 장치에는 바람직하지 않다. 상기 비접촉 측정법은 최초로 고진공 챔버 내부의 붕소막의 막두께의 평가를 가능하게 한다는 것을 알 수 있다. 상기 방법은 또한 고진공 챔버 내측에서 증착되는 붕소막의 막두께에 대한 동시 평가를 가능하게 한다FIG. 31 shows a boron film deposition apparatus equipped with an optical means for evaluating the film thickness, that is, an ellipsometer. The silicon wafer 533 in which the boron film 534 is to be formed on the surface of the silicon wafer is mounted on the support 532 which is located inside the apparatus 531 for depositing the boron film. The boron film deposition apparatus 531 includes transparent windows 538 and 539. Light rays are irradiated from the light source and the optical system 535 to the surface of the silicon wafer 533 through the transparent window 538, and light rays reflected from the surface are passed through the transparent window 539, similar to the transparent window on the incident side, through the optical system and the optical detector. It is introduced into 536. The film thickness of the boron film is automatically calculated using a computer from the output of the optical detector 536 and the observed rotation angle of the optical system. The boron film deposition apparatus 531 includes a chamber capable of obtaining a high vacuum of 10 −6 Torr or more. The boron film 534 is formed directly on the silicon substrate 533 without interposing a natural oxide film therebetween. Therefore, the apparatus should be composed of a high vacuum chamber in which no natural oxide film can be deposited in the chamber. The film thickness of the boron film 534 on the sample is evaluated by a non-contact method using a light beam at high vacuum. The use of probes to cause contact with the sample requires space within the chamber for the probe to operate mechanically. However, chambers of high vacuum are not desirable for devices of this type because the pressure inside the chamber is affected by external air pressure through the space for actuating the probe. It can be seen that the above-mentioned non-contact measuring method enables evaluation of the film thickness of the boron film inside the high vacuum chamber for the first time. The method also allows simultaneous evaluation of the film thickness of the boron film deposited inside the high vacuum chamber.

제32(a)도는 챔버 내부로 디보렌(B2H6)을 도입시키는 시간의 경과에 따른 붕소막의 성장을 도시한 그래프이다. 이 그래프로부터 가스를 도입하는 시간의 증가에 따른 막두께를 평가할 수 있다. 통상적으로 막 증착 공정은 소정 막두께에서 벗어남이 없이 균일한 두께를 얻을 수 있도록 제어된다.FIG. 32 (a) is a graph showing the growth of the boron film with the passage of time for introducing diborene (B 2 H 6 ) into the chamber. From this graph, the film thickness with the increase of the time for introducing the gas can be evaluated. Typically, the film deposition process is controlled to obtain a uniform thickness without deviating from the predetermined film thickness.

제31도에 도시한 바와 같은 광학 측정 수단을 구비한 붕소막 형성 장치에 있어서, 소정 두께의 달성을 검출하였을때 신호에 의해 디보렌 가스의 도입을 중지 시키도록 막두께가 평가된다. 검출된 막두께는 광학 검출기의 출력으로부터 또는 상기 출력에 기초한 컴퓨터 계산에 의해 얻을 수 있다. 따라서, 막두께에 대한 측정 신호가 가스압 제어부 등에 피드백되어 막의 형성을 제어하는 장치에 의해 균일한 두께의 불순물 막이 획득될 수 있다. 막두께가 광학 검출기의 출력으로부터 계산된다면, 장치에는 컴퓨터가 부수적으로 구비되어야 한다.In the boron film forming apparatus provided with the optical measuring means as shown in FIG. 31, the film thickness is evaluated to stop the introduction of the diborene gas by a signal when the achievement of the predetermined thickness is detected. The detected film thickness can be obtained from the output of the optical detector or by computer calculation based on the output. Therefore, the impurity film of uniform thickness can be obtained by the apparatus which controls the formation of a film by feeding back the measurement signal about a film thickness to a gas pressure control part. If the film thickness is calculated from the output of the optical detector, the apparatus must be equipped with a computer.

제32(b)도는 막이 증착되는 동안 얻어지는 막두께에 대한 신호를 나타내는 그래프이다. 이 그래프에서, 횡축은 막두께에 대한 신호를 나타내며, 종축은 디보렌 가스의 가스압을 나타낸다. 붕소막은 가스의 도입에 따라 도면에서 화살표로 지시된 방향으로 성장한다. 예컨대, 100Å두께의 막을 형성함에 있어서, 막두께 측정기의 출력 신호로 상기 소망 두께의 달성을 확인하였을때 디보렌 가스의 가스압이 0으로 제어될 수 있다. 따라서, 엘립소미터와 같은 광학적 두께 측정기의 관측값을 불순물 막의 성장을 제어하는 수단에 피드백시키므로써 양호한 복제성과 작은 두께 변동을 갖는 막을 제조할 수 있는 불순물 막 형성 장치가 달성될 수 있다. 광학적 두께 측정기의 광원은 원칙상 점광원이기 때문에 웨이퍼내에서의 두께 분포는 평가를 위한 복수의 지점을 취하므로써 평가될 수 있다. 또한, 전기 신호인 광학적 두께 측정기의 출력이 막 성장을 제어하기 위한 가스압 또는 온도로 쉽게 피드백될 수 있다. 엘립소미터의 경우에, 광학 검출기는 막 두께에 상응하여 전기 신호를 쉽게 발생하는 광-전기 변환 소자이다. 따라서, 자동 막 증착 장치를 쉽게 얻을 수 있다는 것을 알 수 있다.Figure 32 (b) is a graph showing the signal for the film thickness obtained during the film deposition. In this graph, the horizontal axis represents the signal for the film thickness, and the vertical axis represents the gas pressure of the diborene gas. The boron film grows in the direction indicated by the arrow in the drawing with the introduction of the gas. For example, in forming a film having a thickness of 100 kPa, the gas pressure of the diborene gas can be controlled to zero when it is confirmed that the desired thickness is achieved by the output signal of the film thickness meter. Thus, by feeding back the observation of an optical thickness meter such as an ellipsometer to the means for controlling the growth of the impurity film, an impurity film forming apparatus capable of producing a film having good replicability and small thickness variation can be achieved. Since the light source of the optical thickness meter is in principle a point light source, the thickness distribution in the wafer can be evaluated by taking a plurality of points for evaluation. In addition, the output of the optical thickness meter, which is an electrical signal, can be easily fed back into the gas pressure or temperature for controlling film growth. In the case of ellipsometers, the optical detector is a photo-electric conversion element that easily generates an electrical signal corresponding to the film thickness. Thus, it can be seen that an automatic film deposition apparatus can be easily obtained.

제33도는 막 두께를 평가하기 위한 광학적 수단이 구비되지 않은 막 증착을 위한 막두께 제어 공정을 도시한다. 이 공정에서, 붕소막의 형성되는 웨이퍼를 챔버에서 빼내어 엘립소미터를 사용하여 붕소 박막의 두께를 평가한다. 다음, 상기 방식으로 구해진 막두께를 표준 소망 막두께와 비교한다. 그리고, 두께가 목표 두께와 비교할때 더 얇을 경우에는 챔버에 재삽입하여 막증착을 계속할 수도 있고, 또는 막두께를 소정값으로 감소시키기 위하여 에칭을 할 수도 있다. 다음, 이렇게 얻어진 소망 두께의 막을 확산 공정에 부쳐 붕소를 규소 기판안으로 확산시킨다. 상기 공정은 두께 평가를 할 때마다 고진공 챔버로부터 막을 빼내어야 한다는 것을 알 수 있다. 상기 설명된 바와 같이, 붕소막은 실온과 같은 저온에서도 쉽게 산화할 정도로 불안정하다. 결국, 상기 공정은 막두께를 평가함에 있어서 정확도가 좋지 않다. 반대로, 막두께 평가용 광학 수단이 구비되어 있는 불순물 막 형성용 장치를 사용하므로써, 고진공하에서 높은 정밀도로 막두께를 평가할 수 있다.33 shows a film thickness control process for film deposition without an optical means for evaluating the film thickness. In this step, the wafer on which the boron film is formed is taken out of the chamber and the thickness of the boron thin film is evaluated using an ellipsometer. Next, the film thickness obtained in the above manner is compared with the standard desired film thickness. If the thickness is thinner than the target thickness, the film may be reinserted into the chamber to continue film deposition, or may be etched to reduce the film thickness to a predetermined value. The film of the desired thickness thus obtained is then subjected to a diffusion process to diffuse boron into the silicon substrate. It can be seen that the process requires withdrawing the membrane from the high vacuum chamber each time the thickness is evaluated. As described above, the boron film is unstable enough to easily oxidize even at low temperatures such as room temperature. As a result, the process has poor accuracy in evaluating the film thickness. On the contrary, by using the impurity film forming apparatus provided with the optical means for film thickness evaluation, it is possible to evaluate the film thickness with high precision under high vacuum.

상기 설명은 붕소막을 불순물 확산을 위한 박막의 특정 샘플로하여 이루어졌다. 상기 광학적 막두께 평가를 붕소 규소 합성물의 박막에도 적용가능하다는 것을 본 발명자들의 실험 결과로부터 알았다. 붕소 규소 합성물(붕소 규화물)의 박막은 가스의 붕소와 규소 기판의 규소를 600℃ 이상의 온도에서 반응시키므로써 얻어지고, 붕소막의 경우와 같이 규소 기판에 대한 붕소의 간단한 증착에 의해서는 얻을 수 없기 때문에, 붕소 규화물 막과 규소 기판사이의 경계면은 붕소 규화물 막이 형성되기 전의 규소 기판면과 비교할때 규소 기판안으로 더 깊숙히 진행해 있다. 이 현상은 열산화에 의해 규소 기판상에 규소 산화막을 형성하는 경우와 유사하다. 본 발명자들이 수행한 분석에 따라, 막의 두께 방향을 따라 균일한 조직을 갖는 붕소 규소막이 형성하였음을 발견했다. 또한, 규소 기판과 붕소 규화물 막사이에 뚜렷한 접합면이 형성되었음을 볼 수 있었다. 따라서, 그것은 엘립소미터와 같은 광학 수단을 사용한 평가가 상기 경우에도 효과적임을 나타낸다. 붕소 규화물 막은 붕소막과 비교할때 화학적으로 보다 안정하다. 따라서, 샘플을 제28도에 도시한 구조로 형성하는데는 부수적 수단을 필요로 한다. 기계적 수단으로 두께를 측정한 다음에, 실제의 광학적 막두께를 구하도록 보정 계수를 계산한 다음, 제28도에 도시한 구조를 형성하는 과정은 붕소막의 평가에서 했던 것과 동일하다. 그러나, 화학적으로 보다 안정한 붕소 규화물 막의 경우에, 막에 대해서 질산을 사용한 산화와 불화수소산을 사용한 에칭을 반복 실행하여 규소 기판으로부터 붕소 규화물 막만을 선택적으로 제거하여 높이차를 형성시킬 수도 있다. 실제, 규소 기판은 약 10 회 반복 처리후 단지 10Å이 에칭되었음을 알았다.The above description was made using the boron film as a specific sample of a thin film for impurity diffusion. It was found from the experimental results of the present inventors that the optical film thickness evaluation is applicable to the thin film of the boron silicon composite. A thin film of boron silicon composite (boron silicide) is obtained by reacting boron in a gas with silicon on a silicon substrate at a temperature of 600 ° C. or higher, and cannot be obtained by simple deposition of boron on a silicon substrate as in the case of a boron film. The interface between the boron silicide film and the silicon substrate proceeds deeper into the silicon substrate as compared to the silicon substrate surface before the boron silicide film is formed. This phenomenon is similar to the case of forming a silicon oxide film on a silicon substrate by thermal oxidation. According to the analysis performed by the inventors, it was found that a boron silicon film having a uniform structure was formed along the thickness direction of the film. It was also seen that a distinct bonding surface was formed between the silicon substrate and the boron silicide film. Thus, it shows that evaluation using optical means such as ellipsometer is effective in this case as well. The boron silicide film is chemically more stable than the boron film. Therefore, additional measures are required to form the sample into the structure shown in FIG. After measuring the thickness by mechanical means, calculating the correction factor to obtain the actual optical film thickness, and then forming the structure shown in FIG. 28 is the same as in the evaluation of the boron film. However, in the case of a chemically more stable boron silicide film, the oxide may be oxidized with nitric acid and the etching with hydrofluoric acid may be repeatedly performed on the film to selectively remove only the boron silicide film from the silicon substrate to form a height difference. In fact, it was found that the silicon substrate was etched only 10 ms after about 10 iterations.

본 발명에 대한 상기 설명에서 언급한 붕소막 또는 붕소 규화물 막은 디보렌가스를 자연 산화막이 제거된 활성 규소 기판의 표면에 공급하므로써 형성된다. 자연 산화막을 갖고 있지 않은 규소 기판의 화학 활성면은 불화수소산을 사용한 종래의 단순한 처리로 얻을 수 없으며, 이는 붕소막 또는 붕소 규화물 막은 본 공정에 있어서 400℃ 또는 그 이상의 높은 온도에서 디보렌 가스의 열분해에 의해 형성되기 때문이다. 상기의 경우에, 소망 조직의 막이 형성되기 전에, 산화막이 400℃ 또는 그 이상의 고온에서 쉽게 형성된다. 조직이 400℃ 또는 그 이상에서 고온 처리를 받지 않는 경우에도 규소 기판의 표면은 그 표면이 공기를 함유하고 있는 대기에 노출될때, 약 10Å두께의 산화막으로 쉽게 피복된다. 붕소막 또는 붕소 규화물 막의 성장율은 단지 약 10Å두께의 산화막이 존재하는 경우에 상당히 낮아진다. 따라서, 자연 산화막을 제거하는 단계 또는 고진공 챔버내에서 규소 기판의 활성면을 유지하는 단계가 필수 조건이 된다. 불순물 확산 영역을 형성시키는데는 약 200Å두께의 붕소막 또는 붕소 규화물 막이면 충분하다. 통상, 막은 약 100Å의 두께로 형성된다. 예컨대, 농도가 1020atoms/cm3이고 깊이가 0.1㎛인 확산층을 얻기 위해서는 이론상 약 10Å두께의 불순물 확산층이면 충분하다. 붕소막은 100% 붕소, 즉 불순물 원자로만 제조되며, 붕소 규소 막(5 내지 20% 의 규소 원자 포함)은 약 80% 또는 그이상의 붕소 원자를 함유하기 때문에 박막은 불순물 확산원의 역할을 충분히 한다. 따라서, 두께의 변동이 적은 확산층이 광학 수단을 사용하여 약 100Å의 막두께를 평가하므로써 획득될 수 있다.The boron film or boron silicide film mentioned in the above description of the present invention is formed by supplying diborene gas to the surface of the active silicon substrate from which the natural oxide film is removed. The chemically active surface of a silicon substrate that does not have a native oxide film cannot be obtained by conventional simple treatment with hydrofluoric acid, which means that the boron film or boron silicide film is pyrolyzed of diborene gas at a high temperature of 400 ° C. or higher in this process. Because it is formed by. In this case, before the film of the desired tissue is formed, an oxide film is easily formed at a high temperature of 400 ° C or higher. Even when the tissue is not subjected to high temperature treatment at 400 ° C. or higher, the surface of the silicon substrate is easily coated with an oxide film of about 10 mm thick when the surface is exposed to air containing air. The growth rate of the boron film or the boron silicide film is considerably lower when only about 10 GPa oxide film is present. Therefore, removing the natural oxide film or maintaining the active surface of the silicon substrate in the high vacuum chamber becomes a necessary condition. In order to form the impurity diffusion region, a boron film or a boron silicide film having a thickness of about 200 mm 3 is sufficient. Typically, the film is formed to a thickness of about 100 mm 3. For example, in order to obtain a diffusion layer having a concentration of 10 20 atoms / cm 3 and a depth of 0.1 mu m, an impurity diffusion layer having a thickness of about 10 mW is theoretically sufficient. Since the boron film is made of only 100% boron, that is, impurity atoms, and the boron silicon film (containing 5 to 20% of silicon atoms) contains about 80% or more of boron atoms, the thin film serves as an impurity diffusion source. Therefore, a diffusion layer having a small variation in thickness can be obtained by evaluating a film thickness of about 100 GPa using optical means.

확산에 의해 80% 또는 그이상의 불순물을 함유하고 있는 막으로부터 불순물을 직접 규소 기판안으로 투입함에 있어서, 약 100Å정도의 얇은 불순물 막이 사용된다. 따라서, 막 두께의 정확한 평가 뿐만아니라 막두께의 정교한 제어는 두께가 1㎛ 또는 그이하의 얕은 확산층을 형성할 수 있다.In introducing impurities directly into the silicon substrate from a film containing 80% or more of impurities by diffusion, a thin impurity film of about 100 kV is used. Thus, not only accurate evaluation of the film thickness but also precise control of the film thickness can form a shallow diffusion layer having a thickness of 1 m or less.

붕소막 또는 붕소 규화물 막에 대한 본 발명의 광학적 평가를 실현시키기 위해서는 규소 기판에 표면 산화막이 없어야 한다. 이는 붕소막 또는 붕소 규화물막의 성장이 지체된다는 상기 언급한 이유에 기인한 것만은 아니다. 예컨대, 약 20Å두께의 자연 산화막을 갖고 있는 규소 기판과 그위에 다시 형성되어 있는 약 100Å두께의 붕소막 또는 붕소 규화물 막으로 구성되어 있는 샘플에 대한 막두께의 정확한 평가는 실행할 수 없었다. 이러한 실패는 너무 많은 미지수의 존재에 기인한다. 상기 샘플은 규소층, 규소 산화층 및 붕소(또는 붕소 규화물)층으로 구성되어 있는 다층 구조를 갖고 있기 때문에, 3 개의 미지수가 구해져야 한다. 결국, 붕소막의 두께는 엘립소미터로 구할 수 없다. 따라서, 규소 기판에 직접 붕소막 또는 붕소 규화물 막을 형성시키는 것이 광학적 측정을 실행 가능하게 하는 필수 조건이다. 광학 상수, 즉 규소 산화막의 굴절율은 확실히 알고 있지만, 막두께는 미지수이기 때문에 다층 구조에서의 붕소막의 두께 측정을 매우 어렵게 한다.In order to realize the optical evaluation of the present invention for the boron film or the boron silicide film, the silicon substrate should be free of surface oxide film. This is not only due to the above-mentioned reason that the growth of the boron film or the boron silicide film is delayed. For example, an accurate evaluation of the film thickness of a sample composed of a silicon substrate having a natural oxide film having a thickness of about 20 GPa and a boron film or a boron silicide film having a thickness of about 100 GPa formed thereon could not be performed. This failure is due to the existence of too many unknowns. Since the sample has a multilayer structure composed of a silicon layer, a silicon oxide layer, and a boron (or boron silicide) layer, three unknowns must be obtained. As a result, the thickness of the boron film cannot be obtained with an ellipsometer. Therefore, forming a boron film or a boron silicide film directly on the silicon substrate is an essential condition for enabling optical measurement. Although the optical constant, i.e., the refractive index of the silicon oxide film, is certainly known, the thickness of the boron film in the multilayer structure is very difficult to measure because the film thickness is unknown.

본 발명에 대한 상기 설명은 평가용 광학 수단으로서 엘립소미터를 사용하는 편광 해석법에 기초한 방법에 관련하여 이루어졌다. 그러나, 본 발명은 편광 해석법으로만 한정되는 것은 아니다. 또한, 상기 실시예들은 불순물 확산원로서 붕소막 또는 붕소 규화물 막을 사용하여 설명했다. 그러나, 고농도의 산소를 함유하는 막, 예컨대 규소 기판과 붕소 규산염 유리막 사이에서 불순물의 격리가 일어나는 붕소 규산염 유리(BSG)막을 제외한 다른 불순물 막도 채용될 수도 있다. 상기의 경우에 막두께 방향을 따라 조직의 배열이 비균일해지기 때문에 본 발명에 따른 방법은 적용될 수 없다. 또한, 본 발명에 따른 불순물 확산원의 막두께 평가 방법은 열확산 후 얻어진 잔류막에도 적용가능하다는 것이 입증된다. 즉, 불순물 막의 두께는 확산 전후에 구해질 수 있다. 이미 설명한 바와 같이, 붕소막 또는 붕소 규화물 막은 산화막에는 형성될 수 없지만 규소 기판과 규소 질화물 막 모두에 형성될 수 있다. 따라서, 본 발명은 규소 기판을 포함하는 용도에만 제한되지 않는다. 붕소막보다 10 배 또는 그이상의 두께로 두꺼운 규소 질화물막이 형성되어 있는 규소 기판상에 붕소막을 포함하고 있는 샘플에 대한 평가가 실시될 수 있다.The above description of the present invention has been made in relation to a method based on polarization analysis using an ellipsometer as an optical means for evaluation. However, the present invention is not limited only to the polarization analysis method. In addition, the above embodiments have been described using a boron film or a boron silicide film as an impurity diffusion source. However, other impurity films may also be employed except for a film containing a high concentration of oxygen, such as a boron silicate glass (BSG) film in which the isolation of impurities occurs between the silicon substrate and the boron silicate glass film. In this case, the method according to the present invention cannot be applied because the arrangement of tissues along the film thickness direction becomes nonuniform. Further, it is proved that the method for evaluating the film thickness of the impurity diffusion source according to the present invention is applicable to the residual film obtained after thermal diffusion. That is, the thickness of the impurity film can be obtained before and after diffusion. As already explained, the boron film or boron silicide film cannot be formed in the oxide film but can be formed in both the silicon substrate and the silicon nitride film. Therefore, the present invention is not limited only to the use including the silicon substrate. An evaluation may be performed on a sample containing a boron film on a silicon substrate on which a silicon nitride film thicker than 10 times or more than the boron film is formed.

본 발명에 따른 반도체 디바이스를 도면 및 양호한 실시예를 참조하여 이하에서 설명한다.The semiconductor device according to the present invention will be described below with reference to the drawings and preferred embodiments.

먼저, 본 발명의 반도체 디바이스에 사용되는 붕소 규화물 막을 제조하는 공정을 도면을 참조하여 다시 설명한다.First, the process of manufacturing the boron silicide film used for the semiconductor device of this invention is demonstrated again with reference to drawings.

제1(a)도 내지 제1(c)도에는 본 발명의 반도체 디바이스의 가장 간단한 형태의 제조 방법과 구조가 도시되어 있다. 제1(a)도에 도시된 단계에서, N 형 규소영역(1)의 활성면이 노출되어 있다. 특히, 규소 영역(1)의 표면을 커버하는 자연 산화막은 예를들어 진공내에서 상기 영역을 가열하고, 묽은 불화 수소산을 사용하여 에칭하고, 진공에서 아르곤 스퍼터링하여 제거한다. 제1(b)도에 대응하는 연속 단계에 있어서, 붕소 규화물 영역이 가스를 함유하는 붕소와 같은 디보렌(B2H6)을 사용하여 활성면상에 형성된다. 규소 영역(1)에 있는 규소 원자는 붕소 규화물 막(2)을 형성하기 위해 붕소 함유 분자 또는 붕소 원자와 직접적으로 반응한다. 이 단계에서, 상기 반응은 최초면의 상하부면 모두에서 동시에 처리된다. 붕소 규화물 막(2)을 형성하는 다음 단계에서, 열처리 온도는 비교적 고온으로 설정되어서 붕소 확산 영역(3)을 형성하기 위해 붕소 규화물 막으로부터 규소 영역(1)안으로 붕소 원자가 확산될 수 있도록 하기 위해 비교적 장시간동안 지속된다. 이 방법에서, 붕소 확산 영역(3)은 붕소 규화물 막(2)의 설치와 동시에 형성된다.1 (a) to 1 (c) show the manufacturing method and structure of the simplest form of the semiconductor device of the present invention. In the step shown in FIG. 1 (a), the active surface of the N-type silicon region 1 is exposed. In particular, the native oxide film covering the surface of the silicon region 1 is removed, for example, by heating the region in vacuum, etching with dilute hydrofluoric acid, and argon sputtering in vacuum. In a continuous step corresponding to FIG. 1 (b), boron silicide regions are formed on the active surface using diborene (B 2 H 6 ) such as boron containing gas. The silicon atoms in the silicon region 1 react directly with the boron containing molecule or boron atoms to form the boron silicide film 2. In this step, the reaction is simultaneously processed on both the upper and lower surfaces of the initial face. In the next step of forming the boron silicide film 2, the heat treatment temperature is set at a relatively high temperature so that boron atoms can be diffused from the boron silicide film into the silicon region 1 to form the boron diffusion region 3. Lasts a long time. In this method, the boron diffusion region 3 is formed simultaneously with the installation of the boron silicide film 2.

붕소 규화물 막의 조성물이 제4도에 도시되어 있다. 제4도의 그래프에서, 원자에 의한 Si 함량이 종좌표에 취해져 있고 기판의 처리 온도 또는 막증착 온도가 횡좌표에 취해져 있다. 제4도에 명확히 도시된 바와 같이, Si 함량은 막증착 온도에 의존한다. 화학적 및 물리적으로 적합한 확산원은 예정된 레벨 또는 더많은 Si 함량이 달성될 때에만 얻어진다. 따라서, 막은 700℃ 이상의 온도에서 증착된다.The composition of the boron silicide film is shown in FIG. In the graph of FIG. 4, the Si content by atoms is taken in the ordinate, and the processing temperature or film deposition temperature of the substrate is taken in the abscissa. As clearly shown in FIG. 4, the Si content depends on the film deposition temperature. Chemically and physically suitable diffusion sources are obtained only when a predetermined level or more Si content is achieved. Thus, the film is deposited at a temperature of 700 ° C. or higher.

제9도에는 붕소 규화물 막의 화학적 안정성을 테스팅한 실험의 결과를 요약하고 있다. 증착된 붕소 규화물 막은 상기 막을 확산 처리하기 전에 다수의 화학 제품을 사용하여 다양한 화학적 처리를 겪게 된다. 제9도에서, 샘플로 적용된 화학적 처리 형태는 횡좌표에 주어져 있고, 확산 처리후에 확산층의 관찰된 시이트 저항(ρs)은 종좌표에 주어져 있다. 화학적으로 처리되지 않은 샘플의 시이트 저항이 점선으로 지시되어 있다. 시이트 저항은 처리되지 않은 샘플과 비교하여 질소산 또는 고온 질소산을 사용하는 화학적 처리에 따른 샘플에 의해 다소 증가한다. 그러나, 이 증가는 작고, 샘플의 화학적 처리의 영향은 무시할 수 있을 정도로 안전하다. 붕소 규화물 막은 화학 제품에 대해 매우 안전하다고 할 수 있다.Figure 9 summarizes the results of experiments testing the chemical stability of boron silicide films. The deposited boron silicide film undergoes various chemical treatments using a number of chemicals before the diffusion treatment of the film. In FIG. 9, the chemical treatment form applied to the sample is given in abscissa, and the observed sheet resistance ρ s of the diffusion layer after diffusion treatment is given in ordinate. The sheet resistance of the chemically untreated sample is indicated by the dashed line. Sheet resistance is somewhat increased by samples following chemical treatment with nitric acid or hot nitric acid compared to untreated samples. However, this increase is small and the effects of chemical treatment of the sample are negligible and safe. Boron silicide films are very safe for chemical products.

제10도에는 제9도에 주어진 결과와 비교하면 화학 제품에 대한 붕소막의 저항이 주어져 있다. 그래프의 횡·종 좌표는 제9도에 있는 것과 각각 동일하다. 시이트 저항은 질소산과, 수성 수소 과산화물과 황산의 혼합물 및 불화수소산으로 각각 처리되는 샘플에 의해 다소 증가된다. 특히, 고온 질소산으로 처리된 샘플에서 시이트 저항은 3kΩ/sq 까지 상승하는 것을 볼 수 있다. 매우 높은 저항은 붕소 원자를 충분히 확산하기 부적합한 고온 질소산으로 처리되는 규소 막의 용해에 따른 것이다. 붕소막은 화학적 저항에 대해 붕소 규화물 막보다 더 낮다.In FIG. 10, the resistance of the boron film to chemicals is given in comparison with the results given in FIG. The lateral and longitudinal coordinates of the graph are the same as those in FIG. Sheet resistance is somewhat increased by samples treated with nitric acid, a mixture of aqueous hydrogen peroxide and sulfuric acid, and hydrofluoric acid, respectively. In particular, the sheet resistance can be seen to rise to 3 kΩ / sq in the sample treated with hot nitric acid. Very high resistance is due to the dissolution of the silicon film treated with hot nitric acid which is unsuitable for sufficiently diffusing boron atoms. The boron film is lower than the boron silicide film with respect to chemical resistance.

본 발명의 양호한 실시예를 제34도 내지 제40도를 참조로 하여 하기에 상세히 설명한다. 그 구조적 단면도로 제34도에 도시된 바와 같은 AP 채널 절연 게이트 전계 효과 트랜지스터(금속 절연 반도체 전계 효과 트랜지스터 : Metal Insulator Semiconductor Field Effect Transistor, 하기에서는 MISFET 로 기술함)는 본 발명의 반도체 소자에 따른 실시예로서 하기에 기술된다. 제34도에 도시된 구조에서, N 형 반도체 영역(611)의 일부분의 표면상에 형성된 P 형 반도체 영역(612)은 MISFET의 소스와 드레인을 구비하고 있다. 본 실시예는 붕소 규화물 영역(613)이 P 형 반도체 영역(612)상에 형성되는 것을 특징으로 하고 있다. 붕소 규화물 영역(613)과 P 형 반도체 영역(612)은 제1도에 도시된 바와 같은 순서로 형성된다. 더욱이, 상기 공정 단계는 붕소 규화물이 N 형 폴리실리콘 게이트(614)상에 최종적으로 남지않도록 설계되어 있다. 상기 공정 단계의 설계는 본 발명의 주요 부분이 아니기 때문에 본 설명으로부터 생략되어 있다.Preferred embodiments of the present invention are described in detail below with reference to FIGS. 34 to 40. An AP channel insulated gate field effect transistor (Metal Insulator Semiconductor Field Effect Transistor, hereinafter referred to as MISFET) as shown in FIG. 34 in its structural cross section is implemented according to the semiconductor device of the present invention. An example is described below. In the structure shown in FIG. 34, the P-type semiconductor region 612 formed on the surface of a portion of the N-type semiconductor region 611 includes a source and a drain of the MISFET. This embodiment is characterized in that the boron silicide region 613 is formed on the P-type semiconductor region 612. The boron silicide region 613 and the P-type semiconductor region 612 are formed in the order as shown in FIG. Moreover, the process step is designed such that boron silicide does not finally remain on the N-type polysilicon gate 614. The design of the process step is omitted from this description because it is not a major part of the present invention.

제34도를 참조하면, 붕소 규화물 영역(63)은 층간 절연막(615)을 통한 금속 접속부(616)와 P 형 확산 영역(612) 사이에서 전기 접촉을 달성하는 금속 스파이크에 대한 배리어로써 효과적으로 작용한다. 양호한 실시예에서, 게이트 전극은 폴리실리콘으로 만들어져 있다. 그러나, 이것은 폴리실리콘과 텅스텐 실리콘을 포함하는 이중층 전극 재료가 전극 재료로써 사용된다면 본 발명의 정신내에 있다. 제34도에 도시된 바와 같은 구조는 제25(a)도 내지 제25(e)도에 도시된 바와 같은 공정에 의해 얻어진다. P형 반도체 영역(612)의 깊이는 붕소 규화물 영역(613)이 금속 스파이크에 대한 배리어로써 효과적으로 작용하기 때문에 상기 영역(612)의 디플렉션층의 폭에 비해 얕다. 확산 영역(612)의 폭은 붕소 규화물 영역(613)의 두께보다 더 얇다. 상기 확산 영역의 불순물 농도는 규소용 붕소의 고용성 보다 더 적다. 붕소 규화물 영역(613)의 불순물 농도는 규소에 대한 붕소의 고용성 보다 더 많다.Referring to FIG. 34, the boron silicide region 63 effectively acts as a barrier to metal spikes that achieve electrical contact between the metal contact 616 and the P-type diffusion region 612 through the interlayer insulating film 615. . In a preferred embodiment, the gate electrode is made of polysilicon. However, this is within the spirit of the present invention if a bilayer electrode material comprising polysilicon and tungsten silicon is used as the electrode material. The structure as shown in FIG. 34 is obtained by the process as shown in FIGS. 25 (a) to 25 (e). The depth of the P-type semiconductor region 612 is shallow compared to the width of the deflection layer of the region 612 because the boron silicide region 613 effectively acts as a barrier to metal spikes. The width of the diffusion region 612 is thinner than the thickness of the boron silicide region 613. The impurity concentration in the diffusion region is less than the solid solubility of boron for silicon. The impurity concentration of the boron silicide region 613 is higher than the high solubility of boron with respect to silicon.

제35도를 참조하면 본 발명의 다른 실시예에 따른 P 형 폴리실리콘 게이트 (624)를 갖는 P 형 채널 MISFET 의 단면 구성도가 도시되어 있다. 이는 제34도에 도시된 구조와 유사하며, 본 발명의 MISFET는 N 형 반도체 영역(621)의 표면상에 있는 붕소 규화물 영역(623)과 P 형 반도체 영역(622)을 포함한다. 그러나, 본 실시예의 MISFET는 P 형 폴리실리콘 게이트(624)상에서 붕소 규화물 영역(623)을 부가적으로 포함하는 것을 특징으로 한다. 이 실시예에 있어서 전체 붕소 규화물 영역(623)이 동시에 형성된다. 제34도 및 제35도에서, 붕소 규화물이 아니라 일반적으로 BSG 막이 절연막 스페이서(610, 620)상에 형성되어 있다. 제35도에 도시된 바와 같은 반도체 소자는 제26(a)도 내지 제26(e)도에 도시된 제조 공정에 의해 쉽게 얻을 수 있다.Referring to FIG. 35, a cross-sectional schematic diagram of a P-type channel MISFET having a P-type polysilicon gate 624 in accordance with another embodiment of the present invention is shown. This is similar to the structure shown in FIG. 34 and the MISFET of the present invention includes a boron silicide region 623 and a P-type semiconductor region 622 on the surface of the N-type semiconductor region 621. However, the MISFET of this embodiment is characterized in that it additionally includes a boron silicide region 623 on the P-type polysilicon gate 624. In this embodiment, all boron silicide regions 623 are formed simultaneously. 34 and 35, a BSG film, generally not boron silicide, is formed on the insulating film spacers 610 and 620. The semiconductor device as shown in FIG. 35 can be easily obtained by the manufacturing process shown in FIGS. 26 (a) to 26 (e).

제36도의 단면도로 도시된 구조인 NPN 양극 트랜지스터가 본 발명의 제3 실시예로 기술된다. 제36도를 참조하면, N 형 영역은 N 형 콜렉터 영역(632)상에 구비되어 있고, P 형 베이스 영역(633)과 붕소 규화물 영역(634)은 제1(a)도 내지 제1(c)도와 관련하여 기술한 순서에 의해 형성된다. 그러나, N 형 에미터 영역 (635)을 형성할때 CVD 절연막(636) 패터닝의 결과로써, 상술한 바와 같이 얻어진 붕소 규화물 영역(634)은 제36도에 도시된 바와 같은 배열을 제공하기 위해 부분적으로 제거된다. 종래 기술에 따른 구조가 P 형 베이스 영역(633)과 N 형 에미터 영역(635)의 전기 접합의 외주에서 절연막(636)을 구비하는 것에 부가하여 P 형 베이스 영역(633)과 절연막(636) 사이에 새로운 붕소 규화물 영역(634)을 제공함으로써, 베이스 면과 절연막(636) 사이에 안정적인 인터페이스가 얻어진다. 이러한 새로운 구조의 결과로써, 소음이 감소된 트랜지스터 특성이 실현된다.An NPN bipolar transistor having a structure shown in cross-sectional view of FIG. 36 is described as a third embodiment of the present invention. Referring to FIG. 36, the N-type region is provided on the N-type collector region 632, and the P-type base region 633 and the boron silicide region 634 are the first (a) to the first (c). Are formed by the order described in relation to However, as a result of the CVD insulating film 636 patterning when forming the N-type emitter region 635, the boron silicide region 634 obtained as described above is partially provided to provide an arrangement as shown in FIG. Is removed. The P-type base region 633 and the insulating film 636 in addition to having the insulating film 636 at the outer periphery of the electrical junction of the P-type base region 633 and the N-type emitter region 635 according to the prior art. By providing a new boron silicide region 634 in between, a stable interface is obtained between the base face and the insulating film 636. As a result of this new structure, transistor characteristics with reduced noise are realized.

제1도를 참조하면, P 형 베이스 영역(633)은 0.1㎛ 또는 더 적은 깊이로 얕아질 수 있다. 유사하게, 제4 실시예와 같은 PNP 양극 트랜지스터 단면도가 제37도에 도시되어 있다. PNP 양극 트랜지스터는 P 형 콜렉터 영역(641)과 N 형 베이스 영역상에 있는 P 형 에피텍셜 영역(642)을 포함한다. 더우기, P 형 에미터 영역 (644)과 붕소 규화물 영역(645)은 상술한 구조의 외주에서 그 사이에 절연막(646)을 구비한 상태로 제공된다. 다시 이경우에, P 형 에미터 영역(644)과 붕소 규화물 영역(645)은 제1도와 관련해서 기술한 순서를 이행함으로써 달성된다.Referring to FIG. 1, the P-type base region 633 may be shallow to 0.1 μm or less in depth. Similarly, a cross-sectional view of the PNP bipolar transistor as in the fourth embodiment is shown in FIG. The PNP bipolar transistor includes a P-type collector region 641 and a P-type epitaxial region 642 on the N-type base region. Moreover, the P-type emitter region 644 and the boron silicide region 645 are provided with the insulating film 646 therebetween at the outer periphery of the above-described structure. Again in this case, the P-type emitter region 644 and the boron silicide region 645 are achieved by implementing the order described with respect to FIG.

상술한 바와 같이, 붕소 규화물 영역(645)을 갖는 에미터는 금속 접속부와 전기 접촉하는 금속 스파이크에 대해 향상된 저항성을 나타낸다.As described above, the emitter with boron silicide region 645 exhibits improved resistance to metal spikes in electrical contact with the metal connections.

본 발명에 따른 반도체 디바이스의 제5 실시예가 제38도에 도시되어 있다. 제38도를 참조하면, 붕소 규화물 영역은 불순물 도핑 반도체 영역과, 그 사이에서 전기 접점을 제공하는 고융점 금속 콤파운드의 접속부 사이에 구비되어 있다. 층간 절연막(652)을 경유해서 불순물 도핑 반도체 영역(651) 상에서 1000℃ 하에서 용융되지 않는 고융점 금속을 위한 접속부와 같은 텅스텐 규화물 막을 제공하는 공정에 있어서, 일반적으로, 반도체 막(654)은 베이스, 특히, 층간 절연막(652)에 대한 텅스텐 규화물 막(655)의 접착성을 개량하기 위해 텅스텐 규화물 막(653) 아래에 형성된다. 상기 구조를 실현하기 위해서, 그 제조 단계동안 반도체 막(654)에 의해 P 형 반도체 내측으로 도펀트 원자가 종종 흡수된다. 결과적으로, 상기 장치는 반도체 막(654)내로 도펀트가 흡수되기 때문에 증가된 접촉 저항의 문제를 경험한다.A fifth embodiment of the semiconductor device according to the present invention is shown in FIG. Referring to FIG. 38, a boron silicide region is provided between an impurity doped semiconductor region and a connection portion of a high melting point metal compound that provides an electrical contact therebetween. In the process of providing a tungsten silicide film such as a connection for a high melting point metal that does not melt under 1000 ° C. on the impurity doped semiconductor region 651 via the interlayer insulating film 652, the semiconductor film 654 generally includes a base, In particular, it is formed under the tungsten silicide film 653 to improve the adhesion of the tungsten silicide film 655 to the interlayer insulating film 652. To realize this structure, dopant atoms are often absorbed into the P-type semiconductor by the semiconductor film 654 during its fabrication step. As a result, the device experiences the problem of increased contact resistance because dopants are absorbed into the semiconductor film 654.

상기 실시예의 문제를 극복하기 위해서, 상술한 불순물 도핑 방법은 종래 구조에 더하여 P 형 반도체 영역(651)을 형성하여 사용하며, 이에 의해서 P 형 반도체 영역(651)의 형성과 동시에 형성되는 붕소 규화물 영역(653)을 갖는 구조물을 실현한다. 이 방법에서, 상기 현상 때문에 손실된 도펀트 원자의 보상은 많은 양의 붕소를 함유하는 붕소 규화물 영역(653)을 포함하는 상기 구조에 의해 행해진다. 따라서, 제조 공정동안 발생하는 상술한 문제가 감소되어 적합하며 충분히 낮은 접촉 저항이 실현된다.In order to overcome the problem of the above embodiment, the above-described impurity doping method forms and uses the P-type semiconductor region 651 in addition to the conventional structure, thereby forming a boron silicide region formed simultaneously with the formation of the P-type semiconductor region 651. A structure having 653 is realized. In this method, the compensation of the dopant atoms lost due to the above phenomenon is done by the above structure including a boron silicide region 653 containing a large amount of boron. Thus, the above-described problems occurring during the manufacturing process are reduced and a suitable and sufficiently low contact resistance is realized.

상술한 방법과 유사한 본 발명에 따른 제6 실시예가 제39도에 도시되어 있다. 구조의 단면도인 제39도를 참조하면, 붕소 규화물 영역은 그 사이에서 전기 접속을 달성하기 위해 1000℃ 이하에서 용융되지 않는 고융점 금속의 접속부와 불순물 도핑 반도체 영역 사이에 구비되어 있다. 제39도에는 전기적으로 접속되는 텅스텐 영역(664)과 P 형 반도체 영역(661)을 구비하는 구조가 도시되어 있고, 모방된 층간 절연막(662)이 그 사이에서 혼합된다. 이 구조에 있는 붕소 규화물 영역(663)은 텅스텐(664)과 반도체 영역(661)사이의 인터페이스를 안정시키는 작용을 갖는다. 본 발명의 반도체 디바이스에 따른 제7 실시예에서 배리어 금속을 갖는 접점을 포함하는 구조적 단면이 제40도에 도시되어 있다. 이 경우에, 상기 접속부는 예로서, 티타늄막(634)과 배리어 금속으로서 티타늄 질화물을 구비하는 구조를 포함하거나 또는 상기 접속부는 알루미늄, 규소, 구리 등을 구비하는 금속 접속부가 될 수도 있고 또한, Al-Si-Cu 를 갖는 배리어 금속의 적충 구조를 제공하도록 상술한 배리어 금속과 합체될 수 있다.A sixth embodiment according to the present invention similar to the method described above is shown in FIG. Referring to FIG. 39, which is a cross-sectional view of the structure, a boron silicide region is provided between a connection of a high melting point metal and an impurity doped semiconductor region that is not melted at 1000 DEG C or lower to achieve electrical connection therebetween. FIG. 39 shows a structure including a tungsten region 664 and a P-type semiconductor region 661 that are electrically connected, and an imitation interlayer insulating film 662 is mixed therebetween. The boron silicide region 663 in this structure has the function of stabilizing the interface between tungsten 664 and the semiconductor region 661. A structural cross section including a contact having a barrier metal in the seventh embodiment according to the semiconductor device of the present invention is shown in FIG. In this case, the connection part may include, for example, a structure including titanium film 634 and titanium nitride as a barrier metal, or the connection part may be a metal connection part including aluminum, silicon, copper, or the like. It can be incorporated with the barrier metal described above to provide a antagonistic structure of the barrier metal with -Si-Cu.

제40도에 도시된 구조에 있어서, 배리어 금속을 포함하는 금속 접속부는 그 사이에서 개재되는 패턴화된 층간 절연막(672)과 함께 붕소 규화물 영역(673)을 갖는 P 형 반도체 영역(671)과 전기적으로 접속된다. 이러한 형태의 접점 구조는 얇은 불순물 확산층이 반도체 영역(671)에 제공될지라도 금속 스파이크에 대한 개량된 저항과 전자 원자 이동을 산출한다.In the structure shown in FIG. 40, a metal connection including a barrier metal is electrically connected to a P-type semiconductor region 671 having a boron silicide region 673 with a patterned interlayer insulating film 672 interposed therebetween. Is connected. This type of contact structure yields improved resistance and electron atom transport for metal spikes even if a thin impurity diffusion layer is provided in the semiconductor region 671.

상술한 바와 같이, 본 발명에 따른 반도체를 제조하기 위한 방법은 규소층 내측에서 불순물 붕소를 직접 도입하기 위한 고상 확산원으로서 붕소 규화물 막을 활용하는 단계를 포함하는 확산 방법이다. 따라서, 상기 방법은 높은 표면 농도와 얇은 접합을 갖는 불순물 확산층을 형성하기 위해 효과적이다. 따라서, 상기 방법은 고밀도와 반도체 소자의 큰 직접화를 실현하기 위해 효과적이다. 더우기, 고상 확산원로서 사용되는 붕소 규화물 막은 이것이 반도체 제조 방법의 변화성과 상기 방법 설계를 위해 향상된 자유도를 허용하기 위해서 화학적 및 물리적으로 적합하다.As described above, the method for manufacturing a semiconductor according to the present invention is a diffusion method comprising utilizing a boron silicide film as a solid phase diffusion source for directly introducing impurity boron inside a silicon layer. Thus, the method is effective for forming an impurity diffusion layer having a high surface concentration and a thin junction. Therefore, the method is effective for realizing high density and large directization of the semiconductor device. Moreover, boron silicide films used as solid phase diffusion sources are chemically and physically suitable to allow for variations in semiconductor fabrication methods and improved degrees of freedom for the method design.

본 발명의 평가 방법에 따른 불순물 막을 평가하기 위한 방법은 광선 비임을불순물 막의 표면에 방사하는 단계와, 반사된 광선이 강도 변화를 측정하는 단계 및 측정된 값과 유효 굴절율로 부터 막두께를 평가하는 단계를 포함한다. 따라서, 상기 방법은 비접촉 측정에 의해 자동적으로 막 두께를 제공하는 빠른 방법인 것이 장점이다. 더우기, 그 내에 있는 불순물 막을 직접 형성하기 위해 진공 챔버를 구비하는 불순물 막을 제조하기 위한 장치와, 진공 챔버 내측에 광선 비임을 방사하기 위한 수단 및 반사된 광선으로부터 막두께를 평가하기 위한 광학 수단을 사용하여 불순물 막을 더 정확히 제어하기 위해서 효과적이다. 특히, 가스 압력 또는 불순물 막을 형성하는 온도를 제어하기 위해 광학적으로 얻어진 막두께 출력 신호의 피드백은 더 정확하게 제어된 막두께로 불순물 막을 얻기 위해서 더 효과적이다.A method for evaluating an impurity film according to the evaluation method of the present invention comprises the steps of radiating a light beam to the surface of an impurity film, measuring the change in intensity of the reflected light and evaluating the film thickness from the measured values and the effective refractive index. Steps. Thus, the method is advantageous in that it is a fast method of automatically providing a film thickness by non-contact measurement. Moreover, using an apparatus for producing an impurity film having a vacuum chamber to directly form an impurity film therein, means for radiating a light beam inside the vacuum chamber, and optical means for evaluating the film thickness from the reflected light beam. It is effective to control the impurity film more accurately. In particular, the feedback of the film thickness output signal optically obtained to control the gas pressure or the temperature of forming the impurity film is more effective for obtaining the impurity film with a more precisely controlled film thickness.

더우기, 규소 기판상에 직접 불순물 막을 형성하고, 불순물 막을 광학적으로측정하며, 막이 예정된 막두께를 얻은 후에 확산을 실행하는 본 발명에 따른 불순물 도핑 방법으로 더 낮은 스캐터링을 갖는 불순물 확산층이 얻어진다.Furthermore, an impurity diffusion layer having a lower scattering is obtained by the impurity doping method according to the present invention in which an impurity film is formed directly on a silicon substrate, the impurity film is optically measured, and the film is diffused after obtaining a predetermined film thickness.

더우기, 본 발명에 따른 얄은 불순물 도핑 접합을 갖는 반도체 영역과 함께붕소 규화물의 층구조를 구비하는 반도체 디바이스는 첫째, 얇은 확산층에 의한 고속 작동 미세 MISFET 와 바이폴라 트랜지스터를 달성하기 위해서 효과적이다. 둘째, 이 장치는 접점 부분에서 전자 원리 이동에 대해 개량된 저항과 금속 스파이크의 예방과 같은 반도체 디바이스의 확실성에 관련해서 커다란 효과를 제공한다.Moreover, the Yal according to the present invention is a semiconductor device having a layer structure of boron silicide together with a semiconductor region having an impurity doped junction, which is firstly effective for achieving a high speed operating fine MISFET and bipolar transistor by a thin diffusion layer. Second, the device has a great effect on the reliability of semiconductor devices such as improved resistance to electronic principle movement at the contact portion and prevention of metal spikes.

Claims (2)

규소 기판을 850℃ 이상의 진공실내에 배치하고, 규소 기판의 표면에 이루어진 자연 산화막을 제거하여, 규소 기판 표면을 노출시키는 단계와, 연속하여, 동일 진공실내에서 상기 진공실내로 B2H6를 도입하고, 상기 규소기판 온도를 600 내지 850℃ 사이로 가열하고, 상기 노출된 규소 표면에 80원자% 이상의 붕소와 5원자% 이상의 규소를 포함하는 붕소 규화물 막을 형성하는 단계와, 연속하여, 상기 붕소 규화물 막을 형성하는 단계의 온도보다 높은 온도에서 상기 붕소 규화물막의 붕소를 상기 규소 기판에 열확산시키는 단계로 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.Placing a silicon substrate in a vacuum chamber of 850 ° C. or higher, removing the native oxide film formed on the surface of the silicon substrate, exposing the silicon substrate surface, and subsequently introducing B 2 H 6 into the vacuum chamber in the same vacuum chamber; And heating the silicon substrate temperature between 600 and 850 ° C., forming a boron silicide film comprising at least 80 atomic% boron and at least 5 atomic% silicon on the exposed silicon surface, subsequently, forming the boron silicide film And thermally diffusing boron of the boron silicide film on the silicon substrate at a temperature higher than the temperature of the forming step. 규소 기판을 850℃ 이상의 진공실내에 배치하고, 규소 기판의 표면에 형성된 자연 산화막을 제거하여 규소 기판 표면을 노출시키는 단계와, 연속하여, 동일 진공실내에서 상기 진공실내로 B2H6를 도입시키고 상기 규소기판 온도를 600 내지 850℃ 사이로 가열하여 상기 노출된 규소 표면에 80원자% 이상의 붕소와 5원자% 이상의 규소를 포함하는 붕소 규화물 막을 형성하는 단계와, 연속하여, 제1 편광 특성을 가진 레이저 입사광선을 제1 편광기를 경유하여 상기 붕소 규화물막의 표면에 대해 경사지게 조사하고, 상기 입사 광선의 반사된 광선인 제2 편광 특성을 가진 반사 광선을 제2 편광기를 경유하여 광 검출기로 검출하고, 상기 제1 편광특성과, 제2 편광 특성과, 상기 붕소 규화물 막의 굴절율로부터 상기 붕소 규화물 막의 두께를 측정하는 방식으로 광학적 수단을 사용하여 붕소 규화물 막의 두께를 측정하는 단계와, 연속하여, 상기 붕소 규화물 막을 형성하는 공정의 온도 보다 높은 온도에서 상기 붕소 규화물 막의 붕소를 상기 규소 기판에 열확산시키는 공정으로 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.Placing the silicon substrate in a vacuum chamber of 850 ° C. or higher, removing the native oxide film formed on the surface of the silicon substrate to expose the silicon substrate surface, and subsequently introducing B 2 H 6 into the vacuum chamber in the same vacuum chamber; Heating the silicon substrate temperature between 600 and 850 ° C. to form a boron silicide film comprising at least 80 atomic% boron and at least 5 atomic% silicon on the exposed silicon surface, and subsequently, a laser having a first polarization characteristic Irradiating incident light obliquely to the surface of the boron silicide film via a first polarizer, detecting a reflected light having a second polarization characteristic which is a reflected light of the incident light with a photo detector through a second polarizer, and Light is measured by measuring the thickness of the boron silicide film from the first polarization property, the second polarization property, and the refractive index of the boron silicide film. Measuring the thickness of the boron silicide film by using an appropriate means; and subsequently, thermally diffusing the boron of the boron silicide film on the silicon substrate at a temperature higher than the temperature of the process of forming the boron silicide film. Semiconductor device manufacturing method.
KR1019930006607A 1992-04-21 1993-04-20 Impurity doping method with diffusion source of boron-silicide film KR100305124B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-129537 1992-04-21
JP12953792 1992-04-21

Publications (2)

Publication Number Publication Date
KR940006189A KR940006189A (en) 1994-03-23
KR100305124B1 true KR100305124B1 (en) 2001-11-22

Family

ID=37530021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006607A KR100305124B1 (en) 1992-04-21 1993-04-20 Impurity doping method with diffusion source of boron-silicide film

Country Status (1)

Country Link
KR (1) KR100305124B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020197864A1 (en) * 2019-03-22 2020-10-01 Lam Research Corporation Method for providing doped silicon

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08254688A (en) * 1995-03-16 1996-10-01 Toshiba Corp Liquid crystal display element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020197864A1 (en) * 2019-03-22 2020-10-01 Lam Research Corporation Method for providing doped silicon
US12125705B2 (en) 2019-03-22 2024-10-22 Lam Research Corporation Method for providing doped silicon using a diffusion barrier layer

Also Published As

Publication number Publication date
KR940006189A (en) 1994-03-23

Similar Documents

Publication Publication Date Title
US5324974A (en) Nitride capped MOSFET for integrated circuits
US4214918A (en) Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
KR20070020426A (en) Gate electrode dopant activation method for semiconductor manufacturing
US5753530A (en) Impurity doping method with diffusion source of boron-silicide film
JP2599556B2 (en) Method for manufacturing semiconductor device having highly doped region
Quevedo-Lopez et al. Thermally induced Zr incorporation into Si from zirconium silicate thin films
KR100305124B1 (en) Impurity doping method with diffusion source of boron-silicide film
Riley et al. X-ray photoelectron spectra of low temperature plasma anodized Si 0.84 Ge 0.16 alloy on Si (100): Implications for SiGe oxidation kinetics and oxide electrical properties
Joshi et al. Sub-nm near-surface activation profiling for highly doped Si and Ge using differential hall effect metrology (DHEM)
US4596071A (en) Method of making semiconductor devices having dielectric isolation regions
US6281146B1 (en) Plasma enhanced chemical vapor deposition (PECVD) method for forming microelectronic layer with enhanced film thickness uniformity
Revesz et al. Film‐Substrate Interaction in Si/Ta and Si/Ta2 O 5 Structures
JPH0766146A (en) Fabrication of semiconductor device
US4725564A (en) Method of manufacturing a semiconductor device, in which a dopant is diffused from its oxide into a semiconductor body
US4206026A (en) Phosphorus diffusion process for semiconductors
JP3366053B2 (en) Method for manufacturing semiconductor device
Moslehi et al. Interfacial and breakdown characteristics of MOS devices with rapidly grown ultrathin SiO 2 gate insulators
JP2001091482A (en) Contained element analyzing method
US4210473A (en) Process for producing a semiconductor device
JP2810947B2 (en) Method for manufacturing semiconductor device
JPH0982768A (en) Evaluating method for semiconductor wafer
Baliga et al. PSG masks for diffusions in gallium arsenide
US6204160B1 (en) Method for making electrical contacts and junctions in silicon carbide
JP3039646B1 (en) Method for manufacturing semiconductor device
Fiory et al. Spike annealing of boron-implanted polycrystalline-silicon on thin SiO 2

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 12

EXPY Expiration of term