KR100304698B1 - Digital Convergence Correcting Apparatus - Google Patents
Digital Convergence Correcting Apparatus Download PDFInfo
- Publication number
- KR100304698B1 KR100304698B1 KR1019990000054A KR19990000054A KR100304698B1 KR 100304698 B1 KR100304698 B1 KR 100304698B1 KR 1019990000054 A KR1019990000054 A KR 1019990000054A KR 19990000054 A KR19990000054 A KR 19990000054A KR 100304698 B1 KR100304698 B1 KR 100304698B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- seed
- seed data
- pixel
- pixels
- Prior art date
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 31
- 238000010586 diagram Methods 0.000 description 7
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 101100328518 Caenorhabditis elegans cnt-1 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
- H04N9/28—Arrangements for convergence or focusing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
- H01J29/70—Arrangements for deflecting ray or beam
- H01J29/72—Arrangements for deflecting ray or beam along one straight line or along two perpendicular straight lines
- H01J29/76—Deflecting by magnetic fields only
Abstract
원하는 컨버젼스 함수를 보다 정확하게 발생할 수 있고 종류가 다른 스크린에도 대응할 수 있으며, 수평 및 수직 방향에 대하여 동일한 방식으로 컨버젼스를 얻을 수 있는 컨버젼스 보정 장치를 제공한다.A convergence correction device capable of generating a desired convergence function more accurately, corresponding to different kinds of screens, and obtaining convergence in the same manner with respect to the horizontal and vertical directions is provided.
메모리는 소정 수의 시드 픽셀에 대한 보정치를 나타내는 시드 데이터를 저장한다. 연산부는 마이크로프로세서의 제어하에 상기 메모리에 저장된 시드 데이터를 사용하여 다음 수학식The memory stores seed data representing correction values for a predetermined number of seed pixels. The calculation unit uses the seed data stored in the memory under the control of a microprocessor
에 따라 상기 시드 픽셀이 아닌 다른 픽셀에 대한 보정치를 연산한다. 디지털-아날로그 변환부는 상기 연산부에서 출력되는 시드 데이터 및 다른 픽셀에 대한 보정치를 받아들이고 아날로그 신호로 변환한다. 증폭부는 상기 디지털-아날로그 변환부로부터의 아날로그 신호를 받아들이고 증폭하여 음극선관으로 출력하여, 상기 음극선관이 상기 증폭부의 출력신호에 따라 각 픽셀에 대한 편향량을 조정하도록 하게 된다.In accordance with the calculation, a correction value for a pixel other than the seed pixel is calculated. The digital-analog converter receives seed data and correction values for other pixels output from the calculator and converts the analog data into analog signals. The amplifier receives the analog signal from the digital-analog converter and amplifies and outputs the analog signal to the cathode ray tube so that the cathode ray tube adjusts the amount of deflection for each pixel according to the output signal of the amplifier.
Description
본 발명은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 디스플레이 장치의 컨버젼스 보정 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a convergence correction device of a display device.
예컨대 음극선관을 사용하여 비디오 데이터를 표시하고자 하는 경우, 각 비디오 데이터가 음극선관의 화면 상에서 적합한 좌표에 표시되도록 해야만 하는데,이를 수행하는 것을 컨버젼스라 칭한다. 이러한 컨버젼스는 음극선관의 넥에 감겨져 있는 코일에서 발생되는 자기장을 사용하여 조정된다. 구체적으로, 화면상의 각 화소의 좌표 (X, Y)는 비디오 신호에 의해 정의되는 수평시간(Ht) 및 수직시간(Vt)과 상관관계를 가지며, 이러한 화소의 좌표 (X, Y)와 수평시간(Ht) 및 수직시간(Vt)간의 상관관계는 다음과 같은 컨버젼스 함수에 의해 모델링된다.For example, to display video data using a cathode ray tube, each video data must be displayed at appropriate coordinates on the screen of the cathode ray tube, which is called convergence. This convergence is adjusted using a magnetic field generated by a coil wound around the neck of the cathode ray tube. Specifically, the coordinates (X, Y) of each pixel on the screen have a correlation with the horizontal time (Ht) and the vertical time (Vt) defined by the video signal, and the coordinates (X, Y) and the horizontal time of such pixels The correlation between (Ht) and vertical time (Vt) is modeled by the following convergence function.
도 1은 일반적인 컨버젼스 보정 장치를 보여주는 개략적인 블록도이다. 톱니파 발생부는 입력되는 비디오 신호로부터 수평시간 및 수직시간을 분리하여 각각에 해당하는 톱니파 신호를 출력한다. 보정함수 계산부는 수평 또는 수직 톱니파를 받아들이고 예컨대 다음 수학식 2와 같은 보정함수에 따라 보정된 톱니파를 발생하여 출력하며, 음극선관은 보정된 톱니파를 픽셀 카운트 신호로 사용하여 비디오 데이터를 표시하게 된다.1 is a schematic block diagram showing a general convergence correction device. The sawtooth wave generator separates the horizontal time and the vertical time from the input video signal and outputs a sawtooth wave signal corresponding to each. The correction function calculation unit receives a horizontal or vertical sawtooth wave and generates and outputs a sawtooth wave corrected according to, for example, the following equation (2), and the cathode ray tube displays the video data using the corrected sawtooth wave as the pixel count signal.
스크린의 곡률을 고려하여, 화소의 좌표 (X, Y)와 수평시간(Ht) 및 수직시간(Vt)이 선형 관계를 가지도록 하기 위해서 일반적으로 컨버젼스 함수는 3차 또는 4차 선형 함수로써 정의된다. 그런데, 종래의 음극선관에 있어서는 컨버젼스 함수가 고정되어 있기 때문에, 어느 한 장치에서 사용되는 함수가 다른 종류의 장치, 예컨대 곡률이 다른 장치나 크기가 다른 장치 또는 화면의 종횡비가 다른장치에는 사용될 수 없다는 단점이 있다.Considering the curvature of the screen, the convergence function is generally defined as a cubic or quadratic linear function so that the coordinates (X, Y) of the pixel and the horizontal time (Ht) and vertical time (Vt) have a linear relationship. . However, in the conventional cathode ray tube, since the convergence function is fixed, the function used in one device cannot be used in another kind of device, for example, a device having a different curvature, a device having a different size, or a device having a different aspect ratio. There are disadvantages.
아울러, 종래의 컨버젼스 함수에 따르면 일반적으로 수직 방향의 컨버젼스는 행할 수 있지만 수평방향에 대한 컨버젼스를 행할 수가 없다. 이에 따라 수평방향에 대해서는 음극선관 장치상에 인덕터나 캐패시터를 설치하고 이들의 리액턴스를 가변시킴으로써 컨버젼스를 조정하게 되어 있다.In addition, according to the conventional convergence function, in general, convergence in the vertical direction can be performed, but convergence in the horizontal direction cannot be performed. Accordingly, in the horizontal direction, the convergence is adjusted by providing an inductor or a capacitor on the cathode ray tube device and changing their reactances.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출된 것으로서, 원하는 컨버젼스 함수를 보다 정확하게 발생할 수 있고 종류가 다른 스크린에도 대응할 수 있으며, 수평 및 수직 방향에 대하여 동일한 방식으로 컨버젼스를 얻을 수 있는 컨버젼스 보정 장치를 제공하는 것을 그 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and it is possible to generate a desired convergence function more accurately and to cope with different kinds of screens, and to obtain a convergence correction device that can obtain convergence in the same way in the horizontal and vertical directions. It is the technical problem to provide.
도 1은 일반적인 컨버젼스 보정 장치의 개략적인 블록도이다.1 is a schematic block diagram of a general convergence correction apparatus.
도 2는 본 발명에 의한 컨버젼스 보정 장치의 바람직한 실시예의 블록도이다.2 is a block diagram of a preferred embodiment of the convergence correction device according to the present invention.
도 3은 도 2의 연산부의 상세블록도이다.3 is a detailed block diagram of an operation unit of FIG. 2.
도 4는 도 3의 다항식 계산부의 회로도이다.4 is a circuit diagram of the polynomial calculator of FIG. 3.
도 5는 본 발명의 바람직한 실시예에 있어서 한 화면상에서 픽셀들의 화소값이 보간되는 순서를 보여주는 도면이다.FIG. 5 is a diagram illustrating an order in which pixel values of pixels are interpolated on a screen according to an exemplary embodiment of the present invention.
도 6은 예컨대 한 수평라인에 있어서 각 단위함수들과 이에 따른 보간함수의 파형의 예를 보여주는 그래프이다.FIG. 6 is a graph showing an example of waveforms of respective unit functions and corresponding interpolation functions in one horizontal line.
상기 기술적 과제를 달성하기 위한 본 발명의 컨버젼스 보정 장치에 있어서, 메모리는 소정 수의 시드 픽셀에 대한 보정치를 나타내는 시드 데이터를 저장한다. 연산부는 마이크로프로세서의 제어하에 상기 메모리에 저장된 시드 데이터를 사용하여 다음 수학식In the convergence correction device of the present invention for achieving the above technical problem, the memory stores the seed data indicating the correction value for a predetermined number of seed pixels. The calculation unit uses the seed data stored in the memory under the control of a microprocessor
(si는 시드 데이터, v는 하나의 수직라인 또는 수평라인 상에서 보정치 보간을 하고자 하는 픽셀의 좌표, Fi(v)는 ∼F4(v)는 상기 각 시드 데이터에 대한 가중치를 각각 나타냄)에 따라 상기 시드 픽셀이 아닌 다른 픽셀에 대한 보정치를 연산한다. 디지털-아날로그 변환부는 상기 연산부에서 출력되는 시드 데이터 및 다른 픽셀에 대한 보정치를 받아들이고 아날로그 신호로 변환한다. 증폭부는 상기 디지털-아날로그 변환부로부터의 아날로그 신호를 받아들이고 증폭하여 음극선관으로 출력하여, 상기 음극선관이 상기 증폭부의 출력신호에 따라 각 픽셀에 대한 편향량을 조정하도록 하게 된다.where s i is the seed data, v is the coordinate of the pixel to be interpolated on one vertical or horizontal line, and F i (v) is ˜F 4 (v) is the weight for each seed data. Accordingly, a correction value for a pixel other than the seed pixel is calculated. The digital-analog converter receives seed data and correction values for other pixels output from the calculator and converts the analog data into analog signals. The amplifier receives the analog signal from the digital-analog converter and amplifies and outputs the analog signal to the cathode ray tube so that the cathode ray tube adjusts the amount of deflection for each pixel according to the output signal of the amplifier.
특히, 상기 연산부는 수평톱니파 신호 및 수직톱니파 신호를 받아들이고, 이들 신호 중 하나를 선택하며, 선택된 신호의 상하 레벨을 리미팅하여 리미팅된 신호를 픽셀 카운트 신호로써 출력하는 선택 및 리미팅 회로; 상기 픽셀 카운트 신호에 따라 상기 각 시드 데이터 및 이에 해당하는 가중치의 곱셈값을 계산하는 계산 수단; 및 상기 계산 수단의 출력을 누적하여 상기 각 픽셀에 대한 보정치로써 출력하는 누적부;를 포함한다. 특히 본 발명의 연산부에 있어서는, 수평방향에 대해서도 수직 방향과 동일한 보간을 행함으로써 컨버젼스를 얻게 된다.In particular, the operation unit may include a selection and limiting circuit which receives the horizontal sawtooth wave signal and the vertical sawtooth wave signal, selects one of these signals, and limits the upper and lower levels of the selected signal to output the limited signal as the pixel count signal; Calculation means for calculating a multiplication value of the respective seed data and corresponding weights according to the pixel count signal; And an accumulator which accumulates the output of the calculation means and outputs the correction value for each pixel. In particular, in the calculating section of the present invention, convergence is obtained by performing the same interpolation in the horizontal direction as in the vertical direction.
이하, 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.
도 2는 본 발명에 의한 컨버젼스 보정 장치의 바람직한 실시예의 블록도이다. 메모리(10)는 시드 데이터, 즉 시드 픽셀에 대한 컨버젼스 보정 데이터를 저장하는데 사용되는데, 상기 시드 데이터는 디스플레이 장치 제조업자가 입력하게된다. 본 바람직한 실시예에 있어서, 상기 시드 픽셀로는 화면당 5x5 즉 25개의 픽셀이 사용된다. 연산부(14)는 마이크로프로세서(12)의 제어하에 메모리(10)에 저장된 시드 데이터를 사용하여 다른 픽셀에 대한 보정치를 연산한다. 디지털-아날로그 변환부(16)는 연산부(14)에서 출력되는 시드 데이터 및 다른 픽셀에 대한 디지털 컨버젼스 보정 데이터를 받아들이고 아날로그 신호로 변환한다. 증폭부(18)는 디지털-아날로그 변환부(16)로부터의 아날로그 신호를 받아들이고 증폭하여 음극선관으로 출력한다. 이에 따라, 음극선관은 상기 증폭부(18)의 출력신호에 따라 각 픽셀에 대한 편향량을 조정하여, 각 비디오 데이터가 음극선관에서 정확한 위치에 표시될 수 있도록 하게 된다.2 is a block diagram of a preferred embodiment of the convergence correction device according to the present invention. The memory 10 is used to store seed data, that is, convergence correction data for seed pixels, which are input by a display apparatus manufacturer. In the present exemplary embodiment, 5x5 or 25 pixels per screen are used as the seed pixels. The calculating unit 14 calculates correction values for other pixels using the seed data stored in the memory 10 under the control of the microprocessor 12. The digital-analog converter 16 receives seed data output from the calculator 14 and digital convergence correction data for other pixels and converts the analog data into analog signals. The amplifier 18 receives, amplifies, and outputs an analog signal from the digital-analog converter 16 to a cathode ray tube. Accordingly, the cathode ray tube adjusts the amount of deflection for each pixel according to the output signal of the amplifier 18 so that each video data can be displayed at the correct position in the cathode ray tube.
도 5는 본 바람직한 실시예에 있어서 한 화면상에서 픽셀들의 보정치들이 보간되는 순서를 보여준다.FIG. 5 shows an order in which correction values of pixels are interpolated on one screen in the present exemplary embodiment.
먼저 시드 픽셀이 존재하는 열들에 대한 모든 픽셀들의 보정치가 계산된다. 즉, 시드 픽셀들(S11, S21, S31, S41, S51)의 데이터를 사용하여 첫 번째 열에 있는 나머지 픽셀들(P21, P31, ...)에 대한 보정치가 계산된다. 이어서 S12를 포함한 두 번째 시드 픽셀열에 포함되는 픽셀들에 대한 보정치가 계산되며, 마찬가지로 S13, S14, S15를 각각 포함하는 시드 픽셀열들에 대해서도 보간 작업이 이루어진다.First, the correction values of all the pixels for the columns in which the seed pixel exists are calculated. That is, using the data of the seed pixels S11, S21, S31, S41, and S51, a correction value for the remaining pixels P21, P31, ... in the first column is calculated. Subsequently, correction values for the pixels included in the second seed pixel column including S12 are calculated. Similarly, interpolation is performed on the seed pixel columns including S13, S14, and S15, respectively.
이처럼, 시드 픽셀열들에 대한 컨버젼스 보정치 보간 작업이 완료되면, 다시 각 수평라인 단위로 모든 픽셀들에 대한 보정치 보간 작업이 이루어진다. 즉, 픽셀들(S11, S12, S13, S14, S15)의 보정 데이터를 사용하여 첫 번째 수평라인에 있는 나머지 픽셀들(P12, P13, ...)에 대한 보정치가 계산된다. 이어서, 픽셀들(P21, Q21, ...)의 보정 데이터를 시드 데이터로 사용하여 두 번째 수평라인에 있는 나머지 픽셀들(P22, P23, ...)에 대한 보정치가 계산되며, 이러한 방식으로 모든 수평라인에 대해 각 픽셀의 편향 보정치 보간 작업이 행해지게 된다.As such, when the convergence correction value interpolation operation for the seed pixel columns is completed, the correction value interpolation operation is performed on all pixels in each horizontal line unit. That is, the correction values for the remaining pixels P12, P13, ... in the first horizontal line are calculated using the correction data of the pixels S11, S12, S13, S14, S15. Subsequently, correction values for the remaining pixels P22, P23, ... in the second horizontal line are calculated using the correction data of the pixels P21, Q21, ... as seed data, and in this manner. The deflection correction value interpolation of each pixel is performed for all horizontal lines.
본 발명에 있어서, 수직 방향 및 수평 방향의 보정 데이터 보간은 다음 수학식 3의 보간함수에 따라 행해진다.In the present invention, interpolation of the correction data in the vertical direction and the horizontal direction is performed according to the interpolation function of the following expression (3).
상기 수학식 3에 있어서, s0∼s4는 시드 데이터를 나타내고, v는 하나의 수직라인 또는 수평라인 상에서 보정치 보간을 하고자 하는 픽셀의 좌표를 나타낸다. F0(v)∼F4(v)는 수학식 4의 라그랑지 함수로 표현되며, 물리적으로 각 시드 데이터(s0∼s4)의 가중치를 나타낸다. 즉, F0(v)∼F4(v)는 시드 데이터(s0∼s4)가 전체 보간함수값에 미치는 영향을 나타낸다.In Equation 3, s0 to s4 represent seed data, and v represents coordinates of pixels to be corrected to be interpolated on one vertical line or horizontal line. F0 (v) to F4 (v) are expressed by the Lagrange function of Equation 4, and physically represent weights of the respective seed data s0 to s4. That is, F0 (v) to F4 (v) represent the influence of the seed data s0 to s4 on the total interpolation function values.
도 6은 예컨대 한 수평라인에 있어서 각 단위함수들과 이에 따른 보간함수를 보여주는 그래프이다. 도 6에는 다섯 개의 시드 데이터(s0∼s4)와 이들 각각에 대한 가중치를 나타내는 단위함수들 F0(v)∼F4(v)이 도시되어 있다. 한편, 도 6에서 수평 방향의 좌표는 화면의 중앙을 0, 좌우 양단의 시드 픽셀열의 좌표를 각각 -1 및 +1로 하였다. 도시된 바와 같이, 전체 보간함수(Y)는 부드러운 곡선의 연속함수이며, 각 시드 픽셀들에서는 해당 시드 데이터와 동일한 함수값을 가지는 것을 알 수 있다.FIG. 6 is a graph showing unit functions and interpolation functions according to, for example, one horizontal line. 6 shows five seed data s0 to s4 and unit functions F0 (v) to F4 (v) representing weights for each of them. Meanwhile, in FIG. 6, in the horizontal coordinates, the center of the screen is 0, and the coordinates of the seed pixel columns at the left and right ends are -1 and +1, respectively. As shown, the total interpolation function (Y) is a continuous function of the smooth curve, it can be seen that each seed pixel has the same function value as the corresponding seed data.
한편, 상기 수학식 3은 계산의 편의를 위해 다음 수학식 5와 같이 간략하게 변형될 수 있다.Meanwhile, Equation 3 may be briefly modified as shown in Equation 5 for convenience of calculation.
상기 수학식 5에 있어서 G0 내지 G4는 다음 수학식 6와 같이 표현되는 상수들이다.In Equation 5, G0 to G4 are constants expressed as in Equation 6 below.
한편, 도 6에 도시된 예와 같이 수평 방향 또는 수직 방향에 있어서 시드 픽셀들의 좌표(v1, v2, v3, v4, v5)를 순차적으로 -1, -0.5, 0, +0.5, +1이라 가정한다면, 수학식 4는 다음 수학식 7과 같이 단순화될 수도 있다.Meanwhile, as shown in the example of FIG. 6, it is assumed that the coordinates v1, v2, v3, v4, and v5 of the seed pixels are sequentially -1, -0.5, 0, +0.5, and +1 in the horizontal or vertical direction. If so, Equation 4 may be simplified as in Equation 7 below.
수학식 7에 있어서 각 단위함수들 F1(v)∼F4(v)의 계수는 단위함수 F0(v)의 계수를 기준으로 정규화되어 있다. 본 발명의 바람직한 실시예에 대한 이하의 설명에 있어서는, 수학식 3 및 수학식 7에 의해 보간함수를 계산한다고 가정한다.In Equation 7, the coefficients of the unit functions F1 (v) to F4 (v) are normalized based on the coefficients of the unit function F0 (v). In the following description of the preferred embodiment of the present invention, it is assumed that the interpolation function is calculated by equations (3) and (7).
도 3은 도 2의 연산부(14)를 상세하게 보여준다. 선택 및 리미팅 회로(20)는 수평톱니파 신호(Hsawth) 및 수직톱니파 신호(Vsawth)를 받아들이고, 이들 신호 중 하나를 선택한다. 수평 라인을 보간할 때에는 선택 및 리미팅 회로(20)는 수평톱니파 신호(Hsawth)를 선택하고, 수직 라인을 보간할 때에는 선택 및 리미팅 회로(20)는 수직톱니파 신호(Vsawth)를 선택한다. 그리고 선택 및 리미팅 회로(20)는 선택된 신호의 상하 레벨을 리미팅하며, 리미팅된 신호를 출력한다.3 shows the operation unit 14 of FIG. 2 in detail. The selection and limiting circuit 20 accepts the horizontal sawtooth signal H sawth and the vertical sawtooth signal V sawth and selects one of these signals. The selection and limiting circuit 20 selects the horizontal sawtooth wave signal H sawth when interpolating the horizontal line, and the selection and limiting circuit 20 selects the vertical sawtooth wave signal V sawth when interpolating the vertical line. The selection and limiting circuit 20 limits the upper and lower levels of the selected signal and outputs the limited signal.
멀티플렉서(22)는 세 개의 입력신호(v, polya, ftn1)를 각각에 해당하는 포트를 통해 받아들이고, 제1 선택제어신호(SEL)에 응답하여 받아들여진 입력신호(v, polya, ftn1) 중 하나를 선택해서, 선택된 신호를 출력한다. 이때 입력신호(v)는 수평방향 또는 수직방향으로 보간하고자 하는 픽셀의 좌표를 나타낸다. 멀티플렉서(24)는 세 개의 입력신호(v, polyb, sd)를 각각에 해당하는 포트를 통해 받아들이고, 상기 제1 선택제어신호(SEL)에 응답하여 받아들여진 입력신호(v, polyb, sd)중 하나를 선택해서, 선택된 신호를 출력한다.The multiplexer 22 receives three input signals v, polya and ftn1 through respective ports, and one of the input signals v, polya and ftn1 received in response to the first selection control signal SEL. Select to output the selected signal. At this time, the input signal v represents the coordinates of the pixel to be interpolated in the horizontal or vertical direction. The multiplexer 24 receives three input signals v, polyb and sd through corresponding ports, and among the received input signals v, polyb and sd in response to the first selection control signal SEL. Select one and output the selected signal.
곱셈기(25)는 멀티플렉서(22)에 의해 선택된 신호와 멀티플렉서(24)에 의해 선택된 신호를 받아들이고, 받아들여진 신호들을 곱하여 곱해진 신호를 출력한다. 디멀티플렉서(26)는 곱셈기(25)의 출력 신호를 받아들이고 제2 제어신호(SEL2)에 응답하여 디멀티플렉싱해서 출력한다. 즉, 제2 제어신호(SEL2)가 '0'의 값을 가질 때 디멀티플렉서(26)의 출력 신호는 다항식 계산부(28)로 출력되고, 제2 제어신호(SEL2)가 '1'의 값을 가질 때 디멀티플렉서(26)의 출력 신호는 단위함수 저장부(30)로 출력되며, 제2 제어신호(SEL2)가 '2'의 값을 가질 때디멀티플렉서(26)의 출력 신호는 누적부(32)로 출력된다.The multiplier 25 receives the signal selected by the multiplexer 22 and the signal selected by the multiplexer 24, and multiplies the received signals to output a multiplied signal. The demultiplexer 26 receives the output signal of the multiplier 25 and demultiplexes the output signal in response to the second control signal SEL2. That is, when the second control signal SEL2 has a value of '0', the output signal of the demultiplexer 26 is output to the polynomial calculator 28, and the second control signal SEL2 sets the value of '1'. Output signal of the demultiplexer 26 is output to the unit function storage unit 30, and when the second control signal SEL2 has a value of '2', the output signal of the demultiplexer 26 is accumulated. Is output.
다항식 계산부(28)는 선택 및 리미팅 회로(20)로부터 픽셀 좌표(v)를 받아들이고, 디멀티플렉서(26)의 첫 번째 출력 단자로부터 픽셀 좌표의 제곱값(v2)을 받아들인다. 다항식 계산부(28)는 받아들여진 값들(v, v2)을 사용하여 상기 수학식 7의 단위함수들 F0(v) 내지 F4(v)를 계산해낸다.The polynomial calculation unit 28 receives the pixel coordinates v from the selection and limiting circuit 20 and receives the square value v 2 of the pixel coordinates from the first output terminal of the demultiplexer 26. The polynomial calculation unit 28 calculates the unit functions F0 (v) to F4 (v) of Equation 7 using the accepted values v and v 2 .
도 4는 다항식 계산부(28)를 보다 상세하게 보여준다. 곱셈기들(40a, 40b, 40d, 40e)은 픽셀 좌표(v)에 일정한 상수 a, -a, b, -b를 곱하는 기능을 수행한다. 상수 블록들(40c, 40f)은 각각 일정한 상수 -a2, -b2을 공급한다. 상기 상수 a 및 b는 수학식 7에서 0.5 및 1에 대응한다. 이에 따라 곱셈기들(40a - 40f)은 수학식 7에서 각각의 2차식 인수내의 1차항에 해당하는 식의 값들을 출력하게 된다. 한편, 덧셈기들(42a - 42f)은 한 입력단자를 통해 픽셀 좌표의 제곱값(v2)을 받아들이고, 다른 입력단자를 통해 곱셈기들(40a - 40f)의 출력값을 받아들인다. 그리고 각각의 덧셈기(42a - 42f)는 두 입력값들을 가산하여 출력하게 된다. 이에 따라 각각의 덧셈기(42a - 42f)는 수학식 7에서 각각의 2차식 인수에 해당하는 값을 출력하게 된다. 멀티플렉서(44)는 덧셈기들(42a - 42c)의 출력신호를 받아들이고, 선택제어 신호(cnt0)에 응답하여 이들 중 하나의 값을 선택하여 출력한다. 또한 멀티플렉서(46)은 덧셈기들(42d - 42f)의 출력신호를 받아들이고, 선택제어 신호(cnt1)에 응답하여 이들 중 하나의 값을 선택하여 출력한다.4 shows the polynomial calculator 28 in more detail. The multipliers 40a, 40b, 40d, 40e perform the function of multiplying the pixel coordinates v by constant constants a, -a, b, -b. The constant blocks 40c and 40f supply constant constants -a 2 and -b 2 , respectively. The constants a and b correspond to 0.5 and 1 in equation (7). Accordingly, the multipliers 40a to 40f output values of the equation corresponding to the first term in each quadratic argument in Equation 7. On the other hand, the adders 42a-42f accept the square value v 2 of the pixel coordinates through one input terminal and the output values of the multipliers 40a-40f through the other input terminal. Each adder 42a-42f adds two input values and outputs them. Accordingly, each adder 42a-42f outputs a value corresponding to each quadratic factor in Equation 7. The multiplexer 44 receives the output signals of the adders 42a-42c and selects and outputs one of these values in response to the selection control signal cnt0. The multiplexer 46 also receives the output signals of the adders 42d-42f, and selects and outputs one of these values in response to the selection control signal cnt1.
멀티플렉서들(44, 46)에 의해 각각 출력되는 2개의 인수값들은 멀티플렉서들(22, 24)를 경유하여 곱셈기(25)에 의해 가산된 후, 단위함수값(F0(v), F1(v), F2(3), F3(v) 또는 F4(v))으로써 단위함수 저장부(30)에 래치된다. 그리고 래치된 단위함수값은 메모리에서 출력되는 시드 데이터(sd)와 곱해진 후, 누적부(32)로 출력되어 누적된다. 누적부(32)는 단위함수값(F0(v), F1(v), F2(3), F3(v) 또는 F4(v)과 시드 데이터(sd)의 곱을 순차적으로 받아들이고 누적함으로써, 수학식 3의 보정함수값을 계산하여 출력하게 된다.Two argument values respectively output by the multiplexers 44 and 46 are added by the multiplier 25 via the multiplexers 22 and 24, and then the unit function values F0 (v) and F1 (v). , F2 (3), F3 (v) or F4 (v)) is latched in the unit function storage unit 30. The latched unit function value is multiplied by the seed data sd output from the memory, and then output to the accumulator 32 to accumulate. The accumulator 32 accepts and accumulates the product of the unit function values F0 (v), F1 (v), F2 (3), F3 (v) or F4 (v) and the seed data sd sequentially, The correction function value of 3 is calculated and output.
본 발명의 바람직한 실시예에 있어서 메모리(10)에는 스태틱 램(SRAM)이 사용된다. 한편, 이상의 실시예에 있어서 여러 제어신호들(SEL, SEL2, cnt0, cnt1)은 도 2의 마이크로프로세서(12)에 의해 공급된다.In a preferred embodiment of the present invention, a static RAM (SRAM) is used for the memory 10. Meanwhile, in the above embodiment, various control signals SEL, SEL2, cnt0, and cnt1 are supplied by the microprocessor 12 of FIG.
본 발명에 따르면, 원하는 컨버젼스 함수를 보다 정확하게 발생할 수 있고 수평 및 수직 방향에 대하여 동일한 방식으로 컨버젼스를 얻을 수 있게 된다. 이에 따라, 텔레비젼이나 컴퓨터 모니터 등에 채용되는 음극선관에 있어서, 좌우방향 보정(East-west Correction), 상하방향 보정(North-south Correction), S자 보정(S-correction), 수직방향 비선형성 보정(V-linearity), 사다리꼴 왜곡 보정(Trapzodal Correction), 좌우/상하 방향 크기 보정(Horizontal/vertical Size Correction), 좌우/상하 방향 쉬프트 보정(Horizontal/vertical Shift Correction), 다이나믹 포커싱 등의 문제를 모두 해결할 수 있게 된다. 또한, 스크린 곡률이 다른 장치나 크기가 다른 장치 또는 화면의 종횡비가 다른 장치에 대해서도 동일한 방식으로 컨버젼스를 얻을 수 있게 되는 효과가 있다.According to the present invention, the desired convergence function can be generated more accurately and convergence can be obtained in the same way for the horizontal and vertical directions. Accordingly, in cathode ray tubes employed in televisions and computer monitors, East-west Correction, North-south Correction, S-correction, and Vertical Nonlinearity Correction ( V-linearity, trapezoidal correction, horizontal / vertical size correction, horizontal / vertical shift correction, and dynamic focusing Will be. In addition, convergence can be obtained in the same manner for devices having different screen curvatures, devices having different sizes, or devices having different aspect ratios of screens.
또한, 적은 수의 시드 픽셀에 대한 보정치만이 원시 시드 데이터로써 메모리에 저장되고, 이 값들을 사용하여 2차 시드 데이터 및 다른 픽셀에 대한 보정치가 보간되기 때문에 작은 크기의 메모리가 사용된다는 장점이 있다.In addition, since only correction values for a small number of seed pixels are stored in memory as raw seed data, and correction values for secondary seed data and other pixels are interpolated using these values, a small size of memory is used. .
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000054A KR100304698B1 (en) | 1999-01-05 | 1999-01-05 | Digital Convergence Correcting Apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000054A KR100304698B1 (en) | 1999-01-05 | 1999-01-05 | Digital Convergence Correcting Apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000050305A KR20000050305A (en) | 2000-08-05 |
| KR100304698B1 true KR100304698B1 (en) | 2001-09-26 |
Family
ID=19570707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990000054A KR100304698B1 (en) | 1999-01-05 | 1999-01-05 | Digital Convergence Correcting Apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100304698B1 (en) |
-
1999
- 1999-01-05 KR KR1019990000054A patent/KR100304698B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000050305A (en) | 2000-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1788795A1 (en) | Image correction system and image correction method | |
| CN102741878A (en) | Image processing device, image processing method, and image processing program | |
| KR100416370B1 (en) | Method and apparatus for deinterlacing video fields into sequential scan video frames | |
| US20090027559A1 (en) | Video signal processing apparatus performing gamma correction by cubic interpolation computation, and method thereof | |
| EP1445949B1 (en) | Sum-of-product calculating circuit and method thereof | |
| EP1575264B1 (en) | Image processing apparatus and image processing method | |
| US20070153021A1 (en) | Data converting circuit and display apparatus using the same | |
| US6636229B2 (en) | Gradation correction circuit, and γ correction apparatus | |
| US20080075365A1 (en) | Gamma image correction method and device | |
| EP0554836A2 (en) | Parabolic waveform generating apparatus | |
| KR100304698B1 (en) | Digital Convergence Correcting Apparatus | |
| US7061539B2 (en) | Information signal processing device, information signal processing method, image signal processing device, image display comprising the same, and information providing medium | |
| JP2004140702A (en) | Image signal processor, gamma correcting method and display | |
| JP3327397B2 (en) | Deflection correction waveform generation circuit | |
| US6501509B1 (en) | Video format converter | |
| JP2009081812A (en) | Signal processing apparatus and method | |
| US5294866A (en) | Raster distortion correcting signal synthesizer | |
| CN101404734B (en) | Picture signal processing apparatus and picture signal processing method | |
| US20050013505A1 (en) | Shading correction apparatus, shading correction method, interpolation operation apparatus and interpolation operation method for use in shading correction apparatus and an applied apparatus thereof | |
| US6781586B1 (en) | Interpolation processing apparatus, interpolation processing method and image display apparatus | |
| JP4675418B2 (en) | Video signal processing apparatus and video signal processing method | |
| US6577778B1 (en) | Method and apparatus for interpolating a digital image | |
| US20090051818A1 (en) | Video signal processing device, video signal processing method and display device | |
| KR20180026608A (en) | Display device and method for driving the same | |
| JP2007322870A (en) | Image display apparatus and image display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070612 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |