KR100303305B1 - Method for managing mac frame error in ethernet switch - Google Patents
Method for managing mac frame error in ethernet switch Download PDFInfo
- Publication number
- KR100303305B1 KR100303305B1 KR1019990035273A KR19990035273A KR100303305B1 KR 100303305 B1 KR100303305 B1 KR 100303305B1 KR 1019990035273 A KR1019990035273 A KR 1019990035273A KR 19990035273 A KR19990035273 A KR 19990035273A KR 100303305 B1 KR100303305 B1 KR 100303305B1
- Authority
- KR
- South Korea
- Prior art keywords
- packet
- port
- switch
- error
- mac
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000872 buffer Substances 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims 1
- 239000002699 waste material Substances 0.000 abstract description 6
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
본 발명은 이더넷 스위치에서 맥 프레임 에러를 처리하는 방법에 관한 것으로, 스위치 모듈에서 상태 폴링 신호를 주면, 맥 제어 모듈에서 매 클럭마다 하나의 포트 상태를 검사하며 계속해서 돌아가면 모든 포트를 검사하여 패킷 에러를 검출했을때 이를 바로 상기 스위치 모듈로 알려준다. 따라서, 본 발명은 맥 프레임의 에러 검출시 이를 스위치 모듈에 보고하여 필요없는 패킷이 스위치 모듈에 잔류함으로써 생기는 버퍼의 낭비를 없애 스위치의 효율성을 높일 수 있다.The present invention relates to a method of processing a MAC frame error in an Ethernet switch. When a status polling signal is given from a switch module, the MAC control module checks one port state every clock, and if it continues to return, it checks all ports. When an error is detected, it is immediately notified to the switch module. Therefore, the present invention can increase the efficiency of the switch by eliminating the buffer waste caused by unnecessary packets remaining in the switch module by reporting it to the switch module when an error of the MAC frame is detected.
Description
본 발명은 이더넷을 사용하는 통신시스템에 관한 것으로, 특히 이더넷 스위치의 맥(MAC;Media Access Control 매체 액세스 제어) 프레임 에러를 처리하는 방법에 관한 것이다.The present invention relates to a communication system using Ethernet, and more particularly, to a method of handling MAC (Media Access Control) media error of an Ethernet switch.
통상적으로 이더넷 스위치는 도 1에 도시된 것과 같이 다중 포트를 지원하며, 이더넷 맥 프레임은 64∼1518bytes의 크기를 가진다. 만약 스위치(100)에서 하나의 포트로 들어오는 큰 프레임을 한번에 처리하려 한다면, 다른 포트의 처리 시간이 지연되어 포트간의 수율(throughput)이 불균형이 생기는 문제가 발생한다.Typically, the Ethernet switch supports multiple ports as shown in FIG. 1, and the Ethernet MAC frame has a size of 64-1518 bytes. If the switch 100 is to process a large frame coming into one port at a time, there is a problem that the throughput of the other port is delayed, resulting in unbalanced throughput between the ports.
이러한 문제를 해결하기 위해 종래 이더넷 스위치는 하나의 프레임을 서브 패킷 단위로 나누어 포트마다 공평하게 번갈아가며 데이터를 처리하고 있다. 도 2를 참조하면, 스위치(100)와 맥 포트(111∼11n)간에 송수신되는 데이터 버스 신호(data bus signal)는 RX/TX DATA, SOP, EOP, READ Enable, WRITE Enable, BYTE Valid, MAC Abort로서, 실제 서브 패킷단위의 데이터를 전송하기 위한 신호이다. 그리고, 상태 폴링 신호(status polling signal)는 폴링 스트로브(polling STROBE), 패킷 사용가능(Packet available), 버퍼 사용가능(Buffer available)로서, 이러한 데이터를 전송하기 위하여 데이터의 존재 유무를 검사하여야 하는데 데이터 전송과 별개로 계속해서 하위 포트의 상태를 검사하기 위한 신호이다.In order to solve this problem, the conventional Ethernet switch divides one frame into sub packet units and processes data alternately in every port. Referring to FIG. 2, data bus signals transmitted and received between the switch 100 and the MAC ports 111 through 11n may include RX / TX DATA, SOP, EOP, READ Enable, WRITE Enable, BYTE Valid, and MAC Abort. This is a signal for transmitting data in actual sub-packet unit. In addition, the status polling signal (polling STROBE), packet available (Packet available), buffer available (Buffer available), to check the presence of data to transmit such data, It is a signal to check the status of the lower port continuously in addition to the transmission.
하지만, 종래 이더넷 스위치에서 이더넷 맥 프레임 전송중에는 다음과 같은 에러가 발생할 수 있다. 수신 피포 풀(FIFO full), CRC 에러, 오버사이즈(oversize) 패킷, 언더사이즈(undersize) 패킷 에러등이다. 이러한 에러는 맥 제어 모듈(110)에서 검사해서 스위치 모듈(100)로 보고하도록 되어있다. 종래 맥 제어 모듈(110)은 상기 에러들중에서 언더사이즈 패킷 에러를 제외한 나머지 에러가 발생한 경우 스위치 모듈(100)과 실제의 데이터 전송이 일어난후에 상기 에러의 발생을 스위치 모듈(100)로 보고한다. 특히 큰 사이즈의 패킷이 전송되다가 후에 에러가 검출되면, 이는 여러번의 서브 패킷단위의 데이터 전송이 일어난후에 보고될 것이다. 이때, 이러한 에러 보고를 위해서 사용하는 신호는 맥 중단(MAC abort) 신호로서 데이터 전송중에 함께 보고되는 신호가 있다. 하지만, 종래 스위치(100)는 여러 포트에서 동시에 데이터가 처리중에 있다면 실제로 에러가 검사되는 시점과 에러가 보고되는 시점에는 차이가 있을 수 있다. 즉, 맥 제어 모듈(110)은 하나의 포트에서 에러가 검출되었다고 하더라도 다른 포트의 데이터가 처리중이라면, 다음번 자신의 포트의 처리순서가 될 때까지 에러의 보고를 스위치 모듈(100)로 할 수 없다. 그러므로, 종래 스위치 모듈(100)의 버퍼에 제거될 패킷이 필요 이상의 시간동안 머무르기 때문에 버퍼의 낭비와 다음번 처리시간의 지연을 초래하는 문제점이 있다.However, the following error may occur during Ethernet MAC frame transmission in the conventional Ethernet switch. Receive FIFO full, CRC error, oversize packet, undersize packet error. These errors are to be examined by the Mac control module 110 and reported to the switch module 100. The conventional MAC control module 110 reports the occurrence of the error to the switch module 100 after the actual data transmission with the switch module 100 when an error other than the undersized packet error occurs. In particular, if an error is detected after a large packet is transmitted, it will be reported after several sub-packet data transfers have occurred. At this time, a signal used for such an error report is a MAC abort signal, which is a signal that is reported together during data transmission. However, in the conventional switch 100, if data is being processed in several ports at the same time, there may be a difference between a time point at which an error is actually checked and a time point at which an error is reported. That is, even if an error is detected in one port, the MAC control module 110 may report the error to the switch module 100 until the next processing sequence of its own port is processed while data of another port is being processed. none. Therefore, since the packet to be removed in the buffer of the conventional switch module 100 stays longer than necessary, there is a problem of waste of the buffer and delay of the next processing time.
따라서, 본 발명의 목적은 이더넷 스위치에서 맥 프레임 에러를 검출하여 신속하게 처리하는 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for quickly detecting and detecting MAC frame errors in an Ethernet switch.
본 발명의 다른 목적은 이더넷 스위치에서 필요없는 패킷이 잔류함으로서 생기는 버퍼의 낭비를 없애기 위한 맥 프레임 에러를 처리하는 방법을 제공함에 있다.Another object of the present invention is to provide a method for processing MAC frame errors in order to eliminate buffer waste caused by unnecessary packets remaining in the Ethernet switch.
본 발명의 또다른 목적은 이더넷 스위치의 효율을 높이기 위한 맥 프레임 에러를 처리하는 방법을 제공함에 있다.It is still another object of the present invention to provide a method for dealing with MAC frame error to increase the efficiency of an Ethernet switch.
이러한 목적들을 달성하기 위한 본 발명은 스위치 모듈에서 상태 폴링 신호를 주면, 맥 제어 모듈에서 매 클럭마다 하나의 포트 상태를 검사하며 계속해서 돌아가면 모든 포트를 검사하여 패킷 에러를 검출했을때 이를 즉시 상기 스위치 모듈로 알려주는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a status polling signal in a switch module, and checks a port state every clock in the Mac control module, and if the packet is detected by checking all ports immediately after the return, the MAC control module immediately recognizes the packet error. It is characterized by telling the switch module.
도 1은 통상적인 이더넷 스위치와 연결된 다중 포트를 나타내는 도면.1 illustrates multiple ports connected with a conventional Ethernet switch.
도 2는 종래 맥 프레임 에러를 처리하기 위한 이더넷 스위치와 맥 제어 모듈간에 송수신되는 신호를 나타내는 도면.2 is a diagram illustrating a signal transmitted and received between an Ethernet switch and a MAC control module for processing a conventional MAC frame error.
도 3은 본 발명에 따른 맥 프레임 에러를 처리하기 위한 이더넷 스위치 모듈과 맥 제어 모듈간에 송수신되는 신호를 나타내는 도면.3 is a diagram illustrating signals transmitted and received between an Ethernet switch module and a MAC control module for processing MAC frame errors according to the present invention.
도 4는 본 발명의 실시예에 따른 타이밍도.4 is a timing diagram according to an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 맥 프레임 에러를 처리하기 위한 제어 흐름도.5 is a control flowchart for processing a MAC frame error according to an embodiment of the present invention.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First of all, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used as much as possible even if displayed on different drawings. In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
도 3은 본 발명에 따른 이더넷 스위치의 구성도로서, 스위치 모듈(300)과 맥 제어 모듈(310)로 구성된다. 이때, 하나의 칩에서 별개의 모듈로 나누어 구성될 수 있으며, 별도의 칩으로 구성될 수도 있다.3 is a configuration diagram of an Ethernet switch according to the present invention, and is composed of a switch module 300 and a MAC control module 310. At this time, it may be configured by dividing into a separate module in one chip, it may be configured as a separate chip.
도 3을 참조하면, 스위치 모듈(300)은 어드레스 룩업 테이블(address lookup table;303)을 관리하며, 데이터 입출력 버퍼(302)를 두고서 맥 제어 모듈(310)과의 데이터 입출력을 처리한다. 그리고, 스위치 모듈(300)은 외부에 별도 대용량의 패킷 메모리(304)를 두고서 패킷을 스위칭한다. 한편, 맥 제어 모듈(310)은 이더넷 맥 프레임을 관리하는 기능을 수행하며, 패킷 에러를 검사하여 이를 스위치모듈(300)로 보고한다. 그러면, 스위치 모듈(300)은 하위의 맥 제어 모듈(310)로부터 데이터 전송 가능 여부를 검사하기 위해서 패킷 사용가능 신호(packet available signal)와 버퍼 사용가능 신호(buffer available signal)를 전송받는다. 또한, 스위치 모듈(300)은 맥 제어 모듈(310)로부터 데이터 전송의 취소 여부를 알기 위해 맥 중단 신호(MAC abort signal)를 전송받는다. 특히, 본 발명에 따른 맥 중단 신호(MAC abort signal)는 종래 기술과 같이 데이터 전송중에 사용되는 것이 아니라 현재 진행중이거나 이미 진행되었던 서브 패킷의 취소 유무를 즉각 알리는 것이다.Referring to FIG. 3, the switch module 300 manages an address lookup table 303 and processes data input / output with the MAC control module 310 with a data input / output buffer 302. The switch module 300 switches packets by having a separate large packet memory 304 externally. On the other hand, the MAC control module 310 performs a function of managing the Ethernet MAC frame, and checks the packet error and reports it to the switch module 300. Then, the switch module 300 receives a packet available signal and a buffer available signal from the lower MAC control module 310 to check whether data can be transmitted. In addition, the switch module 300 receives a MAC abort signal (MAC abort signal) to know whether or not to cancel the data transmission from the MAC control module 310. In particular, the MAC abort signal according to the present invention is not used during data transmission as in the prior art, but is an immediate notification of whether a sub packet is canceled currently or in progress.
도 4는 본 발명에 따른 상태 폴링 신호를 나타낸다.4 shows a status polling signal according to the present invention.
도 3 및 도 4를 참조하여 본 발명에 따른 이더넷 스위치에서 맥 프레임 에러를 처리하는 방법을 설명한다. 스위치 모듈(300)은 맥 제어 모듈(310)의 상태를 폴링(polling)하는 동작을 수행한다. 그리고, 스위치 모듈(300)은 도 4에 도시된 것과 같은 폴링 스트로브(polling STROBE) 신호를 맥 제어 모듈(310)로 준다. 그러면, 맥 제어 모듈(310)은 매 클럭마다 하나의 포트 상태를 검사하여 계속해서 돌아가면서 모든 포트를 검사한다. 그리고, 맥 제어 모듈(310)은 상기 포트를 검사한 결과에 따라 패킷 사용가능 신호(packet available signal)와, 버퍼 사용가능 신호(buffer available signal)와, 맥 중단 신호(MAC abort signal)를 스위치 모듈(300)로 전송한다. 이때, 패킷 사용가능 신호(packet available signal)는 스위치 모듈(300)로 보낼 데이터가 있는지를 나타내고, 버퍼 사용가능 신호(buffer available signal)는 스위치 모듈(300)에서 데이터를 받을 수 있는지를 나타낸다.특히 본 발명에 따른 맥 중단 신호(MAC abort signal)는 현재 진행중이거나 이미 진행되었던 서브 패킷(sub-packet)의 취소 유무를 즉각 알리기 위한 것이다. 스위치 모듈(300)은 상기 맥 중단 신호를 전송받으면, 해당 포트의 서브 패킷을 자신의 버퍼에서 삭제하는 동작을 수행한다.A method of processing a MAC frame error in an Ethernet switch according to the present invention will be described with reference to FIGS. 3 and 4. The switch module 300 performs an operation of polling a state of the MAC control module 310. In addition, the switch module 300 transmits a polling strobe signal as shown in FIG. 4 to the pulse control module 310. Then, the MAC control module 310 checks one port state every clock and continuously checks all ports. The MAC control module 310 switches a packet available signal, a buffer available signal, and a MAC abort signal according to a result of checking the port. Send to 300. In this case, the packet available signal indicates whether there is data to be sent to the switch module 300, and the buffer available signal indicates whether the switch module 300 can receive data. The MAC abort signal according to the present invention is for immediately notifying whether a sub-packet is canceled currently in progress or already in progress. When the switch module 300 receives the MAC interrupt signal, the switch module 300 deletes the sub packet of the corresponding port from its buffer.
도 5는 본 발명에 따른 스위치 모듈에서 맥 프레임 에러를 처리하기 위한 제어 흐름도이다.5 is a control flowchart for processing a MAC frame error in the switch module according to the present invention.
도 3 내지 도 5를 참조하여 본 발명에 따른 스위치 모듈에서 맥 프레임 에러를 처리하는 방법을 설명한다. 제510단계에서 데이터 처리부(301)는 상태 처리부(305)를 통해 맥 제어 모듈(310)의 포트를 검색한다. 제520단계에서 데이터 처리부(301)는 상태 처리부(305)를 통해 맥 제어 모듈(310)로부터 전송되는 버퍼 사용가능 신호(Buffer available)로서 스위치에서 데이터를 포트로 보낼 수 있는지를 판단한다. 상기 검색된 포트에 데이터를 보낼 수 있는 것으로 판단되면, 제530단계에서 데이터 처리부(301)는 상태 처리부(305)를 통해 맥 제어 모듈(310)로부터 전송되는 패킷 사용가능 신호(Packet available)로서 스위치 모듈(300)에서 상기 검색된 포트로부터 받을 데이터가 있는지를 판단한다. 상기 검색된 포트에 받을 데이터가 있는 것으로 판단되면, 제540단계에서 데이터 처리부(301)는 상태 처리부(305)를 통해 전송되는 맥 중단 신호(MAC Abort signal)로서, 현재 수신중인 포트의 패킷이 유효한지의 여부를 판단한다. 이때, 상기 포트에 진행중인 포트의 패킷이 유효한지를 검사하는 시점은 매 포트의 상태를 검사하는 순간이다. 따라서, 본 발명은 포트수만큼의 지연만으로 해당 포트의 패킷 유효 여부를 판단할 수 있다.A method of processing a MAC frame error in a switch module according to the present invention will be described with reference to FIGS. 3 to 5. In operation 510, the data processor 301 searches for a port of the MAC control module 310 through the state processor 305. In operation 520, the data processor 301 determines whether the switch can send data to the port as a buffer available signal transmitted from the MAC control module 310 through the state processor 305. If it is determined that data can be sent to the searched port, in step 530, the data processor 301 is a packet available signal (Packet available) transmitted from the MAC control module 310 through the state processor 305. In step 300, it is determined whether there is data to be received from the searched port. If it is determined that there is data to be received in the searched port, the data processing unit 301 is a MAC Abort signal transmitted through the state processing unit 305 in step 540, and whether a packet of a port currently being received is valid. Determine whether or not. At this time, a time point for checking whether a packet of a port in progress on the port is valid is a moment at which the state of each port is checked. Therefore, the present invention can determine whether a packet is valid for a corresponding port by only delaying the number of ports.
상기 수신중인 포트의 패킷이 유효하지 않은 것으로 판단되면, 제550단계에서 데이터 처리부(301)는 해당 포트에 진행중인 패킷을 메모리(304)에서 없앤다. 제560단계에서 데이터 처리부(301)는 상태 처리부(305)를 통해 해당 포트의 패킷 처리 상태 머신을 리셋시킨다. 따라서, 본 발명은 패킷 에러가 발생한 순간과 거의 동시에 해당 패킷을 무효화시킬 수 있으므로 그만큼 시간의 이득이 있다. 또한, 본 발명은 불필요한 동작을 더 수행할 필요가 없고, 불필요하게 내부자원을 낭비하는 문제도 줄일 수 있는 이점이 있다.If it is determined that the packet of the receiving port is not valid, the data processor 301 removes the packet in progress from the memory 304 in step 550. In operation 560, the data processor 301 resets the packet processing state machine of the corresponding port through the state processor 305. Therefore, the present invention can invalidate the packet at about the same time as when the packet error occurs, so there is a gain in time. In addition, the present invention does not need to perform unnecessary operations further, there is an advantage that can reduce the unnecessary waste of internal resources.
이와 달리, 상기 수신 진행중인 포트의 패킷이 유효한 것으로 판단되면, 제570단계에서 데이터 처리부(301)는 다음 포트에 대한 검색을 수행한다.In contrast, if it is determined that the packet of the receiving port is valid, the data processor 301 searches for the next port in step 570.
본 발명에 따른 스위치 모듈에서 패킷을 처리하기 위한 구체적인 제어 프로그램은 다음과 같다.A detailed control program for processing a packet in the switch module according to the present invention is as follows.
for (Port=1; Port<= N; Port++)for (Port = 1; Port <= N; Port ++)
Check_buffer_avail(Port); /* 데이터를 보낼수 있는지 검사*/Check_buffer_avail (Port); / * Check if we can send data * /
Check_packet_avail(Port); /* 받을 데이터가 있는지 검사*/Check_packet_avail (Port); / * Check for data to receive * /
Check_vaild_packet(Port); /* 현재 수신 진행중인 포트의 패킷이 유효한지 검사*/Check_vaild_packet (Port); / * Check that the packet on the port currently in progress is valid * /
end for;end for;
이와 같이, 본 발명에 따른 스위치 모듈에서는 각 포트마다 발생하는 패킷의 에러를 검출하기 위해 현재 수신중인 포트의 패킷이 유효한지를 검사하는 과정을수행한다.As described above, the switch module according to the present invention performs a process of checking whether a packet of a port currently being received is valid to detect an error of a packet occurring at each port.
본 발명에 따른 스위치 모듈에서 패킷의 유효성을 검사하기 위한 구체적인 제어 프로그램은 다음과 같다.A detailed control program for checking the validity of a packet in the switch module according to the present invention is as follows.
Check_vaild_packet(Port)Check_vaild_packet (Port)
beginbegin
if (Mac_Abort =='1') thenif (Mac_Abort == '1') then
Packet_memory_discard(Port); /* 해당 포트에 진행중인 패킷 을 메모리에서 없앤다 */Packet_memory_discard (Port); / * Remove packets in progress from the port * /
Packet_switching_state_reset(Port);Packet_switching_state_reset (Port);
/* 해당 포트의 패킷 처리 상태 머신을 리셋시켜 다시/ * Reset the packet processing state machine for that port
새로운 패킷을 처리할 수 있도록 한다 */Allow new packets to be processed * /
elseelse
NULL;NULL;
end if;end if;
end Check_valid_avail;end Check_valid_avail;
이와 같이 본 발명에 따른 스위치 모듈은 매 포트의 상태를 검사하는 시점에서 현재 수신 진행중인 포트의 패킷이 유효한지를 검사하여 이상이 있으면, 즉시 이를 알 수 있으므로 이상이 발생한 패킷을 메모리에서 삭제한다. 그런후 스위치 모듈은 해당 포트의 패킷 처리 상태 머신을 리셋시켜 다시 새로운 패킷을 처리할 수 있도록 한다.As described above, the switch module according to the present invention checks whether the packet of the port currently being received is valid at the time of checking the state of every port, and if there is an error, it immediately knows it and deletes the packet from the error. The switch module then resets the packet-processing state machine for that port so that it can process new packets again.
상술한 바와 같이 본 발명은 맥 프레임의 에러 검출시 이를 스위치에 즉시 보고하여 필요없는 패킷이 스위치에 잔류함으로써 생기는 버퍼의 낭비를 없애고 스위치의 효율을 높일 수 있다. 즉, 본 발명은 스위치 모듈과 맥 제어 모듈이 별개의 칩으로 구성되어 있을 경우 에러 패킷의 처리를 스위치 모듈과 맥 제어 모듈 사이에 데이터 전송중에 하지 않고 발생 즉시함으로써 에러 처리 지연으로 인해서 불필요하게 에러 패킷을 가지고 있는 버퍼의 낭비를 줄일 수 있고, 다음번 데이터 전송에 따른 패킷을 전송함으로써 스위치의 효율을 높일 수 있다.As described above, the present invention can immediately report the error of the MAC frame to the switch, eliminating the waste of buffers caused by unnecessary packets remaining in the switch and improving the efficiency of the switch. That is, according to the present invention, when the switch module and the MAC control module are configured as separate chips, the error packet is not immediately processed while the data is being transferred between the switch module and the MAC control module, and thus the error packet is unnecessarily due to an error processing delay. It can reduce the waste of the buffer that has, and improve the efficiency of the switch by transmitting the packet according to the next data transmission.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035273A KR100303305B1 (en) | 1999-08-24 | 1999-08-24 | Method for managing mac frame error in ethernet switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035273A KR100303305B1 (en) | 1999-08-24 | 1999-08-24 | Method for managing mac frame error in ethernet switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010019065A KR20010019065A (en) | 2001-03-15 |
| KR100303305B1 true KR100303305B1 (en) | 2001-11-01 |
Family
ID=19608541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990035273A KR100303305B1 (en) | 1999-08-24 | 1999-08-24 | Method for managing mac frame error in ethernet switch |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100303305B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172448A (en) * | 1994-12-19 | 1996-07-02 | Hitachi Cable Ltd | Ethernet switch |
| JPH10145410A (en) * | 1996-11-06 | 1998-05-29 | Hitachi Cable Ltd | Multi-port repeater |
-
1999
- 1999-08-24 KR KR1019990035273A patent/KR100303305B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172448A (en) * | 1994-12-19 | 1996-07-02 | Hitachi Cable Ltd | Ethernet switch |
| JPH10145410A (en) * | 1996-11-06 | 1998-05-29 | Hitachi Cable Ltd | Multi-port repeater |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010019065A (en) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7617346B2 (en) | Rapid input/output doorbell coalescing to minimize CPU utilization and reduce system interrupt latency | |
| US5909564A (en) | Multi-port ethernet frame switch | |
| JP2584957B2 (en) | Host-directed device | |
| US4494190A (en) | FIFO buffer to cache memory | |
| US6970921B1 (en) | Network interface supporting virtual paths for quality of service | |
| US7225364B2 (en) | Method and apparatus for implementing infiniband receive function | |
| US20060221831A1 (en) | Packet flow control | |
| US20080209089A1 (en) | Packet-Based Parallel Interface Protocol For A Serial Buffer Having A Parallel Processor Port | |
| US5363379A (en) | FDDI network test adaptor error injection circuit | |
| US20100162066A1 (en) | Acceleration of header and data error checking via simultaneous execution of multi-level protocol algorithms | |
| EP0525736B1 (en) | Data storing system for a communication control circuit | |
| KR100303305B1 (en) | Method for managing mac frame error in ethernet switch | |
| US6005863A (en) | Frame switch with serial data processing | |
| US7024613B2 (en) | Method and apparatus for implementing infiniband transmit queue | |
| US6252874B1 (en) | Ethernet card and ethernet card improvement methods | |
| US7426589B2 (en) | Network interface card for reducing the number of interrupts and method of generating interrupts | |
| KR101062148B1 (en) | Multiprocessor system for real time high speed packet processing and real time high speed packet processing method using same | |
| JP3486182B2 (en) | Communication device and communication control method and program therefor | |
| EP1134666B1 (en) | Uart automatic half-duplex direction control with programmable delay | |
| US7073007B1 (en) | Interrupt efficiency across expansion busses | |
| JP2000259526A (en) | Serial interface circuit | |
| JP4024941B2 (en) | LAN device monitoring device for computers | |
| JP2001285300A (en) | Communication method and communication system | |
| KR0156803B1 (en) | Collision reduction apparatus in wireless lan | |
| JP2793480B2 (en) | LAN data transmission method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080604 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |