KR100301831B1

KR100301831B1 - Apparatus for generating pciture in freeze-picture

Info

Publication number: KR100301831B1
Application number: KR1019980032780A
Authority: KR
Inventors: 신현중
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1998-08-12
Filing date: 1998-08-12
Publication date: 2001-09-06
Also published as: KR20000013743A

Abstract

엠펙(MPEG) 디코더의 응용 분야로서, 특히 압축된 비트스트림이 입력되면 이를 디코딩하는 MPEG 디코더와, 상기 디코딩된 데이터를 입력받고 제어 신호에 따라 계속 같은 프레임을 반복 출력하는 프리즈부와, 상기 디코딩된 데이터를 아날로그 신호로 변환하는 제 1 엔코더와, 상기 프리즈부에서 출력되는 데이터를 아날로그 신호로 변환하는 제 2 엔코더와, 프리즈 요구가 있으면 제어 신호에 의해 스위칭되어 상기 제 1 엔코더의 출력은 기록/재생 장치로 출력하고 제 2 엔코더의 출력은 디스플레이 장치로 출력하는 매트릭스부와, 프리즈 요구가 있으면 각종 제어 신호를 발생하여 상기 프리즈부와 매트릭스부로 각각 출력하는 제어부로 구성함으로써, 동일 채널에 대해 디스플레이와 녹화를 동시에 수행하는 동시 녹화상태에서 사용자로부터 프리즈 요구가 있으면 디스플레이 장치에는 프리즈된 정지 화면을 디스플레이하면서 기록/재생 장치에는 프리즈된 정지 화면이 아닌 정상적인 화면을 기록할 수 있다.An application field of an MPEG decoder, in particular, an MPEG decoder which decodes a compressed bitstream when it is input, a freeze unit which receives the decoded data and repeatedly outputs the same frame according to a control signal, and the decoded block. A first encoder for converting data into an analog signal, a second encoder for converting data output from the freeze unit to an analog signal, and a control signal when a freeze request is switched, and the output of the first encoder is recorded / reproduced. The output of the second encoder and the output of the second encoder is composed of a matrix unit for outputting to the display device, and a control unit for generating various control signals and outputting the control signals to the freeze unit and the matrix unit, respectively, upon request of freeze. Freeze request from user in simultaneous recording If the display device may be recorded instead of the still image freeze, while a normal screen displaying a still image freeze recording / reproducing apparatus.

Description

Still image processing device {APPARATUS FOR GENERATING PCITURE IN FREEZE-PICTURE}

본 발명은 엠펙(Moving Picture Experts Group ; MPEG) 디코더의 응용 분야로서, 특히 디지털 TV에서 정지 화면일 때 동시에 노말 화면을 아날로그 비데오 테이프 레코더(Video Tape Recorder ; VTR)에 저장할 수 있도록 하는 정지 화면 처리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention is a field of application of an MPEG (Moving Picture Experts Group) decoder, and particularly, a still picture processing apparatus for storing a normal picture in an analog video tape recorder (VTR) at the same time as a still picture in digital TV. It is about.

최근 MPEG-2 A/V 디코더 칩을 이용한 기기들을 TV에 적용하는 경우, 기존 방송 방식과의 호환성을 유지하기 위해 방송 신호 자체가 기존 방식 디스플레이 포맷(NTSC, PAL 또는 SECAM)에서 벗어나지 않고, 다만 신호를 디지털로 전환하여 위성이나 케이블 또는 지상파로 송/수신하는 방법이 이용되고 있으며, 이를 위한 장치의 개발이 활발히 이루어지고 있다.In case of applying devices using MPEG-2 A / V decoder chip to TV recently, the broadcast signal itself does not deviate from the conventional display format (NTSC, PAL or SECAM) in order to maintain compatibility with existing broadcasting methods, but only signals The method of converting to digital and transmitting / receiving by satellite, cable or terrestrial wave is used, and the development of the device for this is being actively performed.

도 1은 종래의 MPEG 디코더를 이용한 정지 화면 처리 장치의 구성 블록도로서, MPEG A/V 디코더(11)는 도시되지 않은 디멀티플렉서나 외부로부터 압축된 MPEG A/V 스트림을 입력받아 디코딩한 후, 디코딩된 프레임을 정지 화면 및 에러 정정을 위해 외부 메모리(12)에 저장하고 이를 다시 엔코더(13)로 출력하며, 상기 엔코더(13)는 디스플레이 및 아날로그 VTR에의 기록을 위해 입력 데이터를 아날로그 데이터로 변환한다.1 is a block diagram illustrating a structure of a still picture processing apparatus using a conventional MPEG decoder. The MPEG A / V decoder 11 receives a demultiplexer (not shown) or an MPEG A / V stream compressed from the outside and decodes the same. The stored frames to an external memory 12 for still picture and error correction and output them to the encoder 13, which converts the input data into analog data for display and writing to the analog VTR. .

그리고, 상기 MPEG A/V 디코더(11)에서 제공하는 기본적인 트릭 모드인 정지 화면을 구현할 때 단순히 MPEG A/V 디코더(11)에서 제공하는 정지 화면을 이용한다.When the still picture which is a basic trick mode provided by the MPEG A / V decoder 11 is implemented, the still picture provided by the MPEG A / V decoder 11 is simply used.

즉, 시청자가 프리즈(Freeze)하고자 하는 프레임을 선택하면 MPEG A/V 디코더(11)에서는 미리 디코딩하여 메모리(12)에 저장하고 있던 프레임 중 프리즈하고자 하는 프레임만을 반복해서 읽어내어 정지화면을 구현한다.That is, when the viewer selects a frame to freeze, the MPEG A / V decoder 11 repeatedly reads only the frame to be freeze among the frames previously decoded and stored in the memory 12 to implement a still picture. .

따라서, 현재 디스플레이되고 있는 채널을 동시에 아날로그 VTR을 이용하여 기록을 하는 중에 사용자로부터 프리즈 요구가 있으면 디스플레이 장치에는 의도대로 정지 화면이 디스플레이되지만 아날로그 VTR에 기록되고 있는 화면 역시 정지 화면이 기록되는 문제가 발생한다. 그 이유는 MPEG-2 A/V 디코더는 정지화면을 수행하라는 명령이 있으면 더 이상의 디코딩을 하지 않기 때문이다.Therefore, if there is a freeze request from the user while simultaneously recording the currently displayed channel using the analog VTR, the display device displays the still picture as intended, but the still picture is also recorded on the picture being recorded on the analog VTR. do. The reason for this is that the MPEG-2 A / V decoder does not decode any more when there is a command to perform a still picture.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 디스플레이 장치에서 정지 화면을 디스플레이하고 있을 때 정지화면과 관계없이 정상적인 프레임을 아날로그 VTR에 녹화시킬 수 있도록 하는 정지 화면 처리 장치를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a still picture processing apparatus for recording a normal frame to an analog VTR regardless of the still picture when the still picture is displayed on the display device. Is in.

도 1은 종래의 정지 화면 구현을 위한 디지털 TV의 구성 블록도1 is a block diagram of a digital TV for implementing a still image according to the related art

도 2는 본 발명에 따른 정지 화면 처리 장치의 구성 블록도2 is a block diagram of a still picture processing apparatus according to the present invention;

도 3은 도 2의 프리즈부의 상세 블록도3 is a detailed block diagram of the freeze part of FIG.

도 4는 도 2의 매트릭스부의 상세 블록도4 is a detailed block diagram of the matrix unit of FIG. 2;

도 5의 (a) 내지 (j)는 도 2의 각 부의 동작 타이밍도5A to 5J are operation timing diagrams of the respective parts of FIG. 2.

도 6은 본 발명에 의해 디스플레이 장치와 데이터에 기록되는 프레임들의 예를 보인 도면6 shows an example of frames recorded in a display device and data according to the present invention;

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

21 : MPEG A/V 디코더 22 : PLL 및 프리즈 제어부21: MPEG A / V Decoder 22: PLL and Freeze Control

23 : 프리즈부 24 : 제 1 엔코더23: freeze unit 24: the first encoder

25 : 제 2 엔코더 26 : 매트릭스부25: second encoder 26: matrix portion

27 : 인버터 31,41,42 : 멀티플렉서27: inverter 31,41,42: multiplexer

32 : FIFO 메모리32: FIFO memory

상기와 같은 목적을 달성하기 위한 본 발명에 따른 정지 화면 처리 장치는, 압축된 비트스트림이 입력되면 이를 디코딩하여 디스플레이와 녹화를 동시에 수행하는 동시 녹화상태에서 사용자로부터 프리즈 요구가 있으면 디스플레이 장치에는 정지 화면을 디스플레이하면서 기록/재생 장치에는 정상적인 화면을 기록함을 특징으로 한다.The still picture processing apparatus according to the present invention for achieving the above object, if the compressed bitstream is input to decode it and performs a display and recording at the same time, if there is a freeze request from the user in the simultaneous recording state on the display device While displaying the recording / playback device is characterized in that the normal screen recording.

이를 위해 정지 화면 처리 장치는 압축된 비트스트림이 입력되면 이를 디코딩하는 MPEG 디코더와, 상기 디코딩된 데이터를 입력받고 제어 신호에 따라 계속 같은 프레임을 반복 출력하는 프리즈부와, 상기 디코딩된 데이터를 아날로그 신호로 변환하는 제 1 엔코더와, 상기 프리즈부에서 출력되는 데이터를 아날로그 신호로 변환하는 제 2 엔코더와, 프리즈 요구가 있으면 제어 신호에 의해 스위칭되어 상기 제 1 엔코더의 출력은 기록/재생 장치로 출력하고 제 2 엔코더의 출력은 디스플레이 장치로 출력하는 매트릭스부와, 프리즈 요구가 있으면 각종 제어 신호를 발생하여 상기 프리즈부와 매트릭스부로 각각 출력하는 제어부를 포함하여 구성됨을 특징으로 한다.To this end, the still picture processing apparatus includes an MPEG decoder which decodes the compressed bitstream when it is input, a freeze unit which receives the decoded data and repeatedly outputs the same frame according to a control signal, and the decoded data as an analog signal. And a second encoder for converting the data into the analog signal, and a second encoder for converting the data output from the freeze unit into an analog signal, and a freeze request, the control signal being switched to output the output of the first encoder to the recording / reproducing apparatus. The output of the second encoder is characterized in that it comprises a matrix unit for outputting to the display device, and a control unit for generating various control signals and output to the freeze unit and the matrix unit when there is a freeze request.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 정지 화면 처리 장치의 구성 블록도로서, MPEG A/V 스트림을 입력받아 디코딩하는 MPEG A/V 디코더(21), 상기 디코딩된 데이터를 입력받고 제어 신호에 따라 계속 같은 프레임을 반복 출력하는 프리즈부(23), 상기 디코딩된 데이터를 아날로그 신호로 변환하는 제 1 엔코더(24), 상기 프리즈부(23)에서 출력되는 데이터를 아날로그 신호로 변환하는 제 2 엔코더(25), 상기 제 1, 제 2 엔코더(24,25)에서 출력되는 데이터를 입력받고 제어 신호에 따라 상기 제 1 엔코더(24)의 출력은 VTR로 출력하고 제 2 엔코더(25)의 출력은 디스플레이 장치로 출력하는 매트릭스부(26), 및 프리즈 명령이 입력되면 시스템 클럭(SysCLK)에 동기시켜 각종 제어 신호를 발생하여 상기 프리즈부(23)와 매트릭스부(26)로 각각 출력하는 위상 동기 루프(Phase Locked Loop ; PLL) 및 프리즈 제어부(22)로 구성된다.2 is a block diagram illustrating a still picture processing apparatus according to the present invention, in which an MPEG A / V decoder 21 receives and decodes an MPEG A / V stream, and receives the decoded data and continues the same frame according to a control signal. A freeze unit 23 for repeatedly outputting the first signal; a first encoder 24 for converting the decoded data into an analog signal; a second encoder 25 for converting data output from the freeze unit 23 into an analog signal; The data output from the first and second encoders 24 and 25 is input, and the output of the first encoder 24 is output to VTR and the output of the second encoder 25 is output to the display device according to a control signal. When the matrix unit 26 and the freeze command are input, a phase locked loop is generated in synchronization with the system clock SysCLK to generate various control signals and output them to the freeze unit 23 and the matrix unit 26, respectively. ; PLL) and free It consists of a control unit 22.

여기서, 프리즈 명령 즉, 사용자가 프리즈된 정지 화면을 위한 키를 입력하면 상기 PLL 및 프리즈 제어부(22)에서 발생되어 상기 프리즈부(23)로 입력되는 제어 신호는 다음과 같다. 즉, 라이트 클럭인 W_CLK, 리드 클럭인 R-CLK, 프리즈부(23)에 데이터가 입력될 수 있게 인에이블시키는 Input_Enable, 상기 프리즈부(23)에서 신호 처리된 데이터가 출력될 수 있게 인에이블시키는 Output_Enable, 그리고 프리즈 인에이블 신호(Freeze_Enable)가 있으며, 프리즈 인에이블 신호(Freeze_Enable)는 인버터(27)에서 반전되어 Mux_CTL 신호로 프리즈부(23)로 입력된다. 또한, 매트릭스부(26)로 출력되는 제어 신호는 스위칭을 위해 이용되는 CTL_A, CTL_B 신호가 있다.Here, the control signal generated by the PLL and the freeze control unit 22 and input to the freeze unit 23 when a user inputs a freeze command, that is, a key for a frozen picture that has been frozen, is as follows. That is, W_CLK, which is a write clock, R-CLK, which is a read clock, Input_Enable, which enables data to be input to the freeze unit 23, and enable the data processed by the freeze unit 23 to be output. Output_Enable and a freeze enable signal Freeze_Enable are provided, and the freeze enable signal Freeze_Enable is inverted by the inverter 27 and input to the freeze unit 23 as a Mux_CTL signal. In addition, control signals output to the matrix unit 26 include CTL_A and CTL_B signals used for switching.

도 3은 상기 프리즈부(23)의 상세 블록도로서, 인버터(27)를 통해 입력되는 제어 신호 Mux_CTL에 따라 현재 디코딩되는 데이터 D_Data[0:7] 또는 피드백되는 반복 프레임 데이터 F_Data[0:7]을 선택 출력하는 멀티플렉서(31), 및 상기 PLL 및 프리즈 제어부(22)에서 출력되는 Input_Enable, W_CLK 신호에 따라 상기 멀티플렉서(31)의 출력을 저장하고 Output_Enable, R_CLK 신호에 따라 저장된 데이터를 제 2 엔코더(25)로 출력함과 동시에 프리즈를 위해 상기 멀티플렉서(31)로 피드백시키는 FIFO(First Input First Output) 메모리(32)로 구성된다.FIG. 3 is a detailed block diagram of the freeze unit 23. The data D_Data [0: 7] or the repetitive frame data F_Data [0: 7] currently decoded according to the control signal Mux_CTL input through the inverter 27 is shown. The multiplexer 31 selectively outputs the output of the multiplexer 31 according to the input_Enable and W_CLK signals output from the PLL and freeze controller 22 and stores the data stored according to the Output_Enable and R_CLK signals. 25) and a first input first output (FIFO) memory 32 which feeds back to the multiplexer 31 for freeze.

이와같이 구성된 본 발명은 MPEG A/V 디코더(21)에서 제공하는 기본적인 트릭 모드인 정지 화면을 구현함에 있어 별도의 블록을 추가하여 다양하게 구현할 수 있다. 즉, 사용자로부터 프리즈 요구가 있어도 MPEG A/V 디코더(21)는 입력되는 A/V 스트림에 대해 계속 디코딩을 수행하고, 추가 블록에서 정지 화면 처리를 한다.The present invention configured as described above can be implemented in various ways by adding an additional block in implementing a still picture which is a basic trick mode provided by the MPEG A / V decoder 21. That is, even if there is a freeze request from the user, the MPEG A / V decoder 21 continuously decodes the input A / V stream and performs still picture processing in an additional block.

이를 위해, MPEG A/V 디코더(21)에서는 MPEG A/V 스트림을 입력받아 디코딩을 한 후 디코딩된 데이터 D_Data[0:7]를 제 1 엔코더(24)와 프리즈부(23)로 동시에 출력한다. 상기 제 1 엔코더(24)로 입력된 데이터는 동기 신호(HV_sync)에 동기되어 아날로그 신호(DD)로 전환된 후 매트릭스부(26)로 출력된다.To this end, the MPEG A / V decoder 21 receives and decodes an MPEG A / V stream and simultaneously outputs the decoded data D_Data [0: 7] to the first encoder 24 and the freeze unit 23. . The data input to the first encoder 24 is converted to the analog signal DD in synchronization with the synchronization signal HV_sync and then output to the matrix unit 26.

또한, 상기 프리즈부(23)의 멀티플렉서(31)는 PLL 및 프리즈 제어부(22)에서 출력하는 Mux_CTL 신호에 따라 상기 MPEG A/V 디코더(21)에서 출력되는 데이터 D_Data[0:7] 또는 피드백되는 반복 데이터 F_Data[0:7]을 선택 출력한다. 즉, 사용자가 TV를 시청하는 중에 원하는 화면에 대해 프리즈를 선택하면 프리즈 명령(Freeze input)이 도 5의 (a)와 같이 PLL 및 프리즈 제어부(22)로 입력되는데, 이 프리즈 명령(Freeze input)은 도 5의 (b)와 같이 수평 동기(H_sync)에 래치되어 동작되고 최종적으로 도 5의 (c)와 같이 한 프레임 정도 딜레이가 생긴다. 그리고, 상기 PLL 및 프리즈 제어부(22)는 프리즈 명령이 입력되는 동안 여러 가지 제어 신호 예컨대, 라이트 클럭인 W_CLK, 리드 클럭인 R-CLK, 프리즈부(23)에 데이터가 입력될 수 있게 도 5의 (e)와 같이 인에이블시키는 Input_Enable 신호, 상기 프리즈부(23)에서 신호 처리된 데이터가 출력될 수 있게 도 5의 (f)와 같이 인에이블시키는 Output_Enable 신호를 각 타이밍에 맞게 상기 프리즈부(23)의 FIFO 메모리(32)로 출력하고, 프리즈 인에이블 신호(Freeze_Enable)는 인버터(27)에서 반전시킨 후 멀티플렉서(31)의 선택 신호(Mux_CTL)로 도 5의 (d)와 같이 출력한다.In addition, the multiplexer 31 of the freeze unit 23 is fed back to the data D_Data [0: 7] or fed back from the MPEG A / V decoder 21 according to the Mux_CTL signal output from the PLL and the freeze control unit 22. Select and output the repetitive data F_Data [0: 7]. That is, when a user selects a freeze for a desired screen while watching a TV, a freeze input is input to the PLL and the freeze control unit 22 as shown in FIG. 5A, which is a freeze input. 5 is latched and operated in the horizontal synchronization H_sync as shown in FIG. 5B, and finally a delay of about one frame occurs as shown in FIG. In addition, the PLL and the freeze control unit 22 may input data to various control signals, for example, a write clock W_CLK, a read clock R-CLK, and a freeze unit 23 while a freeze command is input. As shown in FIG. 5 (f), the freeze unit 23 enables the input_Enable signal to be enabled as shown in (e) and the output_Enable signal to be enabled as shown in FIG. 5F so that the data processed by the freeze unit 23 can be output. ) Is output to the FIFO memory 32, and the freeze enable signal Freeze_Enable is inverted by the inverter 27 and then output as the selection signal Mux_CTL of the multiplexer 31 as shown in FIG.

따라서, 상기 멀티플렉서(31)는 도 5의 (d)와 같이 Mux_CTL 신호가 하이이면 MPEG A/V 디코더(21)에서 출력되는 데이터 D_Data[0:7]를 선택하여 FIFO메모리(32)로 출력하고, 로우이면 피드백되는 반복 데이터 F_Data[0:7]를 선택하여 FIFO 메모리(32)로 출력한다.Accordingly, the multiplexer 31 selects the data D_Data [0: 7] output from the MPEG A / V decoder 21 and outputs it to the FIFO memory 32 when the Mux_CTL signal is high as shown in FIG. If low, the repeated data F_Data [0: 7] fed back is selected and output to the FIFO memory 32.

상기 FIFO 메모리(32)는 상기 PLL 및 프리즈 제어부(22)에서 출력되는 Input_Enable, W_CLK 신호에 따라 상기 멀티플렉서(31)의 출력을 저장하고 Output_Enable, R_CLK 신호에 따라 저장된 데이터를 제 2 엔코더(25)로 출력함과 동시에 프리즈를 위해 상기 멀티플렉서(31)로 피드백시킨다. 만일 현재 프리즈가 요구되고 있다면 피드백 데이터 F_Data[0:7]가 선택되고 선택된 데이터가 계속 피드백되므로 반복해서 하나의 프레임이 FIFO 메모리(32)를 통해 출력되고 있는 것이다.The FIFO memory 32 stores the output of the multiplexer 31 in accordance with the Input_Enable and W_CLK signals output from the PLL and freeze controller 22 and transfers the stored data to the second encoder 25 according to the Output_Enable and R_CLK signals. The output is fed back to the multiplexer 31 for freeze. If freeze is currently requested, the feedback data F_Data [0: 7] is selected and the selected data is continuously fed back, so that one frame is repeatedly output through the FIFO memory 32.

예를 들어, 디코딩된 데이터 D_Data[0:7]가 도 5의 (i)와 같이 프리즈부(23)로 입력되고 있는데 프리즈 화면으로 F2 프레임이 선택되었다면 FIFO 메모리(32)를 통해서 도 5의 (j)와 같이 F2 프레임이 반복해서 출력되게 된다.For example, if the decoded data D_Data [0: 7] is being input to the freeze unit 23 as shown in FIG. 5 (i), and the F2 frame is selected as the freeze screen, the FFI memory 32 shows the ( As shown in j), the F2 frame is repeatedly output.

이때, 상기 제 1 엔코더(24)는 MPEG A/V 디코더(21)에서 출력되는 데이터 D_Data[0:7]를 아날로그 신호(DD)로 변환하여 매트릭스부(26)로 출력하고, 제 2 엔코더(25)는 프리즈부(23)의 FIFO 메모리(32)에서 출력되는 반복된 프레임 데이타 R_Data[0:7]를 아날로그 신호(ID)로 변환하여 상기 매트릭스부(26)로 출력한다.At this time, the first encoder 24 converts the data D_Data [0: 7] output from the MPEG A / V decoder 21 into an analog signal DD and outputs the analog signal DD to the matrix unit 26 and the second encoder ( 25 converts the repeated frame data R_Data [0: 7] output from the FIFO memory 32 of the freeze section 23 into an analog signal ID and outputs it to the matrix section 26.

상기 매트릭스부(26)에서는 제 1, 제 2 엔코더(24,25)로부터 두 개의 아날로그 신호인 DD와 ID를 입력받아 각각의 출력 경우에 따라 스위칭을 한다. 즉, 프리즈 모드일때는 PLL 및 프리즈 제어부(22)에서 출력되는 도 5의 (g), (h)와 같은 매트릭스 제어 신호 CTL_A, CTL_B를 조합하여 제 1 엔코더(24)의 출력(DD)은 VTR로, 제 2 엔코더(25)의 출력(ID)은 디스플레이 장치로 출력시킨다.The matrix unit 26 receives two analog signals DD and ID from the first and second encoders 24 and 25 and switches according to each output case. That is, in the freeze mode, the output DD of the first encoder 24 is combined with the matrix control signals CTL_A and CTL_B as shown in FIGS. 5G and 5H output from the PLL and the freeze controller 22. Therefore, the output ID of the second encoder 25 is output to the display device.

도 4는 상기 매트릭스부(26)의 상세 블록도로서, 두 개의 멀티플렉서(41,42)로 구성되며, 제 1 멀티플렉서(41)는 상기 PLL 및 프리즈 제어부(22)에서 출력되는 제어 신호 CTL_A에 따라 상기 제 1 엔코더(24)의 출력(DD) 또는 제 2 엔코더(25)의 출력(ID)을 선택하여 디스플레이 장치로 출력하고, 제 2 멀티플렉서(42)는 상기 PLL 및 프리즈 제어부(22)에서 출력되는 제어 신호 CTL_B에 따라 상기 제 1 엔코더(24)의 출력(DD) 또는 제 2 엔코더(25)의 출력(ID)을 선택하여 아날로그 VTR로 출력한다. 즉, 프리즈가 요구되면 제 1 멀티플렉서(41)는 제 2 엔코더(25)에서 출력되는 아날로그 반복 프레임 데이터(ID)를 선택한 후 디스플레이 장치로 출력하여 정지 화면을 보여주고, 제 2 멀티플렉서(42)는 제 1 엔코더(24)에서 출력되는 정상적인 순서의 아날로그 프레임 데이터(DD)를 선택한 후 VTR로 출력하여 녹화한다.FIG. 4 is a detailed block diagram of the matrix unit 26, and is composed of two multiplexers 41 and 42, and the first multiplexer 41 is controlled according to the control signal CTL_A output from the PLL and the freeze controller 22. The output DD of the first encoder 24 or the output ID of the second encoder 25 is selected and output to the display device, and the second multiplexer 42 is output from the PLL and the freeze controller 22. According to the control signal CTL_B, the output DD of the first encoder 24 or the output ID of the second encoder 25 is selected and output as an analog VTR. That is, when a freeze is requested, the first multiplexer 41 selects the analog repeating frame data ID output from the second encoder 25 and outputs it to the display device to show a still picture, and the second multiplexer 42 displays the still picture. The analog frame data DD in the normal order output from the first encoder 24 is selected and then output to VTR for recording.

도 6은 이러한 과정을 보인 것으로서, 디스플레이 장치는 제 1 엔코더(24)에서 출력되는 데이터를 입력받아 디스플레이하고 있다가 프리즈 신호가 인에이블되면 제 2 엔코더(25)에서 출력되는 반복 프레임 예컨대, B1이라는 반복 프레임을 계속 디스플레이하고 있지만, VTR에는 제 1 엔코더(24)에서 출력되는 정상적인 순서의 프레임들이 녹화되고 있음을 알 수 있다. 그러다가 프리즈 신호가 디제이블되면 제 1 엔코더(24)에서 출력되는 정상적인 순서의 프레임들이 다시 디스플레이 장치로 입력됨을 알 수 있다.FIG. 6 illustrates such a process. The display apparatus receives and displays data output from the first encoder 24, and when the freeze signal is enabled, a repeating frame output from the second encoder 25, for example, B1. Although the repetition frame is continuously displayed, it can be seen that the frames of the normal order output from the first encoder 24 are recorded in the VTR. Then, when the freeze signal is disabled, it can be seen that the frames in the normal order output from the first encoder 24 are input back to the display apparatus.

한편, 본 발명은 이와 반대로 디스플레이 장치에서는 정상적인 순서의 프레임들을 디스플레이하면서 VTR에는 선택된 정지 화면을 녹화할 수도 있다.In contrast, the present invention may record the selected still picture in the VTR while displaying the frames in the normal order in the display device.

또한, 본 발명은 MPEG A/V 디코더의 기술을 적용하여 트릭 모드(예컨대, 슬로우 모션, 반복 또는 스틸 등)를 보완할 수 있으며, 특히 MPEG에서 제공하는 필드 반복 기능 역시 본 발명으로 보완할 수 있다. 즉, 본 발명은 디지털 TV에 다양하게 적용할 수 있다.In addition, the present invention can apply a technique of the MPEG A / V decoder to complement the trick mode (for example, slow motion, repetition or still), and in particular, the field repetition function provided by MPEG can also be complemented by the present invention. . That is, the present invention can be variously applied to a digital TV.

이상에서와 같이 본 발명에 따른 정지화면 처리 장치에 의하면, 디지털 TV에 적용되는 MPEG 디코더에 별도의 간단한 로직을 부가함으로써, 프리즈가 요구되면 MPEG 디코더에서 제공되는 트릭 모드 예컨대, 프리즈 기능을 사용하지 않고 프리즈된 정지 화면을 디스플레이 장치에 디스플레이 시키면서 동시 녹화시에는 프리즈된 정지화면이 아닌 정상적인 프레임을 VTR에 녹화할 수 있다.According to the still picture processing apparatus according to the present invention as described above, by adding a separate simple logic to the MPEG decoder applied to the digital TV, if a freeze is required, without using the trick mode provided by the MPEG decoder, for example, the freeze function In the case of simultaneous recording while displaying a frozen still image on the display device, a normal frame other than the frozen still image can be recorded in the VTR.

Claims

A still picture processing apparatus comprising: an MPEG decoder for decoding a compressed bitstream when it is input, and then displaying a still picture upon request of a freeze from a user,

A freeze unit for receiving the decoded data and repeatedly outputting the same frame according to a control signal;

A first encoder for converting the decoded data into an analog signal;

A second encoder for converting data output from the freeze unit into an analog signal;

A matrix unit configured to switch by a control signal when a freeze request is generated, outputting the output of the first encoder to the recording / reproducing apparatus, and outputting the output of the second encoder to the display apparatus;

And a control unit for generating various control signals and outputting the control signals to the freeze unit and the matrix unit when there is a freeze request.

The method of claim 2, wherein the freeze portion

A selection unit for selectively outputting normal data currently decoded or repetitive frame data fed back according to a control signal output from the control unit;

And a memory for storing the output of the selector according to a control signal output from the controller and outputting the stored data to the second encoder and feeding back to the selector for freeze.

The method of claim 2, wherein the matrix portion

A first selector which selects an output of the first encoder or the second encoder and outputs the output to the display apparatus under the control of the controller;

And a second selector which selects an output of the first encoder or the second encoder and outputs the output to the recording / reproducing apparatus under the control of the controller.