KR100301652B1 - Multi-bit sense amplifier of semiconductor memory device - Google Patents

Multi-bit sense amplifier of semiconductor memory device Download PDF

Info

Publication number
KR100301652B1
KR100301652B1 KR1019970063648A KR19970063648A KR100301652B1 KR 100301652 B1 KR100301652 B1 KR 100301652B1 KR 1019970063648 A KR1019970063648 A KR 1019970063648A KR 19970063648 A KR19970063648 A KR 19970063648A KR 100301652 B1 KR100301652 B1 KR 100301652B1
Authority
KR
South Korea
Prior art keywords
level
sense amplifier
data
signal
reference level
Prior art date
Application number
KR1019970063648A
Other languages
Korean (ko)
Other versions
KR19990042743A (en
Inventor
오재혁
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019970063648A priority Critical patent/KR100301652B1/en
Publication of KR19990042743A publication Critical patent/KR19990042743A/en
Application granted granted Critical
Publication of KR100301652B1 publication Critical patent/KR100301652B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency

Abstract

PURPOSE: A multi-bit sense amplifier of semiconductor memory device is provided to improve an operation speed by comparing data from a memory cell at the same time via a plurality of sense amplifiers having different reference levels from each other. CONSTITUTION: Sense amplifiers(S/A1-S/A3) are supplied with data of a level from a memory cell(MC), which stores an electric signal having one of four different levels(A-D). The sense amplifier(S/A1) has a reference level(AB) of an intermediate value between a signal level(A) for determining a logic value of data and a signal level(B). The sense amplifier(S/A1) outputs a logic value "0" when an input data level of the sense amplifier(S/A1) is lower than the reference level(AB) and a logic value "1" when an input data level of the sense amplifier(S/A1) is higher than the reference level(AB). The sense amplifier(S/A2) has a reference level(BC) of an intermediate value between a signal level(B) for determining a logic value of data and a signal level(C). The sense amplifier(S/A2) outputs a logic value "0" when an input data level of the sense amplifier(S/A2) is lower than the reference level(BC) and a logic value "1" when an input data level of the sense amplifier(S/A2) is higher than the reference level(BC). The sense amplifier(S/A3) has a reference level(CD) of an intermediate value between a signal level(C) for determining a logic value of data and a signal level(D). The sense amplifier(S/A3) outputs a logic value "0" when an input data level of the sense amplifier(S/A3) is lower than the reference level(CD) and a logic value "1" when an input data level of the sense amplifier(S/A3) is higher than the reference level(CD).

Description

반도체 메모리의 멀티비트 센스앰프Multibit Sense Amplifiers in Semiconductor Memory

본 발명은 반도체 메모리의 센스 앰프에 관한 것으로 특히, 동작속도를 크게 향상시킨 멀티비트 데이타 센싱용 센스 앰프에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a sense amplifier of a semiconductor memory, and more particularly, to a sense amplifier for multi-bit data sensing, which greatly improves the operation speed.

일반적으로 센스앰프는 반도체 메모리에서 필수적으로 사용되는 증폭수단이다. 센스앰프는 메모리 셀에서 비트라인으로 실린 판독신호(데이타)를 논리레벨로 증폭하고, 또 논리신호로 변환하기 위한 고이득·광대역의 증폭수단이다. 메모리에서 미약한 출력신호를 증폭할 수 있는 이득 대역폭적을 가지며, 또 기록 사이클(write cycle)에서 침입하는 잡음에 대한 양호한 잡음 배제성과 과부하 내력, 나아가서는 급속한 성능회복(equalization) 능력이 요구된다. 또 입력 레벨을 판정하는 안정한 임계값 검출기와 정확한 파형을 적절한 타이밍에 송출하기 위한 스트로브 게이트를 가지고 있다. 기록 사이클에서 센스 앰프에 나타나는 잡음 전압은 거의 동상분 전압이므로, 동상분 배제비가 큰 차동 증폭기가 쓰인다.In general, the sense amplifier is an amplification means used essentially in the semiconductor memory. The sense amplifier is a high gain and wideband amplification means for amplifying a read signal (data) carried on a bit line from a memory cell to a logic level and converting it into a logic signal. It has gain bandwidth to amplify weak output signals in memory, and requires good noise rejection and overload resistance against intrusive noise in write cycles, and thus rapid performance recovery. It also has a stable threshold detector for determining the input level and a strobe gate for sending out accurate waveforms at appropriate timings. Since the noise voltage present on the sense amplifier in the write cycle is almost in phase voltage, a differential amplifier with a large in-phase rejection ratio is used.

이와 같은 센스앰프에는 단일 비트의 데이타를 센싱하는 센스앰프 뿐만 아니라 멀티비트의 데이타를 센싱하여 증폭하는 멀티비트 센스앰프가 있다. 멀티비트 센스앰프는 멀티비트 플래쉬 메모리 등에서 채용되어 사용되는 센싱 기술이다. 멀티레벨의 전기적 신호를 저장할 수 있는 메모리 셀에서 출력된 전압 또는 전류의 형태를 갖는 데이타는 비트라인을 통하여 멀티비트 센스앰프에 입력된다. 멀티비트 센스앰프에서는 입력된 데이타의 레벨을 검출하여, 검출 결과에 따라 이에 대응하는 2진 논리값을 출력한다.Such a sense amplifier includes not only a sense amplifier for sensing a single bit of data but also a multibit sense amplifier for sensing and amplifying multi-bit data. Multi-bit sense amplifier is a sensing technology used in multi-bit flash memory. Data having a form of voltage or current output from a memory cell capable of storing multilevel electrical signals is input to a multibit sense amplifier through a bit line. The multi-bit sense amplifier detects the level of the input data and outputs a binary logic value corresponding thereto according to the detection result.

멀티비트 센스앰프에서 이루어지는 비교동작을 도 1을 참조하여 설명하면 다음과 같다. 도 1은 일반적인 멀티비트 센스앰프의 데이타와 신호레벨의 관계를 나타낸 도면이다.A comparison operation performed in the multibit sense amplifier will be described with reference to FIG. 1 as follows. 1 is a diagram illustrating a relationship between data and signal levels of a general multibit sense amplifier.

도 1에서 셀 데이타는 셀에 저장 가능한 2비트의 데이타를 의미한다. 2비트이기 때문에 모두 네 종류의 서로 다른 데이타를 표현할 수 있다. 이 네 종류의 2진 데이타에는 고유의 전압 레벨이 할당되어 있다. 도 1에서 신호레벨로서 A에서 D까지의 네 가지 레벨(전류 또는 전압의 형태를 갖는)이 설정되어 있는데, A레벨은 데이타 00을 의미하고, B레벨은 데이타 01, C레벨은 데이타 10, D레벨은 데이타 11을 각각 의미한다.In FIG. 1, cell data refers to two bits of data that can be stored in a cell. Because it is 2 bits, all four kinds of different data can be represented. These four types of binary data are assigned their own voltage levels. In Fig. 1, four levels (in the form of current or voltage) from A to D are set as signal levels. A level means data 00, B level data 01, and C level data 10 and D. Levels represent data 11 respectively.

멀티비트 센스앰프에는 상술한 다수개의 신호레벨을 판단하기 위하여 역시 다수개의 기준레벨이 설정되어 있다. 이 기준레벨은 상술한 A∼D의 신호레벨 가운데 이웃한 두 개의 신호레벨의 중간값을 갖는다. 즉 신호레벨 A와 신호레벨 B의 중간값을 갖는 기준레벨 AB와, 신호레벨 B와 신호레벨 C의 중간값을 갖는 기준레벨 BC, 신호레벨 C와 신호레벨 D의 중간값을 갖는 기준레벨 CD가 그것이다.In the multi-bit sense amplifier, a plurality of reference levels are also set to determine the plurality of signal levels described above. This reference level has an intermediate value between two neighboring signal levels among the signal levels A to D described above. That is, a reference level AB having an intermediate value between the signal level A and a signal level B, a reference level BC having an intermediate value between the signal level B and a signal level C, and a reference level CD having an intermediate value between the signal level C and the signal level D It is.

메모리 셀에서 데이타가 출력되어 멀티비트 센스앰프에 입력되면 상술한 기준레벨 BC와 상호 비교된다. 만약 데이타의 레벨이 기준레벨 BC보다 작으면 다음에는 기준레벨 AB와 상호 비교된다. 비교결과 데이타가 기준레벨 AB보다 작으면 데이타가 00인 것을 의미하므로 00의 데이타를 출력하고, 데이타가 기준레벨 AB보다 크면 데이타가 01인 것을 의미하므로, 01의 데이타가 출력된다. 마약 데이타가 기준레벨 BC보다 크면 다음에는 기준레벨 CD와 상호 비교되어 적절한 데이타가 출력되는 것이다.When data is output from the memory cell and input to the multi-bit sense amplifier, the data is compared with the reference level BC described above. If the level of the data is less than the reference level BC, the data is then compared with the reference level AB. If the comparison result is smaller than the reference level AB, the data is 00, and therefore data of 00 is output. If the data is larger than the reference level AB, the data is 01, and therefore data of 01 is output. If the drug data is larger than the reference level BC, then the appropriate data is compared with the reference level CD.

그러나 이와 같은 종래의 멀티비트 센스앰프는 2진 데이타를 출력하기 위해 다단계의 비교동작을 수행해야 하기 때문에 동작속도가 매우 느려진다. 집적화의 기술이 날로 향상되어 칩 사이즈 보다는 빠른 동작속도가 중요시되고 있는 현재의 반도체 메모리 분야에서 이와 같은 동작속도의 문제를 해결하는 것이 무엇보다 중요하다.However, such a conventional multi-bit sense amplifier has a very slow operation speed because multiple comparison operations must be performed to output binary data. In today's semiconductor memory, where the technology of integration is improving day by day, it is important to solve the problem of the operation speed.

본 발명에 따른 반도체 메모리의 멀티비스 센스앰프는 서로 다른 기준레벨이 설정되어 있는 다수개의 센스앰프를 구비하여 메모리 셀에서 출력되는 데이타의 레벨을 동시에 비교하도록 하여 동작속도를 크게 향상시키는 데 그 목적이 있다.The multi-sense sense amplifier of the semiconductor memory according to the present invention includes a plurality of sense amplifiers having different reference levels and compares the levels of data outputted from the memory cells at the same time. have.

이와 같은 목적의 본 발명에 따른 반도체 메모리의 멀티비트 센스 앰프는 적어도 한 개 이상의 센스 앰프와 데이터 출력 논리 회로부를 포함하여 이루어진다.The multi-bit sense amplifier of the semiconductor memory according to the present invention for this purpose comprises at least one sense amplifier and a data output logic circuit.

메모리 셀에서 출력되는 데이터 신호의 레벨과 기준레벨을 비교하여 데이터 신호의 레벨이 높으면 논리 1의 데이터 신호를 발생시키고, 데이터 신호보다 기준레벨이 높으면 논리 0의 데이터 신호를 발생시킨다.When the level of the data signal output from the memory cell is compared with the reference level, when the level of the data signal is high, the data signal of logic 1 is generated, and when the level of the reference signal is higher than the data signal, the data signal of logic 0 is generated.

데이터 출력 논리 회로부는 센스앰프에서 출력도는 데이터 신호를 입력받아 이에 대응하는 멀티비트 데이터를 발생시킨다.The data output logic circuit unit receives a data signal output from the sense amplifier and generates corresponding multi-bit data.

도 1은 일반적인 멀티비트 센스앰프의 데이타와 신호레벨의 관계를 나타낸 도면.1 is a diagram showing a relationship between data and signal levels of a general multi-bit sense amplifier.

도 2는 본 발명에 따른 멀티비트 센스앰프를 나타낸 블록도.2 is a block diagram illustrating a multi-bit sense amplifier in accordance with the present invention.

도 3은 본 발명에 따른 멀티비트 센스앰프의 입출력 특성을 나타낸 도면.3 is a diagram illustrating input and output characteristics of a multi-bit sense amplifier according to the present invention.

도 4는 본 발명에 따른 멀티비트 센스앰프의 데이타 출력 논리회로의 구성 예를 나타낸 회로도.4 is a circuit diagram showing an example of the configuration of a data output logic circuit of a multi-bit sense amplifier according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

MC : 메모리 셀 S/A1∼S/A3 : 센스앰프MC: memory cells S / A1 to S / A3: sense amplifiers

LC : 데이타 출력 논리회로 MSB : 최상위 비트LC: Data Output Logic Circuit MSB: Most Significant Bit

LSB : 최하위 비트 XOR : 배타적 오어 게이트LSB: least significant bit XOR: exclusive or gate

AND : 앤드 게이트AND: And gate

이와 같은 목적의 본 발명은 상기 멀티레벨에서 이웃한 두 개의 레벨의 중간값이 기준레벨로 설정되고, 상기 메모리 셀에서 출력되는 데이타의 레벨과 상기 기준레벨을 비교하여 상기 데이타의 레벨이 높은 경우에는 논리값 1을 발생시키고, 상기 기준레벨이 높은 경우에는 논리값 0을 발생시키는 다수개의 센스앰프와; 상기 다수개의 센스앰프에서 출력되는 다수개의 논리값을 입력받아 이에 대응하는 멀티비트의 논리값을 발생시켜서 상기 메모리 셀에서 출력된 상기 멀티비트의 데이타를 표현하도록 이루어진다.According to the present invention for this purpose, when the intermediate value of two adjacent levels in the multi-level is set as a reference level, and the level of the data is high by comparing the level of data output from the memory cell with the reference level, A plurality of sense amplifiers generating a logic value 1 and generating a logic value 0 when the reference level is high; A plurality of logic values output from the plurality of sense amplifiers are input to generate a multi-bit logic value corresponding thereto to represent the multi-bit data output from the memory cell.

이와 같이 이루어진 본 발명의 바람직한 실시예를 도 2 내지 도 4를 참조하여 설명하면 다음과 같다.When described with reference to Figures 2 to 4 a preferred embodiment of the present invention made as described above.

먼저 도 2는 본 발명에 따른 멀티비트 센스앰프를 나타낸 블록도이다. A에서 D까지의 네 가지 서로 다른 레벨의 전기적 신호가 저장되는 메모리 셀(MC)에서 임의의 레벨의 데이타가 출력되면 비트라인을 통하여 세 개의 센스 앰프(S/A1∼S/A3)에 각각 입력된다.2 is a block diagram illustrating a multi-bit sense amplifier according to the present invention. When data of any level is output from memory cells MC, in which four different levels of electrical signals from A to D are stored, input to the three sense amplifiers S / A1 to S / A3 through bit lines. do.

센스 앰프(S/A1)에는 데이타의 논리값을 결정하는 신호 레벨 A와 신호 레벨 B의 중간값을 갖는 기준레벨 AB가 설정되어 있다. 센스 앰프(S/A1)에서는 입력된 데이타의 레벨이 기준레벨 AB보다 작으면 논리값 0의 신호를 출력하고, 데이타의 레벨이 기준레벨 AB보다 크면 논리값 1의 신호를 출력한다.In the sense amplifier S / A1, a reference level AB having an intermediate value between the signal level A and the signal level B for determining the logic value of the data is set. The sense amplifier S / A1 outputs a signal of logic value 0 when the level of the input data is less than the reference level AB, and outputs a signal of logic value 1 when the level of the data is greater than the reference level AB.

센스 앰프(S/A2)에는 데이타의 논리값을 결정하는 신호 레벨 B와 신호 레벨 C의 중간값을 갖는 기준레벨 BC가 설정되어 있다. 센스 앰프(S/A2)에서는 입력된 데이타의 레벨이 기준레벨 BC보다 작으면 논리값 0의 신호를 출력하고, 데이타의 레벨이 기준레벨 BC보다 크면 논리값 1의 신호를 출력한다.In the sense amplifier S / A2, the reference level BC having the intermediate value between the signal level B and the signal level C for determining the logic value of the data is set. The sense amplifier S / A2 outputs a signal of logic value 0 when the level of the input data is less than the reference level BC, and outputs a signal of logic value 1 when the level of the data is greater than the reference level BC.

센스 앰프(S/A3)에는 데이타의 논리값을 결정하는 신호 레벨 C와 신호 레벨 D의 중간값을 갖는 기준레벨 CD가 설정되어 있다. 센스 앰프(S/A3)에서는 입력된 데이타의 레벨이 기준레벨 CD보다 작으면 논리값 0의 신호를 출력하고, 데이타의 레벨이 기준레벨 CD보다 크면 논리값 1의 신호를 출력한다.In the sense amplifier S / A3, a reference level CD having an intermediate value between the signal level C and the signal level D for determining the logical value of the data is set. The sense amplifier S / A3 outputs a signal of logic value 0 when the level of the input data is smaller than the reference level CD, and outputs a signal of logic value 1 when the level of the data is greater than the reference level CD.

따라서 메모리 셀에서 출력된 데이타의 레벨이 A인 경우에는 세 개의 센스 앰프(S/A1∼S/A3)에서 모두 0의 논리값이 출력되며, 데이타의 레벨이 D인 경우에는 세 개의 센스 앰프(S/A1∼S/A3)에서 모두 1의 논리값이 출력된다.Therefore, if the level of data output from the memory cell is A, all three sense amplifiers (S / A1 to S / A3) output a logic value of 0. If the level of data is D, three sense amplifiers ( In S / A1 to S / A3), all logic values of 1 are output.

또한, 메모리 셀에서 출력되는 데이터 신호의 레벨은 세 개의 센스 앰프(S/A1~S/A3)가운데, 기준레벨이 가장 중간값을 갖는 센스앰프에서 먼저 비교되도록 이루어진다. 이는 가장 낮은 기준레벨이나 가장 높은 기준레벨과 먼저 비교할 때보다 구동되는 센스 앰프의 수를 줄일 수 있다. 즉, 메모리 셀에서 출력되는 데이터 신호가 멀티레벨의 가장 낮은 레벨의 신호일 때 이를 가장 높은 기준 레벨의 센스앰프에서 먼저 비교하면 구비된 모든 센스엠프를 구동해야 한다. 그러나 중간값의 기준레벨부터 비교하면 상위 기준레벨의 센스앰프를 구동하지 않고도 비교 동작을 충분히 수행할 수 있다.In addition, the level of the data signal output from the memory cell is among the three sense amplifiers S / A1 to S / A3, so that the reference level is compared first in the sense amplifier having the middle value. This can reduce the number of sense amplifiers driven compared to the lowest reference level or the highest reference level first. That is, when the data signal outputted from the memory cell is the lowest level signal of the multi-level, the sense signal of the highest reference level is first compared to drive all the sense amplifiers provided. However, when comparing from the reference level of the intermediate value, the comparison operation can be sufficiently performed without driving the sense amplifier of the higher reference level.

이와 같은 본 발명에 따른 멀티레벨 센스엠프의 특성을 도 3에 나타내었다.Such a characteristic of the multilevel sense amplifier according to the present invention is shown in FIG. 3.

도 3에서 알 수 있듯이, 데이타 레벨(A∼D)에 따라 각각의 센스 앰프(S/A1∼S/A3)에서 출력되는 논리값이 다른 것을 알 수 있다. 각각의 센스 앰프(S/A1∼S/A3)에서 출력되는 논리값은 데이타 출력 논리회로(LC)에 입력된다. 데이타 출력 논리회로(LC)는 각각의 센스 앰프(S/A1∼S/A3)에서 출력되는 논리값의 조합에 따라 2비트의 데이타를 발생시킨다. 도 3에서 데이타의 레벨이 A인 경우 데이타 출력 논리회로(LC)의 출력신호는 00이 되는 것을 알 수 있다. 또한 데이타 레벨이 B인 경우에는 01, 데이타 레벨이 C인 경우에는 10, 데이타 레벨이 D인 경우에는 11의 출력신호를 발생시킨다.As can be seen from Fig. 3, it can be seen that the logic values output from the respective sense amplifiers S / A1 to S / A3 differ depending on the data levels A to D. The logic values output from the respective sense amplifiers S / A1 to S / A3 are input to the data output logic circuit LC. The data output logic circuit LC generates two bits of data according to a combination of logic values output from the respective sense amplifiers S / A1 to S / A3. In FIG. 3, it can be seen that when the data level is A, the output signal of the data output logic circuit LC becomes 00. In addition, an output signal of 01 is generated when the data level is B, 10 when the data level is C, and 11 when the data level is D.

도 3의 결과를 분석해보면, 2비트의 출력신호 가운데 최상위비트(MSB)는 센스 앰프(S/A2)의 출력신호와 같은 결과이며, 최하위비트(LSB)는 (S/A1)·{(S/A2)

Figure kpo00004
(S/A3)}의 결과임을 알 수 있다. 따라서 데이타 출력 논리회로(LC)는 상술한 바와 같은 출력을 얻기 위하여 도 4에 나타낸 회로와 같이 구성한다. 도 4에 나타낸 바와 같이 센스 앰프(S/A2)(S/A3)의 출력신호가 배타적 오어 게이트(XOR)에 입력되도록 한다. 또한 센스 앰프(S/A1)의 출력신호와 배타적 오어 게이트(XOR)의 출력신호가 앤드 게이트(AND)에 입력되도록 한다. 앤드 게이트(AND)의 출력신호는 최하위비트(LSB)되며, 최상위비트(MSB)는 센스 앰프(S/A2)의 출력신호를 그대로 사용한다. 이와 같은 논리회로를 통하여 도 3에 나타낸 바와 같은 결과를 얻을 수 있다.3, the most significant bit MSB of the two-bit output signal is the same as the output signal of the sense amplifier S / A2, and the least significant bit LSB is (S / A1) · {(S / A2)
Figure kpo00004
(S / A3)}. Therefore, the data output logic circuit LC is constructed as shown in FIG. 4 in order to obtain the output as described above. As shown in FIG. 4, the output signal of the sense amplifiers S / A2 and S / A3 is input to the exclusive OR gate XOR. In addition, the output signal of the sense amplifier S / A1 and the output signal of the exclusive OR gate XOR are input to the AND gate AND. The output signal of the AND gate AND is the least significant bit LSB, and the most significant bit MSB uses the output signal of the sense amplifier S / A2 as it is. Through such a logic circuit, the result as shown in FIG. 3 can be obtained.

따라서 본 발명은 서로 다른 기준레벨이 설정되어 있는 다수개의 센스앰프를 구비하여 메모리 셀에서 출력되는 데이타의 레벨을 동시에 비교하도록 하여 동작속도를 크게 향상시킨다.Therefore, the present invention includes a plurality of sense amplifiers having different reference levels set to simultaneously compare the levels of data output from the memory cells, thereby greatly improving the operation speed.

Claims (2)

멀티레벨 전기적 신호의 형태로 멀티비트의 데이타를 저장하는 메모리 셀에서 출력되는 멀티레벨 데이터 신호를 검출하여 상기 데이터 신호의 레벨에 대응하는 2진 논리 신호를 발생시키는 반도체 메모리의 멀티비트 센스엠프에 있어서,In a multi-bit sense amplifier of a semiconductor memory for detecting a multi-level data signal output from a memory cell that stores the multi-bit data in the form of a multi-level electrical signal to generate a binary logic signal corresponding to the level of the data signal , 상기 멀티레벨 가운데 이웃한 두 개 레벨의 중간 값이 기준레벨로 설정되고, 상기 메모리 셀에서 출력되는 데이터 신호의 레벨과 상기 기준레벨을 비교하여 상기 데이터 신호의 레벨이 높으면 논리 1의 데이터 신호를 발생시키고, 상기 데이터 신호 보다 상기 기준레벨이 높으면 논리 0의 데이터 신호를 발생시키는 적오도 한 개 이상의 센스앰프와;A middle value of two neighboring levels among the multi-levels is set as a reference level, and when the level of the data signal is high by comparing the level of the data signal output from the memory cell with the reference level, a data signal of logic 1 is generated. At least one sense amplifier for generating a data signal of logic 0 when the reference level is higher than the data signal; 상기 센스앰프에서 출력되는 데이터 신호를 입력받아 이에 대응하는 멀티비트 테이터를 발생시키는 데이터 출력논리 회로부를 포함하여 이루어지는 반도체 메모리의 멀티비트 센스앰프.And a data output logic circuit unit configured to receive a data signal output from the sense amplifier and generate multi-bit data corresponding thereto. 청구항 1에 있어서, 상기 센스 앰프가 두개 이상 구비될 때 상기 메모리 셀에서 출력되는 데이터 신호가 상기 두 개 이상의 센스엠프에 설정되어 있는 상기 각각의 기준레벨 가운데 가장 중간값의 기준레벨과 가장 먼저 비교되는 것이 특징인 반도체 메모리의 멀티비트 센스앰프.The method of claim 1, wherein when two or more sense amplifiers are provided, a data signal output from the memory cell is first compared with a reference level of the intermediate value among the respective reference levels set in the two or more sense amplifiers. A multi-bit sense amplifier of semiconductor memory.
KR1019970063648A 1997-11-28 1997-11-28 Multi-bit sense amplifier of semiconductor memory device KR100301652B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063648A KR100301652B1 (en) 1997-11-28 1997-11-28 Multi-bit sense amplifier of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063648A KR100301652B1 (en) 1997-11-28 1997-11-28 Multi-bit sense amplifier of semiconductor memory device

Publications (2)

Publication Number Publication Date
KR19990042743A KR19990042743A (en) 1999-06-15
KR100301652B1 true KR100301652B1 (en) 2001-10-27

Family

ID=37529143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063648A KR100301652B1 (en) 1997-11-28 1997-11-28 Multi-bit sense amplifier of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100301652B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772089B1 (en) * 2001-06-26 2007-11-01 주식회사 하이닉스반도체 Power supply voltage multi-level detection circuit
US8509003B2 (en) * 2011-09-20 2013-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Read architecture for MRAM

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970071793A (en) * 1996-04-10 1997-11-07 김광호 Multilevel storage semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970071793A (en) * 1996-04-10 1997-11-07 김광호 Multilevel storage semiconductor devices

Also Published As

Publication number Publication date
KR19990042743A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
US6469937B2 (en) Current sense amplifier circuit
US7054197B2 (en) Method for reading a nonvolatile memory device and nonvolatile memory device implementing the reading method
US5559737A (en) Nonvolatile semiconductor memory capable of simultaneously equalizing bit lines and sense lines
JP2586722B2 (en) Semiconductor storage device
US7369441B2 (en) Sensing circuit for multi-level flash memory
US6338154B2 (en) Apparatus and method for generating addresses in a built-in self memory testing circuit
KR100574625B1 (en) Reading circuit, reference circuit, and semiconductor memory device
US5604703A (en) Semiconductor memory device with error check-correction function permitting reduced read-out time
JPH08297982A (en) Semiconductor memory having multivalued memory cell
EP0833340A1 (en) Reading circuit for semiconductor memory cells
KR100355222B1 (en) Current sense amplifier having high sending speed and high-VCC margin
EP1020869A1 (en) A sensing apparatus and method for fetching multi-level cell data
KR100309299B1 (en) Semiconductor memory device which can be set one from multiple threshold value
KR970063252A (en) Semiconductor memory device with multilayer memory cell array
US5729159A (en) Multiple reference sense amplifier
KR100301652B1 (en) Multi-bit sense amplifier of semiconductor memory device
US6275417B1 (en) Multiple level flash memory
US5644253A (en) Multiple-valued logic circuit
KR100399696B1 (en) Semiconductor memory apparatus which can make read speed of memory cell faster
US6657895B2 (en) Reading circuit and method for a multilevel non-volatile memory
US6310810B1 (en) High-speed sense amplifier
EP0393027B1 (en) Sense amplifier
KR100378855B1 (en) Method and circuit for multistage readout operation
JP4079458B2 (en) Multilevel data storage / reproduction method and multilevel data storage / reproduction apparatus
EP0131151B1 (en) High-speed sense amplifier circuit with inhibit capability

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100524

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee