KR100294650B1 - Sense amplifier - Google Patents

Sense amplifier Download PDF

Info

Publication number
KR100294650B1
KR100294650B1 KR1019970029674A KR19970029674A KR100294650B1 KR 100294650 B1 KR100294650 B1 KR 100294650B1 KR 1019970029674 A KR1019970029674 A KR 1019970029674A KR 19970029674 A KR19970029674 A KR 19970029674A KR 100294650 B1 KR100294650 B1 KR 100294650B1
Authority
KR
South Korea
Prior art keywords
signal
node
sense amplifier
control signal
sense
Prior art date
Application number
KR1019970029674A
Other languages
Korean (ko)
Other versions
KR19990005476A (en
Inventor
최진혁
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970029674A priority Critical patent/KR100294650B1/en
Publication of KR19990005476A publication Critical patent/KR19990005476A/en
Application granted granted Critical
Publication of KR100294650B1 publication Critical patent/KR100294650B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: A sense-amp is provided to discriminate a very fine voltage signal discriminate between "0" and "1" by effectively detecting a very fine voltage difference and amplifying the very fine voltage signal. CONSTITUTION: A sense-amp of a semiconductor memory device amplifies a voltage difference between a first signal and a second signal that are transmitted from a memory cell. A precharge/equalizer(1) precharges/equalizes first and second nodes with a predetermined voltage according to a first control signal, and initializes the first and second nodes. A first switch switches the first signal to the first node according to a second control signal which is enabled after the first control signal is disabled. A second switch switches the second signal to the second node according to the second control signal. A first integrator connected to the first node outputs an integration value of the first signal loaded on the first node. A second integrator connected to the second node outputs an integration value of the second signal loaded on the second node. A sense-amp amplifies a voltage difference between the integration value of the first signal of the first integrator and the integration value of the second signal of the first integrator.

Description

감지 증폭기{SENSE AMPLIFIER}Sense Amplifiers {SENSE AMPLIFIER}

본 발명은 디램(Dynamic Random Access Memory, DRAM), 에스램(Static Random Access Memory, SRAM) 등 반도체 장치 내의 감지 증폭기에 관한 것으로서, 감지 증폭기를 포함하는 모든 반도체 장치의 설계에 적용가능하다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sense amplifier in a semiconductor device such as DRAM (DRAM), static random access memory (SRAM), and the like, and is applicable to the design of all semiconductor devices including a sense amplifier.

감지 증폭기의 주된 목적은 아주 미세한 전압 차이를 효과적으로 검출하여, 그 미세신호를 증폭하여 "0"과 "1"의 신호로 판별하기 위함이다.The main purpose of the sense amplifier is to effectively detect very small voltage differences, amplify the fine signal, and discriminate between signals of "0" and "1".

도 1은 반도체 장치에 사용되는 기본적인 감지증폭기로서, 약간의 구성은 서로 다를 수 있으나 기본적인 동작원리는 순방향 피드백을 이용하는 것이다. 특정한 순간에 두 입력단의 입력 신호의 차이를 검출하여 입력신호가 약간이라도 큰 쪽의 전압을 더 큰 값으로 올려주고 반대쪽은 내려줘 큰 전압의 차이로 바꿔준다. 실제 감지 증폭기에 사용되는 트랜지스터가 서로 완벽하게 동일하다면 입력되는 두 신호전압의 차이가 아주 작은 값인 1㎷만 되어도 그 미세한 차이를 인지해 신호 증폭을 할 수 있지만, 실제의 경우 인접한 트랜지스터가 완벽하게 동일할 수는 없으므로 수십 ㎷정도의 전압차이가 필요하다. 이를 위해, 도 1의 신호 φs가, 감지 증폭기 양단에 신호가 입력되어도 입력 전압차이가 수십 ㎷가 될 때까지 감지 증폭하지 않고 일정한 시간 뒤에 감지 증폭기를 동작시키는 역할을 한다.1 is a basic sense amplifier used in a semiconductor device, but some configurations may be different, but the basic operation principle is to use forward feedback. At a certain moment, the difference between the input signals of the two inputs is detected, and the input signal raises the voltage of the slightly larger side to the larger value and the opposite side to the large voltage difference. If the transistors used in the actual sense amplifiers are perfectly identical to each other, the difference between the two input signal voltages is only a small value of 1㎷, so the signal difference can be recognized and amplified. Since it cannot be done, a voltage difference of several tens of kilowatts is required. To this end, the signal φs of FIG. 1 serves to operate the sense amplifier after a certain time without sensing amplification until the input voltage difference becomes several tens of kHz even though a signal is input across the sense amplifier.

감지 증폭기는 입력 신호에 잡음이 있을 때 오동작하는 경우가 있는데, 인접해있는 데이터 라인, 파워 라인 또는 그 밖의 신호에 의한 누화(cross-talk) 잡음이 감지 증폭기의 입력신호에 실리면 감지 증폭기의 입력신호가 도 4A와 같은 이상치(도 4A에서 dbij는 잡음이 전혀 없이 감지증폭기의 입력단으로 인가되는 이상적인 데이터 라인의 신호를, dbijb는 이상적인 데이터 라인바의 신호를 각각 나타냄)를 벗어나 도 4B의 심한 잡음이 섞인 신호(도 4B에서 dbn은 잡음 성분이 포함된 실제 데이터 라인의 신호를, dbnb는 실제 데이터라인바의 신호를 각각 나타냄)로 변하게 되어 감지 증폭기가 신호 검출을 하는 데 오동작을 일으킨다.The sense amplifier may malfunction when there is noise in the input signal. If cross-talk noise caused by adjacent data lines, power lines, or other signals is applied to the sense amplifier input signal, the sense amplifier input Severe noise of FIG. 4B beyond the signal outliers of FIG. 4A (dbij in FIG. 4A represents the signal of the ideal data line applied to the input of the sense amplifier without any noise, dbijb represents the signal of the ideal data line bar, respectively). This mixed signal (dbn in FIG. 4B represents the signal of the actual data line containing the noise component, dbnb represents the signal of the actual data line bar, respectively) causes the sense amplifier to malfunction in detecting the signal.

이것은 공정상 잘못 제작된 것은 아니므로 제대로 신호를 검출하다가 어떤 경우에서는 신호검출에 실패하는 현상으로 나타난다. 이러한 문제점을 해결하기 위해 종래에는 기억셀의 용량을 크게 해 검출되는 신호의 폭을 커지게 함으로써 상대적으로 잡음의 영향을 적게 받게 하나, 기억셀의 용량을 크게 한다는 것은 디램의 경우에 저장용량을 크게 해야하고, 에스램의 경우에는 셀 트랜지스터의 크기를 크게 해야함으로 이것은 반도체 칩을 커지게 하는 또다른 문제점을 낳는다.This is not a faulty process, so it detects the signal properly and in some cases fails to detect it. In order to solve such a problem, conventionally, the capacity of the memory cell is increased to increase the width of the detected signal, thereby reducing the influence of noise. However, increasing the capacity of the memory cell increases the storage capacity of the DRAM. In the case of SRAM, the size of the cell transistor must be increased, which causes another problem of making the semiconductor chip larger.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 잡음의 특징을 이용하여 잡음에 강해 오동작을 줄일 수 있고, 더 작은 미세신호를 검출하여 신뢰성을 높일 수 있는 감지 증폭기를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, by using the characteristics of the noise to reduce the malfunction due to the noise, and to provide a sense amplifier that can increase the reliability by detecting smaller micro-signals have.

도1은 반도체 장치에 사용되는 기본적인 감지증폭기 회로도.1 is a basic sense amplifier circuit diagram used in a semiconductor device.

도2A는 저역통과필터를 사용한 본 발명의 감지 증폭기 블록도.Fig. 2A is a block diagram of a sense amplifier of the present invention using a low pass filter.

도2B는 적분기를 사용한 본 발명의 감지 증폭기 블록도.2B is a sense amplifier block diagram of the present invention using an integrator.

도3A는 기본적인 저역통과필터를 사용한 본 발명의 일실시예를 도시한 회로도.Fig. 3A is a circuit diagram showing one embodiment of the present invention using a basic low pass filter.

도3B는 기본적인 적분기를 사용한 본 발명의 일실시예를 도시한 회로도.3B is a circuit diagram illustrating one embodiment of the present invention using a basic integrator.

도4A는 이상적인 입력신호를 도시한 도면.4A shows an ideal input signal.

도4B는 잡음이 포함된 입력신호를 도시한 도면.4B is a diagram illustrating an input signal including noise.

도4C는 상기 도3A의 등화시키지않고 저역통과필터를 통과한 신호의 컴퓨터모의실험결과도.Fig. 4C is a computer simulation of the signal passing through the low pass filter without equalization of Fig. 3A.

도4D는 상기 도3B의 적분기를 통과한 신호의 컴퓨터모의실험한 결과도.4D is a computer simulation result of a signal passing through the integrator of FIG. 3B.

상기 목적을 달성하기 위한 본 발명은 메모리셀로부터 전달된 제1신호 및 제2신호의 전압차를 감지증폭하기 위한 반도체메모리장치의 감지증폭기에 있어서, 제1제어신호에 응답하여 제1노드 및 제2노드를 일정전압으로 프리차지및등화하여 초기화하는 프리차지및등화수단; 상기 제1제어신호가 디스에이블된 후 인에이블되는 제2제어신호에 응답하여 상기 제1신호를 상기 제1노드로 스위칭 전달하는 제1스위칭수단; 상기 제2제어신호에 응답하여 상기 제2신호를 상기 제2노드로 스위칭 전달하기 위한 제2스위칭수단; 상기 제1노드에 연결되어, 상기 제1노드에 실린 상기 제1신호의 적분값을 출력하는 제1적분수단; 상기 제2노드에 연결되어, 상기 제2노드에 실린 상기 제2신호의 적분값을 출력하는 제2적분수단; 및 상기 제1적분수단으로부터 출력되는 상기 제1신호의 적분값과 상기 제2적분 수단으로부터 출력되는 상기 제2신호의 적분값 사이의 전압차를 감지증폭하여 출력하는 감지증폭수단을 포함하여 이루어짐을 특징으로 한다.According to an aspect of the present invention, there is provided a sensing amplifier of a semiconductor memory device for sensing and amplifying a voltage difference between a first signal and a second signal transmitted from a memory cell, the first node and the first node in response to a first control signal. Precharge and equalization means for precharging and equalizing two nodes to a constant voltage; First switching means for switching and transmitting the first signal to the first node in response to a second control signal enabled after the first control signal is disabled; Second switching means for switching the second signal to the second node in response to the second control signal; First integrating means connected to the first node and outputting an integrated value of the first signal loaded on the first node; Second integrating means connected to the second node and outputting an integral value of the second signal loaded on the second node; And sensing amplifying means for sensing and amplifying a voltage difference between the integral value of the first signal output from the first integrating means and the integral value of the second signal output from the second integrating means. It features.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 살펴본다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

일반적으로, 감지 증폭기에 입력되는 신호에서의 잡음은 주로 다른 데이터 라인, 파워 라인 등의 누화에 의해 생긴 것이 대부분이며, 이러한 누화의 원인은 두 인접한 신호 라인이 절연막에 의해 전기적으로 절연되어 있으나 두 양단의 용량결합이 존재하기 때문이다. 이 용량결합에 의해 인접한 배선의 전압이 급격하게 변화하면 다른 배선의 전압도 흔들리게 되는 데, 이러한 원인에 의한 전압차이는 크지 않아 일반적인 디지털 동작에는 큰 영향을 주지 않으나, 수십 ㎷의 전압을 검출해야하는 감지 증폭기에서는 큰 문제가 된다.In general, noise in a signal input to a sense amplifier is mainly caused by crosstalk of other data lines, power lines, and the like. The cause of such crosstalk is that two adjacent signal lines are electrically insulated by an insulating film, but both ends This is because there is a capacitive coupling of. When the voltages of adjacent wirings change rapidly due to the capacitive coupling, the voltages of other wirings also fluctuate. The voltage difference caused by these causes is not so large that it does not affect the general digital operation. This is a big problem for sense amplifiers.

또한, 이러한 누화 잡음은 두 가지 특징을 가지는 데, 먼저, 첫째는 용량결합이 고주파 성분을 통과시키기 때문에 잡음이 주로 높은 주파수 성분을 가진다는점이며, 둘째는 잡음의 평균값이 0이 되는, 즉 적분치가 0이 되는 성질을 가진다는 점이다. 도4B에 도시된 잡음의 경우도 그 평균값이 0인 것이다. 이러한 두 가지 특징을 이용해 본 발명을 구성한다.In addition, this crosstalk noise has two characteristics. First, the noise has a high frequency component mainly because the capacitive coupling passes a high frequency component. Second, the average value of the noise becomes zero, that is, the integral. The value is zero. In the case of the noise shown in Fig. 4B, the average value is zero. These two features make up the present invention.

도 2A는 저역통과필터(Low Pass Filter, LPF)를 사용해 본 발명의 사상을 개념적으로 도시한 감지 증폭기의 블록도로서, 종래의 감지 증폭기의 양 입력단에 저역통과필터를 각각 추가하여 구성한다. 여기서, 저역통과필터는 원하는 신호를 통과시키고 그 이상의 주파수 신호는 통과시키지 않는 것을 특징으로 한다. 즉, 어떤 회로에서 잡음이 없는 경우의 이상적인 신호의 주파수가 50㎒라면, 그 이상은 통과시키지 않게 구성된 저역통과필터이다.FIG. 2A is a block diagram of a sense amplifier conceptually illustrating the idea of the present invention using a low pass filter (LPF), in which a low pass filter is added to both input terminals of a conventional sense amplifier. Here, the low pass filter is characterized in that passing the desired signal, but does not pass more than the frequency signal. In other words, if the frequency of an ideal signal in the absence of noise in a circuit is 50 MHz, the low pass filter is configured not to pass more than that.

도 3A는 여러 가지의 저역통과필터 중 기본적인 저역통과필터를 사용하여 본 발명의 일실시예로 구성한 반도체 장치의 잡음에 강한 감지 증폭기의 회로도로서, 제어신호에 응답하여 데이터라인(dbn)과 데이터라인바(dbnb) 신호가 입력되기 전에 미리 두 입력단의 신호를 접지레벨로 프리차지하는 제1 엔모스트랜지스터(N1) 및 제2 엔모스트랜지스터(N2)와, 데이터라인(dbn)과 데이터라인바(dbnb) 사이에 연결되어 두 입력단을 등화(equalizing)시키는 제3 엔모스트랜지스터(N3)로 이루어진 프리차지 및 등화기(1)와, 일측이 데이터라인(dbn)에 연결되는 제1 저항(R1) 및 상기 제1 저항(R1)의 타측과 접지전원단 사이에 연결되는 제1 축전기(C1)로 이루어진 제1 저역통과필터(L1)와, 일측이 데이터라인바(dbnb)에 연결되는 제2 저항(R2) 및 상기 제2 저항(R2)의 타측과 접지전원단 사이에 연결되는 제2 축전기(C2)로 이루어진 제2 저역통과필터(L2)와, 상기 제1, 제2 저역통과필터(L1, L2)를 통과한 각각의신호를 받는 제3 저항(R3) 및 제4 저항(R4)과, 상기 저항성분을 통과한 각각의 출력을 입력 신호(dbin, dbinb)로 받아 감지증폭하는 종래의 감지증폭기로 이루어진다.FIG. 3A is a circuit diagram of a sense amplifier resistant to noise of a semiconductor device in accordance with an embodiment of the present invention using a basic low pass filter among various low pass filters, wherein the data line dbn and the data line are responsive to a control signal. Before the bar (dbnb) signal is input, the first NMOS transistor (N1) and the second NMOS transistor (N2), and the data line (dbn) and the data line bar (dbnb) to precharge the signals of the two input terminals to the ground level in advance Precharge and equalizer 1 comprising a third NMOS transistor N3 connected between the equalizers to equalize the two input terminals, a first resistor R1 having one side connected to the data line dbn, and A first low pass filter L1 formed of a first capacitor C1 connected between the other side of the first resistor R1 and a ground power supply terminal, and a second resistor having one side connected to a data line bar dbnb; R2) and the other side of the second resistor R2 and the ground power supply terminal A second low pass filter L2 including a second capacitor C2 connected thereto, a third resistor R3 for receiving respective signals passing through the first and second low pass filters L1 and L2; A fourth resistor R4 and a conventional sense amplifier are configured to sense and amplify each output passing through the resistor component as input signals dbin and dbinb.

도 3A를 참조하면, 잡음 성분이 포함된 데이터라인(dbn)과 데이터라인바(dbnb)의 입력은 제1 저역통과필터(L1), 제2 저역통과필터(L2)를 거치면서 고주파 성분의 잡음이 필터링되어 감지증폭기의 입력 신호로 인가됨으로써 감지증폭기의 감지 증폭 동작시 잡음에 의한 오동작을 크게 줄인다.Referring to FIG. 3A, the input of the data line dbn and the data line bar dbnb including the noise component passes through a first low pass filter L1 and a second low pass filter L2, and noise of a high frequency component. This filtering is applied to the input signal of the sense amplifier, thereby greatly reducing the malfunction due to noise during the sense amplification operation of the sense amplifier.

도 4C는 상기 도 3A에 대한 컴퓨터모의실험 결과도로서, 상기 도 4B의 잡음 성분이 포함된 데이터라인(dbn)과 데이터라인바(dbnb)의 신호를 인가받아 상기 도 3A를 거친 후 실제 감지증폭기의 입력단(dbin, dbinb)에 인가되는 신호의 파형도이다. 도 4C를 참조하면, 잡음 성분이 포함된 데이터라인(dbn)과 데이터라인바(dbnb)의 신호가 본 발명의 도 3A를 거치면서 잡음 성분이 줄어든 상태로 실제 감지 증폭기의 입력단(dbin, dbinb)으로 입력됨을 알 수 있다.FIG. 4C is a computer simulation result of FIG. 3A. After receiving the signals of the data line dbn and the data line bar dbnb including the noise component of FIG. 4B, the sensor amplifier passes through FIG. Is a waveform diagram of a signal applied to the input terminals dbin and dbinb. Referring to FIG. 4C, the signals of the data line dbn and the data line bar dbnb including the noise component pass through FIG. 3A of the present invention, and the input signal of the actual sense amplifier dbin and dbinb is reduced. It can be seen that the input.

도 2B는 적분기를 사용해 본 발명의 사상을 개념적으로 도시한 감지 증폭기의 블록도로서, 종래의 감지 증폭기의 양 입력단에 적분기를 각각 추가하여 구성한 것이다. 이때, 적분기는 입력신호의 적분치를 출력하는 것을 특징으로 한다.FIG. 2B is a block diagram of a sense amplifier conceptually illustrating the idea of the present invention using an integrator, wherein an integrator is added to both input terminals of a conventional sense amplifier. At this time, the integrator is characterized in that for outputting the integral value of the input signal.

도 3B는 여러 가지의 적분기 중 본 발명의 일실시예로 제시한 적분기를 감지 증폭기의 입력단에 연결하여 구성한 감지 증폭기의 회로도로서, 제1 제어신호와 상기 제1 제어신호의 반전된 값을 가지는 제1 제어신호바에 응답하여 데이터라인(dbn)의 신호를 통과시키는 제1 패스게이트(PG1), 상기 제1 제어신호와상기 제1 제어신호바에 응답하여 데이터라인바(dbnb)의 신호를 통과시키는 제2 패스게이트(PG2), 제2 제어신호에 응답하여 감지 증폭을 위해 데이터라인(dbn)과 데이터라인바(dbnb)의 신호가 입력되기 전에 미리 두 입력단의 신호를 접지레벨로 프리차지하는 제4 엔모스트랜지스터(N4) 및 제5 엔모스트랜지스터(N5)와, 데이터라인(dbn)과 데이터라인바(dbnb) 사이에 연결되어 두 입력단을 등화(equalizing)시키는 제6 엔모스트랜지스터(N6)로 이루어진 프리차지 및 등화기(2)와, 일측이 데이터라인(dbn)에 연결되는 제5 저항(R5) 및 상기 제5 저항(R5)의 타측 및 접지전원단 사이에 연결되는 제3 축전기(C3)로 이루어진 제1 적분기(I1), 일측이 데이터라인바(dbnb)에 연결되는 제6 저항(R6) 및 상기 제6 저항(R6)의 타측 및 접지전원단 사이에 연결되는 제4 축전기(C4)로 이루어진 제2 적분기(I2), 및 상기 적분기(I1, I2)를 통과한 각각의 출력을 신호로 받아 감지 증폭하는 종래의 감지증폭기로 이루어진다.3B is a circuit diagram of a sense amplifier configured by connecting an integrator presented as an embodiment of the present invention to an input terminal of a sense amplifier among various integrators, wherein the first control signal and the first control signal have an inverted value. A first pass gate PG1 passing the signal of the data line dbn in response to the first control signal bar, and a signal passing the signal of the data line bar dbnb in response to the first control signal and the first control signal bar; 2 pass gate PG2, a fourth yen for precharging the signals of the two input terminals to ground level before the signals of the data line dbn and the data line bar dbnb are inputted for sensing amplification in response to the second control signal. A MOS transistor N4 and a fifth NMOS transistor N5 and a sixth NMOS transistor N6 connected between the data line dbn and the data line bar dbnb to equalize the two input terminals. Precharge and A first device including a firearm 2 and a third capacitor C3 connected at one side thereof to a fifth resistor R5 connected to the data line dbn and the other side of the fifth resistor R5 and a ground power supply terminal. A second integrator I1, a sixth resistor R6 having one side connected to the data line bar dbnb, and a fourth capacitor C4 connected between the other side of the sixth resistor R6 and a ground power supply terminal; An integrator I2 and a conventional sense amplifier for sensing and amplifying each output passing through the integrators I1 and I2 as a signal.

도 3B를 참조하면, 먼저 제2 제어신호에 응답하여 동작하는 프리차지 및 등화기(2)에 의해 감지 증폭기의 입력단 전압이 동일한 접지레벨로 프리차지 및 등화되고, 이후 인에이블되는 제1 제어신호에 의해 제1 패스게이트(PG1)와 제2 패스게이트(PG2)가 열려 데이터라인(dbn)과 데이터라인바(dbnb)의 신호가 제1 적분기(I1)와 제2 적분기(I2)에 입력되어 각 신호의 적분치를 출력하며, 이때 감지 증폭기는 제1 적분기(I1)와 제2 적분기(I2)의 출력값들의 신호전압 차이를 감지하고 증폭한다. 따라서, 잡음 성분이 포함된 입력신호가 적분기에 의해 고주파 성분의 평균치가 0인 잡음이 제거되어 감지 증폭기에 입력됨으로해서 감지증폭기의 오동작을 크게 줄인다.Referring to FIG. 3B, a first control signal is first precharged and equalized to the same ground level by a precharge and equalizer 2 operating in response to a second control signal, and then enabled. The first passgate PG1 and the second passgate PG2 are opened to input signals of the data line dbn and the data line bar dbnb to the first integrator I1 and the second integrator I2. An integrated value of each signal is output, and the sense amplifier senses and amplifies a signal voltage difference between output values of the first integrator I1 and the second integrator I2. Therefore, since an input signal including a noise component is input to the sense amplifier by removing the noise having an average value of the high frequency component by the integrator, the malfunction of the sense amplifier is greatly reduced.

도 4D는 상기 도 3B의 회로에 대한 컴퓨터모의실험 결과도로서, 상기 도 4B의 잡음 성분이 포함된 데이터라인(dbn)과 데이터라인바(dbnb)의 신호를 인가받아 상기 도 3B를 거친 후 실제 감지증폭기의 입력단(dbin, dbinb)에 인가되는 신호의 파형도이다. 도 4D를 참조하면, 잡음 성분이 포함된 데이터라인(dbn)과 데이터라인바(dbnb)의 신호가 본 발명의 도 3B를 거치면서 잡음 성분이 줄어든 상태로 실제 감지 증폭기의 입력단(dbin, dbinb)으로 입력됨을 알 수 있다.FIG. 4D is a computer simulation result of the circuit of FIG. 3B. After receiving the signals of the data line dbn and the data line bar dbnb including the noise component of FIG. A waveform diagram of a signal applied to the input terminals dbin and dbinb of the sense amplifier. Referring to FIG. 4D, the signals of the data line dbn and the data line bar dbnb including the noise component pass through FIG. 3B of the present invention, and the input signal of the actual sense amplifier dbin and dbinb is reduced. It can be seen that the input.

한편, 본 발명의 또다른 실시예로는 상기 기술된 두 가지, 즉 저역통과필터와 적분기를 직렬로 접속시켜 감지 증폭기의 각 입력단으로 연결해 구성한 감지 증폭기가 있다.Meanwhile, another embodiment of the present invention includes a sense amplifier configured by connecting two of the above-described low pass filters and an integrator in series to each input terminal of the sense amplifier.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 이루어진 본 발명은, 잡음의 특징을 이용해 감지증폭기의 잡음에 의한 오동작 확률을 줄여줌으로써 반도체 장치의 신뢰성을 증가시킬 수 있으며, 이렇게 신뢰성이 증가한다는 것은 다른 관점에서 보면 더 작은 신호전압 차이도 잘 검출한다는 것을 의미하여, 기억셀의 크기를 작게 만들 수 있는 효과를 얻을 수 있다. 또한, 기억셀에서 신호가 감지 증폭기에 입력되어 일정한 전압 차이가 날 때까지 기다리는 신호의 대기시간을 줄일 수 있어 칩의 속도를 빠르게 하는 성능 향상의 효과가 있다.According to the present invention made as described above, the reliability of the semiconductor device can be increased by reducing the probability of malfunction due to the noise of the sensing amplifier by using the characteristics of the noise. It means that the detection is good, and the effect of making the size of the memory cell small can be obtained. In addition, since a signal from a memory cell is input to a sense amplifier and waits for a constant voltage difference, a waiting time of a signal can be reduced, thereby improving performance of speeding up a chip.

Claims (3)

메모리셀로부터 전달된 제1신호 및 제2신호의 전압차를 감지증폭하기 위한 반도체메모리장치의 감지증폭기에 있어서,In the sense amplifier of the semiconductor memory device for detecting and amplifying the voltage difference between the first signal and the second signal transmitted from the memory cell, 제1제어신호에 응답하여 제1노드 및 제2노드를 일정전압으로 프리차지및등화하여 초기화하는 프리차지및등화수단;Precharge and equalization means for precharging and equalizing the first node and the second node to a predetermined voltage in response to the first control signal; 상기 제1제어신호가 디스에이블된 후 인에이블되는 제2제어신호에 응답하여 상기 제1신호를 상기 제1노드로 스위칭 전달하는 제1스위칭수단;First switching means for switching and transmitting the first signal to the first node in response to a second control signal enabled after the first control signal is disabled; 상기 제2제어신호에 응답하여 상기 제2신호를 상기 제2노드로 스위칭 전달하기 위한 제2스위칭수단;Second switching means for switching the second signal to the second node in response to the second control signal; 상기 제1노드에 연결되어, 상기 제1노드에 실린 상기 제1신호의 적분값을 출력하는 제1적분수단;First integrating means connected to the first node and outputting an integrated value of the first signal loaded on the first node; 상기 제2노드에 연결되어, 상기 제2노드에 실린 상기 제2신호의 적분값을 출력하는 제2적분수단; 및Second integrating means connected to the second node and outputting an integral value of the second signal loaded on the second node; And 상기 제1적분수단으로부터 출력되는 상기 제1신호의 적분값과 상기 제2적분 수단으로부터 출력되는 상기 제2신호의 적분값 사이의 전압차를 감지증폭하여 출력하는 감지증폭수단Sensing amplifying means for amplifying and outputting a voltage difference between an integral value of the first signal output from the first integrating means and an integral value of the second signal output from the second integrating means 을 포함하여 이루어짐을 특징으로 하는 감지증폭기.Sensing amplifier, characterized in that comprises a. 제1항에 있어서,The method of claim 1, 상기 제1적분수단은 상기 제1노드와 상기 감지증폭수단의 제1입력단 사이에 접속된 제1저항 및 상기 감지증폭수단의 제1입력단과 접지단 사이에 접속된 제1커패시터를 포함하고,The first integrating means comprises a first resistor connected between the first node and a first input terminal of the sense amplifying means and a first capacitor connected between a first input terminal of the sense amplifying means and a ground terminal, 상기 제2적분수단은 상기 제2노드와 상기 감지증폭수단의 제2입력단 사이에 접속된 제2저항 및 상기 감지증폭수단의 제2입력단과 접지단 사이에 접속된 제2커패시터를 포함하여 이루어짐을 특징으로 하는 감지증폭기.The second integrating means comprises a second resistor connected between the second node and the second input terminal of the sense amplifying means and a second capacitor connected between the second input terminal of the sense amplifying means and a ground terminal. Characterized by a sense amplifier. 제1항에 있어서,The method of claim 1, 상기 프리차지및등화수단은 상기 제1 및 제2 노드를 접지전압으로 프리차지 및 등화하는 것을 특징으로 하는 감지증폭기.Wherein said precharge and equalization means precharges and equalizes said first and second nodes to a ground voltage.
KR1019970029674A 1997-06-30 1997-06-30 Sense amplifier KR100294650B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029674A KR100294650B1 (en) 1997-06-30 1997-06-30 Sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029674A KR100294650B1 (en) 1997-06-30 1997-06-30 Sense amplifier

Publications (2)

Publication Number Publication Date
KR19990005476A KR19990005476A (en) 1999-01-25
KR100294650B1 true KR100294650B1 (en) 2001-07-12

Family

ID=37527575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029674A KR100294650B1 (en) 1997-06-30 1997-06-30 Sense amplifier

Country Status (1)

Country Link
KR (1) KR100294650B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312095A (en) * 1989-06-08 1991-01-21 Toshiba Corp Semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312095A (en) * 1989-06-08 1991-01-21 Toshiba Corp Semiconductor memory device

Also Published As

Publication number Publication date
KR19990005476A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
KR930008578B1 (en) Data reading circuit for semiconductor storage device
US4388705A (en) Semiconductor memory circuit
US7570529B2 (en) Sense amplifier circuit of semiconductor memory device and method of operating the same
US6104655A (en) Semiconductor storage device
US6819600B2 (en) Semiconductor memory device with offset-compensated sensing scheme
US5491435A (en) Data sensing circuit with additional capacitors for eliminating parasitic capacitance difference between sensing control nodes of sense amplifier
JPH11510944A (en) Charge transfer sense amplifier
KR950009718A (en) High speed sense amplifier
US6049493A (en) Semiconductor memory device having a precharge device
KR930003149A (en) Data transmission circuit having a common input / output line
KR20150062937A (en) Memory circuitry including read voltage boost
US5477497A (en) Semiconductor memory device
CN114400029B (en) Readout circuit and method thereof
JP4200101B2 (en) Cascode sense amplifier, column selection circuit and operation method.
US5715204A (en) Sense amplifier with hysteresis
US6295240B1 (en) Controlling a sense amplifier
KR100294650B1 (en) Sense amplifier
KR100275132B1 (en) Current-mirror type sense amplifier
KR102120454B1 (en) Sense amplifier circuit and method for operating sense amplifier circuit
JPH05151776A (en) Data bus constitution for semiconductor memory
US5293515A (en) Amplifier circuit having two inverters
US6002626A (en) Method and apparatus for memory cell array boost amplifier
KR20070033918A (en) Semiconductor memory, especially semiconductor memory with sense amplifiers and bit line switches
US7084671B1 (en) Sense amplifier and method for making the same
JPH07230692A (en) Multi-port memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee