KR100284178B1 - 영상신호의 스크램블 장치와 디스크램블 장치 - Google Patents

영상신호의 스크램블 장치와 디스크램블 장치 Download PDF

Info

Publication number
KR100284178B1
KR100284178B1 KR1019930025783A KR930025783A KR100284178B1 KR 100284178 B1 KR100284178 B1 KR 100284178B1 KR 1019930025783 A KR1019930025783 A KR 1019930025783A KR 930025783 A KR930025783 A KR 930025783A KR 100284178 B1 KR100284178 B1 KR 100284178B1
Authority
KR
South Korea
Prior art keywords
signal
color
bit
luminance
initial value
Prior art date
Application number
KR1019930025783A
Other languages
English (en)
Other versions
KR950016396A (ko
Inventor
홍성훈
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019930025783A priority Critical patent/KR100284178B1/ko
Publication of KR950016396A publication Critical patent/KR950016396A/ko
Application granted granted Critical
Publication of KR100284178B1 publication Critical patent/KR100284178B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/1675—Providing digital key or authorisation information for generation or regeneration of the scrambling sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/083—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/67—Circuits for processing colour signals for matrixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Processing Of Color Television Signals (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

본 발명은 칼라 티브이(TV) 영상신호의 스크램블(SCRAMBLE) 및 디스크램블(DESCRAMBLE) 장치에 관한 것으로서, 종래의 영상 신호 스크램블/디스크램블 방식으로 널리 사용되고 있는 방식은 라인 로테이션(LINE ROTATION)방식으로서, 이러한 방식의 영상신호 스크램블 및 디스크램블 장치는 라인 로테이션을 위한 2개의 라인 메모리를 필요로하며, 커팅 포인트(P)의 급격한 신호 변화는 재생 화면에 노이즈로 나타날뿐만 아니라 불완전한 휘도 및 칼라 신호의 분리에 따른 화질 저하 현상(CROSS-COLOR)(CROSS LUMINANCE)이 발생되어 화질을 악화시키는 문제점이 있다.
본 발명은 매트릭스부(2)에서 분리된 휘도 신호(Y)와 색변조부(3)에서 출력된 칼라신호(C)를 디지탈 변환하여 비트 단위로 혼합 처리하는 스크램블러(4)와, 영상신호를 디지탈 변환하여 휘도 신호 비트와 칼라 신호 비트를 원래의 신호로 풀어서 복원시키는 디스크램블러(7)를 이용해서 휘도 및 칼라 분리와 함께 스크램블 및 디스크램블을 실행함으로써 영상신호의 스크램블 및 디스크램블에 의한 화질 저하를 방지하고, 휘도 신호와 칼라 신호를 완전히 분리하여 고화질의 영상 전송 및 수신이 가능하게 한 영상신호의 스크램블 장치와 디스크램블 장치이다.

Description

영상신호의 스크램블 장치와 디스크램블 장치
제1도는 종래의 스크램블 및 디스크램블 방법으로서 라인 로테이션 방법을 나타낸 영상신호 파형도.
제2도는 본 발명의 스크램블/디스크램블 장치를 적용한 TV 송신기와 수신기의 블록 구성도.
제3도는 본 발명의 스크램블러의 실시예 블록 구성도.
제4도는 본 발명의 디스크램블러의 실시예 블록 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 카메라 2 : 매트릭스부
3 : 색변조부 4 : 스크램블러
5 : IF/RF변조부 6 : RF/IF복조부
7 : 디스크램블러 8 : 색복조부
9 : 디매트릭스부 10 : 모니터
11,12,21 : 아날로그 디지탈 변환기 13 : 비트 혼합부
14,24,25 : 멀티플렉서 15 : 수직 동기신호 발생부
16 : 초기값 발생부 17,29 : 랜덤 넘버 발생기
18 : 초기값 혼합부 19,30,31 : 디지탈 아날로그 변환기
20,32 : 클록 발생기 22 : 상위 비트 검출부
23 : 하위 비트 검출부 26 : 데이타 슬라이서
27 : 메모리 28 : 마이크로 프로세서
본 발명은 칼라 티브이(TV) 영상신호의 스크램블(SCRAMBLE) 및 디스크램블(DESCRAMBLE) 장치에 관한 것으로서, 특히 휘도/칼라 분리된 영상신호를 디지탈 변환하여 비트 단위로 혼합하여 스크램블하고, 스크램블된 영상신호를 비트 단위로 를어서 디스크램블함으로써 휘도/칼라 분리된 신호의 색신호 간섭을 배제하고, 유료 TV방송의 불법 도청을 방지할 수 있도록 한 영상신호의 스크램블 장치와 디스크램블 장치에 관한 것이다.
종래의 영상 신호 스크램블/디스크램블 방식으로 널리 사용되고 있는 방식은 라인 로테이션(LINE ROTATION)방식으로서, 제1(a)도에 나타낸 바와같이 1라인의 영상신호를 랜덤하게 제공되는 커팅 포인트(P)를 중심으로 절단하여 A-P구간과 P-B구간을 제1(b)도와 같이 로테이션시켜 스크램블하고, 스크램블 커팅 포인트에 관한 정보를 수직 블랭킹 구간에 실어서 송신하고, 수신단에서는 입력된 스크램블된 영상신호에 대하여 제공되는 커팅 포인트 정보를 기초로하여 그 라인마다 커팅 포인트를 중심으로 원래의 신호로 로테이션시켜 디스크램블하는 방식이다.
이러한 방식의 영상신호 스크램블 및 디스크램블 장치는 라인 로테이션을 위한 2개의 라인 메모리를 필요로하며, 커팅 포인트(P)의 급격한 신호 변화는 재생 화면에 노이즈로 나타날뿐만 아니라 불완전한 휘도 및 칼라 신호의 분리에 따른 화질 저하 현상(CROSS-COLOR)(CROSS LUMINANCE)이 발생되어 화질을 악화시키는 문제점이 있다.
본 발명은 송신단에서 영상신호를 휘도 신호와 칼라 신호로 분리하고, 분리된 휘도 및 칼라 신호를 디지탈 신호로 변환하고, 디지탈 변환된 휘도 신호와 칼라 신호를 비트 혼합하여 스크램블하고, 수신단에서는 비트 혼합된 휘도 신호와 칼라 신호를 송신단으로부터 제공되는 정보를 기초로하여 풀어서 원래의 휘도 및 칼라 신호로 분리, 복원하여 디스크램블함으로써, 영상신호의 스크램블 및 디스크램블에 의한 화질 저하를 방지하고, 휘도 신호와 칼라 신호를 완전히 분리하여 고화질의 영상 전송 및 수신이 가능하게 한 영상신호의 스크램블 장치와 디스크램블 장치를 제공함을 목적으로 한다.
제1도는 본 발명의 영상신호의 스크램블 장치를 나타낸다.
제2도를 참조하면 본 발명의 스크램블 장치는, 영상신호를 R,G,B 전기 신호로 변환하는 카메라(1)와, 상기 카메라(1)에서 출력된 R.G,B색신호를 휘도 신호(Y)와 색차 신호(I,Q)로 변환하는 매트릭스부(2)와, 상기 매트릭스부(2)에서 출력된 색차신호(I,Q)를 칼라 신호(C)로 변조하는 색변조부(3)와, 상기 매트릭스부(2)에서 분리된 휘도 신호(Y)와 색변조부(3)에서 출력된 칼라신호(C)를 디지탈 변환하여 비트 단위로 혼합 처리하는 스크램블러(4)와, 상기 스크램블러(4)에서 출력된 스크램블 영상신호를 IF 및 RF 변조하여 출력하는 IF/RF변조부(5)로 구성된다.
그리고, 본 발명의 디스크램블 장치는, 상기 제2도를 참조하면, 수신된 RF 영상신호를 복조하고, IF신호로 변환하여 복조하는 RF/IF복조부(6)와, 상기 복조된 영상신호를 디지탈 변환하여 휘도 신호 비트와 칼라 신호 비트를 원래의 신호로 풀어서 복원시키는 디스크램블러(7)와, 상기 디스크램블러(7)에서 복원된 칼라 신호(C)를 색차 신호(I,Q)로 복조하는 색복조부(8)와, 상기 디스크램블러(7)에서 복원된 휘도 신호(Y)와 상기 색복조부(8)에서 복조된 색차 신호(I,Q)를 R,G,B색신호로 변환하는 디매트릭스부(7)와, 상기 디매트릭스부(9)의 출력 R,G,B신호에 의한 영상이 표시되는 모니터(10)로 구성된다.
상기한 바와같이 구성된 본 발명의 영상신호의 스크램블 장치와 디스크램블 장치에 의한 스크램블 동작과 디스크램블 동작은 다음과같이 실행된다.
먼저, 카메라(1)는 전송할 영상에 대한 촬상을 실행하여 영상에 대한 R,G,B색신호를 출력하고, 매트릭스부(2)는 입력된 R,G,B색신호를 휘도 신호(Y)와 색차 신호(I,Q)로 매트릭스 처리하여 출력하며, 휘도 신호(Y)는 스크램블러(4)에 공급하고, 색차 신호(I,Q)는 색변조부(3)에 공급한다.
색변조부(3)는 입력된 색차 신호(I,Q)를 혼합하여 칼라 신호(C)로 합성하여 스크램블러(4)에 공급한다.
스크램블러(4)는 입력된 휘도 신호(Y)를 nl비트의 디지탈 신호로 변환하고, 또한 입력된 칼라 신호(C)를 n2비트의 디지탈 신호로 변환한다.
그리고 스크램블러(4)는 디지탈 변환된 휘도 신호(Y)와 칼라 신호(C)를 어느 한 타이밍에서는 휘도 신호(Y)를 상위 비트로, 칼라 신호(C)틀 하위 비트로 놓고, 또다른 타이밍에서는 휘도 신호(Y)를 하위 비트로, 칼라 신호(C)를 상위 비트로 놓는 비트 혼합을 실행하여 디지탈 영상 데이타(합성 영상 신호)를 구성한다.
이와같이 휘도 신호(Y)와 칼라 신호(C)가 비트 혼합되면 이 영상은 서로 랜덤하게 뒤섞이게 되어 알아불 수 없을 만큼 필요 충분하게 스크램블된다.
스크램블러(4)에서 스크램블된 영상신호에는 휘도 신호(Y)와 칼라 신호(C)의 비트 혼합에 대한 정보를 포함하여 출력되고, 이 정보와 영상신호는 IF/F변조부(5)에서 IF로 변조되고, RF로 변조되어 수신자측으로 전송된다.
한편, 수신자(TV수상기)에서는 RF/IF복조부(6)가 입력 영상신호(스크램블된 영상신호)를 수신하여 RF복조 및 IF복조를 실행하고, 복조된 영상신호는 스크램블된 상태로 디스크램블러(7)에 공급된다.
디스크램블러(7)는 입력된 영상신호를 디지탈 신호로 변환하고, 송신기로부터 제공된 비트 혼합에 대한 정보를 기초로하여 휘도 신호(Y)와 칼라 신호(C)를 원래의 신호 구성으로 풀어서 디스크램블한다.
즉, 디스크램블러(7)는 입력된 영상신호의 휘도 신호(Y)와 칼라 신호(C)를 분리하여 복원하며, 복원된 휘도 신호(Y)는 디매트릭스부(9)에 공급하고, 복원된 칼라 신호(C)는 색복조부(8)에 공급한다.
색복조부(8)는 입력된 칼라 신호(C)를 색차 신호(I,Q)로 복조하며, 복조된 색차 신호(I,Q)는 디매트릭스부(7)에 공급된다.
디매트릭스부(9)는 입력된 휘도 신호(Y)와 칼라 신호(C)를 디매트릭스 처리하여 R,G,B색신호로 변환하고, 변환된 R,G,B색신호는 모니터(10)에 공급되어 색신호 처리와 전자빔 출력 및 편향의 동작을 통해 화상으로 재현, 표시된다.
제3도는 상기 스크램블러(4)의 실시예이다.
즉, 본 발명의 스크램블러(4)는 제3도를 참조하면, 입력 휘도 신호(Y)를 n1비트의 디지탈 신호로 변환하는 제1아날로그 디지탈 변환기(11)와, 입력 칼라 신호(C)를 n2비트의 디지탈 신호로 변환하는 제2아날로그 디지탈 변환기(12)와, 상기 디지탈 변환된 휘도신호 및 칼라 신호를 상위 비트 및 하위 비트로 배열을 변경하여 혼합된 n1+n2비트의 영상신호(Y:C) 또는 n1+n2비트의 영상신호(C:Y)를 출력하는 비트 혼합부(13)와, 상기 비트 혼합부(13)에서 혼합된 각각의 신호를 선택적으로 출력하는 멀티플렉서(14)와, 입력 휘도 신호(Y)로부터 수직 동기 신호를 검출하는 수직 동기신호 발생부(15)와, 상기 수직 동기 신호 발생부(15)에서 출력된 수직 동기신호를 입력받아 비트 혼합의 초기값을 생성하는 초기값 발생부(16)와, 상기 초기값 발생부(16)에서 발생된 초기값을 입력받아 상기 멀티플렉서(14)의 선택 제어를 위한 신호를 랜덤하게 발생하는 랜덤 넘버 발생기(17)와, 상기 멀티플렉서(14)에서 출력된 영상신호를 입력받고, 상기 초기값 발생부(16)에서 출력된 초기값을 수직 블랭킹 구간에 혼합하여 출력하는 초기값 혼합부(18)와, 상기 초기값 혼합부(18)에서 출력된 영상신호를 아날로그 신호로 변환하여 출력하는 디지탈 아날로그 변환기(19)와, 상기 아날로그 디지탈 변환기(12)(13)에 클록을 공급하는 클록 발생기(20)로 구성되며, 이와같이 구성된 스크램블러(4)의 등작은 다음과같이 실행된다.
제1아날로그 디지탈 변환기(11)는 입력 휘도 신호(Y)를 nl비트의 디지탈 신호로 변환하여 비트 혼합부(13)에 공급하고, 제2아날로그 디지탈 변환기(12)는 입력 칼라 신호(C)를 n2비트의 디지탈 신호로 변환하여 비트 혼합부(13)에 공급한다.
비트 혼합부(13)는 휘도 신호(Y)에 대한 n1비트의 성분을 상위 비트에 기록하고, 칼라신호(C)에 대한 n2비트의 성분을 하위 비트에 기록한 휘도/칼라 비트 혼합신호(Y:C)를 구성하여 출력함과 함께, 휘도 신호(Y)에 대한 n1비트의 성분을 하위 비트에 기록하고, 칼라신호(C)에 대한 n2비트의 성분을 상위 비트에 기록한 휘도/칼라 비트 혼합 신호(C:Y)를 구성하여 출력한다.
멀티플렉서(14)는 랜덤 넘버 발생기(17)에서 공급되는 제어신호가 로우(‘0’)이면 비트 혼합 신호(Y:C)를 출력하고, 하이(‘1’)이면 비트 혼합신호(C:Y)를 출력한다.
즉, 수직 동기신호 발생부(15)에서 입력 휘도 신호(Y)로부터 수직 동기신호를 검출하고, 검출된 수직 동기신호를 입력으로 하여 초기값 발생부(16)가 매 필드마다 랜덤 넘버 발생기(17)의 초기값을 결정해 주면, 랜덤 넘버 발생기(17)는 입력된 초기값으로부터 매 라인마다 로우 또는 하이값을 발생시키고, 이 발생된 값을 제어신호로 하여 멀티플렉서(14)가 입력 비트 혼합 신호를 임의로 선택하여 출력함으로써 영상신호의 휘도 및 칼라 데이타 구성이 혼합되어 스크램블된 n1+n2비트의 디지탈 영상신호를 출력하게 되는 것이다.
이와같이 멀티플렉서(14)에서 출력된 스크램블 영상신호는 초기값 혼합부(18)에 입력되며, 초기값 혼합부(18)는 수신단에서 디스크램블을 위한 정보로 활용할 수 임도록 초기값 발생부(16)의 초기값을 수직 블랭킹 구간에 실어서 출력해 주며, 초기값 발생부(15)에서 출력된 스크램블 영상신호는 디지탈 아날로그 변환기(19)에서 아날로그 영상신호로 변환되어 출력되는 것이다.
제4도는 본 발명의 디스크램블러(9)의 실시예이다.
제4도를 참조하면 상기 디스크램블러(9)는, 입력되는 합성 영상신호(CV)를 디지탈 신호로 변환하는 아날로그 디지탈 변환기(21)와, 상기 디지탈 변환된 영상신호의 상위 비트를 검출하는 상위 비트 검출부(22)와, 상기 디지탈 변환된 영상신호의 하위 비트를 검출하는 하위 비트 검출부(23)와, 상기 상위 비트 검출부(22) 및 하위 비트 검출부(23)에서 분리된 상위 비트에 대하여 랜덤 넘버 발생기(29)의 제어에 따라 선택적인 출력을 실행하여 휘도 신호(Y)를 분리하는 제1멀티플렉서(24)와, 상기 상위 비트 검출부(22) 및 하위 비트 검출부(23)에서 분리된 상위 비트에 대하여 랜덤 넘버 발생기(29)의 제어에 따라 선택적인 출력을 실행하여 칼라 신호(C)를 분리하는 제2멀티플래서(25)와, 입력 영상신호(CV)에서 수직 블랭킹 구간에 포함된 초기값 정보를 추출하는 데이타 슬라이서(26)와, 상기 데이타 슬라이서(26)에서 추출된 초기값 정보를 저장하는 메모리(27)와, 상기 메모리(27)에 저장된 초기값을 참조하여 랜덤 넘버 발생기(29)의 랜덤 넘버값을 송신단측과 일치되게 제어하는 마이크로 프로세서(28)와, 상기 마이크로 프로세서(28)의 제어를 받아 랜덤 넘버를 발생시켜 상기 멀티플렉서(24)(25)를 스위칭 제어하는 랜덤 넘버 발생기(29)와, 상기 제1멀티플렉서(30)에서 출력된 휘도 신호(Y)를 아날로그 신호로 변환하는 제1디지탈 아날로그 변환기(30)와 상기 제2멀티플렉서(31)에서 출력된 칼라 신호(C)를 아날로그 신호로 변환하는 제2디지탈 아날로그 변환기(31)와, 상기 아날로그 디지탈 변환 및 디지탈 아날로그 변환에 필요한 클록을 공급하는 클록 발생기(32)로 구성된다.
상기한 바와같이 구성된 디스크램블러(7)의 동작은 다음과같이 실행된다.
아날로그 디지탈 변환기(21)는 입력되는 스크램블 합성 영상신호(CV)를 n1+n2비트의 디지탈 신호로 변환하여 상위 비트 검출부(22)와 하위 비트 검출부(23)에 공급한다.
상위 비트 검출부(22)는 입력된 n1+n2비트의 디지탈 영상 신호를 상위 nl비트와 하위 n2비트로 분할하여 상위 비트는 제1멀티플렉서(24)에 공급하고, 하위 비트는 제2멀티플렉서(25)에 공급한다.
하위 비트 검출부(23)는 입력된 n1+n2비트의 디지탈 영상 신호를 상위 nl비트와 하위 n2비트를 검출하여 상위 비트는 제1멀티플렉서(24)에 공급하고, 하위 비트는 제2멀티플렉서(25)에 공급한다.
제1멀티플렉서(24)는 랜덤 넘버 발생기(29)에서 제공되는 제어 신호가 로우(‘0’)이면 상위 비트 검출부(22)에서 검출한 상위 n1비트를 선택하여 출력하고, 하이(‘1’)이면 하위비트 검출부(23)에서 검출한 상위 n1비트를 선택하여 출력함으로써 상기 스크램블러(4)에서 스크램블되는 휘도신호(Y) 데이타 nl비트를 분리, 출력한다.
제2멀티플렉서(25)는 랜덤 넘버 발생기(29)에서 제공되는 제어 신호가 하이(‘1’)이면 상위 비트 검출부(22)에서 검출한 하위 n2비트를 선택하여 출력하고, 로우(‘0’)이면 하위 비트 검출부(23)에서 검출한 하위 n2비트를 선택하여 출력함으로써 상기 스크램블러(4)에서 스크램블되는 칼라 신호(C)데이타 n2비트를 분리, 출력한다.
즉, 데이타 슬라이서(26)에서 수직 블랭킹 구간에 포함된 초기값 정보를 추출하고 이를 메모리(27)에 저장하면 마이크로 프로세서(28)가 메모리(27)를 참조하여 송신단에서와 동일한 초기값으로부터 랜덤 넘버를 발생하도록 랜덤 넘버 발생기(29)를 제어하며, 이에 따라 랜덤 넘버 발생기(29)는 스크램블러(4)에서 스크램블될때와 동일한 초기값으로부터 ‘0’ 또는 ‘1’을 발생시키게 되고, 이 랜덤 넘버가 ‘0’이면 제1멀티플렉서(24)는 상위 비트검출부(22)에서 검출된 nl비트를 휘도 신호(Y)로 출력하고, 제2멀티플렉서(25)는 하위 비트 검출부(23)에서 검출된 n2비트를 칼라 신호(C)로 출력하며, 랜덤 넘버가 ‘1’이면 제1멀티플렉서(24)는 하위 비트 검출부(23)에서 검출된 nl비트를 휘도 신호(Y)로 출력하고, 제2 멀티플렉서(25)는 상위 비트 검출부(22)에서 검출된 n2비트를 칼라 신호(C)로 출력하므로서 휘도 및 칼라 신호가 분리되고, 원래의 신호로 복원되어 출력되는 것이다.
이와같이 출력된 n1비트의 휘도 신호(Y)는 제1디지탈 아날로그 변환기(30)에서 아날로그 휘도 신호(Y)로 변환되어 출력되고, n2비트의 칼라 신호(C)는 제2디지탈 아날로그 변환기(31)에서 아날로그 칼라 신호(C)로 변환되어 출력되는 것이다.
이상에서 설명한 바와같이 본 발명에 의하면 라인 메모리를 사용하지 않기 때문에 유료 TV방송에서 스크램블과 디스크램블을 위한 하드웨어의 부담을 줄일 수 있고, 휘도 신호와 칼라 신호를 완전하게 분리할 수 있으므로 불완전한 휘도/칼라 분리로 인한 CROSS COLOR, CROSS LUMINANCE 현상을 억제하며, 따라서 고화질의 영상을 구현할 수 있고, 데이타 비트 혼합에 의한 스크램블이 실행되므로 고도의 보안성을 유지할 수 있는 등의 효과가 있다.

Claims (4)

  1. R,G,B색신호를 휘도 신호(Y)와 색차 신호(I,Q)로 변환하는 매트릭스부(2)와, 상기 매트릭스부(2)에서 출력된 색차신호(I,Q)를 칼라 신호(C)로 변조하는 색변조부(3)와, 상기 매트릭스부(2)에서 분리된 휘도 신호(Y)와 색변조부(3)에서 출력된 칼라신호(C)를 디지탈 변환하여 비트 단위로 혼합 처리하는 스크램블러(4)와, 상기 스크램블러(4)에서 출력된 스크램블 영상신호를 IF 및 RF 변조하여 출력하는 IF/RF변조부(5)로 구성된 것을 특징으로 하는 영상신호의 스크램블 장치.
  2. 제1항에 있어서, 상기 스크램블러(4)는 입력 휘도 신호(Y)를 n1비트의 디지탈 신호로 변환하는 제1아날로그 디지탈 변환기(11)와, 입력 칼라 신호(C)를 n2비트의 디지탈 신호로 변환하는 제2아날로그 디지탈 변환기(12)와, 상기 디지탈 변환된 휘도신호 및 칼라 신호를 상위 비트 및 하위 비트로 배열을 변경하여 혼합된 n1+n2비트의 영상신호(Y:C) 또는 n1+n2비트의 영상신호(C:Y)를 출력하는 비트 혼합부(13)와, 상기 비트 혼합부(13)에서 혼합된 각각의 신호를 선택적으로 출력하는 멀티플렉서(14)와, 입력 휘도 신호(Y)로부터 수직 동기 신호를 검출하는 수직 동기신호 발생부(15)와, 상기 수직 동기 신호 발생부(15)에서 출력된 수직 동기신호를 입력받아 비트 혼합의 초기값을 생성하는 초기값 발생부(16)와, 상기 초기값 발생부(16)에서 발생된 초기값을 입력받아 상기 멀티플렉서(14)의 선택 제어를 위한 신호를 랜덤하게 발생하는 랜덤 넘버 발생기(17)와, 상기 멀티플렉서(14)에서 출력된 영상신호를 입력받고, 상기 초기값 발생부(16)에서 출력된 초기값을 수직 블랭킹 구간에 혼합하여 출력하는 초기값 혼합부(18)와, 상기 초기값 혼합부(18)에서 출력된 영상신호를 아날로그 신호로 변환하여 출력하는 디지탈 아날로그 변완기(19)로 구성된 것을 특징으로 하는 영상신호의 스크램블 장치.
  3. 영상신호를 디지탈 변환하여 휘도 신호 비트와 칼라 신호 비트를 원래의 신호로 풀어서 복원시키는 디스크램블러(7)와, 상기 디스크램블러(7)에서 복원된 칼라 신호(C)를 색차신호(I,Q)로 복조하는 색복조부(8)와, 상기 디스크램블러(7)에서 북원된 휘도 신호(Y)와, 상기 색복조부(8)에서 복조된 색차 신호(I,Q)를 R,G,B색신호로 변환하는 디매트릭스부(9)로 구성된 것을 특징으로 하는 영상신호의 디스크램블 장치.
  4. 제3항에 있어서, 상기 디스크램블러(7)는 입력되는 합성 영상신호(CV)를 디지탈 신호로 변환하는 아날로그 디지탈 변환기(21)와, 상기 디지탈 변환된 영상신호의 상위 비트를 검출하는 상위 비트 검출부(22)와, 상기 디지탈 변환된 영상신호의 하위 비트를 검출하는 하위 비트 검출부(23)와, 상기 상위 비트 검출부(22) 및 하위 비트 검출부(23)에서 분리된 상위 비트에 대하여 랜덤 넘버 발생기(29)의 제어에 따라 선택적인 출력을 실행하여 휘도 신호(Y)를 분리하는 제1멀티플렉서(24)와, 상기 상위 비트 검출부(22) 및 하위 비트 검출부(23)에서 분리된 상위 비트에 대하여 랜덤 넘버 발생기(29)의 제어에 따라 선택적인 출력을 실행하여 칼라 신호(C)를 분리하는 제2멀티플렉서(25)와, 입력 영상신호(CV)에서 수직 블랭킹 구간에 포함된 초기값 정보를 추출하는 데이타 슬라이서(26)와, 상기 데이타 슬라이서(26)에서 추출된 초기값 정보를 저장하는 메모리(27)와, 상기 메모리(27)에 저장된 초기값을 참조하여 랜덤 넘버 발생기(29)의 랜덤 넘버값을 송신단측과 일치되게 제어하는 마이크로 프로세서(28)와, 상기 마이크로 프로세서(25)의 제어를 받아 랜덤 넘버를 발생시켜 상기 멀티플렉서(24)(25)를 스위칭 제어하는 랜덤 넘버 발생기(29)와, 상기 제1멀티플렉서(30)에서 출력된 휘도 신호(Y)를 아날로그 신호로 변환하는 제1디지탈 아날로그 변환기(30)와, 상기 제2멀티플렉서(31)에서 출력된 칼라 신호(C)를 아날로그 신호로 변환하는 제2디지탈 아날로그 변환기(31)로 구성된 것을 특징으로 하는 영상신호의 디스크램블 장치.
KR1019930025783A 1993-11-30 1993-11-30 영상신호의 스크램블 장치와 디스크램블 장치 KR100284178B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930025783A KR100284178B1 (ko) 1993-11-30 1993-11-30 영상신호의 스크램블 장치와 디스크램블 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025783A KR100284178B1 (ko) 1993-11-30 1993-11-30 영상신호의 스크램블 장치와 디스크램블 장치

Publications (2)

Publication Number Publication Date
KR950016396A KR950016396A (ko) 1995-06-17
KR100284178B1 true KR100284178B1 (ko) 2001-03-02

Family

ID=66826462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025783A KR100284178B1 (ko) 1993-11-30 1993-11-30 영상신호의 스크램블 장치와 디스크램블 장치

Country Status (1)

Country Link
KR (1) KR100284178B1 (ko)

Also Published As

Publication number Publication date
KR950016396A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
EP0099691B1 (en) Method for encrypting a line-scanned television signal and encrypting and decrypting apparatus
JP2717238B2 (ja) 共通の制御データストリームを維持したままテレヴィジョン信号フォーマットを変換する方法とその装置
US4389671A (en) Digitally-controlled analog encrypton
US4642688A (en) Method and apparatus for creating encrypted and decrypted television signals
JPH06105308A (ja) エッジフィルを用いたビデオ信号の暗号化および暗号解読を行うための方法および装置
US5651065A (en) Insertion of supplemental burst into video signals to thwart piracy and/or carry data
IE841446L (en) Timing generator
US4598318A (en) Video encryption system
US4467353A (en) Television signal scrambling system and method
US20030001970A1 (en) Graphics subsystem bypass method and apparatus
JPH03284087A (ja) ペイ・テレビ装置
US4870682A (en) Television scrambling system
KR100284178B1 (ko) 영상신호의 스크램블 장치와 디스크램블 장치
US5410601A (en) Video scramble system and equipment
US4706284A (en) Television signal data transmission system
US4706283A (en) Television signal scrambling system
CA1204162A (en) Audio scrambler utilizing an auxiliary channel for synchronizing the descrambler
EP0133190A1 (en) Encoding and decoding of a television signal
US6208737B1 (en) Method and apparatus for television signal scrambling using the replacement of synchronizing and color subcarrier signals with an alternative time base inherent in a QPSK audio subcarrier
JPH04298186A (ja) 有料放送信号伝送システム
EP0215946B1 (en) Television signal scrambling and data transmission system
RU2666521C2 (ru) Способ одновременного отображения изображений нескольких телевизионных программ
JP3041241B2 (ja) 映像スクランブル方式
JPH04183189A (ja) 有料字幕放送送受信装置
JPH06311492A (ja) データ伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee