KR100282225B1 - 데이타 캐쉬 메모리의 제어장치 - Google Patents
데이타 캐쉬 메모리의 제어장치 Download PDFInfo
- Publication number
- KR100282225B1 KR100282225B1 KR1019980002770A KR19980002770A KR100282225B1 KR 100282225 B1 KR100282225 B1 KR 100282225B1 KR 1019980002770 A KR1019980002770 A KR 1019980002770A KR 19980002770 A KR19980002770 A KR 19980002770A KR 100282225 B1 KR100282225 B1 KR 100282225B1
- Authority
- KR
- South Korea
- Prior art keywords
- instruction
- cache memory
- data
- data cache
- branch
- Prior art date
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
Abstract
본 발명은 데이타 캐쉬 메모리의 제어장치에 관한 것으로, 그 구성에 있어서 분기 명령어가 발생하면 분기가 일어나지 않은 경우의 해당 명령어를 보관하는 제 1 명령어 전치인출 버퍼와, 분기가 일어나는 경우의 분기 대상의 어드레스를 계산하여 그곳으로부터 새로운 명령어를 인출하여 보관하는 제 2 명령어 전치인출 버퍼, 제 1 명령어 전치인출 버퍼 또는 제 2 명령어 전치인출 버퍼에 보관되어 있는 명령어 가운데 다음에 실행할 명령어를 인출하여 출력하는 명령어 인출부, 명령어 인출부에 의해 인출된 명령어를 실행하는 명령어 실행부, 제 1 명령어 전치인출 버퍼 또는 제 2 명령어 전치인출 버퍼에 보관되어 있는 명령어를 수행하는데 필요한 데이타가 데이타 캐쉬 메모리에 존재하는지를 판단하고 필요한 데이타가 데이타 캐쉬 메모리에 존재하지 않는 경우에는 메인 메모리에서 필요한 데이타를 인출하여 데이타 캐쉬 메모리에 보관하도록 제어하는 데이타 캐쉬 메모리 제어부를 포함하여 이루어지며, 두 개의 독립된 명령어 전치인출 버퍼를 구비함으로서 분기 명령어가 발생하면 분기가 일어나지 않은 경우의 해당 명령어 스트림을 첫 번째 명령어 전치인출 버퍼에 보관하고, 분기가 일어나는 경우의 분기 대상의 어드레스를 계산하여 그곳으로부터 새로운 명령어 스트림을 인출하여 두 번째 명령어 전치인출 버퍼에 보관한 다음 데이타 캐쉬 히트/미스를 판단하도록 하여, 분기 명령어를 포함하는 경우에도 데이타 캐쉬 메모리를 효율적으로 제어하여 동작속도의 손실이 발생하지 않도록 한다.
Description
본 발명은 컴퓨터 시스템의 데이타 캐쉬 메모리의 제어장치에 관한 것으로, 특히 명령어 캐쉬 메모리와 데이타 캐쉬 메모리를 구비하고 중앙처리장치의 명령어 실행에 필요한 데이타가 데이타 캐쉬 메모리에 존재하는지를 판단하여 존재하지 않는 경우에는 메인 메모리에서 필요한 데이타를 인출하여 데이타 캐쉬 메모리에 보관하는 데이타 캐쉬 메모리의 제어장치에 관한 것이다.
캐쉬 메모리는 컴퓨터 시스템의 성능을 향상시키는 매우 중요한 구성요소이다. 일반적으로 컴퓨터 시스템은 기본 구성요소로서 메모리를 구비하는데, 이 메모리는 그 특성에 따라 여러 가지 레벨로 나뉘어진다. 이와 같은 레벨을 구분하는 기준으로는 데이타의 저장용량과 처리속도가 있는데, 속도가 빠를수록 레벨이 높다. 저장용량과 처리속도를 반비례하기 때문에 높은 레벨의 메모리는 비교적 작은 저장용량을 갖는다. 대형 컴퓨터를 제외한 일반 퍼스널 컴퓨터나 워크스테이션급의 컴퓨터에서는 메인 메모리로 디램(DRAM)을 사용한다. 디램은 에스램(SRAM)과 비교하여 제작이 용이하고 집적도가 높아서 용량에 비해 가격이 저렴한 편이다. 이것이 디램을 메인 메모리로 사용하는 가장 큰 이유이다. 이와는 달리 에스램은 집적도가 낮고 제작이 비교적 용이하지 않기 때문에 디램보다는 가격이 비싸다. 그러나 동작속도 면에서는 디램보다 훨씬 뛰어난 특성을 갖기 때문에 대형 컴퓨터 등에서는 이 에스램을 메인 메모리로 사용하는 경우가 많다.
그러나 디램을 메인 메모리로 구비한 컴퓨터 시스템에서도 에스램을 메모리로서 사용하는데, 이 때는 메인 메모리가 아닌 캐쉬 메모리로 사용한다. 캐쉬 메모리는 중앙처리장치와 메인 메모리 사이에 구비되는 메모리로서 메인 메모리에 저장되어 있는 데이타 가운데 일부 상호 관련성이 높은 데이타를 보관한다. 중앙처리장치는 데이타를 인출할 때 먼저 캐쉬 메모리를 검사하여 인출하고자 하는 데이타가 캐쉬 메모리에 존재하는지를 확인한 다음, 존재하지 않는 경우에 비로소 메인 메모리에 접근한다. 따라서 중앙처리장치는 디램으로 이루어진 메인 메모리보다 상대적으로 동작속도가 빠른 에스램으로 이루어진 캐쉬 메모리를 상대로 데이타를 인출하기 때문에 그만큼 빠른 데이타 처리가 가능한 것이다.
캐쉬 메모리는 언급한 바와 같이 메인 메모리보다 데이타 저장용량이 작은 특징은 갖는다. 만약 메인 메모리와 거의 동일한 저장용량의 캐쉬 메모리를 구비한다면, 이 때의 메인 메모리는 더 이상 존재해야 할 의미를 갖지 못하기 때문이다. 왜냐하면 메인 메모리 외에 캐쉬 메모리를 사용하는 것은 빠른 동작속도와 높은 가격의 에스램을 작은 용량의 캐쉬 메모리로 사용하고, 상대적으로 느린 동작속도와 낮은 가격의 디램을 대용량의 메인 메모리로 사용하여 상호 보완을 목적으로 하기 때문이다. 이와 같이 캐쉬 메모리는 메인 메모리보다 작은 용량을 갖기 때문에 항상 메인 메모리의 데이타 가운데 일부분만을 수용할 수 있다. 따라서 중앙처리장치에서 데이타를 인출하기 위하여 캐쉬 메모리에 접근할 때 중앙처리장치가 인출하고자 하는 데이타가 캐쉬 메모리에 존재하지 않을 수도 있다. 중앙처리장치가 인출하고자 하는 데이타가 캐쉬 메모리에 존재하는 경우를 히트(hit)라고 하며, 존재하지 않는 경우를 미스(miss)라고 한다.
캐쉬 메모리를 데이타 기록 방식을 기준으로 구분하면 라이트 쓰루(wright through) 방식과 라이트 백(wright back) 방식이 있다. 라이트 쓰루 방식은 데이타를 캐쉬 메모리와 메인 메모리에 동시에 기록하는데 반하여, 라이트 백 방식은 먼저 캐쉬 메모리에 기록했다가 캐쉬 메모리의 해당 블록의 데이타를 대체해야 하는 경우에 기존의 데이타를 메인 메모리로 옮긴 다음 캐쉬 메모리의 해당 블록을 새로운 데이타로 대체한다.
이 가운데 라이트 백 방식의 캐쉬 메모리에서 캐쉬 히트가 발생하면 캐쉬 메모리의 해당 블록의 데이타를 인출하면 되지만, 캐쉬 미스가 발생하면 캐쉬 메모리의 해당 블록의 데이타를 메인 메모리의 새로운 데이타로 대체하기 때문에 중앙처리장치는 메인 메모리가 아닌 캐쉬 메모리의 대체된 데이타를 인출한다. 따라서 캐쉬 히트의 경우보다는 캐쉬 미스의 경우에 중앙처리장치가 필요한 데이타를 인출하는데 훨씬 많은 시간이 소요된다. 이와 같은 캐쉬 미스 발생시의 시간적 손실을 미스 페널티(miss penalty)라고 하는데, 메인 메모리의 데이타를 캐쉬 메모리에 대체하는데 소요되는 시간과 중앙처리장치가 캐쉬 메모리의 대체된 데이타를 인출하는데 소요되는 시간을 더한 것이다.
캐쉬 메모리를 사용하는 목적이 메인 메모리의 느린 동작속도를 보상하기 위한 것이므로, 캐쉬 메모리의 이와 같은 목적을 충분히 달성하기 위해서는 캐쉬 미스 발생율을 감소시켜야 하지만, 용량의 한계로 인하여 캐쉬 미스의 발생이 불가피한 경우가 있다. 그러나 캐쉬 미스가 발생하더라도 그에 따른 미스 페널티를 감소시킨다면 캐쉬 미스에 의한 동작속도의 손실을 보상할 수 있으므로 미스 페널티를 감소시킬 수 있는 수단이 절실히 요구된다.
도 1은 컴퓨터 시스템에서 중앙처리장치와 명령어 캐쉬 메모리 및 데이타 캐쉬 메모리, 메인 메모리의 연결관계를 나타낸 블록도이다. 중앙처리장치(1)와 메인 메모리(4) 사이에는 명령어 캐쉬 메모리(2)와 데이타 캐쉬 메모리(3)가 연결된다. 명령어 캐쉬 메모리(2)는 중앙처리장치(1)와 메인 메모리(4) 사이에서 명령어만을 대상으로 캐쉬 메모리의 본래의 기능을 수행하고, 데이타 캐쉬 메모리(3) 역시 중앙처리장치(1)아 메인 메모리(4) 사이에서 데이타만을 대상으로 캐쉬 메모리의 본래의 기능을 수행한다. 이와 같이 명령어와 데이타를 별도로 취급하도록 한 것은 보다 빠른 동작속도를 구현하기 위한 것이다.
도 2는 도 1에 나타낸 종래의 중앙처리장치의 데이타 캐쉬 메모리의 제어에 관련된 구성요소와 데이타 캐쉬 메모리의 상호 연결관계를 나타낸 블록도이다. 데이타 캐쉬 메모리 제어부(13)는 명령어 실행부(8)에 입력되어 있는 명령어를 분석하여, 명령어의 실행에 필요한 데이타가 데이타 캐쉬 메모리(3)에 존재하는지를 판단하여 필요한 데이타를 확보하는 기존의 기능과 함께, 명령어 전치인출 버퍼(5)에 보관되어 있는 명령어를 분석하여 명령어 전치인출 버퍼(5)에 대기중인 명령어의 실행에 필요한 데이타를 확보한다. 명령어 전치인출 버퍼(5)에 보관되어 있는 명령어는 즉시 실행되어야 할 명령어가 아니기 때문에 실제로 명령어 실행부(8)에 의해 실행되기까지는 다소의 시간적 여유를 갖는다. 이 시간적 여유 동안에 데이타 캐쉬 메모리 제어부(13)는 현재 명령어 전치인출 버퍼(5)에 보관되어 있는 명령어를 분석하여 명령어의 실행에 필요한 데이타가 데이타 캐쉬 메모리(3)에 존재하는지를 판단한다. 이때 명령어 전치인출 버퍼(5)를 명령어를 분석하기 위하여 디코더(12)가 사용된다. 필요한 데이타가 데이타 캐시 메모리(3)에 존재하지 않는 경우에는(캐쉬 미스) 메인 메모리에서 필요한 데이타를 인출하여 데이타 캐쉬 메모리(3)에 보관한다. 이 동안에 명령어 전치인출 버퍼(5)에 대기중이던 명령어가 명령어 실행부(8)에 의해 실행될 순서가 되면 데이타 캐쉬 메모리(3)에는 이미 필요한 데이타가 확보되어 있으므로 명령어 실행부(8)는 즉시 명령을 실행할 수 있다.
그러나 명령어 전치인출 버퍼(5)에 미리 보관되는 명령어 스트림이 분기 명령어(branch instruction)를 포함하는 경우에는 데이타 캐쉬 메모리 제어부(13)가 효과적으로 동작하지 못한다. 명령어 전치인출 버퍼(5)의 명령어 스트림이 분기 명령어를 포함하면 이후 실행될 명령어를 예측하는 것이 어렵기 때문에 데이타 캐쉬 메모리(3)의 캐쉬 히트/캐쉬 미스를 판단할 수 없다. 따라서 캐쉬 미스를 예측하여 필요한 데이타를 데이타 캐쉬 메모리(3)에 확보해두는 것 역시 불가능하다.
따라서 본 발명은 두 개의 독립된 명령어 전치인출 버퍼를 구비하고, 분기 명령어가 발생하면 분기가 일어나지 않은 경우의 해당 명령어 스트림을 첫 번째 명령어 전치인출 버퍼에 보관하고, 분기가 일어나는 경우의 분기 대상의 어드레스를 계산하여 그곳으로부터 새로운 명령어 스트림을 인출하여 두 번째 명령어 전치인출 버퍼에 보관한 다음 데이타 캐쉬 히트/미스를 판단하도록 하여, 분기 명령어를 포함하는 경우에도 데이타 캐쉬 메모리를 효율적으로 제어하여 동작속도의 손실이 발생하지 않도록 하는 데이타 캐쉬 메모리의 제어장치를 제공하는데 그 목적이 있다.
도 1은 중앙처리장치와 명령어 캐쉬 메모리 및 데이타 캐쉬 메모리, 메인 메모리의 연결관계를 나타낸 블록도.
도 2는 도 1에 나타낸 중앙처리장치의 데이타 캐쉬 메모리의 제어에 관련된 구성요소와 데이타 캐쉬 메모리의 상호 연결관계를 나타낸 블록도.
도 3은 본 발명에 따른 데이타 캐쉬 메모리의 제어장치와 데이타 캐쉬 메모리의 상호 연결관계를 나타낸 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 11 : 중앙처리장치 2 : 명령어 캐쉬 메모리
3 : 데이타 캐쉬 메모리 4 : 메인 메모리
5, 10 : 명령어 전치인출 버퍼 6 : 명령어 인출부
7, 12 : 디코더 8 : 명령어 실행부
9 : 라이트 백 제어부 10, 13 : 데이타 캐쉬 메모리 제어부
이와 같은 목적의 본 발명은 분기 명령어가 발생하면 분기가 일어나지 않은 경우의 해당 명령어를 보관하는 제 1 명령어 전치인출 버퍼와, 분기가 일어나는 경우의 분기 대상의 어드레스를 계산하여 그곳으로부터 새로운 명령어를 인출하여 보관하는 제 2 명령어 전치인출 버퍼, 제 1 명령어 전치인출 버퍼 또는 제 2 명령어 전치인출 버퍼에 보관되어 있는 명령어 가운데 다음에 실행할 명령어를 인출하여 출력하는 명령어 인출부, 명령어 인출부에 의해 인출된 명령어를 실행하는 명령어 실행부, 제 1 명령어 전치인출 버퍼 또는 제 2 명령어 전치인출 버퍼에 보관되어 있는 명령어를 수행하는데 필요한 데이타가 데이타 캐쉬 메모리에 존재하는지를 판단하고 필요한 데이타가 데이타 캐쉬 메모리에 존재하지 않는 경우에는 메인 메모리에서 필요한 데이타를 인출하여 데이타 캐쉬 메모리에 보관하도록 제어하는 데이타 캐쉬 메모리 제어부를 포함하여 이루어진다.
도 3은 본 발명의 바람직한 실시예를 나타낸 도면으로서, 중앙처리장치의 데이타 캐쉬 메모리의 제어에 관련된 구성요소와 데이타 캐쉬 메모리의 상호 연결관계를 나타내었다. 도 3에서 두 개의 명령어 전치인출 버퍼(5)(10)는 메인 메모리 또는 명령어 캐쉬 메모리에서 다음에 수행해야 할 명령어들을 인출하여 보관한다. 이때 명령어 전치인출 버퍼(5)는 특정 동작을 수행하는데 필요한 하나 또는 그 이상의 상호 관련된 명령어 즉 명령어 스트림을 인출하여 보관하는데, 이는 특정 동작을 수행하기 위한 명령어를 미리 인출하여 놓음으로써 보다 빠르게 일련의 동작을 수행하기 위한 것이다. 두 개의 명령어 전치인출 버퍼(5)(10)를 구비한 것은 분기 명령어가 발생하였을 때 분기가 일어나는 경우와 분기가 일어나지 않는 경우의 각각의 해당 명령어 스트림을 인출하여 보관하기 위한 것이다. 명령어 전치인출 버퍼(5)는 분기 명령어가 발생하면 분기가 일어나지 않은 경우의 해당 명령어 스트림을 보관하며, 또 다른 명령어 전치인출 버퍼(10)는 분기가 일어나는 경우의 분기 대상의 어드레스를 계산하여 그곳으로부터 새로운 명령어 스트림을 인출하여 보관한다. 명령어 인출부(6)는 명령어 전치인출 버퍼(5)(10)에 보관되어 있는 명령어를 선택적으로 인출하여 다음 단의 디코더(7)에 전달한다. 디코더(7)는 명령어 인출부(6)에서 출력되는 명령어를 디코딩하여 다음단의 명령어 실행부(8)로 출력함으로써, 명령어 실행부(8)가 디코딩된 명령어를 실행할 수 있도록 한다.
도 3에서 명령어 실행부(8)와 상호 데이타를 주고받거나, 또는 명령어 실행부(8)의 제어대상으로는 라이트 백 제어부(9)와 데이타 캐쉬 메모리(3), 데이타 캐쉬 메모리 제어부(13)가 있다. 라이트 백 제어부(9)는 데이타 캐쉬 메모리(3)에 캐쉬 미스가 발생했을 때 데이타 캐쉬 메모리(3)와 메인 메모리 사이에서 이루어지는 라이트 백 동작을 제어한다. 데이타 캐쉬 메모리(3)는 명령어 실행부(8)에서 소정의 명령어를 실행하는데 필요한 데이타를 제공한다.
데이타 캐쉬 메모리 제어부(13)는 명령어 실행부(8)에 입력되어 있는 명령어를 분석하여, 명령어의 실행에 필요한 데이타가 데이타 캐쉬 메모리(3)에 존재하는지를 판단하여 필요한 데이타를 확보하는 기존의 기능과 함께, 두 개의 명령어 전치인출 버퍼(5)(10)에 보관되어 있는 명령어 스트림을 분석하여 각각의 명령어 전치인출 버퍼(5)(10)에 대기중인 명령어 스트림의 실행에 필요한 데이타를 데이타 캐쉬 메모리(3)에 확보하는 기능을 가지고 있다.
명령어 전치인출 버퍼(5)(10)에 보관되어 있는 명령어는 즉시 실행되어야 할 명령어가 아니기 때문에 실제로 명령어 실행부(8)에 의해 실행되기까지는 다소의 시간적 여유를 갖는다. 이 시간적 여유 동안에 데이타 캐쉬 메모리 제어부(13)는 현재 명령어 전치인출 버퍼(5)(10)에 보관되어 있는 명령어를 분석하여 명령어의 실행에 필요한 데이타가 데이타 캐쉬 메모리(3)에 존재하는지를 판단한다. 이때 명령어 전치인출 버퍼(5)를 명령어를 분석하기 위하여 디코더(12)가 사용된다. 즉, 분기 명령어가 발생하는 경우에는 두 개의 명령어 전치인출 버퍼(5)(10)에 보관되어 있는 명령어 스트림(분기가 일어나는 경우와 그렇지 않은 경우의 각각의 해당 명령어 스트림)을 분석한 결과를 데이타 캐쉬 메모리 제어부(13)에 전달한다. 데이타 캐쉬 메모리 제어부(13)는 디코더(12)로부터 전달되는 분석 결과에 따라 필요한 데이타를 데이타 캐쉬 메모리(3)에 확보한다. 만약 필요한 데이타가 데이타 캐시 메모리(3)에 존재하지 않는 경우에는(캐쉬 미스) 메인 메모리에서 필요한 데이타를 인출하여 데이타 캐쉬 메모리(3)에 보관한다. 이 동안에 명령어 전치인출 버퍼(5)(10)에 대기중이던 명령어가 명령어 실행부(8)에 의해 실행될 순서가 되면 데이타 캐쉬 메모리(3)에는 이미 필요한 데이타가 확보되어 있으므로 명령어 실행부(8)는 즉시 명령을 실행할 수 있다.
만약 필요한 데이타가 데이타 캐쉬 메모리(3)에 존재한다면(캐쉬 히트) 데이타 캐쉬 메모리 제어부(13)는 기존과 같은 일반적인 동작을 수행한다. 즉, 데이타 캐쉬 메모리 제어부(13)는 명령어 실행부(8)에 입력되어 있는 명령어를 분석하고, 분석 결과에 따라 필요한 데이타가 데이타 캐쉬 메모리(3)에 존재하는지를 판단한다. 만약 존재한다면 데이타를 인출하여 명령어 실행부(8)에 데이타를 제공함으로써 명령어 실행부(8)는 정상적으로 명령어를 실행한다. 그러나 데이타 캐쉬 메모리(3)에 필요한 데이타가 존재하지 않아 캐쉬 미스가 발생하면 라이트 백 제어부(9)를 통하여 메인 메모리에서 필요한 데이타를 인출하여 데이타 캐쉬 메모리(3)에 보관한다. 명령어 실행부(8)는 데이타 캐쉬 메모리(3)에 확보된 데이타를 이용하여 명령을 수행한다.
이상 설명한 바와 같이 본 발명에 따른 데이타 캐쉬 메모리 제어부(13)는 명령어 전치인출 버퍼(5)(10)에서 대기중인 명령어와 명령어 실행부(8)에 입력되어 즉시 실행되어야 하는 명령을 모두 분석하여 각각의 명령어를 실행하는데 필요한 데이타가 데이타 캐쉬 메모리(3)에 존재하는 판단하여 필요한 데이타를 확보함으로써, 현재 명령어 전치인출 버퍼(5)(10)에서 대기중인 명령어가 이후 명령어 실행부(8)에 전달되어 실제로 실행될 때 데이타 캐쉬 메모리(3)에 미리 확보되어 있는 데이타를 이용하여 즉시 실행될 수 있도록 하는 것이다.
본 발명은 두 개의 독립된 명령어 전치인출 버퍼를 구비함으로서, 분기 명령어가 발생하면 분기가 일어나지 않은 경우의 해당 명령어 스트림을 첫 번째 명령어 전치인출 버퍼에 보관하고, 분기가 일어나는 경우의 분기 대상의 어드레스를 계산하여 그곳으로부터 새로운 명령어 스트림을 인출하여 두 번째 명령어 전치인출 버퍼에 보관한 다음 데이타 캐쉬 히트/미스를 판단하도록 하여, 분기 명령어를 포함하는 경우에도 데이타 캐쉬 메모리를 효율적으로 제어하여 동작속도의 손실이 발생하지 않도록 하는 데이타 캐쉬 메모리의 제어장치를 제공한다.
Claims (1)
- 명령어 인출부, 명령어 실행부 및 데이타 캐쉬 메모리 제어부를 포함하는 데이타 캐쉬 메모리의 제어장치에 있어서, 두 개의 독립된 명령어 전치인출 버퍼를 구비하고, 분기 명령어가 발생하면 분기가 일어나지 않은 경우의 해당 명령어 스트림을 제 1 명령어 전치인출 버퍼에 보관하고, 분기가 일어나는 경우의 분기 대상의 어드레스를 계산하여 그곳으로부터 새로운 명령어 스트림을 인출하여 제 2 명령어 전치인출 버퍼에 보관한 다음 데이타 캐쉬 히트/미스를 판단하도록 하여, 분기 명령어를 포함하는 경우에도 데이타 캐쉬 메모리를 제어하도록 함을 특징으로 하는 데이타 캐쉬 메모리의 제어장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002770A KR100282225B1 (ko) | 1998-02-02 | 1998-02-02 | 데이타 캐쉬 메모리의 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002770A KR100282225B1 (ko) | 1998-02-02 | 1998-02-02 | 데이타 캐쉬 메모리의 제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990068874A KR19990068874A (ko) | 1999-09-06 |
| KR100282225B1 true KR100282225B1 (ko) | 2001-02-15 |
Family
ID=65892963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980002770A KR100282225B1 (ko) | 1998-02-02 | 1998-02-02 | 데이타 캐쉬 메모리의 제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100282225B1 (ko) |
-
1998
- 1998-02-02 KR KR1019980002770A patent/KR100282225B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990068874A (ko) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10831494B2 (en) | Event triggered programmable prefetcher | |
| EP0966710B1 (en) | Penalty-based cache storage and replacement techniques | |
| US7617499B2 (en) | Context switch instruction prefetching in multithreaded computer | |
| US5838945A (en) | Tunable software control of harvard architecture cache memories using prefetch instructions | |
| US6578130B2 (en) | Programmable data prefetch pacing | |
| US5778435A (en) | History-based prefetch cache including a time queue | |
| US20090006803A1 (en) | L2 Cache/Nest Address Translation | |
| US7680985B2 (en) | Method and apparatus for accessing a split cache directory | |
| US9483406B2 (en) | Communicating prefetchers that throttle one another | |
| KR100917491B1 (ko) | 캐시 메모리 시스템 | |
| US7937530B2 (en) | Method and apparatus for accessing a cache with an effective address | |
| US6662273B1 (en) | Least critical used replacement with critical cache | |
| US6581138B2 (en) | Branch-prediction driven instruction prefetch | |
| US20080184010A1 (en) | Method and apparatus for controlling instruction cache prefetch | |
| JP3590427B2 (ja) | 先行読出機能付命令キャッシュメモリ | |
| US11010306B2 (en) | Apparatus and method for managing a cache hierarchy | |
| US11567776B2 (en) | Branch density detection for prefetcher | |
| US20040225866A1 (en) | Branch prediction in a data processing system | |
| US6760816B1 (en) | Critical loads guided data prefetching | |
| KR100282225B1 (ko) | 데이타 캐쉬 메모리의 제어장치 | |
| US6035392A (en) | Computer with optimizing hardware for conditional hedge fetching into cache storage | |
| US6782469B1 (en) | Runtime critical load/data ordering | |
| US8458407B2 (en) | Device and method for generating cache user initiated pre-fetch requests | |
| KR19990068872A (ko) | 데이타 캐쉬 메모리의 제어장치 | |
| JPH0477344B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |