KR100279926B1 - Line status inspection and recovery method in switched system - Google Patents

Line status inspection and recovery method in switched system Download PDF

Info

Publication number
KR100279926B1
KR100279926B1 KR1019980055331A KR19980055331A KR100279926B1 KR 100279926 B1 KR100279926 B1 KR 100279926B1 KR 1019980055331 A KR1019980055331 A KR 1019980055331A KR 19980055331 A KR19980055331 A KR 19980055331A KR 100279926 B1 KR100279926 B1 KR 100279926B1
Authority
KR
South Korea
Prior art keywords
state
state change
change data
count
line
Prior art date
Application number
KR1019980055331A
Other languages
Korean (ko)
Other versions
KR20000039864A (en
Inventor
남기문
유현상
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019980055331A priority Critical patent/KR100279926B1/en
Publication of KR20000039864A publication Critical patent/KR20000039864A/en
Application granted granted Critical
Publication of KR100279926B1 publication Critical patent/KR100279926B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/26Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/08Indicating faults in circuits or apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M2201/00Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/12Counting circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M2201/00Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/36Memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

본 발명은 교환 시스템에서의 회선상태 검사 및 복구 방법에 관한 것으로, 특히 교환 시스템에 연결된 다수 회선의 상태변화를 검사하는 경우에 발생할 수 있는 상태변화 데이터의 전송오류를 신속하고 정확하게 복구할 수 있도록 한 교환 시스템에서의 회선상태 검사 및 복구 방법에 관한 것이다.The present invention relates to a method for checking and restoring a state of a circuit in a switching system. In particular, the present invention provides a method for quickly and accurately recovering a transmission error of state change data that may occur when checking a state change of a plurality of circuits connected to a switching system. A circuit state inspection and recovery method in a switching system.

종래에는 정합장치로부터 정합장치 프로세서로 전송되는 상태변화 데이터의 유실과 오류신호 검출 및 지연 보고의 발생으로 인하여 회선의 호처리 오류가 발생함과 아울러 장시간 동안 정상상태로 복구되지 못하는 경우가 발생함으로써, 원활한 호처리 동작을 수행할 수 없게 되는 문제점이 있었다.Conventionally, due to the loss of state change data transmitted from the matching device to the matching device processor, the detection of error signals and the occurrence of delay reports, call processing errors of the circuits occur and the normal state cannot be restored for a long time. There was a problem that can not perform a smooth call processing operation.

본 발명은 상태변화 데이터에 유효비트를 설정하여 오류데이터 검출을 방지하고, 정합장치에 저장되어 있는 현재 회선의 상태변화 데이터를 검사하여 상태변화 데이터의 유실 및 지연보고로 인한 오류를 신속하게 복구함으로써, 원활한 호처리 동작을 수행할 수 있는 장점이 있다.The present invention prevents error data detection by setting a valid bit in the state change data, inspects the state change data of the current line stored in the matching device, and quickly recovers an error due to loss of state change data and a delay report. Therefore, there is an advantage that can perform a smooth call processing operation.

Description

교환 시스템에서의 회선상태 검사 및 복구 방법Line status inspection and recovery method in switched system

본 발명은 교환 시스템에서의 회선상태 검사 및 복구 방법에 관한 것으로, 특히 교환 시스템에 연결된 다수 회선의 상태변화를 검사하는 경우에 발생할 수 있는 상태변화 데이터의 전송오류를 신속하고 정확하게 복구할 수 있도록 한 교환 시스템에서의 회선상태 검사 및 복구 방법에 관한 것이다.The present invention relates to a method for checking and restoring a state of a circuit in a switching system. In particular, the present invention provides a method for quickly and accurately recovering a transmission error of state change data that may occur when checking a state change of a plurality of circuits connected to a switching system. A circuit state inspection and recovery method in a switching system.

일반적으로, 소규모의 아날로그 가입자와 디지털 중계를 위한 회선을 갖는 교환 시스템에서 해당 회선의 상태변화를 감시하는 경우, 정합장치의 메모리 영역에 다수회선의 상태신호를 저장하여 정합장치 프로세서가 해당 다수 회선의 상태신호를 수시로 검사한 후 회선의 이전 상태신호와 현재 상태를 비교하여 해당 회선의 상태신호 변화에 대응하는 호처리 동작을 수행하는 세부 스캐닝(Detail Scanning) 방식을 사용하였으며, 대용량의 데이터 전송회선을 가지는 교환 시스템에서는 다수 회선의 상태를 지시하는 대표비트(Summary Bit)에 변화가 있을 경우, 해당 대표비트를 사용하는 다수의 회선을 순차적으로 검색하여 상태신호 변화에 대응하는 호처리 동작을 수행하는 대표 스캐닝(Summary Scanning) 방식을 사용하였다.In general, in a switching system having a small number of analog subscribers and a digital relay line, the state signal of the line is monitored, and the matching device processor stores the state signal of the multiple lines in the memory area of the matching device. After checking the status signal from time to time, it uses the detail scanning method that compares the previous status signal of the line with the current state and performs call processing operation corresponding to the change of the status signal of the corresponding line. In a switching system having a change in a representative bit indicating a state of a plurality of lines, a representative that performs a call processing operation corresponding to a change in a state signal by sequentially searching for a plurality of lines using the corresponding representative bit. Scanning (Summary Scanning) method was used.

이와 같은 종래 교환 시스템에서의 회선상태 검사 동작을 첨부한 도면 도 1을 참조하여 대표 스캐닝 방식으로 설명하면 다음과 같다.Referring to FIG. 1, the circuit state inspection operation in the conventional switching system will be described with a representative scanning method as follows.

먼저, 대표 스캐닝 방식의 회선상태 검사 방법에서는 교환 시스템의 다수 회선의 신호상태를 대표하는 대표비트(Summery Bit)를 설정하여 정합장치의 메모리 영역에 저장한 후, 해당 대표비트에 변화가 발생하면 해당 대표비트를 사용하는 다수 회선의 신호상태를 상세 스캐닝(Detail Scanning) 방식으로 검사한다.First, in the representative state scanning method of the line state inspection method, a representative bit representing a signal state of a plurality of lines of a switching system is set and stored in the memory area of the matching device. The signal state of a number of lines using the representative bit is checked by the detail scanning method.

먼저, 정합장치 프로세서는 정합장치의 메모리 영역에 저장되어 있는 대표비트를 검사하여(스텝 S11), 해당 대표비트에 변화가 발생하였는가를 판별한 후(스텝 S12), 해당 대표비트에 변화가 없으면 동작을 종료한다. 한편, 해당 대표비트에 변화가 발생한 경우 즉, 대표비트를 사용하는 다수의 회선중 상태신호 변화가 발생한 회선이 존재하는 경우, 정합장치 프로세서는 변화가 발생한 대표비트를 사용하는 다수 회선을 순차적으로 검색하여 상태신호를 검출하고(스텝 S13), 정합장치에 저장되어 있는 기존의 상태신호를 검출하여(스텝 S14), 해당 기존의 상태신호와 정합장치 프로세서가 검색하여 얻은 상태신호를 비교해서 변화가 발생하였는가를 판별한다(스텝 S15).First, the matching processor checks the representative bit stored in the memory area of the matching device (step S11), determines whether a change has occurred in the corresponding representative bit (step S12), and operates if there is no change in the corresponding representative bit. To exit. On the other hand, when a change occurs in the corresponding representative bit, that is, when there is a line in which a state signal change occurs among a plurality of lines using the representative bit, the matching device processor sequentially searches for a plurality of lines using the changed representative bit. Detects the status signal (step S13), detects the existing status signal stored in the matching device (step S14), compares the existing status signal with the status signal obtained by the matching device processor, and generates a change. It is judged whether or not (step S15).

이때, 검색한 회선의 상태신호와 정합장치에 저장된 기존의 상태신호를 비교하여 변화가 없는 경우 해당 정합장치 프로세서는 변화가 발생한 대표비트를 사용하는 모든 회선에 대한 상태신호 검사를 완료했는가를 판단한다(스텝 S16). 이때, 해당 대표비트를 사용하는 다수 회선중 상태신호 검사를 완료하지 않은 회선이 존재하면, 스텝 S13으로 귀환하여 반복 동작을 수행함으로써, 해당 상태신호 검사를 완료하지 않은 회선의 상태신호와 정합장치에 저장되어 있는 기존의 상태신호를 비교하여 해당 회선의 상태신호 변화여부를 검사하게 된다.At this time, if there is no change by comparing the state signal of the retrieved line with the existing state signal stored in the matching device, the matching device processor determines whether the state signal check for all the lines using the representative bit in which the change has been completed is completed. (Step S16). At this time, if there is a line in which the state signal check is not completed among the multiple lines using the representative bit, the process returns to step S13 to repeat the operation, so that the state signal and the matching device of the line which has not completed the state signal check are performed. It compares the existing state signals stored and checks whether the state signal of the corresponding line changes.

한편, 스텝 S15에서 검색한 회선의 상태신호와 정합장치에 저장된 기존의 상태신호를 비교하여 변화가 발생한 경우 해당 회선의 변화된 상태신호에 대응하는 호처리 동작을 메인 프로세서에 요구하여, 해당 메인 프로세서가 변화된 상태신호에 대응하는 호처리 동작을 수행하도록 한 후(스텝 S17), 대표비트를 사용하는 다수의 회선중 상태신호 검사를 완료하지 않은 회선이 존재하는가를 검색하는 스텝 S16의 동작을 수행하게 된다.On the other hand, when the change occurs by comparing the state signal of the line retrieved in step S15 with the existing state signal stored in the matching device, the main processor requests a call processing operation corresponding to the changed state signal of the corresponding line. After performing the call processing operation corresponding to the changed state signal (step S17), the operation of step S16 is performed to search whether there is a line which does not complete the state signal check among the plurality of lines using the representative bit. .

한편, 이와 같은 대표 스캐닝 방식을 사용하는 종래 교환 시스템에서의 회선상태 검사 방법은 정합장치 프로세서가 회선의 상태신호 변화를 감시하기 위해 정합장치를 주기적으로 검사해야 하므로 교환 시스템의 회선이 증가함에 따라 해당 정합장치 프로세서의 효율 및 시스템의 효율이 저하되는 문제점이 발생한다.On the other hand, in the conventional switching system using such a representative scanning method, the line state inspection method requires that the matching device processor periodically checks the matching device to monitor the change in the state signal of the line. There is a problem that the efficiency of the matching device processor and the efficiency of the system are lowered.

이에 따라, 종래 대표 스캐닝 방식을 이용한 교환 시스템에서의 회선상태 검사 방법에서 발생하는 문제점을 해결하기 위한 방안으로 변환 스캐닝(Transition Scanning)방식을 이용한 교환 시스템에서의 회선 상태변화 검사 방법을 제안한 바 있는데, 해당 변환 스캐닝 방식을 사용한 회선상태 검사 방법에서는 정합장치가 다수 회선의 상태를 판단하여 해당 회선의 상태변화 데이터(Transition Data)를 정합장치 프로세서로 전송하고, 정합장치 프로세서는 정합장치로부터 전송된 다수 회선의 상태변화 데이터를 내부 로컬 메모리(Local Memory)에 저장한 후, 해당 정합장치로부터 전송받은 상태변화 데이터와 비교해서 상태 변화된 회선에 대하여 해당 상태변화에 합당한 호처리 동작을 수행하도록 메인 프로세서에 요구하고, 정합장치 프로세서가 다수 회선의 상태변화를 판단하기 위하여 정합장치를 검색할 필요가 없으므로 디바이스 프로세서의 성능과 시스템의 효율을 향상시킬 수 있다.Accordingly, as a method for solving the problems occurring in the circuit state checking method in a conventional switching system using a representative scanning method, a circuit state change checking method in a switching system using a transition scanning method has been proposed. In the circuit state checking method using the conversion scanning method, the matching device determines the state of the multiple lines, and transmits the state change data of the corresponding line to the matching device processor, and the matching device processor transmits the multiple lines transmitted from the matching device. After saving the state change data in the internal local memory, the main processor is required to perform a call processing operation corresponding to the state change on the line which has been changed by comparing with the state change data received from the matching device. State processor changes status on multiple lines There is no need to search the matching device to determine the system performance, which can improve the device processor performance and system efficiency.

그러나, 종래에는 정합장치로부터 정합장치 프로세서로 전송되는 상태변화 데이터의 유실과 오류신호 검출 및 지연 보고의 발생으로 인하여 회선의 호처리 오류가 발생함과 아울러 장시간 동안 정상상태로 복구되지 못하는 경우가 발생함으로써, 원활한 호처리 동작을 수행할 수 없게 되는 문제점이 있었다.However, conventionally, due to the loss of state change data transmitted from the matching device to the matching device processor, the detection of error signals, and the occurrence of delay reports, call processing errors of the line occur and the normal state cannot be restored for a long time. By doing so, there was a problem that the smooth call processing operation could not be performed.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 상태변화 데이터에 유효비트를 설정하여 오류데이터 검출을 방지하고, 정합장치에 저장되어 있는 현재 회선의 상태변화 데이터를 검사하여 상태변화 데이터의 유실 및 지연보고로 인한 오류를 신속하게 복구함으로써, 원활한 호처리 동작을 수행할 수 있도록 하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and its purpose is to set a valid bit in the state change data to prevent error data detection, and to check the state change data of the current line stored in the matching device. By quickly recovering from errors due to data loss and delay reporting, smooth call processing can be performed.

도 1은 일반적인 교환 시스템에서의 회선상태 검사 방법에 대한 흐름도.1 is a flowchart illustrating a circuit state checking method in a general switching system.

도 2는 본 발명의 실시예에 따른 교환 시스템에서의 회선상태 검사 및 복구장치를 나타내는 구성 블럭도.2 is a block diagram showing a circuit state inspection and recovery apparatus in an exchange system according to an embodiment of the present invention;

도 3은 본 발명에 따른 상태변화 데이터의 구성을 나타내는 도면.3 is a diagram showing the configuration of state change data according to the present invention;

도 4는 본 발명에 따른 교환 시스템에서의 회선 상태변화 검사 방법을 구현하기 위한 동작 순서도.4 is a flowchart illustrating an operation for implementing a circuit state change checking method in a switching system according to the present invention;

도 5는 도 4에서 카운트 및 인덱스의 설정 방법을 구현하기 위한 동작 순서도.FIG. 5 is an operational flowchart for implementing a method of setting counts and indexes in FIG. 4.

도 6은 도 5에서 기록 포인터가 판독 포인터에 비하여 큰 경우 저장수단에서의 카운트 및 인덱스설정을 나타내는 도면.FIG. 6 shows count and index setting in the storage means when the write pointer is larger than the read pointer in FIG.

도 7은 도 5에서 판독 포인터가 기록 포인터에 비하여 큰 경우 저장수단에서의 카운트 및 인덱스설정을 나타내는 도면.FIG. 7 shows count and index setting in the storage means when the read pointer is larger than the write pointer in FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 정합장치 20 : 정합장치 프로세서10: matching device 20: matching device processor

30 : 메인 프로세서 40 : 저장수단30: main processor 40: storage means

상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 교환 시스템에서의 회선상태 검사 및 복구 방법에 있어서, 상태변화 데이터를 인가받아 검색할 메모리 영역에 대한 카운트 및 인덱스를 설정하여 저장하는 과정과; 상기 카운트가 '0'이 아니고 상기 상태변화 데이터의 회선신호에 오류가 없는 경우 해당 회선신호와 기저장된 회선신호를 비교하여 해당 회선신호가 변화되었는지를 확인하는 과정과; 상기 회선신호가 변화되었으면, 상기 상태변화 데이터의 레귤러 비트를 검사하여 회선의 신호상태에 변화가 있는지를 확인하는 과정과; 상기 회선의 신호상태에 변화가 있으면, 변화된 회선신호에 대응하는 호처리 동작을 수행함과 동시에 상기 상태변화 데이터를 저장한 후, 상기 카운트를 '1'만큼 감소시키는 과정을 포함하는데 있다.In order to achieve the above object, there is provided a circuit state checking and repairing method in a switching system, comprising: setting and storing a count and an index for a memory area to be retrieved by receiving state change data; If the count is not '0' and there is no error in the line signal of the state change data, comparing the line signal with a pre-stored line signal and checking whether the corresponding line signal has changed; If the line signal is changed, checking the regular bit of the state change data to determine whether there is a change in the signal state of the line; If there is a change in the signal state of the line, performing a call processing operation corresponding to the changed line signal, storing the state change data, and then decreasing the count by '1'.

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예에 따른 교환 시스템에서의 회선상태 검사 및 복구 장치는 첨부한 도면 도 2에 도시한 바와 같이 정합장치(10)와, 정합장치 프로세서(20)와, 메인 프로세서(30)와, 저장수단(40)을 포함하여 이루어진다.The circuit state inspection and recovery apparatus in the switching system according to the embodiment of the present invention includes a matching device 10, a matching device processor 20, a main processor 30, as shown in FIG. It comprises a storage means 40.

정합장치(10)는 다수 회선의 상태를 감시하여 해당 회선의 상태변화 데이터를 저장함과 아울러 정합장치 프로세서(20)로 인가한다. 정합장치 프로세서(20)는 정합장치(10)로부터 전송받은 상태변화 데이터의 회선신호와 저장수단(30)의 메모리 영역에 저장되어 있는 상태변화 데이터의 회선신호를 비교하여 해당 회선신호에 변화가 발생한 경우 메인 프로세서(30)에 해당 회선신호 변화에 대응하는 호처리 동작을 요구한다.The matching device 10 monitors the state of a plurality of lines, stores the state change data of the corresponding line, and applies the matching device to the matching device processor 20. The matching device processor 20 compares the line signal of the state change data received from the matching device 10 with the line signal of the state change data stored in the memory area of the storage means 30 to generate a change in the corresponding line signal. In this case, the main processor 30 requests a call processing operation corresponding to the line signal change.

메인 프로세서(30)는 정합장치 프로세서(20)로부터의 호처리 요구에 따라 해당 회선신호 변화에 대응하는 호처리 동작을 수행한다. 저장수단(30)은 정합장치(10)측으로부터 인가된 상태변화 데이터를 내부 메모리 영역에 저장한다.The main processor 30 performs a call processing operation corresponding to the line signal change in response to a call processing request from the matching device processor 20. The storage means 30 stores the state change data applied from the matching device 10 side in the internal memory area.

이때, 정합장치(10)로부터 인가되어 저장수단(40)에 저장되는 상태변화 데이터의 구성은 첨부한 도면 도3과 같이 상태변화 데이터의 오류여부를 판별하는 1비트(B15)의 유효비트(Valid Bit)와, 회선상태에 따른 각각의 신호형태를 나타내는 4비트(B11~B14)의 회선신호(Line Signaling Data)와, 해당 상태변화 데이터가 회선의 신호상태 변화를 나타내는 데이터인지, 회선의 신호상태를 나타내는 데이터인지를 구별하기 위한 1비트(B10)의 레귤러 플래그(Regular Flag)와, 다수의 회선을 구별하기 위하여 설정한 10비트(B0~B9)의 회선번호(Line Number)로 이루어진다.At this time, the configuration of the state change data applied from the matching device 10 and stored in the storage means 40 is a valid bit (V15) of 1 bit (B15) for determining whether or not an error of the state change data as shown in FIG. Bit) and 4 bits (B11 to B14) of line signal (Line Signaling Data) indicating each signal type according to the line state, and whether the corresponding state change data is data indicating the change of the signal state of the line or the signal state of the line. It consists of a regular flag of one bit (B10) for distinguishing whether or not it is data indicating a data, and a line number of 10 bits (B0 to B9) set to distinguish a plurality of lines.

이와 같이 구성된 본 발명의 실시예에 따른 교환 시스템에서의 회선상태 검사 및 복구 동작을 첨부한 도면 도 4 및 도 5를 참고하여 설명하면 다음과 같다.Referring to Figures 4 and 5 attached to the circuit state check and recovery operation in the switching system according to an embodiment of the present invention configured as described above are as follows.

정합장치(10)는 교환 시스템에 연결된 다수 회선의 상태신호를 주기적으로 감지하여 저장한 후 정합장치 프로세서(20)로 인가하면(스텝 S31), 해당 정합장치 프로세서(20)는 정합장치(10)로부터 상태변화 데이터를 인가받음에 따라 검색할 메모리 영역의 수를 계수하는 제1 카운트(Cnt_0) 및 제2 카운트(Cnt_1)와 초기 검색할 메모리 영역을 나타내는 제1 인덱스(Index_0) 및 제2 인덱스(Index_1)를 설정하여 저장한다(스텝 S32).The matching device 10 periodically detects and stores the state signals of a plurality of lines connected to the switching system and then applies the matching device 20 to the matching device processor 20 (step S31). The matching device processor 20 matches the matching device 10. The first index (CN_0) and the second count (Cnt_1) for counting the number of memory regions to be searched as the state change data is received from the first index (Index_0) and the second index (C) indicating the memory regions to be initially searched. Index_1) is set and stored (step S32).

이때, 카운트 및 인덱스의 설정은 첨부한 도면 도 5와 같이 정합장치 프로세서(20)가 저장수단에 대한 기록 포인터와 판독 포인터를 비교하여 동일한가를 검사해서(스텝 S51), 해당 기록 포인터와 판독 포인터가 동일한 경우, 즉, 정합장치(10)로부터 상태변화 데이터가 전송되지 않은 경우, 제1 카운트 및 제2 카운트를 '0'으로 설정하여 저장한다(스텝 S52).At this time, the setting of the count and the index is performed by the matching device processor 20 by comparing the write pointer with the read pointer for the storage means and checking whether they are the same as shown in FIG. 5 (step S51). In the same case, that is, when the state change data is not transmitted from the matching device 10, the first count and the second count are set to '0' and stored (step S52).

그런데, 만약 기록 포인터와 판독 포인터가 동일하지 않으면 해당 기록 포인터가 판독 포인터에 비하여 큰 값을 갖는가를 검사하는데(스텝 S53), 예를 들어, 첨부한 도면 도 6에서와 같이 기록 포인터가 판독 포인터에 비하여 큰 값을 갖는 경우, 제1 카운트는 기록 포인터와 판독 포인터의 감산값으로 설정하고, 제2 카운트는 '0'으로 설정하며, 제1 인덱스는 판독 포인터에 대응하는 위치의 메모리 영역(Mem2)으로 설정하여 저장한다(스텝 S54).However, if the write pointer and the read pointer are not the same, it is checked whether the write pointer has a larger value than the read pointer (step S53). For example, as shown in FIG. 6, the write pointer is read to the read pointer. In the case of having a large value, the first count is set to the subtracted value of the write pointer and the read pointer, the second count is set to '0', and the first index is the memory area Mem2 at the position corresponding to the read pointer. Set and save (step S54).

한편, 스텝 S53에서 만약, 첨부한 도면 도 7에서와 같이 판독 포인터가 기록 포인터에 비하여 큰 값을 갖는 경우, 제1 카운트는 전체 메모리 영역(Mem0 ~ MemN)과 판독 포인터의 감산값으로 설정하며, 제2 카운트는 기록 포인터로 설정하고, 제1 인덱스(Index_0)는 판독 포인터에 대응하는 위치의 메모리 영역(Mem4)으로 설정하고, 제2 인덱스(Index_1)는 초기 메모리 영역(Mem0)으로 설정하여 저장한다(스텝 S55).On the other hand, in step S53, if the read pointer has a larger value than the write pointer as shown in FIG. 7, the first count is set to the subtracted values of the entire memory areas Mem0 to MemN and the read pointer, The second count is set as the write pointer, the first index Index_0 is set as the memory area Mem4 at the position corresponding to the read pointer, and the second index Index_1 is set as the initial memory area Mem0 and stored. (Step S55).

이후, 첨부한 도 4에서 해당 정합장치 프로세서(30)는 제1 카운트값이 '0'인가를 판단하여(스텝 S33), 해당 제1 카운트값이 '0'이 아닌 경우, 정합장치(10)로부터 인가받은 상태변화 데이터를 검사하여(스텝 S34), 해당 상태변화 데이터의 유효비트가 '0'으로 설정되어 있는가 즉, 해당 상태변화 데이터의 회선신호에 오류가 없는가를 검사한다(스텝 S35).Subsequently, in the accompanying FIG. 4, the matching device processor 30 determines whether the first count value is '0' (step S33), and when the first count value is not '0', the matching device 10. The state change data received from the controller is checked (step S34), and it is checked whether or not the valid bit of the state change data is set to '0', that is, there is no error in the line signal of the state change data (step S35).

이때, 정합장치(10)로부터 인가받은 상태변화 데이터의 유효비트가 '0'으로 설정되어 있는 경우, 즉, 해당 상태변화 데이터의 회선신호에 오류가 없는 경우, 정합장치 프로세서(20)는 정합장치(10)로부터 인가받은 상태변화 데이터의 회선신호 및 저장수단(40)의 메모리 영역에 저장되어 있는 기존 상태변화 데이터의 회선신호를 검출한다(스텝 S36). 그리고, 정합장치(10)로부터의 회선신호와 저장수단(40)의 기존 회선신호를 비교하여 해당 기존 회선신호가 변화되었는가를 검사하여(스텝 S38), 해당 기존 회선신호가 정합장치(10)로부터의 회선신호로 변화된 경우, 정합장치(10)로부터 인가받은 상태변화 데이터의 레귤러 비트가 '0'으로 설정되어 있는가를 검사한다(스텝 S38). 이때, 해당 레귤러 비트가 '0'으로 설정되어 있으면, 즉, 상태변화 데이터가 해당 회선의 신호상태 변화를 나타내는 데이터인 경우, 정합장치(10)로부터 인가받은 상태변화 데이터의 회선신호에 대응하는 호처리 동작을 메인 프로세서(30)에 요청하여 해당 메인 프로세서(30)가 변화된 회선신호에 대응하는 호처리 동작을 수행하도록 한 후(스텝 S39), 해당 상태변화 데이터를 저장수단(40)의 메모리 영역에 저장하고(스텝 S40), 카운트를 '1'만큼 감소시켜(스텝 S44) 다음 상태변화 데이터에 대한 검사동작을 수행한다.At this time, if the valid bit of the state change data received from the matching device 10 is set to '0', that is, if there is no error in the line signal of the corresponding state change data, the matching device processor 20 is the matching device. The line signal of the state change data received from (10) and the line signal of the existing state change data stored in the memory area of the storage means 40 are detected (step S36). Then, the line signal from the matching device 10 and the existing line signal of the storage means 40 are compared to check whether the existing line signal is changed (step S38), and the existing line signal is received from the matching device 10. In the case where the signal is changed to the line signal of, it is checked whether the regular bit of the state change data applied from the matching device 10 is set to '0' (step S38). At this time, if the corresponding regular bit is set to '0', that is, if the state change data is data indicating a change in the signal state of the corresponding line, a call corresponding to the line signal of the state change data received from the matching device 10 is received. After requesting the processing operation to the main processor 30 to cause the corresponding main processor 30 to perform a call processing operation corresponding to the changed line signal (step S39), the memory area of the storage means 40 stores the state change data. Is stored (step S40), the count is decreased by '1' (step S44), and the inspection operation for the next state change data is performed.

한편, 스텝 S35에서 상태변화 데이터에 오류가 발생하여 해당 유효비트가 '1'로 설정되어 있는 경우 또는 스텝 S38에서 상태변화 데이터가 전송과정에서 유실되어 해당 레귤러 비트가 '1'로 설정되어 있는 경우 해당 상태변화 데이터의 전송과정에 오류가 발생한 것으로 판단하여(스텝 S41), 정합장치(10)에 저장되어 있는 현재 회선의 상태변화 데이터를 검색해서(스텝 S42), 해당 현재 회선의 상태변화 데이터에 대응하는 호처리 동작을 메인 프로세서가 수행하도록 한 후(스텝 S43) 카운트를 '1'만큼 감소시키고(스텝 S44) 다음 상태변화 데이터에 대한 검사 동작을 수행하기 위해 스텝 S33으로 귀환하여 반복 동작을 수행한다.On the other hand, when an error occurs in the state change data in step S35 and the corresponding valid bit is set to '1', or the state change data is lost in the transmission process in step S38 and the corresponding regular bit is set to '1'. It is determined that an error has occurred in the transmission process of the state change data (step S41), and the state change data of the current line stored in the matching device 10 is retrieved (step S42), and the state change data of the current line is stored. After causing the main processor to perform the corresponding call processing operation (step S43), the count is decreased by '1' (step S44), and the control unit returns to step S33 to perform a repetitive operation to perform a check operation on the next state change data. do.

한편, 스텝 S33에서 해당 제1 카운트값이 '0'인 경우 즉, 제1 카운트값에 해당하는 횟수만큼 상태변화 데이터에 대한 처리동작을 모두 수행한 경우 해당 정합장치 프로세서(30)는 제2 카운트값이 '0'인가를 검사한다(스텝 S45).On the other hand, when the first count value is '0' in step S33, that is, when the processing operation on the state change data is performed for the number of times corresponding to the first count value, the matching device processor 30 performs the second count. It is checked whether the value is '0' (step S45).

이때, 해당 제2 카운트값이 '0'이 아닌 경우, 즉, 제2 카운트값에 대응하는 횟수만큼 처리할 상태변화 데이터가 존재하는 경우, 해당 정합장치(10)로부터 인가받은 상태변화 데이터를 검사하는 스텝 S34로 귀환하여 반복 동작을 수행하되, 해당 제2 카운트값이 '0'으로 될 때까지 즉, 정합장치(10)로부터 인가받은 상태변화 데이터에 대한 처리를 모두 완료할 때까지 반복하여 수행한다.In this case, when the corresponding second count value is not '0', that is, when there is state change data to be processed the number of times corresponding to the second count value, the state change data received from the matching device 10 is inspected. Return to step S34 to perform a repeating operation, but repeatedly until the second count value is '0', that is, until all processing on the state change data received from the matching device 10 is completed do.

전술한 바와 같이, 본 발명은 상태변화 데이터에 유효비트를 설정하여 오류데이터 검출을 방지하고, 정합장치에 저장되어 있는 현재 회선의 상태변화 데이터를 검사하여 상태변화 데이터의 유실 및 지연보고로 인한 오류를 신속하게 복구함으로써, 원활한 호처리 동작을 수행할 수 있는 장점이 있다.As described above, the present invention prevents error data detection by setting a valid bit in the state change data, and checks the state change data of the current line stored in the matching device to prevent the loss and delay of the state change data. By recovering quickly, there is an advantage that can perform a smooth call processing operation.

Claims (4)

교환 시스템에서의 회선상태 검사 및 복구 방법에 있어서,In the circuit state inspection and recovery method in a switching system, 상태변화 데이터를 인가받아 검색할 메모리 영역에 대한 카운트 및 인덱스를 설정하여 저장하는 과정과; 상기 카운트가 '0'이 아니고 상기 상태변화 데이터의 회선신호에 오류가 없는 경우 해당 회선신호와 기저장된 회선신호를 비교하여 해당 회선신호가 변화되었는지를 확인하는 과정과; 상기 회선신호가 변화되었으면, 상기 상태변화 데이터의 레귤러 비트를 검사하여 회선의 신호상태에 변화가 있는지를 확인하는 과정과; 상기 회선의 신호상태에 변화가 있으면, 변화된 회선신호에 대응하는 호처리 동작을 수행함과 동시에 상기 상태변화 데이터를 저장한 후, 상기 카운트를 '1'만큼 감소시키는 과정을 포함하는 것을 특징으로 하는 교환 시스템에서의 회선상태 검사 및 복구 방법.Setting and storing a count and an index of a memory area to be retrieved by receiving the state change data; If the count is not '0' and there is no error in the line signal of the state change data, comparing the line signal with a pre-stored line signal and checking whether the corresponding line signal has changed; If the line signal is changed, checking the regular bit of the state change data to determine whether there is a change in the signal state of the line; If there is a change in the signal state of the line, performing a call processing operation corresponding to the changed line signal, storing the state change data, and then reducing the count by '1'. How to check and recover line state in your system. 제 1항에 있어서,The method of claim 1, 상기 카운트 및 인덱스를 설정하여 저장하는 과정은, 저장수단에 대한 기록 포인터와 판독 포인터가 동일하면 상기 카운트를 '0'으로 설정하여 저장하는 단계와; 상기 저장수단에 대한 기록 포인터가 판독 포인터보다 큰 경우 제1 카운트는 상기 기록 포인터와 판독 포인터의 감산값으로 설정하고, 제2 카운트는 '0'으로 설정하며, 제1 인덱스는 상기 판독 포인터가 지시하는 메모리 영역으로 설정하여 저장하는 단계와; 상기 저장수단에 대한 기록 포인터가 판독 포인터보다 작은 경우 제1 카운트는 전체 메모리 영역과 판독 포인터의 감산값으로 설정하고, 제2 카운트는 상기 기록 포인터로 설정하며, 제1 인덱스는 상기 판독 포인터가 지시하는 메모리 영역으로 설정하고, 제2 인덱스는 최초 메모리 영역으로 설정하여 저장하는 단계를 더 포함하는 것을 특징으로 하는 교환 시스템에서의 회선상태 검사 및 복구 방법.The setting and storing of the count and the index may include: storing and setting the count to '0' if the write pointer and the read pointer for the storage means are the same; If the write pointer for the storage means is larger than the read pointer, the first count is set to the subtracted value of the write pointer and the read pointer, the second count is set to '0', and the first index is indicated by the read pointer. Setting and storing the memory area in the memory area; When the write pointer for the storage means is smaller than the read pointer, the first count is set to the subtracted value of the entire memory area and the read pointer, the second count is set to the write pointer, and the first index is indicated by the read pointer. And setting and storing the second index as the first memory area and storing the first memory area. 제 1항에 있어서,The method of claim 1, 상기 상태변화 데이터의 회선신호에 오류가 있는 경우 또는 상기 레귤러 비트를 검사한 결과 상기 상태변화 데이터가 전송과정에서 유실된 경우 기저장된 회선의 상태변화 데이터를 검색하여 대응하는 호처리 동작을 수행한 후, 상기 카운트를 '1'만큼 감소시키는 단계를 더 포함하는 것을 특징으로 하는 교환 시스템에서의 회선상태 검사 및 복구방법.If there is an error in the line signal of the state change data or if the state change data is lost in the transmission process as a result of checking the regular bit, after retrieving the state change data of the pre-stored line and performing a corresponding call processing operation And reducing the count by '1'. 제 1항에 있어서,The method of claim 1, 상기 회선신호와 기저장된 회선신호를 비교하여 해당 회선신호가 변화되지 않은 경우 상기 카운트를 '1'만큼 감소시키는 단계를 더 포함하는 것을 특징으로 하는 교환 시스템에서의 회선상태 검사 및 복구방법.And comparing the line signal with a pre-stored line signal and reducing the count by '1' when the corresponding line signal has not changed.
KR1019980055331A 1998-12-16 1998-12-16 Line status inspection and recovery method in switched system KR100279926B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055331A KR100279926B1 (en) 1998-12-16 1998-12-16 Line status inspection and recovery method in switched system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055331A KR100279926B1 (en) 1998-12-16 1998-12-16 Line status inspection and recovery method in switched system

Publications (2)

Publication Number Publication Date
KR20000039864A KR20000039864A (en) 2000-07-05
KR100279926B1 true KR100279926B1 (en) 2001-02-01

Family

ID=19563091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055331A KR100279926B1 (en) 1998-12-16 1998-12-16 Line status inspection and recovery method in switched system

Country Status (1)

Country Link
KR (1) KR100279926B1 (en)

Also Published As

Publication number Publication date
KR20000039864A (en) 2000-07-05

Similar Documents

Publication Publication Date Title
US7165190B1 (en) Method and mechanism for managing traces within a computer system
EP0075631A1 (en) Apparatus for logging hard memory read errors
KR20030055962A (en) Apparatus for detecting scene conversion
US5655075A (en) Protocol method for validating an input protocol specification
CN111104283B (en) Fault detection method, device, equipment and medium of distributed storage system
JPH07112192B2 (en) Frame identification pattern recognition method and apparatus
KR100279926B1 (en) Line status inspection and recovery method in switched system
KR100352315B1 (en) Fault distribution analyzing system
CN115525454A (en) Chip FIFO module fault judgment method and device, electronic equipment and storage medium
JPH10301815A (en) Fault information logging device
US20040078702A1 (en) Cache memory device and reference history bit error detection method
KR100647411B1 (en) Method for circuit testing to locate failure using self-adjusting priority in circuit management system
US6370281B1 (en) Apparatus and method for detecting enlarging ratio or reducing ratio of image data
JPH07321795A (en) Buffer address management method
US20030033552A1 (en) Apparatus and method for wait state analysis in a digital signal processing system
CN114268704B (en) Image data conversion method, conversion device, signal generator, and storage medium
KR20010048439A (en) method for auditing programmable load data error in mobile exchange system
CN115664940A (en) Distributed node index and alarm caching method and device and electronic equipment
JP2586350B2 (en) Failure detection processing method and apparatus in OSI management
US6859894B1 (en) System and method for risk management of errors in software program code
US20060005062A1 (en) Buffer and method of diagnosing buffer failure
SU769638A1 (en) Device for checking storages
JP3558377B2 (en) Bit error rate tester
JP3558377B6 (en) Bit error rate tester
KR0183196B1 (en) Td bus testing method of electronic switching system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081031

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee