KR100277942B1 - Semiconductor laser diode manufacturing method - Google Patents

Semiconductor laser diode manufacturing method Download PDF

Info

Publication number
KR100277942B1
KR100277942B1 KR1019930014577A KR930014577A KR100277942B1 KR 100277942 B1 KR100277942 B1 KR 100277942B1 KR 1019930014577 A KR1019930014577 A KR 1019930014577A KR 930014577 A KR930014577 A KR 930014577A KR 100277942 B1 KR100277942 B1 KR 100277942B1
Authority
KR
South Korea
Prior art keywords
layer
laser diode
semiconductor laser
semiconductor
nitride film
Prior art date
Application number
KR1019930014577A
Other languages
Korean (ko)
Other versions
KR950004658A (en
Inventor
서주옥
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019930014577A priority Critical patent/KR100277942B1/en
Publication of KR950004658A publication Critical patent/KR950004658A/en
Application granted granted Critical
Publication of KR100277942B1 publication Critical patent/KR100277942B1/en

Links

Landscapes

  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 다이오드 제조방법에 관한것으로, AlGaAs계물질을 사용하여 DC-PBH(Double Channeled-Planer Burier Heterostructure)구조의 반도체 레이저 다이오드 제조시 메사형성후 1,2차 LPE공정에서 발생하는 AlGaAs계 물질의 산화특성을 배제시키기 위하여 메사형성을 위한 역메사를 형성시켜 LPZ의 특성인 멜트-백(Meld-back)특성을 이용하여 역메사를 제거하여 메사를 형성시킴과 동시에 2차 LPE공정으로 p형, n형 반도체층, 제2캡층을 연속형성함으로써 AlGaAs계 물질을 이용하여 DC-PBH구조의 반도체 레이저 제조시 문제되는 산화를 방지하여 AlGaAs계 물질로도 DC-PBH구조의 반도체 레이저 다이오드 제조가 가능하도록 하였다.The present invention relates to a method for manufacturing a semiconductor laser diode, AlGaAs based on the first and second LPE process after mesa formation during the manufacture of a double-channeled-plane Burier Heterostructure (DC-PBH) semiconductor laser diode using an AlGaAs-based material In order to exclude the oxidizing properties of the material, inverse mesas are formed to form mesas, and the mesas are formed by removing the mesas using the melt-back characteristic of LPZ. The continuous formation of the n-type and n-type semiconductor layers and the second cap layer prevents oxidation, which is a problem when manufacturing a DC-PBH semiconductor laser using an AlGaAs-based material, thereby making a semiconductor laser diode of a DC-PBH structure even with an AlGaAs-based material. It was made possible.

Description

반도체 레이저 다이오드 제조방법Semiconductor laser diode manufacturing method

제1(a)-(d)도는 종래의 DC-PBH구조의 반도체 레이저 다이오드 제조공정 단면도.1 (a)-(d) are sectional views of a conventional semiconductor laser diode manufacturing process of a DC-PBH structure.

제2(a)-(f)도는 본 발명의 DC-PBH구조의 반도체 레이저 다이오드 제조공정 단면도.2 (a)-(f) are sectional views of a semiconductor laser diode manufacturing process of the DC-PBH structure of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 기판 2 : 질화막1 substrate 2 nitride film

2a : 질화막패턴 3 : 역메사부2a: nitride film pattern 3: reverse mesa portion

4 : 질화막 패턴간격 5 : 제1클래드층4: nitride film pattern interval 5: first cladding layer

6 : 활성층 7 : 제2클래드층6: active layer 7: second cladding layer

8 : 제1캡층 8a : 제거될부분8: first cap layer 8a: portion to be removed

9 : 메사부 10 : 도랑9: Mesabu 10: ditch

11 : 제1반도체층 12 : 제2반도체층11: first semiconductor layer 12: second semiconductor layer

13 : 제2캡층 14 : 전류제한부13 second cap layer 14 current limiting portion

15 : 하부전극 16 : 상부전극15: lower electrode 16: upper electrode

본 발명은 반도체 레이저 다이오드에 관한 것으로, 특히 메립형 구조중 DC-PBH(Double Channeled-Plamner Buried Heterostructure)구조를 AlxGa1-xAs계로 제작시 문제가 되는 메사의 축벽산화문제를 해결하는데 적당하도록 한 반도체 레이저 다이오드 제조방법에 관한 것이다.The present invention relates to a semiconductor laser diode, and in particular, solves the problem of axial wall oxidation, which is a problem when fabricating a double channeled-flam buried heterostructure (DC-PBH) structure in an Al x Ga 1 - x A s system. The present invention relates to a method for manufacturing a semiconductor laser diode, which is suitable for use.

이하에서, 첨부된 도면을 참조하여 종래 기술을 설명하면 다음과 같다.Hereinafter, the prior art will be described with reference to the accompanying drawings.

제1(a)-(d)도는 종래의 반도체 레이저다이오드의 공정단면도를 나타낸 것으로써, 제1(a)도와 같이 반도체 기판(p-InP)(21)상에 0.1μm 두께로 InGaAsP를 이용하여 활성층(22)을 형성한후, 그위에 n-InP로서 제1클래드층(23)을 형성한다.1 (a)-(d) show a process cross-sectional view of a conventional semiconductor laser diode. As shown in FIG. 1 (a), InGaAsP is used on a semiconductor substrate (p-InP) 21 with a thickness of 0.1 μm. After forming the active layer 22, the first cladding layer 23 is formed thereon as n-InP.

이어 제1(b)도와 같이 포토-에칭공정으로, 제1클래드층(23), 활성층(22), 반도체기판(21)을 에칭하여 윗부분이 넓고 아래부분이 좁은 두개의 도랑(24)을 일정간격으로 형성하여 도랑사이에 반도체 기판(21), 활성층(폭 1.5μm)(22), 제1클래드층(23)으로 아래층이 넓고 윗부분이 좁은 형상을 갖는 메사(Mesa)(25)을 형성한다.The first cladding layer 23, the active layer 22, and the semiconductor substrate 21 are etched by the photo-etching process as shown in FIG. 1 (b), and two trenches 24 having a wide upper portion and a narrow lower portion are fixed. Formed at intervals, a mesa 25 having a wide bottom layer and a narrow upper portion is formed of a semiconductor substrate 21, an active layer (1.5 μm in width) 22, and a first cladding layer 23 between grooves. .

이어 제1(c)도와 같이 노출된 표면에 InP를 이용하여 N형 반도체층(26)과 P형 반도체층(27)을 차례로 형성한후, P형 반도체층(27), 메사(25)의 제1클래드층(23), 전류 제한부(28)상에 N형반도체층(InP)층으로 제2클래드층(29)을 형성하고, 클래드층(29)상에 N형 InGaAsP를 LPE로 적층시켜 캡층(30)을 형성한다.Subsequently, the N-type semiconductor layer 26 and the P-type semiconductor layer 27 are sequentially formed on the exposed surface using InP as shown in FIG. 1 (c), and then the P-type semiconductor layer 27 and the mesa 25 are formed. The second cladding layer 29 is formed as an N-type semiconductor layer (InP) layer on the first cladding layer 23 and the current limiting portion 28, and the N-type InGaAsP is laminated as LPE on the cladding layer 29. To form a cap layer 30.

그다음, 제1(d)도와 같이 기판의 상,하측 표면에 상,하부전극(31,32)을 형성한다. 단, 한쌍의 전류제한부(28)는 2중 도랑(24)내부에 활성층(22)과 중간클래드층(23)을 포함한 메사(25)에 인접하게 N형 반도체층(26), 및 P형반도체층(27)을 순서대로 적층하여 형성한다.Then, upper and lower electrodes 31 and 32 are formed on the upper and lower surfaces of the substrate as shown in FIG. 1 (d). However, the pair of current limiting portions 28 is an N-type semiconductor layer 26 and a P-type adjacent to the mesa 25 including the active layer 22 and the intermediate cladding layer 23 in the double trench 24. The semiconductor layers 27 are formed by laminating them in order.

이와같은 구조로 형성되는 종래의 레이저 다이오드는 상,하부 전극(31,32)에 (+)(-)전압을 인가하면 일정한 문턱전류에서 활성층(22)과 중간클래드층(23)을 포함한 메사(25)로 전류가 흘러, 활성층(22)에 캐리어가 집중되어 발광하게 된다.In the conventional laser diode having such a structure, when a positive voltage is applied to the upper and lower electrodes 31 and 32, the mesa including the active layer 22 and the intermediate clad layer 23 at a constant threshold current is applied. An electric current flows to 25, and the carrier is concentrated on the active layer 22 to emit light.

이때, 동시에 반도체 기판(21)과 전류제한부(28)와 제2클래드층(29)으로 PNPN형 싸이리스터를 형성해서 전류제한부(28)의 n형 반도체층(26), P형 반도체층(27)의 경계가 역바이어스 되어 주 전류누설을 방지하는 전류저지층으로 된다.At this time, a PNPN type thyristor is simultaneously formed from the semiconductor substrate 21, the current limiting portion 28, and the second cladding layer 29 to form the n-type semiconductor layer 26 and the P-type semiconductor layer of the current limiting portion 28. The boundary of (27) is reverse biased to become a current blocking layer that prevents main current leakage.

이와같은 종래의 기술은 메사형성후 LPE장치를 이용하여 N형 반도체층, P형반도체층, 제2클래드층, 캡층을 차례로 적층 도랑내부와 메사부위에 형성하게 되는데 이때 1차 LPE와 2차 LPE공정사이에 메사의 측면이 공기중에 노출되어 이부분에 산화막이 형성됨으로써 2차반도체층 성장에 어려움을 주고 동시에 성장이 되더라도 나중에 그 경계면이 좋지않아 레이저 발진시 저항의 원인으로 작용하여 고출력의 발진을 어렵게 만들고, 또한 AlxGa1-xAs계의 물질로 DC-PBH구조의 레이저를 구현하는데는 AlxGa1-xAs층의 심한 산화로 인해 공정상 어려움이 있다.In this conventional technique, after forming a mesa, an N-type semiconductor layer, a P-type semiconductor layer, a second cladding layer, and a cap layer are sequentially formed in the lamination trench and the mesa area by using an LPE device, wherein the primary LPE and the secondary LPE are formed. The side of the mesa is exposed to the air in the process to form an oxide film on this area, which makes it difficult to grow the secondary semiconductor layer and at the same time, even if it grows, the interface is not good later. difficult to create, and Al x Ga 1 - x a s is the layer due to the severe oxidation process difficulties of - x a s system is to implement a laser having a DC-PBH structure of a material of the Al x G a1.

본 발명은 이와같은 종래기술의 문제점을 해결하기 위해 안출된 것으로, LPE공정시 메사부의 산화를 방지하여 계면특성을 개선시키는데 그 목적이 있다.The present invention has been made to solve the problems of the prior art, the object of the present invention is to improve the interfacial properties by preventing the oxidation of the mesa portion in the LPE process.

이하에서, 이와같은 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention as follows.

제2(a)-(f)도는 본 발명을 설명하기 위한 반도체 레이저 다이오드의 공정단면도를 나타낸 것으로써, 먼저 제2(a)도와 같이 n형 GaAs반도체기판(1)상에 PECVD(Plasma Enhenced CVD)법으로 질화막(Si3N4)(2)을 200Å정도의 두께로 형성한후 제2(b)도와 같이 포토-에칭공정으로 7μm폭을 갖고 2μm격리된 질화막 패턴(2a)을 형성하고, H2SO4:H2O2:CH4(CH2)=1:2:7 용액으로 질화막 패턴(2a)으로 마스킹되지 않은 n형 GaAs반도체 기판(1)을 (011)방향으로 에칭하여 윗부분의 폭이 7μm, 아래부분의 폭이 4μm, 높이가 3.0μm인 역메사부(3)를 형성한다.2 (a)-(f) show a process cross-sectional view of a semiconductor laser diode for explaining the present invention. First, as shown in FIG. 2 (a), PECVD (Plasma Enhenced CVD) on an n-type GaAs semiconductor substrate 1 is shown. A nitride film (Si 3 N 4 ) 2 is formed to a thickness of about 200 μs and then a nitride film pattern 2a having a thickness of 7 μm and separated by 2 μm is formed by a photo-etching process as shown in FIG. H 2 SO 4 : H 2 O 2 : CH 4 (CH 2 ) = 1: 2: 7 The upper part of the n-type GaAs semiconductor substrate 1 which is not masked with the nitride film pattern 2a by etching in the (011) direction An inverted mesa portion 3 having a width of 7 μm, a width of 4 μm of the lower portion, and a height of 3.0 μm is formed.

이어 제2(c)도와 같이 메사부(3)가 형성된 기판에 LPE(Liquid Phase Epitaxy)법에 의해 N-Al0.46Ga0.55As로 1.5μm두께의 제1클래드층(5), P-Al0.14Ga0.8As로 0.1μm두께의 활성층(6), p-Al0.46Ga0.55As로 1.2μm두께의 제2클래드층(7)과 p-GaAs로 0.2μm두께의 제1캡층(8)을 차례로 형성한다.Subsequently, the first cladding layer 5 having a thickness of 1.5 μm and N-Al 0.14 with N-Al 0.46 Ga 0.55 As by LPE (Liquid Phase Epitaxy) method on the substrate on which the mesa portion 3 is formed as shown in FIG. 2 (c). an active layer (6) of 0.1μm thick Ga 0.8 as, p-Al 0.46 Ga 0.55 as forming a first cap layer (8) of 0.2μm thick second cladding layer 7 and the p-GaAs 1.2μm in thickness in order to do.

즉 상기 LPE공정은 순서대로 반응로내에서 연속하여 형성된다.That is, the LPE process is continuously formed in the reactor in order.

그다음 제2(d)와 같이 역메사부(3)상에 잔존하는 질화막 패턴(2a)를 제거한후 표면을 NH4CH:H2O2:H2O=1:1:1의 용액으로 약 15초간 에칭한후 반응로에 로딩하고 (5-8)로 된 메사부(9)의 양측의 역메사부(3)의 GaAs층을 LPE의 특징인 멜트-백(Melt-back)을 이용 에칭하여 종래구조와 같은 2중 도랑(10)을 형성한다.Then, after removing the nitride film pattern (2a) remaining on the reverse mesa portion (3), as shown in the second (d), the surface of the surface of the solution with a solution of NH 4 CH: H 2 O 2 : H 2 O = 1: 1: 1 After etching for a second, the GaAs layers of the reverse mesa portion 3 on both sides of the mesa portion 9 made of (5-8) were loaded by etching using a melt-back characteristic of the LPE. It forms a double trench 10 such as a structure.

그다음 제2(e)도와 같이 메사부(9)상의 제1캡층(8)을 제거한후, 제1반도체층(p-Al0.45Ga0.55As)(11), 제2반도체층(n-Al0.46Ga0.55As)(12) 및 제2캡층(p-GaAs)(13)을 메사부(9)를 제외한 부분에 형성한다.After removing the first cap layer 8 on the mesa portion 9 as shown in FIG. 2 (e), the first semiconductor layer (p-Al 0.45 Ga 0.55 As) 11 and the second semiconductor layer (n-Al 0.46 ) are removed. Ga 0.55 As) 12 and a second cap layer (p-GaAs) 13 are formed in portions except the mesa portion 9.

이때 상기 (11-13)층의 성장시간은 60초, 90초, 60초로하여 메사부(9)의 상측에서는 상기 층(11-13)이 성장되지 않게 한다.At this time, the growth time of the (11-13) layer is 60 seconds, 90 seconds, 60 seconds so that the layer (11-13) is not grown on the upper side of the mesa portion (9).

단, 도면의 14는 전류 제한부이다.14 is a current limiting part.

이어, 제2(f)도와 같이 제2캡층(13)상에 n형전극으로 Au-Ge.Ni/Au를 사용하여 상부전극(16)을 형성하고, 반도체기판(1)하측에 p형전극으로 Mo/Au를 이용하여 하부전극(15)을 형성한다.Subsequently, as shown in FIG. 2 (f), the upper electrode 16 is formed on the second cap layer 13 by using Au-Ge.Ni/Au as the n-type electrode, and the p-type electrode is formed under the semiconductor substrate 1. As a result, the lower electrode 15 is formed using Mo / Au.

따라서 이와같은 방법으로 레이저 다이오드를 제작함으로서 종래의 DC-PBH구조의 레이저 다이오드 제조시 문제가 되는 메사부(9)의 공기노출에 의한 산화문제를 없앰과 동시에 계면 문제를 줄이게 된다.Therefore, by fabricating the laser diode in this manner, the oxidation problem caused by air exposure of the mesa portion 9, which is a problem in manufacturing a conventional laser diode of the DC-PBH structure, is eliminated and the interface problem is reduced.

이와같이 제조되는 반도체 레이저 다이오드의 동작은 다음과 같다.The operation of the semiconductor laser diode thus manufactured is as follows.

상하부전극에 (+)(-)전압을 가하면 전류가 메사부(9)로 흘러 제2클래드층(7)으로부터 정공이 제1클래드층(5)으로부터 전자들이 활성층(6)으로 유입되어 일정문턱전류에서 발전 증폭되어 레이저 광이 출력된다.When a positive (+) (-) voltage is applied to the upper and lower electrodes, current flows to the mesa portion 9 so that holes flow from the second cladding layer 7 and electrons flow from the first cladding layer 5 into the active layer 6. Power generation and amplification at the current outputs the laser light.

이때 전류제한부(14)는 제1반도체층(11), 제2반도체층(12), 제2캡층(13) 및 반도체 기판(1)으로 구성되어 NPNP형 싸이리스터를 구성함으로써 전류가 메사부(9)밖으로 누설되는 것을 막게되어 낮은 문턱전류에서 발광이 일어남과 동시에 활성층(6)의 위와 아래및 좌,우측에 활성층(6)보다 대역간극이 크고 굴절률이 낮은 물질로 싸여있어 효과적인 광의 제한및 가이딩(guiding)이 일어남으로써 단일모드로 고출력의 발진이 가능하게 된다.At this time, the current limiting portion 14 is composed of the first semiconductor layer 11, the second semiconductor layer 12, the second cap layer 13 and the semiconductor substrate 1 to form an NPNP type thyristor, the current is mesa portion (9) It is prevented from leaking out and light emission occurs at low threshold current and at the same time, it is wrapped in the upper, lower, left, and right side of the active layer 6 with a band gap larger than the active layer 6 and having a lower refractive index. Guiding takes place, enabling high power oscillation in a single mode.

상기와 같은 제조공정으로 제작되는 반도체 레이저는 종래의 DC-PBH구조의 레이저 다이오드를 제작하는 과정에서 문제가 되었던 1차 LPE공정과 2차 LPE공정사이에 기판이 공기에 노출됨으로써 메사부(9)의 산화에 의해 2차 LPE성장이 어려웠던 점 및 제작후 그 경계면의 불량으로 인한 저항원(source)으로 작용하여 고출력화의 어려움등을 LPE의 특징인 멜트-백(Melt-back)방법을 이용하여 반응로내에서 메사구조를 형성시킴으로써 메사부가 공기에 노출되지 않고 제2차 LPE를 함으로써 종래 기술의 산화막형성의 문제점및 경계면 문제를 해결하여 보다 신뢰성있고 출력이 높은 레이저 다이오드를 제작할수 있고 또한, 본기술로 제작된 반도체 레이저는 안정한 싱글(single)종,횡모드와 고출력발진이 가능하기 때문에 광통신용및 LBP(Laser Beam Printer)용으로 쓰일 수 있는 효과가 있다.The semiconductor laser fabricated by the above manufacturing process has a mesa part 9 by exposing the substrate to air between the first LPE process and the second LPE process, which have been a problem in the process of manufacturing a conventional laser diode of DC-PBH structure. Secondary LPE growth was difficult due to oxidation, and it acts as a resistance source due to the defect of the interface after fabrication, which makes it difficult to increase the output power by using the melt-back method, which is a characteristic of LPE. By forming the mesa structure in the reactor, the mesa part is exposed to air and the second LPE is used to solve the problem of the oxide film formation and the interface problem of the prior art, thereby making it possible to manufacture a more reliable and high power laser diode. The semiconductor laser manufactured by this technology can be used for optical communication and laser beam printer (LBP) because it can be stable single type, lateral mode and high output oscillation. It works.

Claims (4)

반도체 기판(1)상에 질화막(2)을 형성한후, 7μm의 폭을 갖고 2μm의 폭으로 결기된 두개의 질화막 패턴(2a)을 형성하는 공정, 상기 질화막패턴(2a)로 마스킹되지 않은 반도체 기판(1)을 에칭하여 두개의 역메사부(3)를 형성하는 공정, 상기 공정후 노출된 전표면에 제1클래드층(5), 활성층(8), 제2클래드층(7), 제1캠층(8)을 차례로 형성하는 공정, 상기 잔존하는 질화막패턴(2a)을 제거한후, LPE(액상에피턱시)로 역메사부(3)를 멜트-백(Melt-back)하고, P형 반도체층(11), n형 반도체층(12), 제2캡층(13)을 차례로 형성하는 공정, 상기 공정후, 기판의 상하부에 상하부전극(15,16)을 형성함을 특징으로 하는 반도체 레이저 다이오드 제조방법.After the nitride film 2 is formed on the semiconductor substrate 1, a process of forming two nitride film patterns 2a having a width of 7 μm and having a width of 2 μm, the semiconductor not masked by the nitride film pattern 2a Etching the substrate 1 to form two reverse mesas 3, the first cladding layer 5, the active layer 8, the second cladding layer 7, and the first cladding on the entire surface exposed after the step. After forming the cam layer 8 in sequence and removing the remaining nitride film pattern 2a, the reverse mesa portion 3 is melt-backed with LPE (liquid phase), and the P-type semiconductor layer is formed. (11), a step of sequentially forming the n-type semiconductor layer 12, the second cap layer 13, after the step, the semiconductor laser diode manufacturing, characterized in that the upper and lower electrodes (15, 16) are formed on the upper and lower portions of the substrate Way. 제1항에 있어서, 역메사부(3)형성시 반도체 기판(1)식각을 H2SO4:H2O2:CH4(OH)2=1:2:7 용액으로 (011)방향으로 함을 특징으로 하는 반도체 레이저 다이오드 제조방법.The etching of the semiconductor substrate 1 according to claim 1, wherein the etching of the semiconductor substrate 1 is performed in the (011) direction with a solution of H 2 SO 4 : H 2 O 2 : CH 4 (OH) 2 = 1: 2: 7 Method for manufacturing a semiconductor laser diode, characterized in that. 제1항에 있어서, p형 반도체층(11), n형반도체층(12), 제2캡층(14)형성시간은 각각 60초, 90초, 60초로 함을 특징으로 하는 반도체 레이저 다이오드 제조방법.The method of claim 1, wherein the formation time of the p-type semiconductor layer 11, the n-type semiconductor layer 12, and the second cap layer 14 is 60 seconds, 90 seconds, and 60 seconds, respectively. . 제1항에 있어서, 질화막 패턴(2a)제거후, 소자의 표면을 NH4OH:H2O2=1:1:10용액으로 15초간 에칭하여 산화막을 제거함을 특징으로 하는 반도체 레이저 다이오드 제조방법.The method of manufacturing a semiconductor laser diode according to claim 1, wherein after removing the nitride film pattern 2a, the surface of the device is etched with NH 4 OH: H 2 O 2 = 1: 1: 10 solution for 15 seconds to remove the oxide film. .
KR1019930014577A 1993-07-29 1993-07-29 Semiconductor laser diode manufacturing method KR100277942B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930014577A KR100277942B1 (en) 1993-07-29 1993-07-29 Semiconductor laser diode manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930014577A KR100277942B1 (en) 1993-07-29 1993-07-29 Semiconductor laser diode manufacturing method

Publications (2)

Publication Number Publication Date
KR950004658A KR950004658A (en) 1995-02-18
KR100277942B1 true KR100277942B1 (en) 2001-02-01

Family

ID=67143453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014577A KR100277942B1 (en) 1993-07-29 1993-07-29 Semiconductor laser diode manufacturing method

Country Status (1)

Country Link
KR (1) KR100277942B1 (en)

Also Published As

Publication number Publication date
KR950004658A (en) 1995-02-18

Similar Documents

Publication Publication Date Title
US4503540A (en) Phase-locked semiconductor laser device
KR960014732B1 (en) Rwg type semiconductor laser diode and manufacture thereof
US4870468A (en) Semiconductor light-emitting device and method of manufacturing the same
JP4158383B2 (en) Semiconductor optical integrated device
KR100232993B1 (en) Semiconductor laser device and method of fabricating semiconductor laser device
US5801071A (en) Method for producing semiconductor laser diode
JPH07106685A (en) Semiconductor laser
US5442649A (en) Semiconductor laser device
JP2686306B2 (en) Semiconductor laser device and manufacturing method thereof
KR100266836B1 (en) Semiconductor laser
KR920000079B1 (en) Semiconductor laser apparatus and manufacture method
KR100277942B1 (en) Semiconductor laser diode manufacturing method
US4750184A (en) Semiconductor laser device of refractive index guide type
JP2990837B2 (en) Semiconductor laser
JP2940158B2 (en) Semiconductor laser device
KR100320172B1 (en) Semiconductor laser diode and its manufacturing method
JP4164248B2 (en) Semiconductor element, manufacturing method thereof, and semiconductor optical device
KR100311459B1 (en) Method for manufacturing laser diode
KR100244237B1 (en) Buried semiconductor laser diode
JP2685499B2 (en) Semiconductor laser device
JPS61176181A (en) Semiconductor light emitting device
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof
JPH04150087A (en) Visible light semiconductor laser device
JPH0682886B2 (en) Method of manufacturing semiconductor laser device
KR100397597B1 (en) Semiconductor laser diode and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee