KR100277716B1 - Bias Stabilizer of Optical Modulator Using Lowest Point of Output Optical Signal - Google Patents

Bias Stabilizer of Optical Modulator Using Lowest Point of Output Optical Signal Download PDF

Info

Publication number
KR100277716B1
KR100277716B1 KR1019980037782A KR19980037782A KR100277716B1 KR 100277716 B1 KR100277716 B1 KR 100277716B1 KR 1019980037782 A KR1019980037782 A KR 1019980037782A KR 19980037782 A KR19980037782 A KR 19980037782A KR 100277716 B1 KR100277716 B1 KR 100277716B1
Authority
KR
South Korea
Prior art keywords
signal
output
sampling
processing means
converting
Prior art date
Application number
KR1019980037782A
Other languages
Korean (ko)
Other versions
KR20000019603A (en
Inventor
양충열
박혁
황월연
홍현하
한선규
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019980037782A priority Critical patent/KR100277716B1/en
Publication of KR20000019603A publication Critical patent/KR20000019603A/en
Application granted granted Critical
Publication of KR100277716B1 publication Critical patent/KR100277716B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/501Structural aspects
    • H04B10/503Laser transmitters
    • H04B10/505Laser transmitters using external modulation
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0121Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
    • G02F1/0123Circuits for the control or stabilisation of the bias voltage, e.g. automatic bias control [ABC] feedback loops
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/501Structural aspects
    • H04B10/503Laser transmitters
    • H04B10/505Laser transmitters using external modulation
    • H04B10/5057Laser transmitters using external modulation using a feedback signal generated by analysing the optical output
    • H04B10/50575Laser transmitters using external modulation using a feedback signal generated by analysing the optical output to control the modulator DC bias
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/58Compensation for non-linear transmitter output

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Communication System (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 광변조기의 바이어스 안정화 장치에 관한 것임.The present invention relates to a bias stabilization device of an optical modulator.

2. 발명이 해결하고자하는 과제2. The problem to be solved by the invention

본 발명은 출력 광신호의 오프상태를 선택적으로 추출하여 측정하고 이 측정값을 최소화하여 바이어스를 제어 하므로써, 적응적으로 바이어스를 정확하고 안정되게 제어할 수 있는 광변조기의 바이어스 안정화 장치를 제공하는데 그 목적이 있다.The present invention provides a bias stabilization device for an optical modulator capable of adaptively and accurately controlling the bias by selectively extracting and measuring an off state of an output optical signal and minimizing the measured value. There is a purpose.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

본 발명은, 내부에서 발생된 샘플링 트리거 신호에 따라, 외부로부터 입력된 출력 광신호의 최저점을 포착하여 샘플링 및 홀딩하는 샘플링 및 홀딩수단; 샘플링 및 홀딩수단로부터 출력된 신호를 증폭하여 디지털 신호로 변환하는 아날로그 신호 처리수단; 아날로그 신호 처리수단의 출력신호를 입력받아 업 카운트 및 다운 카운트하는 카운트 처리수단; 카운트 처리수단의 출력신호를 아날로그 신호로 변환하는 디지털 신호 처리수단; 및 디지털 신호 처리수단의 출력신호를 전압 신호로 변환한 후 증폭하여 출력하는 신호 변환 및 증폭수단을 포함한다.The present invention includes sampling and holding means for capturing, sampling and holding the lowest point of an output optical signal input from the outside according to a sampling trigger signal generated therein; Analog signal processing means for amplifying a signal output from the sampling and holding means and converting the signal into a digital signal; Count processing means for receiving an output signal of the analog signal processing means for up counting and down counting; Digital signal processing means for converting an output signal of the count processing means into an analog signal; And signal converting and amplifying means for converting an output signal of the digital signal processing means into a voltage signal and then amplifying and outputting the converted signal.

4. 발명의 중요한 용도4. Important uses of the invention

본 발명은 광변조기의 바이어스를 안정화시키는데 이용됨.The present invention is used to stabilize the bias of an optical modulator.

Description

출력 광신호의 최저점을 이용한 광변조기의 바이어스 안정화 장치Bias Stabilizer of Optical Modulator Using Lowest Point of Output Optical Signal

본 발명은 광변조기의 바이어스 안정화 장치에 관한 것으로서, 특히 버스트 모드 트래픽(Burst Mode Traffic) 특성을 갖는 출력 광신호의 최저점을 이용하여 광변조기의 출력 특성을 안정화시키기 위한 바이어스 안정화 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bias stabilization device for an optical modulator, and more particularly, to a bias stabilization device for stabilizing output characteristics of an optical modulator by using a lowest point of an output optical signal having a burst mode traffic characteristic.

일반적으로, 외부 광변조기은 양쪽 팔(arm)의 위상차이에 따라 주기적인 출력특성을 나타낸다.In general, external light modulators exhibit periodic output characteristics depending on the phase difference of both arms.

도 1a 및 도 1b는 동일한 전기적 입력신호에 대하여 초기 바이어스 동작점에 따른 광변조기의 출력 신호형태를 나타내는 특성도이다.1A and 1B are characteristic diagrams illustrating output signal types of an optical modulator according to an initial bias operating point with respect to the same electrical input signal.

도 1a는 전기적 신호가 광신호로 잘 변환된 경우를 나타낸 것이다.1A illustrates a case where an electrical signal is well converted to an optical signal.

그러나, 도 1b의 경우와 같이 동작점이 이동하게 되면 광신호는 왜곡되어 논리적 신호 레벨(즉, 하이 비트(High bit) 및 로우 비트(Low bit))의 구별이 어렵게 되고, 더 벗어나면 변환된 광신호의 출력 신호 레벨이 바뀌어 질 수 있다.However, as shown in FIG. 1B, when the operating point moves, the optical signal is distorted, making it difficult to distinguish the logical signal level (that is, the high bit and the low bit). The output signal level of the signal can be changed.

따라서, 동작점의 조절이 필요하고 이를 위하여 일반적으로 광변조기에 별도의 바이어스 전극을 설치하여 동작점을 조절하여 준다.Therefore, it is necessary to adjust the operating point, and for this purpose, a separate bias electrode is generally installed in the optical modulator to adjust the operating point.

그러나, 광도파층에 가해지는 직류 바이어스 전압에 의하여 결정된 초기의 광변조기의 동작점은 매질의 광굴절 효과 및 공간전하(space charge)의 누적에 의한 직류 드리프트(drift) 및 주위 온도 변화 등에 의하여 시간에 따라 변화하게 된다.However, the operating point of the initial optical modulator determined by the DC bias voltage applied to the optical waveguide layer is changed in time due to the photorefraction effect of the medium and the DC drift due to the accumulation of space charge and the change of ambient temperature. Will change accordingly.

따라서, 지속적으로 초기와 같은 동작점을 유지하려면 광변조기의 출력 상태에 따라 바이어스 전압을 적응적으로 변화시켜 주는 출력 광신호의 안정화 장치가 필요하게 된다.Therefore, in order to continuously maintain the same operating point as the initial stage, an apparatus for stabilizing an output optical signal that adaptively changes a bias voltage according to an output state of an optical modulator is required.

이러한, 아날로그 신호를 변조하는 경우나 디지털 전송에서는 광변조기의 주기적인 출력특성 때문에 신호의 왜곡이 문제가 되므로, 광변조기의 출력 특성 곡선의 선형성이 가장 좋은 점에 동작점을 고정시킨다. 이와 같은 경우는, 보통 바이어스 전극에 작은 흔들림 신호를 싣거나, 혹은 변조하고자 하는 신호를 낮은 주파수의 작은 흔들림 신호로 변조하면, 그 흔들림 신호에 의하여 변조된 광신호의 2차 고조파가 가장 작은 점이 선형성이 가장 좋은 점, 즉 상대적인 위상 차이가 π/2가 되는 점이 되기 때문에, 이를 이용한 방법이 일반적으로 사용되었다.In the case of modulating an analog signal or digital transmission, signal distortion becomes a problem due to the periodic output characteristics of the optical modulator. Therefore, the operating point is fixed to the point where the linearity of the output characteristic curve of the optical modulator is the best. In such a case, when a small shake signal is usually placed on the bias electrode, or a signal to be modulated is modulated into a small shake signal of low frequency, the second harmonic of the optical signal modulated by the shake signal has the smallest linearity. Since this is the best point, that is, the relative phase difference becomes π / 2, the method using this is generally used.

그러나, 전기광학 변조 시스템을 광게이트로서 사용하고자 하는 경우는 출력광의 온(ON) 및 오프(OFF)상태가 최대의 소광비를 유지하는 것이 중요하다. 즉, 오프상태가 최소의 광변조기 투과상태로 있어야 한다. 따라서, 광게이트 응용을 위해서는 전기적 입력신호가 오프인 경우 광변조기의 바이어스 전압은 광변조기 출력의 최저점으로 조절되어 있어야 한다. 이를 위하여, 도 2에서와 같은 흔들림 신호방법을 사용할 경우에는 기본 주파수 성분이 투과 곡선의 최저점에서 가장 작아지므로 출력광의 기본 흔들림 주파수 성분을 최소화 하는 방법으로 바이어스 전압을 제어 할 수 있다. 그러나, 이 경우는 입력신호의 트래픽 특성이 균일하게 (scrambled data) 또는 일정하게 정의되는 경우이며, 만약 입력 신호가 계속하여 온 이거나 오프인 경우 등과 같이 버스트(burst)한 특성을 나타내는 경우는 출력 안정화를 위한 장애신호 크기가 트래픽 특성에 따라 달라져 광변조기의 적응적 제어가 불가능하다. 이와 같이, 기존의 흔들림 방법이 트래픽 특성에 따라서 적응적 제어가 어려운 이유는 출력광의 온 및 오프상태 모두에서 장애신호를 추출하기 때문이다.However, when the electro-optic modulation system is to be used as the photogate, it is important that the ON and OFF states of the output light maintain the maximum extinction ratio. That is, the off state should be the minimum light modulator transmission state. Therefore, for the photogate application, when the electrical input signal is off, the bias voltage of the optical modulator should be adjusted to the lowest point of the optical modulator output. To this end, when the shake signal method as shown in FIG. 2 is used, since the fundamental frequency component is the smallest at the lowest point of the transmission curve, the bias voltage may be controlled by a method of minimizing the basic shake frequency component of the output light. However, in this case, the traffic characteristics of the input signal are uniformly defined (scrambled data) or uniformly defined. If the input signals exhibit burst characteristics such as being continuously on or off, the output is stabilized. Because the size of the obstacle signal for the system depends on the traffic characteristics, it is impossible to control the optical modulator. As described above, the reason why the conventional shaking method is difficult to adaptively control according to the traffic characteristics is that the fault signal is extracted in both the on and off states of the output light.

도 2는 종래의 흔들림(Dithering) 방식에 의한 광변조기의 안정화 장치의 구성 블록도로서, 흔들림 신호 발생부(211)와, 대역통과필터(212)와, 주파수 체배기(213)와, 위상 제어기(214)와, 록-인(lock-in) 증폭기(215)와, 저역통과필터(216)와, 적분기(217)와, 직류(DC : Direct Current) 바이어스 공급부(218)와, 가산기(219)와, 저잡음 마하젠더(LN-MZ : Low Noise-Mach Zehnder) 광변조기(220)와, 광커플러(221)와, 저잡음 증폭기(222)를 구비한다.FIG. 2 is a block diagram illustrating a stabilization apparatus for an optical modulator using a conventional dithering method, wherein a shake signal generator 211, a band pass filter 212, a frequency multiplier 213, and a phase controller ( 214, lock-in amplifier 215, low pass filter 216, integrator 217, direct current (DC) bias supply unit 218, adder 219 And a low noise Mach-Zender (LN-MZ) optical modulator 220, an optocoupler 221, and a low noise amplifier 222.

상기한 바와 같은 구조를 갖는 종래의 흔들림 방식에 의한 광변조기의 안정화 장치에 대하여 설명하면 다음과 같다.Referring to the stabilization device of the optical modulator by the conventional shake method having the structure as described above is as follows.

입력 광신호에 1 내지 100 kHz의 작은 전기적인 흔들림(dithering) 신호를 인가하여 변조된 흔들림 신호의 기본파 또는 2차 고조파 신호를 추출하여 장애신호로 사용하며, 이 신호를 이용하여 궤환(feedback) 제어를 통해 직류 바이어스 전압을 제어하는 방법이다.A small electric dithering signal of 1 to 100 kHz is applied to the input optical signal to extract the fundamental or second harmonic signal of the modulated shake signal and use it as a disturbance signal. DC bias voltage is controlled through control.

만약, 흔들림 신호의 2차 고조파 신호를 추출하여 장애신호로 사용하면 선형성이 가장 좋은 지점에서 장애신호 값이 '0'이 되며, 이 지점을 전후 해서 장애신호의 부가가 변한다.If the second harmonic signal of the shake signal is extracted and used as a disturbance signal, the disturbance signal value becomes '0' at the point where the linearity is best, and the addition of the disturbance signal changes around this point.

따라서, 록-인 증폭기(215)의 출력 신호의 부호에 따라 비교회로의 기준 전압만 조절하면 동작점의 위치를 선형성이 최대인 지점에서 안정화시킬 수 있게 된다.Therefore, if only the reference voltage of the comparison circuit is adjusted according to the sign of the output signal of the lock-in amplifier 215, the position of the operating point can be stabilized at the point where the linearity is maximum.

그러나, 상기한 바와 같은 종래의 종래의 흔들림 방식에 의한 광변조기의 안정화 장치의 경우, 입력 신호가 계속하여 온이거나 오프인 경우 등과 같이 버스트(burst)한 특성을 나타내는 경우는 출력 안정화를 위한 장애신호 크기가 트래픽 특성에 따라 달라져 광변조기의 적응적 제어가 불가능한 문제점이 있었다.However, in the case of the stabilization device of the conventional optical modulation by the conventional shake method as described above, when the input signal exhibits a burst characteristic, such as when the input signal is continuously on or off, the failure signal for output stabilization Since the size varies depending on the traffic characteristics, there is a problem in that the adaptive control of the optical modulator is impossible.

도 3은 종래의 입출력 비교 방법을 이용한 광변조기의 바이어스 안정화 장치의 구성 블록도로서, 레지저 다이오드(311)와, 광변조기(312)와, 광커플러(313)와, 광다이오드(314)와, 저역통과필터(315, 317)들과, 변조신호 발생부(316)와, 기준전압 발생부(318)와, 차동증폭기(319)와, 전치증폭기(320, 321)들과, 비례적분회로(322)와, 광변조기 드라이버(323)를 구비한다.FIG. 3 is a block diagram illustrating a bias stabilization device for an optical modulator using a conventional input / output comparison method, and includes a resistor diode 311, an optical modulator 312, an optical coupler 313, a photodiode 314, and the like. Low pass filters 315 and 317, modulated signal generator 316, reference voltage generator 318, differential amplifier 319, preamplifiers 320 and 321, and proportional integrator 322 and an optical modulator driver 323.

상기한 바와 같은 구조를 갖는 종래의 입출력 비교 방법을 이용한 광변조기의 바이어스 안정화 장치에 대하여 설명하면 다음과 같다.Referring to the bias stabilizer of the optical modulator using the conventional input-output comparison method having the structure as described above is as follows.

광변조기(312) 입력 전기 신호의 일부를 저역통과필터(317)를 사용하여 필터링하면, 신호의 트래픽 양에 비례하는 기준 전압을 얻을 수 있다. 또한, 광변조기(312)의 광신호 출력을 광다이오드(314)로 검출한 후, 마찬가지로 저역통과필터(315)를 사용하여 필터링하면, 출력 광신호의 트래픽 양에 비례하는 직류 전압을 얻을 수 있다. 광변조기(312)의 출력신호가 입력되는 전기적 신호와 동일하게 변조된 경우에는, 광변조기(312)의 출력의 직류 전압과 전기적 기준 전압의 값이 동일 하여야 한다.Filtering a portion of the optical modulator 312 input electrical signal using the low pass filter 317 can obtain a reference voltage proportional to the amount of traffic in the signal. In addition, if the optical signal output of the optical modulator 312 is detected by the photodiode 314 and then filtered using the low pass filter 315, a direct current voltage proportional to the traffic amount of the output optical signal can be obtained. . When the output signal of the optical modulator 312 is modulated in the same manner as the input electrical signal, the value of the DC voltage and the electrical reference voltage of the output of the optical modulator 312 should be equal.

따라서, 전기적 신호의 기준 전압과 출력 광신호의 전압 차이를 장애신호로 사용하면, 입력되는 전기적 신호와 동일하게 변조된 출력 광신호를 얻을 수 있다.Therefore, when the difference between the reference voltage of the electrical signal and the voltage of the output optical signal is used as a failure signal, an output optical signal modulated in the same manner as the input electrical signal can be obtained.

그러나, 상기한 바와 같은 종래의 입출력 비교 방법을 이용한 광변조기의 바이어스 안정화 장치의 경우, 직류 전압의 절대 값에 비례하는 장애신호를 사용하기 때문에 주변 온도 등에 의해 광변조기의 바이어스에 대한 안정성을 유지할 수 없는 문제점이 있었다.However, since the bias stabilization device of the optical modulator using the conventional input / output comparison method as described above uses a fault signal proportional to the absolute value of the DC voltage, stability against the bias of the optical modulator can be maintained due to the ambient temperature. There was no problem.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 버스트 모드 트래픽(Burst Mode Traffic) 특성을 갖는 출력 광신호의 오프상태를 선택적으로 추출하여 측정하고 이 측정값을 최소화하여 바이어스를 제어 하므로써, 출력 광신호의 트래픽 특성과는 무관하게 적응적 바이어스를 정확하고 안정되게 제어할 수 있는 광변조기의 바이어스 안정화 장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by selectively extracting and measuring the off state of the output optical signal having the burst mode traffic (characteristics) and minimize the measured value to control the bias Accordingly, an object of the present invention is to provide a bias stabilization device for an optical modulator capable of accurately and stably controlling the adaptive bias regardless of the traffic characteristics of the output optical signal.

도 1a 및 도 1b는 동일한 전기적 입력신호에 대하여 초기 바이어스 동작점에 따른 광변조기의 출력 신호형태를 나타내는 특성도.1A and 1B are characteristic diagrams showing the output signal shape of an optical modulator according to an initial bias operating point for the same electrical input signal.

도 2는 종래의 흔들림(Dithering) 방식에 의한 광변조기의 안정화 장치의 구성 블록도.2 is a block diagram illustrating a stabilization device of an optical modulator by a conventional dithering method.

도 3은 종래의 입출력 비교 방법을 이용한 광변조기의 바이어스 안정화 장치의 구성 블록도.3 is a block diagram illustrating a bias stabilization device of an optical modulator using a conventional input / output comparison method.

도 4는 본 발명에 적용되는 샘플 및 홀드(Sample and Hold) 방식에 의해 출력 광신호의 오프(off)상태만 선택적으로 추출하기 위해 필요한 샘플 트리거 신호 원(sampling triggering source)을 발생하기 위한 타이밍도.4 is a timing diagram for generating a sample triggering signal source required to selectively extract only an off state of an output optical signal by a sample and hold method applied to the present invention. .

도 5는 본 발명에 이용되는 광변조기에 입력되는 광신호의 최저점 바이어스 유지를 설명하기 위한 특성도.5 is a characteristic diagram for explaining the lowest bias holding of an optical signal input to an optical modulator used in the present invention.

도 6은 본 발명에 따른 출력 광신호의 최저점을 이용한 광변조기의 바이어스 안정화 장치의 일실시예 구성 블록도.Figure 6 is a block diagram of an embodiment of a bias stabilization device of an optical modulator using the lowest point of the output optical signal according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

610: 샘플링 및 홀딩부 611: 샘플링 트리거 신호 발생부610: sampling and holding unit 611: sampling trigger signal generator

612: 전치 증폭부 612: 샘플링 및 홀딩기612: preamplifier 612: sampling and holding machine

620: 아날로그 신호 처리부 621: 필터링부620: analog signal processing unit 621: filtering unit

622: 이득 조절부 623: A/D 변환부622: gain control unit 623: A / D conversion unit

630: 카운트 처리부 631: 신호 드라이버630: count processor 631: signal driver

632: 업다운 카운트 제어부 633: 시스템 클럭 발생부632: up-down count control unit 633: system clock generation unit

634: 프로세서 640: 디지털 신호 처리부634: processor 640: digital signal processing unit

641: 래치부 642: D/A 변환부641: latch portion 642: D / A conversion portion

650: 신호 변환 및 증폭부 651: 전류/전압 변환부650: signal conversion and amplification unit 651: current / voltage conversion unit

652: 이득 조절부652: gain control unit

이와 같은 목적을 달성하기 위한 본 발명은, 광변조기의 바이어스를 안정화시키기 위한 바이어스 안정화 장치에 있어서, 내부에서 발생된 샘플링 트리거(sampling trigger) 신호에 따라, 외부로부터 입력된 출력 광신호의 최저점을 포착하여 샘플링 및 홀딩(holding)하기 위한 샘플링 및 홀딩수단; 기준전압을 발생하기 위한 기준전압 발생수단; 상기 샘플링 및 홀딩수단로부터 출력된 아날로그 신호를 필터링에 의해 장애를 제거하여 증폭한 후, 상기 기준전압에 따라 디지털 신호로 변환하는 아날로그 신호 처리수단; 상기 아날로그 신호 처리수단의 출력신호를 입력받아, 업(UP) 카운트 및 다운(DOWN) 카운트하여 카운트한 신호를 출력하는 카운트 처리수단; 상기 카운트 처리수단에 의해 카운트된 디지털 신호를 래치하여, 상기 기준전압에 따라 아날로그 신호로 변환하는 디지털 신호 처리수단; 및 상기 디지털 신호 처리수단의 출력신호를 전압 신호로 변환한 후 증폭하여 출력하는 신호 변환 및 증폭수단을 포함한다.The present invention for achieving the above object is, in the bias stabilization device for stabilizing the bias of the optical modulator, according to the sampling trigger signal generated inside, capture the lowest point of the output optical signal input from the outside Sampling and holding means for sampling and holding; Reference voltage generating means for generating a reference voltage; Analog signal processing means for amplifying the analog signal output from the sampling and holding means by filtering to remove the obstacle, and converting the analog signal into a digital signal according to the reference voltage; Count processing means for receiving an output signal of the analog signal processing means and outputting a counted signal by counting up and down counting; Digital signal processing means for latching the digital signal counted by the count processing means and converting the digital signal into an analog signal according to the reference voltage; And signal conversion and amplifying means for converting the output signal of the digital signal processing means into a voltage signal and then amplifying and outputting the converted signal.

이하, 도 4 및 도 6을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to FIGS. 4 and 6.

도 4는 본 발명에 적용되는 샘플 및 홀드(Sample and Hold) 방식에 의해 출력 광신호의 오프(off)상태만 선택적으로 추출하기 위해 필요한 샘플 트리거 신호 원(sampling triggering source)을 발생하기 위한 타이밍도로서, 먼저, 전기적 입력 데이터(DATA Electrical)로부터 역데이터(/DATA)을 취한 후, 시스템 클럭 신호와의 논리곱 연산 작용을 통하면, 출력광의 오프상태 값을 추출하기 위한 샘플 트리거 신호(/DATA & CLK)가 생성된다. 이 샘플 트리거 신호를 이용하여 출력 광신호의 온 및 오프 점을 포착한다.4 is a timing diagram for generating a sample triggering signal source required to selectively extract only an off state of an output optical signal by a sample and hold method applied to the present invention. As an example, first, the inverse data (/ DATA) is taken from the electrical input data (DATA Electrical), and then, through an AND operation with the system clock signal, a sample trigger signal (/ DATA) for extracting an off state value of the output light is obtained. & CLK) is generated. This sample trigger signal is used to capture the on and off points of the output optical signal.

도 5는 본 발명에 이용되는 광변조기에 입력되는 광신호의 최저점 바이어스 유지를 설명하기 위한 특성도이다.5 is a characteristic diagram for explaining the lowest bias holding of an optical signal input to an optical modulator used in the present invention.

도 5를 참조하면, 출력 광신호의 오프상태 광세기의 최소점을 추적하기 위하여, 출력 광신호의 임의의 동작점에서 이전에 들어온 출력광 입력신호 레벨(A)과 현재 들어오는 출력광 입력신호 레벨(B)을 비교하여 출력광 신호의 상승 구간에서는, A<B인 경우에 하강 방향으로 카운트(DOWN count mode)하고, A>B인 경우에는 상승 방향으로 카운트(UP count mode)하며, A=B이거나 출력광 신호의 상승 구간에서는 항상 출력광 신호의 0점 부근에서 동작 최저점을 유지하도록 외부 바이어스 값을 적응적으로 조절하여 안정되게 한다.Referring to Fig. 5, in order to track the minimum point of the off-state light intensity of the output optical signal, the output light input signal level A previously entered at any operating point of the output light signal and the currently incoming output light input signal level Comparing (B), in the rising section of the output light signal, counting in the downward direction when A <B (DOWN count mode), counting in the upward direction when A> B (UP count mode), and A = In the B or rising period of the output light signal, the external bias value is adaptively adjusted and stabilized so as to maintain the operation minimum near the zero point of the output light signal at all times.

도 6은 본 발명에 따른 샘플 및 홀드(Sample and Hold) 방식에 의한 광변조기의 바이어스 안정화 장치의 일실시예 구성 블록도이다.FIG. 6 is a block diagram of an embodiment of a bias stabilization device of an optical modulator using a sample and hold method according to the present invention.

도 6에 도시된 바와 같이, 본 발명의 광변조기의 바이어스 안정화 장치는, 내부에서 발생된 샘플링 트리거(sampling trigger) 신호에 따라, 외부로부터 입력된 출력 광신호의 최저점을 포착하여 샘플링 및 홀딩(holding)하기 위한 샘플링 및 홀딩부(610)와, 기준전압을 발생하기 위한 기준전압 발생부(617)와, 샘플링 및 홀딩부(610)로부터 출력된 아날로그 신호를 필터링에 의해 장애를 제거하여 증폭한 후, 기준전압 발생부(617)로부터 제공된 기준전압에 따라 디지털 신호로 변환하는 아날로그 신호 처리부(620)와, 아날로그 신호 처리부(620)의 출력신호를 입력받아, 업(UP) 카운트 또는 다운(DOWN) 카운트하여 카운트한 신호를 출력하는 카운트 처리부(630)와, 카운트 처리부(630)에 의해 카운트된 디지털 신호를 래치하여, 기준전압 발생부(617)로부터 제공된 기준전압에 따라 아날로그 신호로 변환하는 디지털 신호 처리부(640)와, 디지털 신호 처리부(640)의 출력신호를 전압 신호로 변환한 후, 증폭하여 출력하는 신호 변환 및 증폭부(650)를 구비한다.As shown in FIG. 6, the bias stabilization apparatus of the optical modulator according to the present invention captures the lowest point of an output optical signal input from the outside according to a sampling trigger signal generated therein, and performs sampling and holding. Amplifying the sampling and holding unit 610, the reference voltage generator 617 for generating the reference voltage, and the analog signal output from the sampling and holding unit 610 by filtering to remove the obstacle. The analog signal processor 620 converts the digital signal according to the reference voltage provided from the reference voltage generator 617 and the output signal of the analog signal processor 620, and counts up or down. A count processor 630 for counting and outputting a counted signal, and a digital signal counted by the count processor 630, and latching the latched digital signal according to the reference voltage provided from the reference voltage generator 617. And a digital signal processing unit 640 and, after converting the output signal of the digital signal processor 640 into a voltage signal, amplifies the signal to output converting and amplifying unit 650 to convert the analog signal.

샘플링 및 홀딩부(610)는, 외부의 편광 검출기(601)로부터 전달된 출력 광신호의 최저점을 포착하는데 이용될 샘플링 트리거 신호를 제공하기 위한 샘플링 트리거 신호 발생부(611)와, 편광 검출기(601)로부터 전달된 출력 광신호의 이득을 증폭하기 위한 전치 증폭부(612)와, 샘플링 트리거 신호 발생부(611)로부터 제공된 샘플링 트리거 신호의 상승 엣지(rising edge)에서 전치 증폭부(612)에 의해 증폭된 출력 광신호의 최저점을 포착하여 샘플링 및 홀딩하기 위한 샘플링 및 홀딩기(613)를 구비한다.The sampling and holding unit 610 includes a sampling trigger signal generator 611 and a polarization detector 601 for providing a sampling trigger signal to be used for capturing the lowest point of the output optical signal transmitted from the external polarization detector 601. By the preamplifier 612 for amplifying the gain of the output optical signal transmitted from the &lt; RTI ID = 0.0 &gt;) &lt; / RTI &gt; and at the rising edge of the sampling trigger signal provided by the sampling trigger signal generator 611. A sampling and holding unit 613 is provided for capturing, sampling, and holding the lowest point of the amplified output optical signal.

아날로그 신호 처리부(620)는, 샘플링 및 홀딩부(610)의 샘플링 및 홀딩기(613)의 출력신호를 필터링하여 장애를 제거하는 필터링부(621)와, 필터링부(621)의 출력신호를 증폭하여 이득을 조절하기 위한 이득 조절부(622)와, 이득 조절부(622)로부터 출력된 아날로그 신호를 디지털 신호로 변환하기 위한 A/D 변환부(623)를 구비한다.The analog signal processor 620 may filter an output signal of the sampling and holding unit 613 of the sampling and holding unit 610 to remove an obstacle, and amplify the output signal of the filtering unit 621. A gain control unit 622 for adjusting the gain, and an A / D converter 623 for converting the analog signal output from the gain control unit 622 into a digital signal.

카운트 처리부(630)는, 아날로그 신호 처리부(620)의 출력신호를 카운팅하기에 적합한 신호로 변환하여 드라이빙(driving)하는 신호 드라이버(631)와, 신호 드라이버(631)를 통해 전달된 디지털 신호를 입력받아 업 카운트 및 다운 카운트를 제어하기 위한 업다운 카운트 제어부(632)와, 시스템 클럭을 발생하기 위한 시스템 클럭 발생부(633)와, 신호 드라이버(631)로부터 입력된 디진털 신호를 업다운 카운트 제어부(632)로 전달하며, 시스템 클럭 발생부(633)로부터 전달된 시스템 클럭 및 업다운 카운트 제어부(632)의 제어에 따라 업 카운트 또는 다운 카운트하여 카운트한 신호를 출력하는 프로세서(634)를 구비한다.The count processor 630 inputs a signal driver 631 for converting and driving the output signal of the analog signal processor 620 into a signal suitable for counting, and a digital signal transmitted through the signal driver 631. An up-down count control unit 632 for controlling the up count and down count, a system clock generator 633 for generating a system clock, and a digital signal input from the signal driver 631. And a processor 634 for outputting a counted up or down counted signal under the control of the system clock and up-down count control unit 632 transferred from the system clock generator 633.

디지털 신호 처리부(640)는, 카운트 처리부(630)에 의해 카운트된 디지털 신호를 래치하기 위한 래치부(641)와, 기준전압 발생부(617)로부터 전달된 기준전압에 따라, 래치부(641)에 의해 래치된 디지털 신호를 아날로그 신호로 변환하기 위한 D/A 변환부(642)를 구비한다.The digital signal processing unit 640 includes a latch unit 641 for latching the digital signal counted by the count processing unit 630 and a latch unit 641 in accordance with the reference voltage transmitted from the reference voltage generator 617. And a D / A conversion section 642 for converting the digital signal latched by the &lt; RTI ID = 0.0 &gt;

신호 변환 및 증폭부(650)는, 디지털 신호 처리부(640)로부터 출력된 전류 신호를 전압 신호로 변환하기 위한 전류/전압 변환부(651)와, 전류/전압 변환부(651)의 출력신호를 증폭하여 이득을 조절하기 위한 이득 조절부(652)를 구비한다.The signal converter and amplifier 650 is configured to convert the current signal output from the digital signal processor 640 into a voltage signal, and outputs the output signal of the current / voltage converter 651 and the current / voltage converter 651. A gain adjusting unit 652 for amplifying and adjusting gain is provided.

상기한 바와 같은 구조를 갖는 본 발명의 광변조기의 바이어스 안정화 장치에 대한 동작을 상세하게 설명하면 다음과 같다.Referring to the operation of the bias stabilization device of the optical modulator of the present invention having the structure as described above in detail as follows.

샘플링 트리거 신호 발생부(611)는 상기 도 4에 도시된 바와 같이 전기적 입력 데이터 신호(DATA)로부터 역데이터 신호(/DATA)를 얻고, 패킷(packet) 데이터 신호의 동기를 위한 시스템 클럭 신호와 논리곱 연산 작용을 통하여, 편광 검출기(PD : Polarization Detector)(601)의 출력 광신호의 오프상태를 포착하기 위한 ECL(Emitter coupled logic) 트리거 신호를 샘플링 및 홀딩기(630)로 제공한다.The sampling trigger signal generator 611 obtains the inverse data signal / DATA from the electrical input data signal DATA as shown in FIG. 4, and the system clock signal and logic for synchronizing the packet data signal. Through the multiplication operation, an ECL (Emitter coupled logic) trigger signal for capturing the off state of the output optical signal of the polarization detector (PD) 601 is provided to the sampling and holding unit 630.

전치 증폭부(612)는 입력단에서 50Ω으로 임피던스 정합되는 20 Mb/s의 편광 검출기(601)로부터 입력되는 미소 전류의 이득을 20dB 정도의 높은 신호대 잡음비(S/N : signal to noise)까지 증폭하여 샘플링 및 홀딩기(613)로 전달한다.The preamplifier 612 amplifies the gain of the micro current input from the 20 Mb / s polarization detector 601 that is impedance matched to 50 Ω at the input terminal to a high signal-to-noise ratio (S / N) of about 20 dB. Transfer to sampling and holding machine 613.

샘플링 및 홀딩기(613)는, 임의의 시간 구간내에서 최종 입력 신호 레벨의 최저점을 기억하기 위한 아날로그 메모리 기능을 하며, 전치 증폭부(612)에 의해 20dB까지 증폭된 20 MHz 내지 200 MHz의 편광 검출 신호에 대해, 샘플링 트리거 신호 발생부(611)로부터 제공된 샘플 트리거 신호(Sample triggering signal)의 상승 엣지(rising edge)에서 트리거하여 출력광 데이터의 최저점을 포착하고, 그 신호 전압 레벨을 내부의 커패시터(도시되지 않았음)에 지속적으로 저장한다.The sampling and holding unit 613 functions as an analog memory for storing the lowest point of the final input signal level within an arbitrary time interval, and has a polarization of 20 MHz to 200 MHz amplified to 20 dB by the preamplifier 612. The detection signal is triggered at the rising edge of the sample triggering signal provided from the sampling trigger signal generator 611 to capture the lowest point of the output light data, and the signal voltage level is set to an internal capacitor. Store continuously (not shown).

예로서, 샘플링 및 홀딩기(613)는, 최대 250 MHz의 추적 대역폭에 대한 샘플 및 홀드(Sample & Hold)의 획득 시간(Acquisition time)은 16 ns이고, 최대 6 ms 마다 메모리 내용의 갱신(update)이 가능한 AD9100(상용 제품임)을 사용한 것이다.For example, the sampling and holding unit 613 has an acquisition time of 16 ns for sample and hold for a tracking bandwidth of up to 250 MHz, and updates the memory contents every 6 ms. ), Which uses AD9100 (commercially available).

필터링부(621)는, 거의 직류에 가까운 맥류 신호 형태의 고속의 샘플링 및 홀딩기(613)의 출력 신호를, 1차적으로 커패시터와 저항으로 구성된 내부의 저역통과필터(도시되지 않았음)를 통해 필터링하여 리플(ripple)을 제거하고, 이렇게 리플을 제거한 후 2차적으로 내부에 구비된 반전 다중궤환(Multiple feedback) 저역통과필터를 통해 필터링하여 한번 더 정밀하게 공통모드 오차를 제거하여 이득 조절부(622)로 전달한다.Filtering unit 621, the output signal of the high-speed sampling and holding machine 613 in the form of a pulse signal almost close to direct current, primarily through an internal low pass filter (not shown) consisting of a capacitor and a resistor The ripple is removed by filtering, and the ripple is removed. Secondly, it is filtered through an inverted multiple feedback low pass filter provided therein to remove the common mode error more precisely. 622).

이렇게, 필터링부(621)에 의해 필터링된 신호는 이득 조절부(622)에 의해 적절한 수준까지 이득이 증폭 조절되어 A/D 변환부(623)로 전달된다. 여기서, 이득 조절부(622)는 비반전 모드에서 동작하는 내부에 구비된 증폭기를 통해 필터링부(621)로부터 출력된 신호의 이득을 증폭하는 것이다.In this way, the signal filtered by the filtering unit 621 is amplified and adjusted to an appropriate level by the gain adjusting unit 622 is transferred to the A / D converter 623. In this case, the gain adjusting unit 622 amplifies the gain of the signal output from the filtering unit 621 through an amplifier provided inside the non-inverting mode.

A/D 변환부(623)는 클럭의 상승 엣지(rising edge)에서 내부에서 자체적으로 발생하는 시퀀스(sequence)의 순서를 디지털 출력으로 다루는 방식으로, 1클럭 시간에 결정되는 순서가 1비트 값으로 출력되도록 한다. 즉, A/D 변환부(623)는 기준전압 발생부(617)로부터 발생된 기준전압에 따라, 이득 조절부(623)로부터 출력된 아날로그 신호를 디지털 신호로 변환하여 신호 드라이버(618)로 출력한다.The A / D converter 623 treats the sequence of the sequence generated internally at the rising edge of the clock as a digital output, and the order determined at one clock time is a 1-bit value. To be printed. That is, the A / D converter 623 converts the analog signal output from the gain adjuster 623 into a digital signal according to the reference voltage generated from the reference voltage generator 617 and outputs the digital signal to the signal driver 618. do.

이러한, 변환 동작을 수행 하는 상기 A/D 변환부에 대해 부연하여 설명한다.The A / D conversion unit performing the conversion operation will be described in detail.

A/D 변환부(623)는 인코팅 및 래치 기능을 통해 다음 클럭의 상승 엣지(rising edge)에서 제어에 의한 지연 시간을 거쳐 데이터를 출력하는데, 이때 A/D 변환부(623)를 20 Mb/s로 동작시키기 위해서는 1클럭이 50 ns로 되므로 한계의 폭(즉, 듀티율(duty ratio)이 50 %임)에 여유(즉, 25 ns 이하의 듀티 싸이클(duty cycle)임)가 있어야 데이터가 정상적으로 출력된다. 여기서, A/D 변환부(623)는 25 MHz 클럭 사용시 40 ns마다 1번 카운트하여 256회를 카운트하며, 풀 스케일(full scale)을 카운트하는데 10 μs가 소요된다.The A / D converter 623 outputs data through a delay time controlled by the control at the rising edge of the next clock through the encoding and latching functions. At this time, the A / D converter 623 is 20 Mb. In order to operate at / s, one clock is 50 ns, so there must be a margin (i.e. duty cycle of 25 ns or less) within the marginal width (i.e. the duty ratio is 50%). The output is normal. Here, the A / D converter 623 counts 256 times by counting once every 40 ns when using a 25 MHz clock, and it takes 10 μs to count the full scale.

그리고, A/D 변환부(623)는 직류일 경우 40 μs의 최대 변환시간을 가지므로, 최소한 1/40 μs 내지 25,000 회/s 연속적으로 변환이 가능하고, ±6V에서 동작할 때, 1비트 분해능은 50 mV(즉, 12 x (1/256) = 0.05V)가 된다. 만일, A/D 변환중 클럭이 정지되면, A/D 변환부(623)는 정지한 시점의 입력값을 유지하는데, 이는 전원 공급이 중단되지 않는한 최종 데이터로서 기억 유지된다.In addition, since the A / D converter 623 has a maximum conversion time of 40 μs in the case of DC, at least 1/40 μs to 25,000 times / s can be converted continuously, and when operating at ± 6 V, 1 bit The resolution is 50 mV (ie 12 x (1/256) = 0.05 V). If the clock is stopped during A / D conversion, the A / D converter 623 maintains the input value at the time of stopping, which is stored as final data unless power supply is interrupted.

기준 전압 발생부(617)는 기준전압을 A/D 변환부(623)와 D/A 변환부(642)로 제공하는 것으로서, 기준 전압 발생부(617)는 변환된 출력 전압값을 내부의 반전 증폭기(도시되지 않았음)를 이용하여 수배의 적정 증폭도로 조절하여 외부의 광변조기에 공급되는 기준 전압 값을 조절하는 기능을 포함한다. 또한, 기준 전압 발생부(617)는 이득 제어 및 영점 조절을 위하여 초 저잡음 정밀 고속 연산 증폭기를 사용하여 정확도와 신뢰도를 향상시킬 수 있다.The reference voltage generator 617 provides a reference voltage to the A / D converter 623 and the D / A converter 642. The reference voltage generator 617 inverts the converted output voltage value therein. An amplifier (not shown) includes a function of adjusting a reference voltage value supplied to an external optical modulator by adjusting to an appropriate amplification factor of several times. In addition, the reference voltage generator 617 may improve accuracy and reliability by using an ultra low noise precision high speed operational amplifier for gain control and zero adjustment.

신호 드라이버(631)는 데이터 버스의 어드레스 및 제어 신호를 드라이빙(driving)하기 위한 것으로서, A/D 변환부(623)에 의해 변환된 디지털 신호가 들어오면 버스를 통해 어드레스를 입력받아 프로세서(634)로 하여금 읽기 가능(read enable)한 상태가 되도록 하여 전달하고, 프로세서(634)가 D/A 변환부(642)로 데이터를 전달할 때 래치부(641)에 쓰기 가능(write enable)한 상태가 되도록 하는 기능을 한다. 예로서, 신호 드라이버(631)는 74AC244(상용 제품임) 등이 사용될 수 있다.The signal driver 631 is for driving an address and a control signal of a data bus. When a digital signal converted by the A / D converter 623 is input, the signal driver 631 receives an address through the bus and receives a processor 634. The processor 634 to be in a read enable state, and when the processor 634 transfers data to the D / A converter 642, the processor 634 becomes write enable to the latch unit 641. Function. As an example, 74AC244 (commercially available) or the like may be used for the signal driver 631.

업다운 카운트 제어부(632)는, 프로세서(634)를 통해 현재 들어온 출력 광신호 값이 이전에 들어온 입력 기준신호 값보다 클 때, 내부에 구비된 비교기의 출력값이 로우(Low)가 되어 프로세서(634)가 다운(DOWN) 카운트 모드로 동작하도록 제어하고, 만일 프로세서(634)를 통해 현재 들어온 출력 광신호 값이 이전에 들어온 입력 기준신호 값보다 작을 때는, 내부에 구비된 상기 비교기의 출력값이 하이(High)가 되어 입력 값에 도달할 때 까지 프로세서(634)가 업 카운트 모드로 동작하도로 제어한다.When the output optical signal value currently input through the processor 634 is greater than the input reference signal value previously input through the processor 634, the up-down count control unit 632 turns the output value of the comparator included therein to be low, thereby processing the processor 634. Is operated in the DOWN count mode, and if the output optical signal value currently input through the processor 634 is smaller than the input reference signal value previously input, the output value of the comparator provided therein is high. Until the input value is reached, the processor 634 controls to operate in the up count mode.

그리고, 프로세서(634)를 통해 전달된 입력 데이터가 기준 값과 같아 졌을 때, 업다운 카운트 제어부(632)의 내부에 구비된 비교기의 출력은 그 상태를 유지하도록 동작하기 위해 내부의 스위치를 이용하여 출력광의 동작점을 원하는 최저점에 갖다 위치시키므로써 초기 동작점을 설정하는 기능을 제공하며, 이 후 초기 동작점으로부터 크게 벗어나지 않게 된다. 또한, 업다운 카운트 제어부(632)는 8비트씩 어드레스 카운트를 업 카운트 또는 다운 카운트하여 카운트 비트가 증가하면, 기준 전압은 입력 데이터 전압보다 크고, 내부의 비교기는 로우(Low)로 스위칭되어 하강 방향으로 카운트하도록 프로세서(634)를 제어한다.When the input data transmitted through the processor 634 becomes equal to the reference value, the output of the comparator included in the up-down count control unit 632 is output by using an internal switch to operate to maintain the state. By positioning the operating point of the light to the desired lowest point provides a function to set the initial operating point, after which it does not deviate significantly from the initial operating point. In addition, the up-down count control unit 632 up-counts or down-counts the address count by 8 bits, and when the count bit increases, the reference voltage is larger than the input data voltage, and the internal comparator is switched low to move in the downward direction. Processor 634 is controlled to count.

프로세서(634)는 시스템 클럭 발생부(633)로부터 제공된 시스템 클럭에 따라, 신호 드라이버(631)로부터 전달된 신호를 업다운 카운트 제어부(632)로 전달하면서, 업다운 카운트 제어부(632)에 의해 제어되어 데이터를 업 카운트하거나 또는 다운 카운트하여 래치부(641)로 출력한다.The processor 634 is controlled by the up-down count control unit 632 while transferring a signal transmitted from the signal driver 631 to the up-down count control unit 632 according to the system clock provided from the system clock generation unit 633. Up count or down count is output to the latch unit 641.

이와 같은 동작을 수행하는 프로세서(634)를 부연하여 설명한다.The processor 634 which performs such an operation will be described in detail.

프로세서(634)는 리셋(reset)시 신호 드라이버(631)를 통해 전달된 8비트의 디지털 데이터를 내부의 소프트웨어에 의해 프로그램 카운터 및 스택 포인터(stack point)로부터 맨 처음 읽어서 일시에 내부의 메모리에 저장하고, 이 후 들어오는 신호 레벨을 읽어서 내부 레지스터에 저장한 다음, 서로 비교하여 현재 들어온 입력 신호(B)와 이전에 들어온 데이터(A)를 비교하여 양(+) 방향으로 카운트할 것인가 음(-) 방향으로 카운트할 것인가를 도 5에 도시된 것처럼 신호의 하강곡선 및 상승곡선에서 각각 결정하고 제어한다.The processor 634 first reads the 8-bit digital data transmitted through the signal driver 631 from the program counter and the stack pointer by internal software and resets the data to the internal memory at a time. After that, the incoming signal level is read and stored in the internal register. Then, the current input signal B and the previously entered data A are compared and counted in the positive direction. Whether to count in the direction is determined and controlled respectively in the falling curve and the rising curve of the signal as shown in FIG.

즉, 프로세서(634)는, 상승곡선에서 A<B인 경우에 출력을 감소시키도록 다운 카운트 모드로 제어하고, A>B인 경우에는 출력을 증가시키도록 업 카운트 모드로 제어하고, 또는 A=B인 경우에는 현재의 신호 레벨을 유지하는 방법으로 항상 출력광 신호의 '0'점 부근에서 지속적으로 동작 최저점을 유지하도록 동작한다. 한편, 하강곡선에서는 반대적인 논리가 성립된다. 즉, 출력 광신호의 상승곡선에서는 데이터 A는 '+' 기준값을 갖고, 하강곡선에서는 '-' 기준값을 가지고 있는 것에 유의하면 이러한 논리는 이해하기가 쉽다.That is, the processor 634 controls the down count mode to decrease the output when A <B in the rising curve, and controls the up count mode to increase the output when A> B, or A = In the case of B, the current signal level is maintained in such a manner that the lowest point is continuously maintained near the zero point of the output light signal. On the other hand, the opposite logic holds in the downward curve. That is, this logic is easy to understand when it is noted that the data A has a '+' reference value in the rising curve of the output optical signal and the '-' reference value in the falling curve.

한편, 데이터가 들어오지 않는 경우에는, 최종적으로 들어온 레벨을 유지하여 다음에 들어올 신호레벨(휴지 시간100 ns 정도)에 대한 비교 기준으로 삼는다.On the other hand, when data does not come in, the level finally entered is maintained and used as a comparison reference for the next signal level (about 100 ns pause time).

예로서, 프로세서(634)는 출력 광신호의 최저점 추적을 위한 알고리즘을 처리하기 위한 2 Kbyte의 플래시 메모리를 내장한 앳멜(ATMEL)사의 저가형 AT89C2051(사용제품임)가 사용 가능하다.For example, the processor 634 may use ATEL's low-cost AT89C2051 (used product), which incorporates a 2 Kbyte flash memory for processing an algorithm for tracking the lowest point of the output optical signal.

래치부(641)는 프로세서(634)에 의해 업 카운트 또는 다운카운된 데이터를 래치하고, 프로세서(634)에 의해 제어되어 다음 클럭의 상승 엣지에서 D/A 변환부(642)로 디지털 데이터를 출력한다.The latch unit 641 latches data counted up or down by the processor 634 and is controlled by the processor 634 to output digital data to the D / A converter 642 at the rising edge of the next clock. do.

D/A 변환부(642)는 기준전압 발생부(617)로부터 제공된 기준전압에 따라, 래치부(641)로부터 입력되는 디지털 신호를 아날로그 신호로 변환하여 전류/전압 변환부(651)로 전달한다. 여기서, D/A 변환부(623)에 의해 변환된 아날로그 신호는 프로세서(634)의 카운트 값에 일치하는 바이어스 전류 값이다.The D / A converter 642 converts the digital signal input from the latch unit 641 into an analog signal according to the reference voltage provided from the reference voltage generator 617, and transmits the digital signal to the current / voltage converter 651. . Here, the analog signal converted by the D / A converter 623 is a bias current value corresponding to the count value of the processor 634.

한편, D/A 변환부(642)는 A/D 변환부(623)와 동일한 클럭 타이밍 소자를 사용한다.On the other hand, the D / A converter 642 uses the same clock timing element as the A / D converter 623.

전류/전압 변환부(651)는 D/A 변환부(642)로부터 전달된 전류 값을 내부에 구비된 반전 증폭기를 통해 부하조건에 맞추어서 전압 값으로 변환하여 이득 조절부(652)로 출력한다.The current / voltage converter 651 converts the current value transferred from the D / A converter 642 into a voltage value in accordance with the load condition through an inverting amplifier provided therein and outputs it to the gain controller 652.

이득 조절부(652)는 전류/전압 변환부(651)로부터 전달된 전압을 증폭하여 이득을 조절하여 출력하는데, 이렇게 이득 조절부(652)에 의해 이득이 조절되어 출력된 신호는 광변조기의 바이어스로서 입력된다.The gain adjuster 652 amplifies the voltage transmitted from the current / voltage converter 651 to adjust the gain and outputs the gain. The gain is adjusted by the gain adjuster 652 and the output signal is biased by the optical modulator. Is input as.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이 본 발명은, 버스트 모드 트래픽(Burst Mode Traffic) 특성을 갖는 출력 광신호의 최저점을 이용하여 광변조기의 출력 특성을 안정화시키므로써, 출력 광신호의 트래픽 특성과는 무관하게 적응적 바이어스를 정확하고 안정되게 제어할 수 있고, 또한 버스트 모드의 변조 신호에 대처할 수 있으며, 특히 정확성 및 고속성의 바이어스 안정화 효과를 얻을 수 있을 뿐만아니라, 특히 전송장치는 물론이고 광교환 시스템에서 폭넓게 적용될 수 있는 효과가 있다.As described above, the present invention stabilizes the output characteristics of the optical modulator by using the lowest point of the output optical signal having the burst mode traffic characteristic, thereby adaptively independent of the traffic characteristics of the output optical signal. It is possible to control the bias accurately and stably, and to cope with the modulated signal in the burst mode, and to obtain the bias stabilization effect of the accuracy and the high speed, in particular, and to be widely applied in the optical exchange system as well as the transmission device. It has an effect.

Claims (7)

광변조기의 바이어스를 안정화시키기 위한 바이어스 안정화 장치에 있어서,In the bias stabilizer for stabilizing the bias of the optical modulator, 내부에서 발생된 샘플링 트리거(sampling trigger) 신호에 따라, 외부로부터 입력된 출력 광신호의 최저점을 포착하여 샘플링 및 홀딩(holding)하기 위한 샘플링 및 홀딩수단;Sampling and holding means for capturing, sampling and holding the lowest point of an output optical signal input from the outside according to a sampling trigger signal generated therein; 기준전압을 발생하기 위한 기준전압 발생수단;Reference voltage generating means for generating a reference voltage; 상기 샘플링 및 홀딩수단로부터 출력된 아날로그 신호를 필터링에 의해 장애를 제거하여 증폭한 후, 상기 기준전압에 따라 디지털 신호로 변환하는 아날로그 신호 처리수단;Analog signal processing means for amplifying the analog signal output from the sampling and holding means by filtering to remove the obstacle, and converting the analog signal into a digital signal according to the reference voltage; 상기 아날로그 신호 처리수단의 출력신호를 입력받아, 업(UP) 카운트 및 다운(DOWN) 카운트하여 카운트한 신호를 출력하는 카운트 처리수단;Count processing means for receiving an output signal of the analog signal processing means and outputting a counted signal by counting up and down counting; 상기 카운트 처리수단에 의해 카운트된 디지털 신호를 래치하여, 상기 기준전압에 따라 아날로그 신호로 변환하는 디지털 신호 처리수단; 및Digital signal processing means for latching the digital signal counted by the count processing means and converting the digital signal into an analog signal according to the reference voltage; And 상기 디지털 신호 처리수단의 출력신호를 전압 신호로 변환한 후 증폭하여 출력하는 신호 변환 및 증폭수단Signal conversion and amplification means for converting the output signal of the digital signal processing means into a voltage signal and then amplified and output 을 포함하여 이루어진 출력 광신호의 최저점을 이용한 광변조기의 바이어스 안정화 장치.Bias stabilization device of the optical modulator using the lowest point of the output optical signal comprising a. 제 1 항에 있어서,The method of claim 1, 상기 샘플링 및 홀딩수단은,The sampling and holding means, 상기 출력 광신호의 최저점을 포착하는데 이용될 상기 샘플링 트리거 신호를 제공하기 위한 샘플링 트리거 신호 발생수단;Sampling trigger signal generating means for providing the sampling trigger signal to be used to capture the lowest point of the output optical signal; 상기 출력 광신호의 이득을 증폭하기 위한 증폭수단; 및Amplifying means for amplifying the gain of the output optical signal; And 상기 샘플링 트리거 신호의 상승 엣지(rising edge)에서 상기 증폭수단에 의해 증폭된 출력 광신호의 최저점을 포착하여 샘플링 및 홀딩하기 위한 샘플링 및 홀딩부Sampling and holding unit for capturing, sampling and holding the lowest point of the output optical signal amplified by the amplifying means at the rising edge of the sampling trigger signal 를 포함하여 이루어진 출력 광신호의 최저점을 이용한 광변조기의 바이어스 안정화 장치.Bias stabilization device of the optical modulator using the lowest point of the output optical signal comprising a. 제 1 항에 있어서,The method of claim 1, 상기 아날로그 신호 처리수단은,The analog signal processing means, 상기 샘플링 및 홀딩수단의 출력신호를 필터링하여 장애를 제거하는 필터링수단;Filtering means for filtering an output signal of the sampling and holding means to remove an obstacle; 상기 필터링수단의 출력신호를 증폭하여 이득을 조절하기 위한 제 1 이득 조절수단; 및First gain adjusting means for amplifying the output signal of the filtering means to adjust the gain; And 상기 제 1 이득 조절수단으로부터 출력된 아날로그 신호를 디지털 신호로 변환하기 위한 아날로그/디지털 변환수단Analog / digital converting means for converting the analog signal output from the first gain adjusting means into a digital signal 을 포함하여 이루어진 출력 광신호의 최저점을 이용한 광변조기의 바이어스 안정화 장치.Bias stabilization device of the optical modulator using the lowest point of the output optical signal comprising a. 제 1 항에 있어서,The method of claim 1, 상기 카운트 처리수단은,The count processing means, 상기 아날로그 신호 처리수단의 출력신호를 카운트하기에 적합한 신호로 변환하여 드라이빙(driving)하는 신호 드라이빙수단;Signal driving means for converting and driving the output signal of the analog signal processing means into a signal suitable for counting; 상기 신호 드라이빙수단을 통해 전달된 디지털 신호를 입력받아 상기 업 카운트 및 다운 카운트를 제어하기 위한 업다운 카운트 제어수단;Up-down count control means for controlling the up count and down count by receiving a digital signal transmitted through the signal driving means; 시스템 클럭을 발생하기 위한 시스템 클럭 발생수단; 및System clock generating means for generating a system clock; And 상기 신호 드라이빙수단으로부터 디진털 신호를 입력받아, 상기 시스템 클럭과 상기 업다운 카운트 제어수단의 제어에 따라 업 카운트 및 다운 카운트하여 카운트한 신호를 출력하는 카운트 처리부A count processor which receives a digital signal from the signal driving means and outputs a counted up and down counted signal according to control of the system clock and the up-down count control means 를 포함하여 이루어진 출력 광신호의 최저점을 이용한 광변조기의 바이어스 안정화 장치.Bias stabilization device of the optical modulator using the lowest point of the output optical signal comprising a. 제 1 항에 있어서,The method of claim 1, 상기 디지털 신호 처리수단은,The digital signal processing means, 상기 카운트 처리수단에 의해 카운트된 디지털 신호를 래치하기 위한 래치수단; 및Latch means for latching a digital signal counted by said count processing means; And 상기 기준전압에 따라, 상기 래치수단에 의해 래치된 디지털 신호를 아날로그 신호로 변환하기 위한 디지털/아날로그 변환수단Digital / analog converting means for converting the digital signal latched by the latching means into an analog signal according to the reference voltage 을 포함하여 이루어진 출력 광신호의 최저점을 이용한 광변조기의 바이어스 안정화 장치.Bias stabilization device of the optical modulator using the lowest point of the output optical signal comprising a. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 디지털 신호 처리수단으로부터 출력된 신호는 전류 신호인 것을 특징으로 하는 출력 광신호의 최저점을 이용한 광변조기의 바이어스 안정화 장치.And a signal output from the digital signal processing means is a current signal. 제 6 항에 있어서,The method of claim 6, 상기 신호 변환 및 증폭수단은,The signal conversion and amplification means, 상기 디지털 신호 처리수단으로부터 출력된 전류 신호를 전압 신호로 변환하기 위한 전류/전압 변환수단; 및Current / voltage conversion means for converting the current signal output from the digital signal processing means into a voltage signal; And 상기 전류/전압 변환수단의 출력신호를 증폭하여 이득을 조절하기 위한 제 2 이득 조절수단Second gain adjusting means for amplifying the output signal of the current / voltage converting means to adjust the gain 을 포함하여 이루어진 출력 광신호의 최저점을 이용한 광변조기의 바이어스 안정화 장치.Bias stabilization device of the optical modulator using the lowest point of the output optical signal comprising a.
KR1019980037782A 1998-09-14 1998-09-14 Bias Stabilizer of Optical Modulator Using Lowest Point of Output Optical Signal KR100277716B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037782A KR100277716B1 (en) 1998-09-14 1998-09-14 Bias Stabilizer of Optical Modulator Using Lowest Point of Output Optical Signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037782A KR100277716B1 (en) 1998-09-14 1998-09-14 Bias Stabilizer of Optical Modulator Using Lowest Point of Output Optical Signal

Publications (2)

Publication Number Publication Date
KR20000019603A KR20000019603A (en) 2000-04-15
KR100277716B1 true KR100277716B1 (en) 2001-01-15

Family

ID=19550486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037782A KR100277716B1 (en) 1998-09-14 1998-09-14 Bias Stabilizer of Optical Modulator Using Lowest Point of Output Optical Signal

Country Status (1)

Country Link
KR (1) KR100277716B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450745B1 (en) * 2001-12-07 2004-10-01 한국전자통신연구원 Apparatus and method for controlling electro-optic modulator

Also Published As

Publication number Publication date
KR20000019603A (en) 2000-04-15

Similar Documents

Publication Publication Date Title
KR20000015620A (en) Bias stabilization of optical modulator using sample and hold method
GB2236636A (en) Level control for modulating r.f.
JP2001502156A (en) Digital signal amplifier
US20220317378A1 (en) Photonics stabilization circuitry
KR900008413B1 (en) Circuit arrangement for converting an information signal into a rectargnlar signal
US6583882B2 (en) Apparatus and method using digitally controlled integration for signal detection with improved noise characteristics
KR100277716B1 (en) Bias Stabilizer of Optical Modulator Using Lowest Point of Output Optical Signal
EP3178165B1 (en) System and method for modulation and demodulation
Ezekwe Readout techniques for high-Q micromachined vibratory rate gyroscopes
US4894525A (en) Optical power control device for semiconductor light emitting element
US7671692B2 (en) Apparatus and method for compensating carrier feedthrough in quadrature modulation system
KR19990015182A (en) Design Variable Error Compensation Circuit of Chip with Filter and Boost Circuit
JP2932044B2 (en) Signal conditioning circuit
JPH0254695B2 (en)
US7015850B2 (en) Bandwidth limited sampling circuit of high linearity
JPH0612639B2 (en) Signal sampler
CN111049492B (en) Loss point compensation circuit of chopped mode digital integrating circuit
EP1130817A2 (en) Optical modulator including a self optimized RF input driver
JP3257083B2 (en) Automatic gain control circuit
JP2015128249A (en) Analog signal processing circuit
CN113824507B (en) Transmitter for optical communication and offset point compensation device and method
EP2783368A1 (en) Voltage sensing circuit with reduced susceptibility to gain drift
JP2005123350A (en) Average power detecting circuit, laser diode driving circuit and light transmitting module
JPS6369336A (en) Optical reception circuit
JP2874700B2 (en) AGC circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070919

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee