KR100271634B1 - Delay apparatus - Google Patents

Delay apparatus Download PDF

Info

Publication number
KR100271634B1
KR100271634B1 KR1019970058953A KR19970058953A KR100271634B1 KR 100271634 B1 KR100271634 B1 KR 100271634B1 KR 1019970058953 A KR1019970058953 A KR 1019970058953A KR 19970058953 A KR19970058953 A KR 19970058953A KR 100271634 B1 KR100271634 B1 KR 100271634B1
Authority
KR
South Korea
Prior art keywords
charging unit
inverting
output signal
delay
inverts
Prior art date
Application number
KR1019970058953A
Other languages
Korean (ko)
Other versions
KR19990039013A (en
Inventor
김승봉
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970058953A priority Critical patent/KR100271634B1/en
Publication of KR19990039013A publication Critical patent/KR19990039013A/en
Application granted granted Critical
Publication of KR100271634B1 publication Critical patent/KR100271634B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/0013—Avoiding variations of delay due to power supply

Abstract

PURPOSE: A delayer is provided to secure margin of AC(alternate current) parameter and to reduce current loss by providing constant delay time without regard to outside voltage and restoring to the outside voltage after delaying. CONSTITUTION: A first inversion and charging unit(10) inverts and charges an input signal, and delays it for a determined time. A second inversion and charging unit(11) inverts and charges the output signal of the first inversion and charging unit(10), and delays it for a determined time. A third inversion and charging unit(12) inverts and charges the output signal of the second inversion and charging unit(11), and delays it for a determined time. A fourth inversion and charging unit(13) inverts and charges the output signal of the third inversion and charging unit(12), and delays it for a determined time. A delay voltage controller(20) compares the input signal and the output signal of the fourth inversion and charging unit(13), and controls delay voltages of the first, second, third and fourth inversion and charging unit(10,11,12,13).

Description

지연장치{DELAY APPARATUS}Delay device {DELAY APPARATUS}

본 발명은 지연장치에 관한 것으로, 특히 외부전압에 관계없이 일정한 지연을 발생하고 동작을 하지 않는 동안에는 정전압회로에 의한 영향을 배제할 수 있도록 한 지연장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a delay device, and more particularly, to a delay device capable of eliminating the influence of a constant voltage circuit while generating a constant delay regardless of an external voltage and not operating.

도1은 종래 지연장치의 구성을 보인 회로도로서, 이에 도시된 바와같이 신호(IN)를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제1 반전 및 충전부(10)와; 상기 제1 반전 및 충전부(10)의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제2 반전 및 충전부(11)와; 상기 제2 반전 및 충전부(11)의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제3 반전 및 충전부(12)와; 상기 제3 반전 및 충전부(12)의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제4 반전 및 충전부(13)로 구성되며, 상기 제1 반전 및 충전부(10)는 소스에 전원전압(VCC)이 인가된 피모스트랜지스터(P10)의 드레인을 소스가 접지된 엔모스트랜지스터(N10)의 드레인에 접속하고, 그 접속점에 일측이 접지(VSS)된 콘덴서(C11)를 접속하며, 상기 엔모스트랜지스터(N10) 및 피모스트랜지스터(P10)의 게이트에는 입력신호(IN)가 인가되도록 구성된다.1 is a circuit diagram showing a configuration of a conventional delay apparatus, as shown therein, a first inverting and charging unit 10 which receives a signal IN, inverts and charges it, and then delays a predetermined time; A second inverting and charging unit (11) which receives the output signal of the first inverting and charging unit (10), inverts and charges it, and then delays a predetermined time; A third inverting and charging unit 12 which receives an output signal of the second inverting and charging unit 11, inverts and charges the output signal, and then delays a predetermined time; The fourth inverting and charging unit 13 receives an output signal of the third inverting and charging unit 12, inverts and charges the output signal, and then delays the predetermined time. The first inverting and charging unit 10 supplies power to a source. The drain of the PMOS transistor P10 to which the voltage VCC is applied is connected to the drain of the NMOS transistor N10 whose source is grounded, and the capacitor C11 of one side (VSS) is connected to the connection point thereof. The input signal IN is applied to the gates of the NMOS transistor N10 and the PMOS transistor P10.

상기 제2,제3,제4 반전 및 충전부(11~13)는 상기 제1 반전 및 충전부(10)와 동일하게 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.The second, third, and fourth inverting and charging units 11 to 13 are configured in the same manner as the first inverting and charging unit 10, and the operation of the conventional apparatus configured as described above will be described.

먼저, 입력신호(IN)가 저전위에서 고전위로 천이되면 이 고전위에 의해 제1 반전 및 충전부(10)의 피모스트랜지스터(P10)는 턴오프되고 엔모스트랜지스터(N10)는 턴온된다.First, when the input signal IN transitions from the low potential to the high potential, the PMOS transistor P10 of the first inverting and charging unit 10 is turned off by the high potential, and the NMOS transistor N10 is turned on.

이에따라, 제1 반전 및 충전부(10)의 커패시터(C11)에 충전된 전압이 상기 엔모스트랜지스터(N10)를 통해 접지(VSS)되어 상기 제1 반전 및 충전부(10)는 저전위를 출력한다.Accordingly, the voltage charged in the capacitor C11 of the first inverting and charging unit 10 is grounded VSS through the NMOS transistor N10 so that the first inverting and charging unit 10 outputs a low potential.

이때, 상기 제1 반전 및 충전부(10)의 저전위에 의해 제2 반전 및 충전부(11)의 피모스트랜지스터(P11)는 턴온되고 엔모스트랜지스터(N11)는 턴오프된다.At this time, the PMOS transistor P11 of the second inversion and charging unit 11 is turned on by the low potential of the first inversion and charging unit 10, and the NMOS transistor N11 is turned off.

이에따라, 전원전압(VCC)이 상기 제2 반전 및 충전부(11)의 피모스트랜지스터(P11)를 통해 커패시터(C12)에 충전되며, 또한 그 전원전압(VCC)이 제3 반전 및 충전부(12)에 입력된다.Accordingly, the power source voltage VCC is charged to the capacitor C12 through the PMOS transistor P11 of the second inverting and charging unit 11, and the power source voltage VCC is also charged to the third inverting and charging unit 12. Is entered.

이후, 상기 제3 반전 및 충전부(12)는 상기 전원전압(VCC)에 의해 엔모스트랜지스터(N12)는 턴온되고 피모스트랜지스터(P12)는 턴오프되어 커패시터(C13)에 충전된 전압이 상기 엔모스트랜지스터(N12)를 통하여 접지(VSS)되어 상기 제3 반전 및 충전부(12)는 저전위를 출력한다.Thereafter, the third inverting and charging unit 12 turns on the NMOS transistor N12 by the power supply voltage VCC and the PMOS transistor P12 is turned off so that the voltage charged in the capacitor C13 is turned on. The third inverting and charging unit 12 outputs a low potential by being grounded VSS through the MOS transistor N12.

이에따라, 제4 반전 및 충전부(13)는 상기 제3 반전 및 충전부(12)의 저전위에 의해 엔모스트랜지스터(N13)는 턴오프되고 피모스트랜지스터(P13)는 턴온되어 전원전압(VCC)이 피모스트랜지스터(P13)를 통하여 커패시터(C14)에 충전됨과 아울러 그 전원전압(VCC)을 출력한다.Accordingly, in the fourth inverting and charging unit 13, the NMOS transistor N13 is turned off and the PMOS transistor P13 is turned on by the low potential of the third inverting and charging unit 12, so that the power supply voltage VCC is avoided. The capacitor C14 is charged through the MOS transistor P13 and the power supply voltage VCC is output.

이때, 입력신호(IN)가 저전위에서 고전위로 천이되거나 또는 고전위에서 저전위로 천이되면 상기 제1~제4 반전 및 충전부(10~13)에 걸려있는 전원전압(VCC)에 의해 소정시간 지연되어 출력신호(OUT)가 저전위에서 고전위로 천이되거나 고전위에서 저전위로 천이된다.At this time, when the input signal IN transitions from the low potential to the high potential or transitions from the high potential to the low potential, the output is delayed by a predetermined time by the power supply voltage VCC applied to the first to fourth inverting and charging units 10 to 13. The signal OUT transitions from low potential to high potential or from high potential to low potential.

그러나, 상기와 같이 동작하는 종래 장치는 전원전압에 따라 지연시간이 크게 변화되어 칩을 설계함에 있어서 교류 파라미터의 마진확보에 어려움이 발생할 수 있는 문제점이 있었다.However, the conventional device operating as described above has a problem that the delay time is greatly changed according to the power supply voltage, so that the margin of the AC parameter may be difficult in designing the chip.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 지연동작을 하는 동안에 외부에서 걸리는 전원전압에 상관없이 일정한 지연시간을 구현할 수 있도록 한 지연장치를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a delay device capable of implementing a constant delay time regardless of a power supply voltage applied from the outside during a delay operation.

도 1은 종래 지연장치의 구성을 보인 회로도.1 is a circuit diagram showing the configuration of a conventional delay device.

도 2는 본 발명 지연장치의 구성을 보인 회로도.2 is a circuit diagram showing a configuration of the present invention delay apparatus.

도 3은 도2에 있어서, 각 부분의 타이밍도.3 is a timing diagram of each part in FIG. 2;

*****도면의 주요부분에 대한 부호의 설명********** Description of the symbols for the main parts of the drawings *****

10~13:반전 및 충전부 20:지연전압제어부10 ~ 13: Inverting and charging part 20: Delay voltage control part

30:정격전압발생부30: rated voltage generator

상기와 같은 목적을 달성하기 위한 본 발명은 입력신호를 반전한 후 충전하여 소정시간 지연하는 제1 반전 및 충전부와; 상기 제1 반전 및 충전부의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제2 반전 및 충전부와; 상기 제2 반전 및 충전부의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제3 반전 및 충전부와; 상기 제3 반전 및 충전부의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제4 반전 및 충전부와; 상기 입력신호와 상기 제4 반전 및 충전부의 출력신호를 입력받아 이를 비교하여 상기 제1,제2,제3,제4 반전 및 충전부의 지연전압을 제어하는 지연전압제어부로 구성한 것을 특징으로 한다.The present invention for achieving the above object is the first inverting and charging unit for inverting the input signal and then charging by delaying a predetermined time; A second inverting and charging unit which receives an output signal of the first inverting and charging unit and inverts and charges the output signal to delay the predetermined time; A third inverting and charging unit which receives an output signal of the second inverting and charging unit, inverts and charges it, and then delays a predetermined time; A fourth inverting and charging unit which receives an output signal of the third inverting and charging unit, inverts and charges the output signal, and then delays a predetermined time; And a delay voltage controller configured to control the delay voltages of the first, second, third, and fourth inverters and the charger by receiving the input signal and the output signals of the fourth inverter and the charger.

이하, 본 발명에 의한 지연장치의 실시예에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the operation and effects of the embodiment of the delay apparatus according to the present invention will be described in detail.

도2는 본 발명 지연장치의 일 실시예의 구성을 보인 회로도로서, 이에 도시한 바와같이 입력신호(IN)를 반전한 후 충전하여 소정시간 지연하는 제1 반전 및 충전부(10)와; 상기 제1 반전 및 충전부(10)의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제2 반전 및 충전부(11)와; 상기 제2 반전 및 충전부(11)의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제3 반전 및 충전부(12)와; 상기 제3 반전 및 충전부(12)의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제4 반전 및 충전부(13)와; 상기 입력신호(IN)와 상기 제4 반전 및 충전부(13)의 출력신호(OUT)를 입력받아 이를 비교하여 상기 제1,제2,제3,제4 반전 및 충전부(10~13)의 지연전압을 제어하는 지연전압제어부(20)로 구성한다.FIG. 2 is a circuit diagram showing an embodiment of a delay apparatus of the present invention, as shown in FIG. 2, which includes a first inversion and charging unit 10 that inverts and then charges an input signal IN to delay a predetermined time; A second inverting and charging unit (11) which receives the output signal of the first inverting and charging unit (10), inverts and charges it, and then delays a predetermined time; A third inverting and charging unit 12 which receives an output signal of the second inverting and charging unit 11, inverts and charges the output signal, and then delays a predetermined time; A fourth inverting and charging unit 13 which receives an output signal of the third inverting and charging unit 12, inverts and charges the output signal, and delays a predetermined time; The input signal IN and the output signal OUT of the fourth inverting and charging unit 13 are received and compared with each other to delay the first, second, third, and fourth inverting and charging units 10 to 13. It consists of a delay voltage control unit 20 for controlling the voltage.

상기 지연전압제어부(20)는 입력신호(IN)와 상기 제4 반전 및 충전부(13)의 출력신호(OUT)를 입력받아 이를 익스쿨루씨브노아 연산하는 익스쿨루씨브노아게이트(EXNOR)와; 상기 익스쿨루씨브노아게이트(EXNOR)의 연산신호(N1)를 입력받아 이를 반전하는 인버터(IN1)와; 상기 인버터(IN1)의 출력신호에 의해 정격전압을 발생하는 정격전압발생부(30)와; 상기 인버터(IN1)의 출력신호에 의해 온/오프되어 상기 정격전압발생부(30)로부터 출력되는 정격전압을 도통 제어하는 피모스트랜지스터(P20)와; 상기 익스쿨루씨브노아게이트(EXNOR)의 출력신호에 의해 온/오프되어 전원전압(VCC)을 도통 제어하는 피모스트랜지스터(P21)로 구성하며, 이와 같이 구성한 본 발명의 동작을 도3의 타이밍도를 참조하여 설명하면 다음과 같다.The delay voltage control unit 20 receives an input signal IN and an output signal OUT of the fourth inverting and charging unit 13 and an excrucivnoa gate EXNOR that calculates the excrucivnoa and ; An inverter IN1 that receives the operation signal N1 of the exclusive gate no ex gate and inverts it; A rated voltage generator 30 generating a rated voltage by the output signal of the inverter IN1; A PMOS transistor (P20) which conducts on / off by the output signal of the inverter (IN1) and conducts and controls the rated voltage output from the rated voltage generator (30); FIG. 3 illustrates an operation of the PMOS transistor P21, which is turned on / off by the output signal of the exclu- ive noah gate EXNOR and controls the power supply voltage VCC to conduct. Referring to the drawings as follows.

먼저, 제1~제4 반전 및 충전부(10~13)의 일반적인 동작은 종래와 동일하다. 즉, 입력신호(IN)가 도3의 (a)와 같이 저전위에서 고전위로 천이되면 이 고전위에 의해 제1 반전 및 충전부(10)의 피모스트랜지스터(P10)는 턴오프되고 엔모스트랜지스터(N10)는 턴온된다.First, the general operations of the first to fourth inverting and charging units 10 to 13 are the same as in the related art. That is, when the input signal IN transitions from the low potential to the high potential as shown in FIG. 3 (a), the PMOS transistor P10 of the first inverting and charging unit 10 is turned off by the high potential, and the NMOS transistor N10. ) Is turned on.

여기서, 초기에 지연전압제어부(20)의 피모스트랜지스터(P21)는 저전위에 의해 턴온되어 전원전압(VCC)을 제1~제4 반전 및 충전부(10~13)의 피모스트랜지스터(P10 ~P13)의 소스에 인가된다.Here, initially, the PMOS transistor P21 of the delay voltage control unit 20 is turned on by the low potential so as to turn the power supply voltage VCC to the first to fourth inverting and the PMOS transistors P10 to P13 of the charging units 10 to 13. Is applied to the source.

이에따라, 제1 반전 및 충전부(10)의 커패시터(C11)에 충전된 전압이 상기 엔모스트랜지스터(N10)를 통해 접지(VSS)되어 상기 제1 반전 및 충전부(10)는 저전위를 출력한다.Accordingly, the voltage charged in the capacitor C11 of the first inverting and charging unit 10 is grounded VSS through the NMOS transistor N10 so that the first inverting and charging unit 10 outputs a low potential.

이때, 상기 제1 반전 및 충전부(10)의 저전위에 의해 제2 반전 및 충전부(11)의 피모스트랜지스터(P11)는 턴온되고 엔모스트랜지스터(N11)는 턴오프된다.At this time, the PMOS transistor P11 of the second inversion and charging unit 11 is turned on by the low potential of the first inversion and charging unit 10, and the NMOS transistor N11 is turned off.

이에따라, 전원전압(VCC)이 상기 제2 반전 및 충전부(11)의 피모스트랜지스터(P11)를 통해 커패시터(C12)에 충전되며, 또한 그 전원전압(VCC)이 제3 반전 및 충전부(12)에 입력된다.Accordingly, the power source voltage VCC is charged to the capacitor C12 through the PMOS transistor P11 of the second inverting and charging unit 11, and the power source voltage VCC is also charged to the third inverting and charging unit 12. Is entered.

이후, 상기 제3 반전 및 충전부(12)는 상기 전원전압(VCC)에 의해 엔모스트랜지스터(N12)는 턴온되고 피모스트랜지스터(P12)는 턴오프되어 커패시터(C13)에 충전된 전압이 상기 엔모스트랜지스터(N12)를 통하여 접지(VSS)되어 상기 제3 반전 및 충전부(12)는 저전위를 출력한다.Thereafter, the third inverting and charging unit 12 turns on the NMOS transistor N12 by the power supply voltage VCC and the PMOS transistor P12 is turned off so that the voltage charged in the capacitor C13 is turned on. The third inverting and charging unit 12 outputs a low potential by being grounded VSS through the MOS transistor N12.

이에따라, 제4 반전 및 충전부(13)는 상기 제3 반전 및 충전부(12)의 저전위에 의해 엔모스트랜지스터(N13)는 턴오프되고 피모스트랜지스터(P13)는 턴온되어 전원전압(VCC)이 피모스트랜지스터(P13)를 통하여 커패시터(C14)에 충전됨과 아울러 도3의 (b)와 같은 신호(OUT)를 출력한다.Accordingly, in the fourth inverting and charging unit 13, the NMOS transistor N13 is turned off and the PMOS transistor P13 is turned on by the low potential of the third inverting and charging unit 12, so that the power supply voltage VCC is avoided. The capacitor C14 is charged through the MOS transistor P13 and outputs a signal OUT as shown in FIG.

이때, 지연전압제어부(20)의 익스쿨루씨브노아게이트(EXNOR)는 일측에 도3의 (a)와 같은 입력신호와 타측에 상기 제4 반전 및 충전부(13)의 도3의 (b)와 같은 신호(OUT)를 입력받아 이를 익스쿨루씨브노아 연산하여 도3의 (c)와 같은 신호(N1)를 출력한다.At this time, the excruvive gate (EXNOR) of the delay voltage control unit 20 is the input signal as shown in Figure 3 (a) on one side and the fourth inverting and charging section 13 (b) of the fourth side on the other side (b) After receiving the signal OUT as shown in FIG. 3, it calculates the exclusive noir and outputs the signal N1 as shown in FIG.

이에따라, 상기 도3의 (c)와 같은 신호를 게이트에 인가받는 피모스트랜지스터(P21)는 턴오프되고 상기 도3의 (c)와 같은 신호를 인버터(IN1)를 통해 게이트에 인가받은 피모스트랜지스터(P20)는 턴온되므로 정격전압발생부(30)의 도3의 (d)와 같은 출력신호(VD)가 상기 피모스트랜지스터(P20)를 통하여 제1~제4 반전 및 충전부(10~13)에 인가된다.Accordingly, the PMOS transistor P21 which receives the signal of FIG. 3 (c) to the gate is turned off and the PMOS that the signal of FIG. 3 (c) is applied to the gate through the inverter IN1. Since the transistor P20 is turned on, the output signal VD of FIG. 3D of the rated voltage generator 30 is first to fourth inverted and charged parts 10 to 13 through the PMOS transistor P20. Is applied.

이후, 상기 제1~제4 반전 및 충전부(10~13)는 상기 도3의 (d)와 같은 전압상태에서 도3의 (a)와 같은 신호(IN)가 소정시간 지연되어 출력신호(OUT)가 저전위에서 고전위로 천이된다.Thereafter, the first to fourth inverting and charging units 10 to 13 are delayed by a predetermined time as shown in (a) of FIG. 3 in a voltage state as shown in FIG. ) Transitions from low to high potential.

이때, 상기 도3의 (c)와 같은 신호(N1)가 고전위에서 저전위로 천이되어 정격전압발생부(30) 및 피모스트랜지터(P20)가 턴오프되고 피모스트랜지스터(P21)가 턴온되어 제1~제4 반전 및 충전부(10~13)에 상기 피모스트랜지스터(P21)를 통하여 전원전압(VCC)이 인가된다.At this time, the signal N1 as shown in (c) of FIG. 3 transitions from the high potential to the low potential so that the rated voltage generator 30 and the PMOS transistor P20 are turned off and the PMOS transistor P21 is turned on. The power supply voltage VCC is applied to the first to fourth inverting and charging units 10 to 13 through the PMOS transistor P21.

즉, 입력신호(IN)가 천이된후 출력신호(OUT)가 천이될때 까지는 외부전압(VCC)에 관계없이 도3의 (d)와 같은 일정한 전압레벨하에서 입력신호(IN)가 소정시간 지연되고, 이후 출력신호(OUT)가 천이되면 상기 제1~제4 반전 및 충전부(10~13)에 전원전압(VCC)이 걸림으로써 정상적으로 동작한다.That is, the input signal IN is delayed for a predetermined time under the constant voltage level as shown in (d) of FIG. 3 regardless of the external voltage VCC until the output signal OUT transitions after the input signal IN transitions. After that, when the output signal OUT transitions, the power source voltage VCC is applied to the first to fourth inverting and charging units 10 to 13 to operate normally.

이상에서 상세히 설명한 바와 같이 본 발명은 신호의 지연동작이 이루어지는 동안에는 외부전압에 상관없이 일정한 지연시간을 갖도록 하여 교류 파라미터의 마진확보에 유리하고 지연동작이 완료되면 다시 외부 전압으로 복귀함으로써 다른 회로의 전류손실을 방지할 수 있는 효과가 있다.As described in detail above, the present invention has a constant delay time regardless of the external voltage during the delay operation of the signal, which is advantageous for securing the margin of the AC parameter. There is an effect that can prevent the loss.

Claims (2)

입력신호를 반전한 후 충전하여 소정시간 지연하는 제1 반전 및 충전부와; 상기 제1 반전 및 충전부의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제2 반전 및 충전부와; 상기 제2 반전 및 충전부의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제3 반전 및 충전부와; 상기 제3 반전 및 충전부의 출력신호를 입력받아 이를 반전한 후 충전하여 소정시간 지연하는 제4 반전 및 충전부와; 상기 입력신호와 상기 제4 반전 및 충전부의 출력신호를 입력받아 이를 비교하여 상기 제1,제2,제3 제4 반전 및 충전부의 지연전압을 제어하는 지연전압제어부를 포함하여 구성한 것을 특징으로 하는 지연장치.A first inverting and charging unit inverting and charging the input signal and delaying the predetermined time; A second inverting and charging unit which receives an output signal of the first inverting and charging unit and inverts and charges the output signal to delay the predetermined time; A third inverting and charging unit which receives an output signal of the second inverting and charging unit, inverts and charges it, and then delays a predetermined time; A fourth inverting and charging unit which receives an output signal of the third inverting and charging unit, inverts and charges the output signal, and then delays a predetermined time; And a delay voltage controller configured to control the delay voltages of the first, second, and third inverted and charged parts by receiving the input signal and the output signals of the fourth inverted and charged parts. Delay device. 제1 항에 있어서, 지연전압제어부는 입력신호와 제4 반전 및 충전부의 출력신호를 입력받아 이를 익스쿨루씨브노아 연산하는 익스쿨루씨브노아게이트와; 상기 익스쿨루씨브노아게이트의 연산신호를 입력받아 이를 반전하는 인버터와; 상기 인버터의 출력신호에 의해 정격전압을 발생하는 정격전압발생부와; 상기 인버터의 출력신호에 의해 온/오프되어 상기 정격전압발생부로부터 출력되는 정격전압을 도통제어하는 제1 피모스트랜지스터와; 상기 익스쿨루씨브노아게이트의 출력신호에 의해 온/오프되어 전원전압을 도통제어하는 제2 피모스트랜지스터로 구성하여 된 것을 특징으로 하는 지연장치.The apparatus of claim 1, wherein the delay voltage control unit comprises: an excrucivnoa gate configured to receive an input signal and an output signal of the fourth inverting and charging unit and calculate an excrucivnoa; An inverter that receives the operation signal of the exclusive node and inverts it; A rated voltage generator for generating a rated voltage by an output signal of the inverter; A first PMOS transistor connected to the inverter by an output signal of the inverter and electrically controlling the rated voltage output from the rated voltage generator; And a second PMOS transistor configured to be turned on / off by the output signal of the exclu- ive knob gate to control the supply voltage.
KR1019970058953A 1997-11-10 1997-11-10 Delay apparatus KR100271634B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970058953A KR100271634B1 (en) 1997-11-10 1997-11-10 Delay apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970058953A KR100271634B1 (en) 1997-11-10 1997-11-10 Delay apparatus

Publications (2)

Publication Number Publication Date
KR19990039013A KR19990039013A (en) 1999-06-05
KR100271634B1 true KR100271634B1 (en) 2000-12-01

Family

ID=19524430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058953A KR100271634B1 (en) 1997-11-10 1997-11-10 Delay apparatus

Country Status (1)

Country Link
KR (1) KR100271634B1 (en)

Also Published As

Publication number Publication date
KR19990039013A (en) 1999-06-05

Similar Documents

Publication Publication Date Title
KR900005455A (en) Output buffer circuit with level shift function
KR950027822A (en) Voltage level conversion circuit
KR940004973A (en) MOS Oscillator of Semiconductor Device
JP3820559B2 (en) Mode register set circuit of semiconductor device
KR970051206A (en) Low power sense amplifier circuit
KR20180000695A (en) A level shifter and a method for shifting voltage level
KR960035284A (en) Memory data transfer device
KR100271634B1 (en) Delay apparatus
KR20200034604A (en) Constant current circuit
US6163486A (en) Output circuit of semiconductor memory device
JPH08116249A (en) Data output buffer
KR20010003407A (en) Power on reset circuit
US5886550A (en) Integrated circuit built-in type supply power delay circuit
KR960019311A (en) Output Potential Reset Circuit of Positive / Negative High Voltage Power Supply
US7522009B2 (en) Oscillation stabilization circuit
US7214975B2 (en) Semiconductor device with charge share countermeasure
KR100239410B1 (en) Data bus precharge circuit
US7009427B1 (en) Low power dynamic inverter logic gate with inverter-like output
KR100207488B1 (en) High voltage clock generator
JPH04217116A (en) Output circuit
KR0156825B1 (en) Precharge signal making circuit
KR19990003651U (en) Delay circuit
KR100230819B1 (en) Variable delay circuit using constant current source
KR100505393B1 (en) Chip Enable Buffer with Selectable Output Phase
KR100968442B1 (en) A reference voltage generator for Deep Power Down Mode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee