KR100270908B1 - Process of vacuum lithography and thin film as resist - Google Patents

Process of vacuum lithography and thin film as resist Download PDF

Info

Publication number
KR100270908B1
KR100270908B1 KR1019980005105A KR19980005105A KR100270908B1 KR 100270908 B1 KR100270908 B1 KR 100270908B1 KR 1019980005105 A KR1019980005105 A KR 1019980005105A KR 19980005105 A KR19980005105 A KR 19980005105A KR 100270908 B1 KR100270908 B1 KR 100270908B1
Authority
KR
South Korea
Prior art keywords
plasma
polymerization
thin film
film
resist
Prior art date
Application number
KR1019980005105A
Other languages
Korean (ko)
Other versions
KR19990070327A (en
Inventor
이덕출
김성오
Original Assignee
노건일
학교법인 인하학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노건일, 학교법인 인하학원 filed Critical 노건일
Priority to KR1019980005105A priority Critical patent/KR100270908B1/en
Publication of KR19990070327A publication Critical patent/KR19990070327A/en
Application granted granted Critical
Publication of KR100270908B1 publication Critical patent/KR100270908B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

PURPOSE: A vacuum lithography process is provided to clean a substrate by a plasma treatment, to form and develop a resist layer by plasma polymerization and plasma etching respectively, and to form a pattern by an electron beam, in a single vacuum chamber. CONSTITUTION: A substrate is cleaned by using a plasma treatment. A resist layer is formed by using plasma polymerization. An electron beam is exposed. The resist layer is developed by using a plasma etching process. The resist layer is stripped. The aforementioned processes are performed in a single chamber.

Description

진공 리소그래피 공정 및 레지스트 박막{Process of vacuum lithography and thin film as resist}Process of vacuum lithography and thin film as resist

본 발명은 진공 리소그래피 (vacuum lithography) 공정 및 그 공정 중에 제조되는 레지스트 (resist) 막에 관한 것으로, 보다 상세하게는 플라즈마 처리 (plasma treatment)를 이용한 기판 세척 (substrate cleaning) 공정, 플라즈마 중합 (plasma polymerization)을 이용한 레지스트 막의 제조 공정, 전자 빔 (electron-beam)을 사용하는 조사 (expose) 공정, 플라즈마 에칭 (plasma etching)을 이용한 레지스트 막의 현상 (development) 공정 및 레지스트 막의 제거 (strip) 공정으로 이루어지는 진공 리소그래피 공정 및 그 공정 중의 플라즈마 중합에 의해 제조되는 레지스트 막에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vacuum lithography process and a resist film prepared during the process, and more particularly, to a substrate cleaning process using plasma treatment, a plasma polymerization process. Vacuum process consisting of a process for producing a resist film using an electron beam, an exposure process using an electron-beam, a development process of a resist film using plasma etching, and a stripping process of a resist film. It relates to a lithography process and a resist film produced by plasma polymerization in the process.

리소그래피는 마스크 상의 기하학적 모양의 패턴을 반도체 웨이퍼 표면을 덮고 있는 레지스트에 옮기는 과정으로서 이러한 패턴은 집적회로 내의 여러 영역 즉, 매입층, 분리영역, 트랜지스터 베이스, 저항, 에미터, 접촉용 창 및 금속전극 등을 형성시킨다.Lithography is the process of transferring a geometric pattern on a mask to a resist covering the surface of a semiconductor wafer, which pattern includes several areas in the integrated circuit: buried layers, isolation regions, transistor bases, resistors, emitters, contact windows, and metal electrodes. And the like.

일반적인 리소그래피 공정은도 1에 도시된 바와 같이 기판 세척, 레지스트 막의 제작, 레지스트 막의 현상, 레지스트 막의 제거 등의 공정이 분리된 습식 공정으로 이루어지며, 패턴을 형성하기 위해 레지스트 막에 조사하는 소스 (source)는 광을 이용하는 광 리소그래피 공정을 채택하고 있다. 또한도 2는 실리콘 웨이퍼 (silicon wafer) 위에 제작된 레지스트에 패턴을 형성하는 종래의 일반적인 리소그래피 공정도를 나타낸 것이다.A general lithography process is a wet process in which processes such as substrate cleaning, preparation of a resist film, development of a resist film, and removal of a resist film as shown in FIG . 1 are separated, and a source irradiated to a resist film to form a pattern (source ) Employs an optical lithography process using light. FIG. 2 also shows a conventional general lithography process for forming a pattern in a resist fabricated on a silicon wafer.

종래의 광 리소그래피 공정의 문제점은 기판 세척이 아주 잘 되었다고 하더라도 웨이퍼를 이동하는 동안에 공기 중의 먼지 등에 의해 기판이 오염되기 쉽고, 웨이퍼 위에 레지스트를 형성하는 방법으로 주로 사용되는 스핀 코팅 (spincoating)으로는 웨이퍼의 대형화로 인하여 균일한 레지스트 막의 형성이 곤란하다는 점이다. 또한 레지스트 막의 현상은 강한 용매를 사용하는 습식법이 사용되고 있으나 강한 용매가 레지스트 막에 침투하여 깨끗한 미세 패턴을 구현하는데 어려움이 있다. 더욱이 종래의 광 리소그래피 공정에서는 패턴을 형성시키기 위한 소스로 광을 채택하고 있으나, 이는 기가 디램 (Giga DRAM) 시대에 접어들면서 광의 회절 현상으로 인한 나노미터 단위의 패턴을 형성하는데 어려움이 있다.The problem of the conventional optical lithography process is that even though the substrate is cleaned well, the substrate is easily contaminated by dust in the air during the movement of the wafer, and the spin coating is mainly used as a method of forming a resist on the wafer. It is difficult to form a uniform resist film due to the increase in size of the film. In addition, although a wet method using a strong solvent is used for developing the resist film, a strong solvent penetrates into the resist film, and thus, it is difficult to implement a clean fine pattern. Moreover, in the conventional optical lithography process, light is used as a source for forming a pattern, but it is difficult to form a nanometer pattern due to diffraction of light as it enters the Giga DRAM era.

이에 본 발명자들은 상기와 같은 광학 리소그래피의 문제점을 극복하기 위하여 노력하여 오던 중, 기존의 방법과는 달리 기판의 세척을 플라즈마 처리를 이용하여 수행하면 진공 리소그래피 전 공정이 단일 챔버 내에서 완전히 건식으로 이루어 진다는 것을 알아내어 본 발명을 완성하였다.Accordingly, the present inventors have been trying to overcome the problems of the above optical lithography, unlike the conventional method, if the cleaning of the substrate is performed by using a plasma treatment, the entire vacuum lithography process is completely dry in a single chamber It was found that the present invention was completed, and thus the present invention was completed.

본 발명의 목적은 단일 진공 챔버 내에서 플라즈마 처리로서 기판을 세척하고, 플라즈마 중합과 플라즈마 에칭을 각각 레지스트 막의 제작과 현상에 이용하고, 패턴을 형성하는 소스로는 전자빔을 사용하는 진공 리소그래피 공정을 제공하는 것이다.It is an object of the present invention to provide a vacuum lithography process in which a substrate is cleaned as a plasma treatment in a single vacuum chamber, plasma polymerization and plasma etching are used for fabrication and development of a resist film, respectively, and an electron beam is used as a source for forming a pattern. It is.

본 발명의 또다른 목적은 상기 진공 리소그래피 공정 중에 제조되는 나노미터 단위의 패턴 구현에 적합한 레지스트 막을 제공하는 것이다.It is a further object of the present invention to provide a resist film suitable for nanometer pattern realization produced during the vacuum lithography process.

도 1은 종래의 습식 리소그래피 공정의 순서도이고, 1 is a flow chart of a conventional wet lithography process,

도 2는 종래의 리소그래피 공정도이고, 2 is a conventional lithography process diagram,

도 3은 본 발명의 진공 리소그래피 공정의 순서도이고, 3 is a flow chart of a vacuum lithography process of the present invention,

FT-IR : 푸리에 변환 적외선FT-IR: Fourier Transform Infrared

(Fourier Transform Infrared Spectroscopy)Fourier Transform Infrared Spectroscopy

SEM : 주사형 전자 현미경 (Scanning Electron Microscope)SEM: Scanning Electron Microscope

도 4a는 방전 전력의 변화에 따른 PPMST 박막의 중합율을 나타낸 것이고, Figure 4a shows the polymerization rate of the PPMST thin film according to the change in the discharge power,

도 4b는 압력의 변화에 따른 PPMST 박막의 중합율을 나타낸 것이고, Figure 4b shows the polymerization rate of the PPMST thin film with the change in pressure,

도 5a는 방전 전력의 변화에 따른 PPMST 박막의 에칭율을 나타낸 것이고, Figure 5a shows the etching rate of the PPMST thin film according to the change in the discharge power,

■ ; 50[W]에서 중합 ● ; 100[W]에서 중합■; Polymerization at 50 [W] ●; Polymerization at 100 [W]

▲ ; 150[W]에서 중합 ▼ : 200[W]에서 중합▲; Polymerization at 150 [W] ▼ Polymerization at 200 [W]

도 5b는 압력의 변화에 따른 PPMST 박막의 에칭율을 나타낸 것이고, Figure 5b shows the etching rate of the PPMST thin film with the change in pressure,

■ ; 50[W]에서 중합 ● ; 100[W]에서 중합■; Polymerization at 50 [W] ●; Polymerization at 100 [W]

▲ ; 150[W]에서 중합 ▼ : 200[W]에서 중합▲; Polymerization at 150 [W] ▼ Polymerization at 200 [W]

도 6은 PPMST 박막의 감도 특성도를 나타낸 것이고, 6 shows a sensitivity characteristic diagram of a PPMST thin film,

도 7a는 PPMST 박막 위에 형성된 패턴의 전자현미경 사진이고, 7A is an electron micrograph of a pattern formed on a PPMST thin film,

도 7b는 PPMST 박막 위에 형성된 패턴의 전자현미경 사진이다. 7B is an electron micrograph of a pattern formed on the PPMST thin film.

상기 목적을 달성하기 위하여 본 발명에서는, 플라즈마 처리를 이용한 기판 세척 공정, 플라즈마 중합을 이용한 레지스트 막의 제조 공정, 전자 빔을 사용하는 조사 공정, 플라즈마 에칭을 이용한 레지스트 막의 현상 공정 및 레지스트 막의 제거 공정으로 이루어지는 진공 리소그래피 공정을 제공한다.In order to achieve the above object, the present invention comprises a substrate washing step using a plasma treatment, a manufacturing step of a resist film using plasma polymerization, an irradiation step using an electron beam, a developing step of a resist film using plasma etching, and a removing step of a resist film. Provide a vacuum lithography process.

이하 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.

본 발명의 진공 리소그래피 공정은 기존의 리소그래피 공정에서와는 달리 플라즈마 처리를 이용하여 기판을 세척한다는 것에 그 특징이 있다. 기판을 세척할 때 플라즈마 처리를 이용함으로써 리소그래피 전 공정을 단일 챔버 내에서 완전한 건식으로 수행할 수 있으며, 이에 따라 종래의 리소그래피 공정에서 발생되는 여러 문제점을 해결할 수 있다.The vacuum lithography process of the present invention is characterized by cleaning the substrate by using a plasma treatment, unlike in the conventional lithography process. The use of plasma treatment to clean the substrate allows the entire lithography process to be carried out completely dry in a single chamber, thus solving the problems encountered in conventional lithography processes.

진공 리소그래피 공정에서 기판 세척 (웨이퍼 세척)은 종래의 습식 기판 세척 공정과는 달리, 진공이 배기되고 있는 반응관 내에 기판 (실리콘 웨이퍼)을 삽입하고 플라즈마를 유기시켜 기판을 세척하는 공정으로서 고에너지의 플라즈마에 의해 여기된 이온, 전자 및 라디칼 등이 기판과 충돌하여 먼지나 오염원을 제거하는 방법이다. 종래의 용매를 이용하는 습식 공정은 기판 세척 후에 기판을 건조하는 시간이 소요되고 기판을 다시 공기중에 노출시켜야 하므로 레지스트 막을 형성하기까지 공기중의 오염원에 의해 오염되는 단점이 있었으나 본 공정에서는 진공이 배기되고 있는 상태에서 플라즈마에 의해 기판을 세척할 뿐만 아니라 기판세척 공정 후에도 같은 진공 챔버 내에서 단량체 (monomer)만을 주입하여 레지스트 막을 형성하기 때문에 공기중의 오염원에 노출되지 않는다. 그러므로 기존의 기판에 먼지 등의 오염원이 묻어서 야기되는 수율저하를 방지할 수 있다. 기판세척 공정의 조건은 반응관 압력을 10-3[torr]까지 배기한 상태에서 방전전력 100[W], 캐리어 가스 유량 30[ml/min]에서 수행된다.Substrate cleaning (wafer cleaning) in a vacuum lithography process is a process of cleaning a substrate by inserting a substrate (silicon wafer) into a reaction tube in which vacuum is evacuated and inducing plasma to clean the substrate, unlike a conventional wet substrate cleaning process. Ions, electrons, and radicals excited by plasma collide with the substrate to remove dust or pollutants. In the conventional wet process using a solvent, it takes a long time to dry the substrate after cleaning the substrate and exposes the substrate to the air again. Therefore, the wet process has a disadvantage in that it is contaminated by the pollutant in the air until the resist film is formed. In addition, the substrate is not only cleaned by plasma but also exposed to a pollutant in the air since only a monomer is injected into the same vacuum chamber after the substrate cleaning process to form a resist film. Therefore, it is possible to prevent the yield degradation caused by the contamination of dust and other existing substrates. The substrate cleaning process is carried out at a discharge power of 100 [W] and a carrier gas flow rate of 30 [ml / min] with the reaction tube pressure exhausted to 10 −3 [torr].

기판 세척 후에는 플라즈마 중합을 이용하여 레지스트 막을 제조하는데, 플라즈마 중합법은 유기 단량체를 글로우 방전 (glow discharge) 중에서 플라즈마화하고 이로부터 기판 상에 유기 박막을 제조하는 방법이다. 이러한 플라즈마 중합법은 거의 모든 유기 단량체로부터 중합막을 제조할 수 있다. 또한 플라즈마 중합으로 제조된 고분자 박막은 비정질이며 핀홀이 거의 없고 종래의 화학적 중합법에 의한 박막보다 복잡한 가교결합으로 구성되어 있어 내열성, 내마모성 및 내약품성이 우수하여 대규모 집적 회로 (LSI), 층간절연, 반도체 소자의 보호막, 센서용 박막 및 광학용 박막 등의 응용 개발에 활용되고 있다.After the substrate is cleaned, a resist film is prepared by using plasma polymerization. The plasma polymerization method is a method of plasmalizing an organic monomer in a glow discharge and manufacturing an organic thin film on the substrate therefrom. This plasma polymerization method can produce a polymer film from almost all organic monomers. In addition, the polymer thin film manufactured by plasma polymerization is amorphous, has almost no pinhole, and is composed of complex crosslinking than the conventional thin film by chemical polymerization method, which is excellent in heat resistance, abrasion resistance, and chemical resistance. It is utilized for the application development of the protective film of a semiconductor element, the thin film for sensors, and the optical thin film.

레지스트 막의 제조후에는 전자 빔에 의한 조사가 행해지는데, 이는 기존의 리소그래피에서 광의 회절현상으로 인하여 미세 패턴을 구현하는데 곤란했던 문제를 해결할 수 있다.Irradiation with an electron beam is performed after the manufacture of the resist film, which can solve the problem of difficult to realize a fine pattern due to diffraction of light in conventional lithography.

상기 과정 후에는 레지스트 막을 플라즈마 에칭을 이용하여 현상한다. 종래의 강한 용매를 이용한 습식 에칭시에는 언더컷팅 (undercutting)이라는 결점 때문에 정밀한 선폭을 구현하기가 어려울 뿐만 아니라 용매가 강한 산이기 때문에 환경에 악영향을 미칠 우려가 있으며, 특히 광의 회절현상으로 인하여 나노미터 단위의 미세한 패턴을 형성하기가 곤란하므로 플라즈마 에칭을 이용한 현상을 수행함으로써 공정의 건식화에 기여할 수 있다.After the above process, the resist film is developed using plasma etching. When wet etching using a conventional strong solvent, it is difficult to realize precise line width due to the shortcoming of undercutting, and there is a concern that it is adversely affecting the environment because the solvent is a strong acid, especially due to diffraction of light. Since it is difficult to form a fine pattern of units, it may contribute to the drying of the process by performing development using plasma etching.

상기 공정들로 이루어지는 본 발명의 진공 리소그래피 공정은 일반적인 리소그래피 공정에서 발생되는 여러 가지 문제점, 특히 강한 용매에 의한 레지스트 막의 부풀림, 기상의 먼지에 의해 발생되는 웨이퍼의 수율 저하 등을 방지할 수 있다. 또한 전술한 바와 같이 조사가 전자빔에 의해 이루어지므로 광의 회절 현상으로 인하여 미세 패턴을 구현하는 어려움을 해결할 수 있다. 그리고 무엇보다도 일반적인 리소그래피 공정에서 요구되어지는 포스트-베이킹 (Post-Bake) 공정이 플라즈마 중합막의 강한 가교 (crosslinking) 특성으로 인하여 필요치 않게 되고, 공정들이 단일 진공 챔버 내에서 이루어짐으로써 공정에 소요되는 시간을 단축시킬 수 있다.The vacuum lithography process of the present invention made up of the above processes can prevent various problems arising in a general lithography process, in particular, swelling of the resist film due to a strong solvent, lowering the yield of the wafer caused by dust in the gas phase, and the like. In addition, since the irradiation is performed by the electron beam as described above, it is possible to solve the difficulty of implementing a fine pattern due to the diffraction phenomenon of light. And most of all, the post-baking process, which is required in the general lithography process, is not necessary due to the strong crosslinking properties of the plasma polymerized film, and the time required for the process by performing the process in a single vacuum chamber. It can be shortened.

또한 본 발명에서는 상기 진공 리소그래피 공정 중 플라즈마 중합법에 의해 제조된 플라즈마 중합박막인 레지스트 막을 제공한다. 이 때 플라즈마 중합박막은 PPMST (Plasma Polymerized Methyl methacrylate-Styrene-Tetramethyltin), PPT (Plasma Polymerized Tetramethyltin), PPH (Plasma Polymerized Hexamethyl disiloxane), PPPI (Plasma Polymerized Phenyl Isothiocyanate), PPPrI (Plasma Polymerized Propyl Isothiocyanate), 및 PPMI (Plasma Polymerized Methyl Isothiocyanate)로 구성되는 군에서 선택될 수 있다.In addition, the present invention provides a resist film which is a plasma polymerization thin film produced by the plasma polymerization method in the vacuum lithography process. At this time, the plasma polymerized thin film is composed of PPMST (Plasma Polymerized Methyl methacrylate-Styrene-Tetramethyltin), PPT (Plasma Polymerized Tetramethyltin), PPH (Plasma Polymerized Hexamethyl disiloxane), PPPI (Plasma Polymerized Phenyl Isothiocyanate), PPPrI (Plasma Polymerized Propyl), Isothiocyanate It may be selected from the group consisting of Plasma Polymerized Methyl Isothiocyanate (PPMI).

상기 플라즈마 중합박막은 내정전 결합형 플라즈마 중합장치를 이용하여 5000[Å]의 두께로 열산화법에 의해 제조된 산화막 (SiO2) 위에 제조하며, 방전 전력 20∼200[W], 반응관 압력 0.1∼0.7[torr], 아르곤 가스 유량 10∼30[ml/min]의 중합 조건에서 단량체를 일정하게 유입시켜 중합을 수행한다. 적정 시간의 중합이 끝나면 단량체의 유입을 중단시키고 전원을 차단시켜 플라즈마를 중지시킨 다음, 아르곤 가스가 유입되는 상태에서 플라즈마 중합박막을 안정화시킨 후 플라즈마 중합박막이 형성되어 있는 실리콘 웨이퍼를 꺼내어 플라즈마 중합박막의 특성을 조사한다.The plasma polymerized thin film was fabricated on an oxide film (SiO 2 ) prepared by a thermal oxidation method with a thickness of 5000 [Å] using an electrostatically coupled plasma polymerization apparatus, and discharged from 20 to 200 [W], with a reaction tube pressure of 0.1. The polymerization was carried out by constantly introducing a monomer under polymerization conditions of -0.7 [torr] and an argon gas flow rate of 10-30 [ml / min]. After the polymerization of the appropriate time, the inflow of the monomer is stopped, the power is cut off to stop the plasma, and the plasma polymerization thin film is stabilized in the state where argon gas is introduced. Investigate the characteristics of

상기 플라즈마 중합박막은 핀홀이 없고 표면이 상당히 치밀하고 비교적 규칙적인 구조를 가지고 있으며, 또한 두께가 일정하고 균일한 특성을 나타낸다.The plasma polymerized thin film has no pinhole, has a very dense surface, has a relatively regular structure, and has a uniform and uniform thickness.

또한 상기 본 발명의 플라즈마 중합박막은 방전 전력 및 압력을 변화시킴으로써 그 중합율 및 에칭율을 변화시킬 수 있으며, 감도 (sensitivity)와 대조도 (contrast)가 우수하여 나노미터 단위의 패턴 구현에 적합하다.In addition, the plasma polymerization thin film of the present invention can change the polymerization rate and the etching rate by changing the discharge power and pressure, and is excellent in sensitivity and contrast, and is suitable for nanometer pattern realization. .

이하 실시예에 의하여 본 발명의 레지스트 막의 제조과정 및 제조된 레지스트 막의 성질을 상세히 설명한다. 단 하기 실시예는 본 발명을 예시하는 것일뿐 본 발명이 실시예에 의하여 한정되는 것은 아니다.By the following examples will be described in detail the manufacturing process of the resist film of the present invention and the properties of the resist film produced. However, the following examples are only for illustrating the present invention and the present invention is not limited by the examples.

<실시예 1> PPMST 중합박막의 제조Example 1 Preparation of PPMST Polymer Thin Film

실리콘 웨이퍼를 기판에 고정시키고, 반응관 압력을 10-3[torr]까지 배기한 상태에서 수 분간 유지하였다. 다음 아르곤 가스를 반응관 내로 유입하면서 전원을 인가하여 방전을 일으키고 5 분간 유지하였다. 플라즈마가 안정 상태로 된 다음 밸브를 조절하여 단량체인 메틸메타크릴레이트 (methylmethacrylate; MMA), 스티렌 (styrene) 및 테트라메틸틴 (tetramethyltin)을 반응기 내로 유입시켜 중합을 실시하고, 적정 시간의 중합이 끝나면 단량체의 유입을 중단시키고 전원을 차단시켜 플라즈마를 중지시켰다. 아르곤 가스가 유입되는 상태에서 플라즈마 중합막인 PPMST를 안정화시킨 후 PPMST 박막이 형성되어 있는 실리콘 웨이퍼를 꺼냈다.The silicon wafer was fixed to the substrate and held for several minutes while evacuating the reaction tube pressure to 10 −3 [torr]. Next, while argon gas was introduced into the reaction tube, power was applied to cause discharge and maintained for 5 minutes. After the plasma is stabilized, the valve is adjusted to introduce the monomers, methylmethacrylate (MMA), styrene and tetramethyltin, into the reactor for polymerization. The plasma was stopped by stopping the influx of monomer and shutting off the power. After argon gas was introduced, the plasma polymerized film PPMST was stabilized, and then the silicon wafer on which the PPMST thin film was formed was taken out.

상기 플라즈마 중합박막은 내정전 결합형 플라즈마 중합장치를 이용하여 5000[Å]의 두께로 열산화법에 의해 제조된 산화막 (SiO2) 위에 제조되었으며, 아르곤 가스 유량을 10[ml/min]로 하여, 방전 전력 및 반응관 압력을 각각 20∼70[W] 및 0.1∼0.7[torr]의 범위 내에서 변화시키면서 제조하였다.The plasma polymerized thin film was fabricated on an oxide film (SiO 2 ) prepared by a thermal oxidation method to a thickness of 5000 [Å] using an electrostatically coupled plasma polymerization apparatus, and the argon gas flow rate was 10 [ml / min], The discharge power and the reaction tube pressure were prepared while varying in the range of 20 to 70 [W] and 0.1 to 0.7 [torr], respectively.

<실시예 2> PPMST 박막의 중합율Example 2 Polymerization Rate of PPMST Thin Film

상기 실시예 1에서 제조된 PPMST 박막의 방전 전력과 압력의 변화에 따른 중합율을도 4a도 4b에 나타내었다. 방전 전력을 증가시킬수록 박막의 중합율은 증가하다가 포화하는 특성을 나타냈는데 (도 4a참조), 이는 방전 전력이 증가함으로써 플라즈마 내의 전자, 이온 또는 라디칼들이 다량으로 여기되다가 한계에 이르렀기 때문인 것으로 보인다. 또한 압력을 높게 하였을 때 중합율은 현저하게 감소하였는데 (도 4b참조), 이는 압력이 높아짐에 따라 특히 전자가 충분히 가속되지 못하고 다른 입자와 충돌에 의해 에너지를 잃어버리기 때문인 것으로 보인다. 4A and 4B show polymerization rates according to changes in discharge power and pressure of the PPMST thin film prepared in Example 1 above. As the discharge power was increased, the polymerization rate of the thin film increased and saturated (see FIG. 4A ). This may be because the discharge power was increased and the electrons, ions or radicals in the plasma were excited and reached their limit. . In addition, the polymerization rate was remarkably decreased when the pressure was increased (see FIG. 4B ), which seems to be due to the fact that as the pressure increases, the electrons are not sufficiently accelerated and energy is lost by collision with other particles.

이상에서 알 수 있는 바와 같이 플라즈마 중합시 중합 전력이나 압력에 의해 중합율이 변화하므로 방전 조건을 변화시킴으로써 박막의 두께를 제어할 수 있다.As can be seen from the above, since the polymerization rate is changed by polymerization power or pressure during plasma polymerization, the thickness of the thin film can be controlled by changing the discharge conditions.

도 4a에서 볼 수 있듯이, 반응관 압력 0.5[torr], 캐리어 가스 유량 10 [ml/min]에서 중합 전력을 20∼120[W]으로 변화시켰을 때 중합율은 230∼600[Å/min]이었다. 그리고도 4b에서 보듯이, 방전 전력 30[W], 캐리어 가스 유량 10 [ml/min]에서 시스템 압력을 0.1∼0.7[torr]로 변화시켰을 때 중합율은 200∼60[Å/min]이었다.As can be seen in FIG. 4A , the polymerization rate was 230 to 600 [dl / min] when the polymerization power was changed to 20 to 120 [W] at a reaction tube pressure of 0.5 [torr] and a carrier gas flow rate of 10 [ml / min]. . As shown in Fig. 4B , the polymerization rate was 200 to 60 [dl / min] when the system pressure was changed to 0.1 to 0.7 [torr] at a discharge power of 30 [W] and a carrier gas flow rate of 10 [ml / min].

<실시예 3> PPMST 박막의 에칭 특성Example 3 Etching Characteristics of PPMST Thin Film

방전 전력 및 압력의 변화에 따른 PPMST 박막의 에칭 특성을도 5a도 5b에 나타내었다. 초집적회로 제작을 위한 리소그래피 공정의 평가들 중에서 레지스트의 에칭율이 상당히 중요한 위치를 차지하는데, 그 이유는 레지스트 현상 후에 산화막 (SiO2)과 레지스트의 선택도 (selectivity) 때문이다.The etching characteristics of the PPMST thin film according to the change of discharge power and pressure are shown in FIGS . 5A and 5B . Among the evaluations of lithographic processes for fabricating super integrated circuits, the etch rate of the resist occupies a significant place because of the selectivity of the oxide film (SiO 2 ) and the resist after resist development.

도 5a는 각각의 방전 전력에 따라 박막을 제조하고 시스템 압력 0.2[torr], 캐리어 가스 유량 10[ml/min] 그리고 방전 전력을 50∼200[W]로 변화하였을 때의 에칭율을 나타낸 것이다. 방전 전력이 증가할수록 에칭율이 증가하는데, 이는 방전 전력이 증가할수록 전자나 이온들의 입자수가 증가하고 따라서 이들 (etchant)이 고분자 고리를 절단시킬 수 있는 확률이 증가하기 때문인 것으로 보인다. 방전 전력 50∼200 [W]에 대해서 에칭율은 875∼3520[Å/min]이었다. FIG. 5A shows the etching rate when the thin film was manufactured according to each discharge power, the system pressure was 0.2 [torr], the carrier gas flow rate 10 [ml / min], and the discharge power was changed to 50 to 200 [W]. As the discharge power increases, the etching rate increases because the number of electrons or ions increases as the discharge power increases, thus increasing the probability that they can cleave the polymer ring. The etching rate was 875 to 3520 [dl / min] for the discharge power of 50 to 200 [W].

도 5b는 각각의 방전 전력에 따라 박막을 제조하고 방전 전력 100[W], 캐리어 가스 유량 10[ml/min] 그리고 시스템 압력 0.2∼0.7[torr]로 변화하였을 때의 에칭율을 나타낸 것이다. 시스템 압력 0.2∼0.7[torr]에 대해서 에칭율은 2870∼360[Å/min]이었는데, 압력이 높아짐에 따라 에칭율이 감소하고 있음을 알 수 있다. 이는 반응과 내에 압력이 높아지면 반응관 내에 입자들이 많아져 전자의 평균 자유행정이 감소되어, 고분자 고리를 절단할 수 있는 에너지를 충분히 가지지 못하기 때문인 것으로 보인다. 또한 성막 조건에서 방전 전력이 작은 박막일수록 에칭율이 높은데, 이것은 성막할 때 플라즈마 내의 라디칼들이 충분한 에너지를 얻지 못하기 때문이다. FIG. 5B shows the etching rate when the thin film was manufactured according to each discharge power, and the discharge power was changed to 100 [W], carrier gas flow rate 10 [ml / min] and system pressure 0.2 to 0.7 [torr]. The etching rate was 2870 to 360 [dl / min] for the system pressure of 0.2 to 0.7 [torr], but it can be seen that the etching rate decreases as the pressure increases. This is because the increase in the pressure in the reaction chamber increases the number of particles in the reaction tube, which decreases the average free path of the electrons and does not have enough energy to cut the polymer ring. In addition, under the film forming conditions, the thinner the discharge power, the higher the etching rate, because the radicals in the plasma do not obtain sufficient energy when forming the film.

<실시예 4> PPMST 박막의 진공 리소그래피 특성Example 4 Vacuum Lithography Characteristics of PPMST Thin Film

리소그래피 공정의 성능을 평가하는데 가장 중요한 기준이 되는 감도 (sensitivity)와 대조도 (contrast)는 요구되는 선폭으로 방사된 조사량 중에서 조사된 부분에 대하여 현상 후에 남아 있는 막 두께를 측정하여 얻어진다.Sensitivity and contrast, which are the most important criteria for evaluating the performance of the lithography process, are obtained by measuring the film thickness remaining after development on the irradiated portion of the irradiated dose at the required linewidth.

도 6에 PPMST 박막의 감도와 대조도를 나타내었다. 감도와 대조도는 각각 5 [μC/cm2]와 4.5 로서 우수한 특성을 나타냄을 알 수 있다. 이 때의 현상 조건은 100[W], 압력 0.2[torr], 캐리어 가스 유량 10[ml/min]이었다. 6 shows the sensitivity and contrast of the PPMST thin film. It can be seen that the sensitivity and contrast show excellent properties as 5 [μC / cm 2 ] and 4.5, respectively. The developing conditions at this time were 100 [W], a pressure of 0.2 [torr], and a carrier gas flow rate of 10 [ml / min].

도 7a도 7b는 진공 리소그래피 공정에 의해 수행되어 레지스트 막 위에 형성된 나노미터 (20 nm) 단위 패턴의 주사 전자 현미경 (Scanning Electron Microscope; 이하 "SEM" 이라 한다) 사진이다.도 7a도 7b에서 볼 수 있는 바와 같이 중합 조건, 전자빔 조사조건 및 에칭 조건을 적절히 조절하면 레지스트의 해상도를 증가시킬 수 있다. 7A and 7B are Scanning Electron Microscope (hereinafter referred to as "SEM") photographs of a nanometer (20 nm) unit pattern formed on a resist film by a vacuum lithography process. As can be seen in FIGS . 7A and 7B , if the polymerization conditions, electron beam irradiation conditions, and etching conditions are properly adjusted, the resolution of the resist can be increased.

본 발명은 기판 세척을 플라즈마 처리를 이용하여 행함으로써 종래의 습식 리소그래피 공정을 단일 진공 챔버 내에서 행할 수 있는 건식의 진공 리소그래피 공정으로 대체하여 리소그래피 전공정의 신뢰도를 향상시키고, 이로 인하여 웨이퍼의 수율을 향상시킬 수 있을 뿐만 아니라 플라즈마 중합과 플라즈마 에칭을 이용함으로써 나노미터 단위의 패턴을 구현하기가 용이한 진공 리소그래피 공정을 제공함과 동시에 진공 리소그래피 공정에 적합한 레지스트 막을 제공한다.The present invention replaces the conventional wet lithography process with a dry vacuum lithography process that can be performed in a single vacuum chamber by performing substrate cleaning using a plasma treatment to improve the reliability of the lithography pre-process, thereby improving wafer yield. In addition, the present invention provides a vacuum lithography process that is easy to implement a nanometer pattern by using plasma polymerization and plasma etching, and at the same time, a resist film suitable for the vacuum lithography process is provided.

Claims (2)

플라즈마 처리 (plasma treatment)를 이용한 기판 세척 (substrate cleaning) 공정, 플라즈마 중합 (plasma polymerization)을 이용한 레지스트 막의 제조 공정, 전자 빔 (electron-beam)을 사용하는 조사 (expose) 공정, 플라즈마 에칭 (plasma etching)을 이용한 레지스트 막의 현상 (development) 공정 및 레지스트 막의 제거 (strip) 공정을 단일 챔버(chamber) 내에서 이루어지는 것을 특징으로 하는 진공 리소그래피 (vacuum lithography) 공정.Substrate cleaning using plasma treatment, Resistor film manufacturing using plasma polymerization, Expose process using electron-beam, Plasma etching A vacuum lithography process, wherein a development process of a resist film and a stripping process of a resist film are carried out in a single chamber. 제 1항에 있어서, 상기 플라즈마 중합을 이용한 레지스트 막의 제조공정에 있어 플라즈마 중합박막은 PPMST (Plasma Polymerized Methyl methacrylate-Styrene-Tetramethyltin), PPT (Plasma Polymerized Tetramethyl -tin), PPH (Plasma Polymerized Hexamethyldisiloxane), PPPI (Plasma Polymerized Phenyl Isothiocyanate), PPPrI (Plasma Polymerized Propyl Isothiocyanate) 및 PPMI (Plasma Polymerized Methyl Isothiocyanate)로 구성되는 군에서 선택되는 것을 특징으로 하는 진공 리소그래피 공정.The plasma polymerized thin film of claim 1, wherein the plasma polymerized film is formed of PPMST (Plasma Polymerized Methyl methacrylate-Styrene-Tetramethyltin), PPT (Plasma Polymerized Tetramethyl-tin), PPH (Plasma Polymerized Hexamethyldisiloxane), and PPPI. (Plasma Polymerized Phenyl Isothiocyanate), PPPrI (Plasma Polymerized Propyl Isothiocyanate) and PPMI (Plasma Polymerized Methyl Isothiocyanate).
KR1019980005105A 1998-02-19 1998-02-19 Process of vacuum lithography and thin film as resist KR100270908B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980005105A KR100270908B1 (en) 1998-02-19 1998-02-19 Process of vacuum lithography and thin film as resist

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980005105A KR100270908B1 (en) 1998-02-19 1998-02-19 Process of vacuum lithography and thin film as resist

Publications (2)

Publication Number Publication Date
KR19990070327A KR19990070327A (en) 1999-09-15
KR100270908B1 true KR100270908B1 (en) 2000-12-01

Family

ID=19533353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980005105A KR100270908B1 (en) 1998-02-19 1998-02-19 Process of vacuum lithography and thin film as resist

Country Status (1)

Country Link
KR (1) KR100270908B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523839B1 (en) * 2002-10-07 2005-10-27 한국전자통신연구원 Dry lithography process and method of forming gate pattern using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314349A (en) * 1991-04-11 1992-11-05 Mitsutoyo Corp Vacuum lithography device
JPH05249687A (en) * 1992-03-04 1993-09-28 Hitachi Ltd Pattern forming method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314349A (en) * 1991-04-11 1992-11-05 Mitsutoyo Corp Vacuum lithography device
JPH05249687A (en) * 1992-03-04 1993-09-28 Hitachi Ltd Pattern forming method

Also Published As

Publication number Publication date
KR19990070327A (en) 1999-09-15

Similar Documents

Publication Publication Date Title
US4738916A (en) Intermediate layer material of three-layer resist system
US5308742A (en) Method of etching anti-reflection coating
US6303477B1 (en) Removal of organic anti-reflection coatings in integrated circuits
KR0170558B1 (en) Method for manufacturing a semiconductor device
TW505976B (en) Method for forming micro-pattern of semiconductor device
Seeger et al. Thin-film imaging: past, present, prognosis
JP2004505319A (en) Manufacturing method of microelectronic device
KR100270908B1 (en) Process of vacuum lithography and thin film as resist
US6511792B2 (en) Developing process, process for forming pattern and process for preparing semiconductor device using same
US20020187434A1 (en) Process for device fabrication in which the size of lithographically produced features is subsequently reduced
US4476216A (en) Method for high resolution lithography
JP2001318472A5 (en)
JPH0661138A (en) Substrate having resist of two-layer structure and manufacture thereof
US4588675A (en) Method for fine pattern formation on a photoresist
JP4675450B2 (en) Method for forming a thin film pattern
CN111834201A (en) Semiconductor process
JPH10228117A (en) Method for developing resist and rinsing solution used after same
KR100687858B1 (en) Method for patterning of semiconductor device
JPH0542810B2 (en)
US20240030029A1 (en) Patterning Method Using Secondary Resist Surface Functionalization for Mask Formation
US20240045332A1 (en) Method of forming photosensitive organometallic oxides by chemical vapor polymerization
KR100272517B1 (en) Mask structuring method of semiconductor device
JP2692059B2 (en) Method for forming electron beam resist pattern
US6291135B1 (en) Ionization technique to reduce defects on next generation lithography mask during exposure
TW202407456A (en) Method for forming a resist pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120807

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150722

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee