KR100264441B1 - Method and circuit for sampling rate translator in cvsd modulation - Google Patents
Method and circuit for sampling rate translator in cvsd modulation Download PDFInfo
- Publication number
- KR100264441B1 KR100264441B1 KR1019970059549A KR19970059549A KR100264441B1 KR 100264441 B1 KR100264441 B1 KR 100264441B1 KR 1019970059549 A KR1019970059549 A KR 1019970059549A KR 19970059549 A KR19970059549 A KR 19970059549A KR 100264441 B1 KR100264441 B1 KR 100264441B1
- Authority
- KR
- South Korea
- Prior art keywords
- cvsd
- data
- lpcm
- converter
- conversion
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
- H03M3/022—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]
- H03M3/024—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM] using syllabic companding, e.g. continuously variable slope delta modulation [CVSD]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
본 발명은 연속가변 슬롭델타변조기(Continuously Variable Slope Delta Modulation,이하 "CVSD"이라 칭함)에 있어서 속도변환회로에 관한 것으로,특히 CVSD로 변조된 디지털 데이타의 샘플링속도를 디지털 영역에서 직접변환하는 연속가변 슬롭델타변조기에 있어서 속도변환회로 및 방법에 관한것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a speed conversion circuit in a continuously variable slope delta modulator (hereinafter referred to as " CVSD "), and in particular, a continuous variable for directly converting a sampling rate of digital data modulated by CVSD in a digital domain. The present invention relates to a speed conversion circuit and a method in a slop delta modulator.
종래의 아나로그영역에서의 CVSD 변조방식으로의 변환은 도 1의 예와 같은 구성에서 이루워진다.상기 CVSD로 변조된 디지털 데이타의 샘플링 속도로 변환하기 위해서는 디지털화된 16Kbps의 CVSD데이타는 CVSD/아나로그변환기(101)에서 아나로그로 변환하고,이를 아나로그/CVSD변환기(102)에서 32Kbps CVSD디지털 데이타로 변환하여 출력한다.한편 수신되는 CVSD 32Kbps데이타는 CVSD/아나로그 변환기(104)에서 아나로그로 변환하고,이를 아나로그/CVSD변환기(103)에서 CVSD의 16kbps로 변환하여 출력한다.그러나 상기한 종래의 변환방법은 수회 반복되는 A/D,D/A변환에 의해 양자화 오차가 누적되어 신호의 왜곡이 심해지고 아나로그회로 및 디지털 회로가 동일 위치에 실장되므로 전자파에 의한 영향을 많이 받게되는 문제점이 있다.The conversion to the CVSD modulation method in the conventional analog area is made in the configuration as shown in the example of Fig. 1. In order to convert to the sampling rate of digital data modulated by the CVSD, the CVSD data of digitized 16Kbps is CVSD / ANA The
따라서 본 발명의 목적은 16Kbps 또는 32Kbps 로 변조된 CVSD 디지털 데이터를 디지털영역에서 직접 32Kbps 또는 16Kbps의 데이터로 변환하되,양자화에러 및 전자파의 영향을 최소화 시킬 수 있는 방법 및 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a method and a circuit capable of converting CVSD digital data modulated at 16 Kbps or 32 Kbps directly into 32 Kbps or 16 Kbps data in a digital domain, and minimizing the effects of quantization error and electromagnetic waves.
상기 목적을 수행하기 위한 본 발명은 디지털 영역에서의 CVSD속도변환에 있어서 CVSD을 LPCM으로,LPCM을 CVSD으로 변환하는데 있어 인터폴레이션 또는 데시메이션과정을 거쳐 수행토록 함을 특징으로 한다.In order to accomplish the above object, the present invention is characterized in that the CVSD is converted to LPCM in the digital domain, and the LPCM is converted into CVSD through an interpolation or decimation process.
도 1는 종래의 아나로그 영역에서의 속도 변환 개념도1 is a conceptual diagram of speed conversion in a conventional analog region;
도 2는 본 발명의 실시예에 사용되는 연속가변 슬롭델타 샘플링 속도변환 개념도2 is a conceptual diagram of continuously variable slop delta sampling rate conversion used in an embodiment of the present invention.
도 3은 본 발명의 실시예에 사용되는 흐름도3 is a flow chart used in an embodiment of the invention.
도 4는 본 발명의 실시예에 사용되는 CVSD 16/32 변환을 위한 흐름도4 is a flow chart for CVSD 16/32 conversion used in an embodiment of the invention.
도 5는 본 발명의 실시예에 사용되는 CVSD 32/16 변환을 위한 흐름도5 is a flow chart for CVSD 32/16 conversion used in an embodiment of the present invention.
도 6은 본 발명의 실시예에 사용되는 도 4의 인터폴레이션과정의 구체흐름도6 is a detailed flowchart of the interpolation process of FIG. 4 used in an embodiment of the present invention.
도 7은 본 발명의 실시예에 사용되는 도 5의 데시메이션과정의 구체흐름도7 is a detailed flowchart of the decimation process of FIG. 5 used in an embodiment of the present invention.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다.하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으며, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A detailed description of a preferred embodiment of the present invention will now be described with reference to the accompanying drawings. In the following, reference numerals are given to components of each drawing, even though the same components are shown in different drawings. Note that they have the same sign. In describing the present invention, when it is determined that a detailed description of related known functions or configurations may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Terms to be described later are defined in consideration of functions in the present invention, which may vary according to the intention or custom of a user or a chip designer, and the definitions should be made based on the contents throughout the present specification.
도 2는 본 발명의 실시예에 따른 CVSD 샘플링 속도 변환시스템도로서2 is a CVSD sampling rate conversion system diagram according to an embodiment of the present invention.
16kbps CVSD데이타를 LPCM데이타로 변환하는 CVSD/LPCM변환기(201)와,A CVSD /
상기 CVSD/LPCM변환기(201)의 출력을 업 샘플링하는 업 샘플링부(202)와,An
상기 업 샘플링부(202)에 샘플링된 LPCM데이타를 32Kbps의 CVSD데이타로 변환하는 LPCM/CVSD변환기(203)와,An LPCM /
상기 LPCM/CVSD변환기(203)의 32Kbps 데이타를 LPCM데이타로 변환하는 CVSD/LPCM변환기(206)와,A CVSD /
상기 CVSD/LPCM변환기(206)의 출력 상기 LPCM데이타를 다운샘플링하는 다운샘플링부(205)와,A
상기 다운샘플링부(205)에 다운 샘플링된 LPCM출력을 16Kbps CVSD데이타로 변환하는 LPCM/CVSD변환부(204)로 구성된다.The
도 3은 본 발명의 실시예에 참조되는 CVSD 16Kbps에서 CVSD 32Kbps 변환 또는 CVSD 32Kbps에서 CVSD 16Kbps변환을 처리하기 위한 흐름도로서,3 is a flow chart for processing the CVSD 32Kbps conversion or CVSD 16Kbps conversion from CVSD 32Kbps referred to an embodiment of the present invention,
상기 CVSD 16Kbps에서 CVSD 32Kbps변환모드 또는 CVSD 32Kbps에서 CVSD 16Kbps변환에 따른 모드를 체킹하는 과정과,Checking the CVSD 32Kbps conversion mode at CVSD 16Kbps or the mode according to the CVSD 16Kbps conversion at CVSD 32Kbps,
상기 CVSD 16Kbps에서 CVSD 32Kbps변환에 따른 변환모드시 이를 처리하는 과정과,Processing the conversion mode according to the CVSD 32Kbps conversion from the CVSD 16Kbps,
상기 CVSD 32Kbps에서 CVSD 16Kbps변환에 따른 변환모드시 이를 처리하는 과정으로 구성된다.In the conversion mode according to the CVSD 16Kbps conversion from the CVSD 32Kbps is composed of a process.
도 4는 본 발명에 따른 도 3의 CVSD 16Kbps에서 CVSD 32Kbps변환을 위한 흐름도로서,4 is a flow chart for CVSD 32Kbps conversion from CVSD 16Kbps of FIG. 3 according to the present invention,
데이터를 리드하여 CVSD로 복호화하는 단계와,Reading and decoding the data into the CVSD;
상기 단계에서 상기 복호화된 데이터를 인터폴레이션하는 단계와,Interpolating the decoded data in the step;
상기 인터폴레이션데이타를 CVSD로 부호화하는 단계로 구성된다.And encoding the interpolation data into CVSD.
도 5는 본 발명에 따른 도 3의 CVSD 32Kbps에서 CVSD 16Kbps변환을 위한 흐름도이다.5 is a flow chart for CVSD 16Kbps conversion from the CVSD 32Kbps of Figure 3 in accordance with the present invention.
데이터를 리드하여 CVSD로 복호화하는 단계와,Reading and decoding the data into the CVSD;
상기 단계에서 상기 복호화된 데이터를 데시메이션하는 단계와,Decimating the decoded data in the step;
상기 데시메이션된 데이타를 CVSD로 부호화하는 단계로 구성된다.And encoding the decimated data into CVSD.
도 6은 도 4의 인터폴레이션을 위한 구체흐름도로서FIG. 6 is a flow diagram for the interpolation of FIG.
LPCM데이타를 리드하여 "0"을 중간 중간 삽입하는 단계와,Reading LPCM data and inserting " 0 "
상기 단계에서 "0"을 삽입된 출력을 FIR필터링하는 단계로 구성된다.In this step, FIR filtering the output inserted with "0".
도 7은 도 5의 데시메이션을 위한 구체흐름도로서FIG. 7 is a concrete flow diagram for the decimation of FIG. 5.
LPCM데이타를 리드하여 FIR필터링하는 단계와,Reading the LPCM data and performing FIR filtering;
상기 단계에서 필터링된 FIR필터의 출력을 다운샘플링하는 단계로 구성된다.And downsampling the output of the filtered FIR filter.
따라서 본 발명의 구체적 일 실시 예를 도 2에서 도 7을 참조하여 상세히 설명하면,Therefore, a specific embodiment of the present invention will be described in detail with reference to FIGS. 2 to 7.
일반적으로 낮은 샘플링 속도의 CVSD데이타를 직접 높은 속도의 CVSD데이타로 변환하는 시스템을 구현하기란 쉽지 않은 것으로 알려져 있다.이는 CVSD변조 및 복조된 값이 이전의 신호레벨과 변위를 추적하면서 새로운 신호레벨을 계산한후 데이터를 압축하거나 확산하는 방법을 찾아야 하기 때문이다.이러한 문제를 해결하기위해 본 발명은 제 1CVSD/LPCM 변환기(201)에서 16Kbps CVSD 데이터를 LPCM데이타로 변환하여 업 샘플링부(202)에서 32Kbps로 속도를 변환시켜 제 1LPCM/CVSD변환기(203)에서 입력 LPCM데이타에 대해 32kbps CVSD데이타로 변환하여 출력한다.한편 상기 제 2CVSD/LPCM변환기(206)에서 32Kbps CVSD데이타를 LPCM으로 변환하여 다운 샘플부(205)에서 16Kbps로 속도를 낮춰 제 2LPCM/CVSD변환부(204)에서 16Kbps CVSD데이타로 변환시킨다.상기 업/다운 샘플링부(202,205)에서 32에서 16으로,16에서 32로의 전송속도의 변환은 도시 하지 않은 클럭발생부에서 제공되는 클럭의 주파수를 달리하여 공급하고 데이터에 대해서는 비트사이에 "0"를 삽입하여 인터폴레이션하거나 FIR필터링에 의해 데시메이션으로 처리하여 데이터의 전송속도를 변환 시킨다.이의 구체적인 도 4에서 부터 도 7에 구체적으로 나타내고 있다.도 4는 CVSD 16에서 CVSD 32로 속도를 변환하기 위한 흐름도 로서 (4a)과정에서 데이타를 리드하여 (4b)과정에서 CVSD를 복호화하며,(4c)과정에서 인터폴레이션하고 (4d)과정에서 CVSD로 부호화한다.도 5는 CVSD 32에서 CVSD 16으로 속도를 변환하기 위한 흐름도로서 (5a)과정에서 데이터를 리드하여 (5b)과정에서 CVSD로 복호화하며,(5c)과정에서 데이메이션하여 (5d)과정에서 부호화한다.도 6은 도4의 인터폴레이션 과정의 구체흐름도로서 LPCM을 리드하여 "0"을 삽입하며 FIR로 필터링한다.도 7은 LPCM을 리드하여 FIR필터링하여 다운 샘플링한다.즉 상기와 같이 속도를 낮출 때(CVSD 32kbps에서 CVSD 16Kbps로)는 연속된 진폭값에 대하여 디지털필터를 통과하여 구해진 진폭값 2개중에서 하나를 선택하여(데시메이션처리) 낮은 샘플링 속도의 CVSD데이타를 구한다.반대로 속도를 높일 때(CVSD 16Kbps에서 CVSD 32Kbps로)는 상기 샘플링된 진폭값의 높은 샘플링 속도쪽에서 보면,연속된 진폭값 사이에 샘플링 않된 진폭값이 공백으로 있게 되는데,이를 위하여 "0"을 넣어주고 (인터폴레이션),FIR디지털필터를 거친후 구한 진폭값을 이용하여 높은 샘플링속도의 CVSD데이타를 구한다.It is generally known that it is not easy to implement a system that converts low sampling rate CVSD data directly to high rate CVSD data, since the CVSD modulated and demodulated value tracks the previous signal level and displacement, allowing the new signal level to be converted. In order to solve this problem, the present invention converts 16 Kbps CVSD data into LPCM data in the first CVSD /
상술한 바와같이 CVSD 데이타의 속도를 변환할때 기종의 방식에서 발생하던 양자화 에러 및 전자파의 영향를 최소화 시킬 수 있는 이점이 있다.As described above, when converting the speed of CVSD data, there is an advantage of minimizing the effects of quantization error and electromagnetic waves generated in the conventional scheme.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970059549A KR100264441B1 (en) | 1997-11-12 | 1997-11-12 | Method and circuit for sampling rate translator in cvsd modulation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970059549A KR100264441B1 (en) | 1997-11-12 | 1997-11-12 | Method and circuit for sampling rate translator in cvsd modulation |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990039443A KR19990039443A (en) | 1999-06-05 |
KR100264441B1 true KR100264441B1 (en) | 2000-08-16 |
Family
ID=19524610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970059549A KR100264441B1 (en) | 1997-11-12 | 1997-11-12 | Method and circuit for sampling rate translator in cvsd modulation |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100264441B1 (en) |
-
1997
- 1997-11-12 KR KR1019970059549A patent/KR100264441B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990039443A (en) | 1999-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940025214A (en) | Data transformer with minimum phase finite impulse response filter and how to calculate filter coefficients | |
Candy et al. | A voiceband codec with digital filtering | |
EP0199745A1 (en) | Analog-to-digital converter. | |
US5933452A (en) | Timing interpolator in digital demodulator | |
US6064700A (en) | 1-bit digital signal processing device, recording device, and reproducing device | |
US20140214431A1 (en) | Sample rate scalable lossless audio coding | |
WO2008011273A2 (en) | Method for converting an analog signal to multiple different phase outputs utilizing an analog-to-digital converter | |
KR0170259B1 (en) | Signal processing method and apparatus | |
KR100264441B1 (en) | Method and circuit for sampling rate translator in cvsd modulation | |
US5825756A (en) | Receiver for FM data multiplex broadcasting | |
US11050435B1 (en) | Sample rate conversion circuit with noise shaping modulation | |
US5835042A (en) | Signal transmission method and signal transmission apparatus | |
US6028890A (en) | Baud-rate-independent ASVD transmission built around G.729 speech-coding standard | |
EP0598374B1 (en) | Sampling frequency converter | |
US4620158A (en) | PCM signal demodulating circuit | |
US5633633A (en) | Codec apparatus | |
KR101123604B1 (en) | Integer representation of relative timing between desired output samples and corresponding input samples | |
US5265126A (en) | Voice recording and reproducing apparatus having perpendicular carrier modulation | |
EP0822665B1 (en) | Data compression encoder, decoder, and record carrier | |
EP0890949A2 (en) | Digital audio processing system compatible with digital versatile disk video standard | |
EP0822666B1 (en) | 1-bit digital signal processing device, recording device and reproducing device | |
EP1570574B1 (en) | Multirate filter and a display system and a mobile telephone comprising said multirate filter | |
US5623317A (en) | Alias detection and avoidance process used in the processing of video signals | |
JPH02211720A (en) | A/d converting device | |
KR950022166A (en) | Data converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140502 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20150504 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |