KR100263540B1 - Circuit for tracking synchronization in code division multiple access - Google Patents
Circuit for tracking synchronization in code division multiple access Download PDFInfo
- Publication number
- KR100263540B1 KR100263540B1 KR1019970081610A KR19970081610A KR100263540B1 KR 100263540 B1 KR100263540 B1 KR 100263540B1 KR 1019970081610 A KR1019970081610 A KR 1019970081610A KR 19970081610 A KR19970081610 A KR 19970081610A KR 100263540 B1 KR100263540 B1 KR 100263540B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- finger
- phase difference
- reference clock
- finger fine
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
본 발명은 코드 분할 다원 접속 시스템(Code Division Multiple Access ; 이하, CDMA라 함)에 관한 것으로서, 더욱 상세하게는 수신 장치의 발진 클럭의 위상을 수신 신호의 위상과 일치시키기 위한 미세 동기 추적 회로에 관한 것이다.BACKGROUND OF THE
CDMA는 변조및 다원 접속 방식의 하나로서, 이미 널리 사용중인 확산 스펙트럼 통신(Spread Spectrum Communication) 방식에 근거를 두고 있으며, 최근에 와서 디지탈 이동 통신및 첨단 무선 통신에 응용되고 있다.CDMA is one of modulation and multiple access schemes, and is based on the widely used Spread Spectrum Communication scheme. Recently, CDMA has been applied to digital mobile communication and advanced wireless communication.
이러한 CDMA 방식에서는 송신하고자 하는 정보를 I 채널및 Q채널로 분할하고, 이 I채널및 Q채널의 정보를 의사 난수 코드 분할(Pseudorandom Code Division) 기술로서 확산 전송하게 된다.In such a CDMA scheme, information to be transmitted is divided into I and Q channels, and the information of the I and Q channels is spread and transmitted as a pseudorandom code division technique.
CDMA 수신기는 I및 Q 채널을 통하여 수신된 신호를 다수개의 핑거들로서 복조하게 구성되며, 이와 같이 핑거를 다수개 형성한 이유는 수신 신호의 전력을 증가시키기 위해서이다. 즉, 수신 신호들은 페이딩에 의하여 약간의 시간차를 두고 수신되는 바, 핑거들을 약간의 시간차를 두고 동작시키므로써 페이딩에 의하여 지연된 신호들을 핑거들이 각각 수신할 수 있게 하고, 핑거들에 수신된 신호들을 가산하므로써 하나의 핑거를 사용할 때보다 총수신 전력을 향상시키는 것이다.The CDMA receiver is configured to demodulate the signal received over the I and Q channels as a plurality of fingers, and the reason for forming the plurality of fingers in this way is to increase the power of the received signal. That is, the received signals are received with a slight time difference by fading, so that the fingers can receive signals delayed by the fading by operating the fingers with a slight time difference, and add the signals received to the fingers. This improves the total received power over using one finger.
한편, 이러한 핑거들이 수신 신호를 복조하기 위하여는 초기 동기의 획득 후에도 수신 신호와 동기가 계속적으로 일치되어야 하며, 핑거들이 수신 신호와 동기를 연속적으로 일치할 수 있게 하는 하는 회로를 미세 동기 추적 회로라 한다.On the other hand, in order for these fingers to demodulate the received signal, the synchronization with the received signal must be continuously synchronized even after the initial synchronization is obtained, and a circuit for allowing the fingers to continuously synchronize with the received signal is called a fine synchronization tracking circuit. do.
종래에는 이러한 미세 동기 추적 회로를 구현하는 방법으로서, 핑거(Finger)별로 디시메이터(Decimeter)를 구현하거나, 신호 세기가 가장 강한 경로를 담당하는 핑거에만 디시메이터를 구성하고, 이 핑거에서의 동기 일치 여부로서 동기를 추적하는 방법을 사용하였다.Conventionally, as a method of implementing such a fine synchronization tracking circuit, a digitizer is implemented for each finger, or a digitizer is configured only on a finger that is responsible for a path having the strongest signal strength. As a method, a method of tracking motivation was used.
여기서, 디시메이터는 샘플링 회로및 멀티플렉서로 구성되는 것으로, 샘플링 회로는 수신된 칩신호를 소정 갯수(예컨데 8 개)의 샘플로 추출하여 멀티플렉서에 인가하며, 멀티플렉서는 해당 핑거에서의 위상차 신호에 대응하여 이들중 하나의 샘플을 핑거에 인가하는 구성을 갖는다. 즉, 핑거는 멀티플렉서로부터의 샘플과 내부 발진 클럭과의 동기 여부를 판단하고, 동기가 일치되지 않는 경우에는 위상차 신호를 출력하여 멀티플렉서로 하여금 다른 샘플을 선택케하므로써 수신 신호와 발진 클럭간의 동기를 일치시키는 것이다.Here, the digitizer is composed of a sampling circuit and a multiplexer. The sampling circuit extracts the received chip signal into a predetermined number (for example, eight samples) and applies the multiplexer to the multiplexer. One sample of these is applied to the finger. That is, the finger determines whether or not the sample from the multiplexer is synchronized with the internal oscillation clock. If the synchronization is not matched, the finger outputs a phase difference signal and causes the multiplexer to select another sample to match the synchronization between the received signal and the oscillation clock. It is to let.
그러나, 이와 같은 종래의 방법은 디시메이터가 각 핑거마다 구성되어야 하므로 하드웨어의 구성이 복잡해져 소형, 경량화하는 기술 추세에 역행한다는 문제가 있다.However, such a conventional method has a problem that the digitizer has to be configured for each finger, thus complicating the configuration of hardware and counteracting the technology trend of small size and light weight.
또한, 신호 세기가 가장 강한 경로를 담당하는 핑거에서의 동기 일치 여부로동기를 추적하는 방법은 하나의 디시메이터로서 구현이 가능하나, 이 방법은 주핑거 즉 디시메이터와 연결되는 핑거만이 수신 신호와 동기가 일치되고, 다른 핑거들은 동기를 잃어버릴 염려가 많다는 문제가 있었다.In addition, the method of tracking synchronization by synchronization matching on the finger that has the strongest signal strength can be implemented as a single digitizer, but in this method, only a finger connected to the main finger or the digitizer can receive the received signal. There is a problem that the synchronization with the other fingers, there is a lot of fear that the other fingers lose their motivation.
본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 핑거별 미세 동기 추적이 가능하며, 하드웨어의 구성을 간단히 구현한 미세 동기 추적 회로를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to provide a fine sync tracking circuit capable of fine sync tracking by finger, and to simply implement a hardware configuration.
도 1은 본 발명에 따른 코드 분할 다원 접속 시스템에서의 미세 동기 추적 회로의 블럭도.1 is a block diagram of a fine synchronization tracking circuit in a code division multiple access system according to the present invention;
<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>
1 : 아나로그/디지탈 변환부 2 : 샘플링부1: Analog / digital converter 2: Sampling unit
3 : 제어부 4 : 타이밍 제어부3: control unit 4: timing control unit
MUX1-MUX3 : 멀티플렉서 F1-F3 : 제 1-3 핑거 미세 동기 추적부MUX1-MUX3: Multiplexer F1-F3: 1-3 Finger Fine Sync Tracker
이러한 목적을 달성하기 위한 본 발명은, 코드 분할 다원 접속 시스템 수신기의 동기 추적 회로로서, 수신 아나로그 신호를 디지탈로 변환시키므로써 PN코드로 확산된 칩신호를 복원하는 A/D변환부와; A/D 변환부의 디지탈 값을 1칩당 소정 개수로 샘플링하는 샘플링부와; 선택 신호에 대응하여 샘플링부의 샘플값을 출력하는 적어도 2개 이상의 멀티플렉서와; 멀티플렉서와 각각 연결되며, 멀티플렉서로부터의 샘플값과 내부 기준 클럭과의 동기 일치 여부를 검출하여 위상차 신호를 선택적으로 출력하는 멀티플렉서와 동일한 개수의 핑거 미세 동기 추적부들과; 위상차 신호에 대응하여 멀티플렉서들에 선택 신호를 인가하며, 핑거 미세 동기 추적부들의 기준 클럭이 서로 다른 시간에 발진을 개시하게 하는 발진 제어 신호를 출력하는 제어부와; 발진 제어 신호에 따라 핑거 미세 동기 추적부들로 하여금 기준 클럭을 발진시키도록 제어하는 타이밍 제어부를 구비한다.The present invention provides a synchronization tracking circuit of a code division multiple access system receiver, comprising: an A / D conversion unit for restoring a chip signal spread by a PN code by converting a received analog signal into a digital; A sampling unit for sampling the digital values of the A / D conversion unit by a predetermined number per chip; At least two or more multiplexers for outputting sample values of the sampling unit corresponding to the selection signal; A number of finger fine sync trackers connected to the multiplexer, the same number of finger fine sync trackers as the multiplexer for detecting whether the sample value from the multiplexer is synchronized with the internal reference clock and selectively outputting a phase difference signal; A control unit which applies a selection signal to the multiplexers in response to the phase difference signal, and outputs an oscillation control signal for causing the reference clocks of the finger fine sync trackers to start oscillation at different times; And a timing controller for controlling the finger fine sync trackers to oscillate the reference clock according to the oscillation control signal.
이하, 본 발명의 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 장치의 블록도로서, 수신 아나로그 신호들은 아나로그/디지탈 변환부(이하 A/D 변환부라 함)(1)를 통하여 디지탈 신호로 변환된다. 따라서, A/D 변환부(1)를 통하여 디지탈로 변환된 신호는 송신측에서 PN 코드로 확산된 칩형태가 될 것이다.1 is a block diagram of an apparatus according to the present invention, wherein received analog signals are converted into digital signals through an analog / digital converter (hereinafter referred to as an A / D converter) 1. Therefore, the digitally converted signal through the A /
A/D변환부(1)에서의 디지탈 신호는 샘플링부(2)에 인가되며, 샘플링부(2)는 시스템 클럭으로 이 디지탈 신호를 샘플링하되, 예컨데, 1 칩당 8 개의 샘플로서 샘플링하여 출력하도록 구성된다.The digital signal from the A /
샘플링부(2)에서의 1칩당 8개 샘플값들은 도시된 바와 같이 멀티플렉서(MUX1-MUX3)에 각각 인가되며, 멀티플렉서(MUX1-MUX3)는 제어부(3)의 선택 신호에 대응하여 8개의 샘플값들중 하나를 제 1-3 핑거 미세 동기 추적부(F1-F3)에 각각 인가한다. 여기서, 같이 멀티플렉서(MUX1-MUX3)가 제 1-3 핑거 미세 동기 추적부(F1-F3)에 인가하는 샘플값들은 서로 상이하게 될 것이다.Eight sample values per chip in the
멀티플렉서(MUX1-3)로부터의 샘플값들은 제 1-3 핑거 미세 동기 추적부(F1-F3)에 인가되며, 제 1-3 핑거 미세 동기 추적부(F1-F3)는 타이밍 제어부(4)의 제어에 의하여 내부 기준 클럭을 발진하고, 이 기준 클럭과 멀티플렉서(MUX1-3)로부터의 샘플값들간의 동기가 일치하는가를 검출한다. 그리고, 제 1-3 핑거 미세 동기 추적부(F1-F3)는 샘플값과 기준 클럭간에 동기가 일치하지 않은 경우에는 이에 대응하는 위상차 신호를 제어부(3)에 인가한다.The sample values from the multiplexer MUX1-3 are applied to the first to third finger fine sync trackers F1 to F3, and the first to third finger fine sync trackers F1 to F3 are connected to the timing controller 4. By controlling, the internal reference clock is oscillated, and it is detected whether the synchronization between the reference clock and the sample values from the multiplexer MUX1-3 match. If the synchronization between the sample value and the reference clock does not match, the first to third finger fine sync tracking units F1 to F3 apply a phase difference signal corresponding thereto to the
한편, 상술한 타이밍 제어부(4)는 제어부(3)의 발진 제어 신호에 따라 제 1-3 핑거 미세 동기 추적부(F1-F3)의 기준 클럭을 발진시키는 한편 위상 변경 신호에 따라 발진 기준 클럭들을 선택적으로 지연 또는 앞당기도록 즉, 위상을 제어하게 된다.Meanwhile, the above-described timing controller 4 oscillates the reference clocks of the first to third finger fine sync trackers F1 to F3 according to the oscillation control signal of the
여기서, 상술한 바와 같이 핑거들은 약간의 시간차를 두고 동작하는 바, 제 1-3 핑거 미세 동기 추적부(F1-F3)내의 내부 기준 클럭의 발진 시점은 핑거들의 동작 시점과 일치하여야 한다. 예컨데, 제 1핑거 미세 동기 추적부(F1)에 대응는 핑거를 제 1 핑거, 제 2, 3 핑거 미세 동기 추적부(F2,F3)에 대응하는 핑거들을 제 2 및 제 3 핑거라 하고, 제 1-3핑거들이 순차적으로 구동하는 경우에 타이밍 제어부(4)는 핑거 미세 동기 추적부(F1)의 내부 기준 클럭을 발진시킨 후에 핑거 미세 동기 추적부(F2,F3)를 순차적으로 발진시키는 것이다. 이와 같이 핑거 미세 동기 추적부(F2,F3)의 기준 클럭 발진 시점이 상이하므로, 제 1-3 핑거 미세 동기 추적부(F1-F3)의 발진 클럭과 동기가 일치하는 샘플링부(2)의 샘플값들은 서로 상이할 것이다.Here, as described above, the fingers operate with a slight time difference, and therefore, the oscillation timing of the internal reference clock in the first to third finger fine sync tracking units F1 to F3 should coincide with the operation timing of the fingers. For example, the fingers corresponding to the first finger fine sync tracker F1 are referred to as the first finger, the fingers corresponding to the second and third finger fine sync trackers F2 and F3, and the first and second fingers. When the -3 fingers are driven sequentially, the timing controller 4 oscillates the internal finger clocks of the finger fine sync tracker F1 and then oscillates the finger fine sync trackers F2 and F3 sequentially. Since the reference clock oscillation time points of the finger fine sync trackers F2 and F3 are different from each other, the samples of the
따라서, 제어부(3)는 멀티플렉서(MUX1-3)에 서로 상이한 샘플값을 선택케 하는 선택 신호를 인가하므로써 멀티플렉서(MUX1-3)로 하여금 서로 상이한 샘플값을 제 1-3 핑거 미세 동기 추적부(F1-F3)에 인가하도록 하는 것이다.Accordingly, the
제 1-3 핑거 미세 동기 추적부(F1-F3)는 멀티플렉서(MUX1-3)으로부터 서로 다른 샘플값을 입력받고, 이 입력된 샘플값과 내부 기준 클럭간의 동기를 추적하여 동기가 어긋난 경우에는 이에 대응하는 위상차 신호를 출력하므로써 제어부(3)에 입력된 샘플값과 동기가 틀어져있음을 알리게 된다.The first to third finger fine sync tracking units F1 to F3 receive different sample values from the multiplexer MUX1-3, and track the sync between the input sample values and the internal reference clock, and if the syncs are out of sync. By outputting the corresponding phase difference signal, the
이러한 위상차 신호의 입력 여부에 의하여 제어부(3)는 제 1-3 핑거 미세 동기 추적부(F1-F3)들중 동기가 틀어진 제 1-3 핑거 미세 동기 추적부(F1-F3)를 검출할 수 있으며, 이 동기가 틀어진 제 1-3 핑거 미세 동기 추적부(F1-F3)에 대응하는 멀티플렉서(MUX1-3)에 샘플값을 변경시키는 선택 신호를 인가하게 된다. 즉, 제어부(3)는 제 1-3 핑거 미세 동기 추적부(F1-F3)들의 기준 클럭과 동기가 일치하는 샘플링부(2)의 샘플값을 선택케 하는 선택 신호를 출력하므로써 제 1-3 핑거 미세 동기 추적부(F1-F3)들은 내부의 클럭과 일치하는 샘플값을 입력할 수 있는 것이다.According to whether the phase difference signal is input, the
그러나, 상술한 제 1-3 핑거 미세 동기 추적부(F1-F3)들이 입력 샘플값과 내부 클럭의 동기 여부를 추적하는 방식은 입력 샘플값을 내부 클럭에 대하여 반칩씩 전후진시키며, 상관값을 비교하여 위상차를 검출하는 구성을 갖는 바, 입력 샘플값과 내부 클럭이 상호 반칩이상 위상차가 있는 경우에는 위상차를 정확하게 검출할 수 없게 된다. 따라서, 이경우에는 제 1-3 핑거 미세 동기 추적부(F1-F3)의 기준 클럭의 위상을 변경시켜 주어야 할 것이다.However, the aforementioned method of tracking the input sample value and the internal clock by the first to third finger fine sync trackers F1 to F3 advances the input sample value by half a chip with respect to the internal clock, and provides a correlation value. Since the phase difference is detected by comparison, when the input sample value and the internal clock have a phase difference of more than half of each other, the phase difference cannot be accurately detected. Therefore, in this case, it is necessary to change the phase of the reference clock of the first to third finger sync tracking units F1 to F3.
즉, 제어부(3)는 제 1-3 핑거 미세 동기 추적부(F1-F3)의 위상차 신호에 의하여 1 칩당의 8개 샘플값과 제 1-3 핑거 미세 동기 추적부(F1-F3)의 내부 클럭이 반칩 이상 일치하지 않는다고 판단되면, 타이밍 제어부(4)에 위상 변경 신호를 인가하므로써 타이밍 제어부(4)로 하여금 해당 제 1-3 핑거 미세 동기 추적부(F1-F3)의 발진 기준 클럭의 위상을 변경시키도록 한다. 즉, 제어부(3)는 타이밍 제어부(4)로 하여금 제 1-3 핑거 미세 동기 추적부(F1-F3)의 발진 기준 클럭의 위상을 변경시키도록 제어하므로써 제 1-3 핑거 미세 동기 추적부(F1-F3)의 발진 기준 클럭이 8개의 샘플값들중 하나에 동기되도록 하는 것이다.That is, the
상술한 설명으로부터 본 발명에서는 하나의 샘플링부를 통하여 샘플링된 샘플들과 핑거들의 내부 기준 클럭의 동기를 일치시킬 수 있음을 알 수 있다.From the foregoing description, it can be seen that in the present invention, the samples sampled through one sampling unit can synchronize the synchronization of the internal reference clocks of the fingers.
즉, 종래에는 다수 핑거들에 대한 기준 클럭과 샘플링된 샘플들의 동기를 일치시키기 위하여 핑거와 동일한 개수의 디시메이터가 사용되고, 이 디시메이터들은 상술한 바와 같이 하나의 샘플링부와 멀티플렉서를 구비하게 되는 바, 핑거와 동일한 개수의 샘플링부가 사용되어야 한다. 그러나, 본 발명에서는 하나의 샘플링부만을 구성하고, 다수 핑거들에 샘플링부의 샘플값을 선택적으로 인가할 수 있게 하므로써 하나의 샘플링부만으로도 종래와 동일한 효과를 얻을 수 있는 것이다.That is, in the related art, the same number of digitizers as the fingers are used to match the reference clocks of the plurality of fingers with the sampled samples, and the digitizers include one sampling unit and a multiplexer as described above. In this case, the same number of sampling units as the fingers shall be used. However, in the present invention, since only one sampling unit is configured, and the sample value of the sampling unit can be selectively applied to multiple fingers, only one sampling unit can obtain the same effect as the conventional art.
이와 같이 본 발명은 각 핑거들에 대한 미세 동기 추적 회로를 간단히 구성할 수 있어 CDMA 수신기를 소형, 경량화할 수 있다는 효과가 있다.As described above, the present invention can easily configure a fine synchronization tracking circuit for each finger, thereby making it possible to reduce the size and weight of the CDMA receiver.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081610A KR100263540B1 (en) | 1997-12-31 | 1997-12-31 | Circuit for tracking synchronization in code division multiple access |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081610A KR100263540B1 (en) | 1997-12-31 | 1997-12-31 | Circuit for tracking synchronization in code division multiple access |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990061351A KR19990061351A (en) | 1999-07-26 |
KR100263540B1 true KR100263540B1 (en) | 2000-08-01 |
Family
ID=19530608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970081610A KR100263540B1 (en) | 1997-12-31 | 1997-12-31 | Circuit for tracking synchronization in code division multiple access |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100263540B1 (en) |
-
1997
- 1997-12-31 KR KR1019970081610A patent/KR100263540B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990061351A (en) | 1999-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6657986B1 (en) | Variable clock rate correlation circuit and method of operation | |
US6236648B1 (en) | CDMA receiver | |
JPH09261128A (en) | Spread spectrum communication equipment | |
KR100263540B1 (en) | Circuit for tracking synchronization in code division multiple access | |
KR20010029434A (en) | Time-walking prevention in a digital switching implementation for clock selection | |
US6731675B2 (en) | Receiving device for spread spectrum communication system | |
EP0924869A2 (en) | Correlator and despreading code switching method | |
KR100320828B1 (en) | Matched filter and timing detection method | |
JPH0865207A (en) | Synchronizing device | |
KR980013077A (en) | Synchronous acquisition and tracking apparatus using pilot signal in code division multiple access (CDMA) communication method and method thereof | |
KR100332064B1 (en) | Apparatus and method for pilot/traffic channel signal transmission and for base station specific code acquision using cyclic code | |
EP1222751B1 (en) | Correlator | |
KR100270279B1 (en) | An adaptive synchronous cdma communication system | |
KR100250497B1 (en) | A code tracking method for signal demodulation in cdma system and its code tracking structure | |
JP2000286768A (en) | Cdma mobile station device | |
KR100277468B1 (en) | Pseudo-Noise Code Searcher for Code Division Multiple Access Terminal Station | |
KR20010047120A (en) | Synchronous Signal Receiving Unit for WLL | |
KR0155523B1 (en) | Secondary synchronizer of direct spread spectrum system | |
JP3831374B2 (en) | Despread demodulator | |
SU683029A1 (en) | Communication system with time-compression of noise -like signals | |
JP2005159628A (en) | Despreading demodulator | |
JPS61244143A (en) | Synchronization system of spread spectrum receiver | |
JPH11331039A (en) | Spread spectrum receiver | |
JP2000041022A (en) | Synchronizing capture circuit and communication terminal equipment | |
KR19990069815A (en) | Synchronous Acquisition Device for Wideband Code Division Multiple Access Mobile Communication System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030515 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |